JP2014183172A - 半導体素子搭載用基板の製造方法 - Google Patents

半導体素子搭載用基板の製造方法 Download PDF

Info

Publication number
JP2014183172A
JP2014183172A JP2013056466A JP2013056466A JP2014183172A JP 2014183172 A JP2014183172 A JP 2014183172A JP 2013056466 A JP2013056466 A JP 2013056466A JP 2013056466 A JP2013056466 A JP 2013056466A JP 2014183172 A JP2014183172 A JP 2014183172A
Authority
JP
Japan
Prior art keywords
resist
exposure
layer
substrate
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013056466A
Other languages
English (en)
Other versions
JP5979495B2 (ja
Inventor
Shigeru Saisho
茂 細樅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SH Materials Co Ltd
Original Assignee
SH Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SH Materials Co Ltd filed Critical SH Materials Co Ltd
Priority to JP2013056466A priority Critical patent/JP5979495B2/ja
Priority to CN201480013843.3A priority patent/CN105190870B/zh
Priority to KR1020157019303A priority patent/KR102162913B1/ko
Priority to US14/777,834 priority patent/US10204801B2/en
Priority to PCT/JP2014/056304 priority patent/WO2014148308A1/ja
Priority to TW103109919A priority patent/TWI588947B/zh
Publication of JP2014183172A publication Critical patent/JP2014183172A/ja
Application granted granted Critical
Publication of JP5979495B2 publication Critical patent/JP5979495B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/04—Manufacture or treatment of leadframes
    • H10W70/042—Etching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/30—Imagewise removal using liquid means
    • G03F7/32—Liquid compositions therefor, e.g. developers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/04—Manufacture or treatment of leadframes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/04—Manufacture or treatment of leadframes
    • H10W70/041—Connecting or disconnecting interconnections to or from leadframes, e.g. connecting bond wires or bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/421—Shapes or dispositions
    • H10W70/424—Cross-sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/69—Insulating materials thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/016—Manufacture or treatment using moulds
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/66—Conductive materials thereof

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Engineering & Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Geometry (AREA)

Abstract

【課題】電極層と樹脂との密着性を向上させるために、電極層の厚さを厚くし、尚且つ樹脂に食い込むように、電極層の断面形状を逆台形形状に形成した半導体素子搭載用基板を提供すること。
【解決手段】メインの感光波長が異なる２種類のドライフィルムレジストを用いて基板１表面に複数層のレジスト層１０，１１を形成する工程と、複数層のレジスト層の上から第１の露光用マスク２０を用いて複数層のレジスト層の中から特定のレジスト層１０のみを第１のパターンに感光する第１の露光工程と、複数層のレジスト層の上から第２の露光用マスク２１を用いて複数層のレジスト層の中から別のレジスト層１１を第２のパターンに感光する第２の露光工程と、複数層のレジスト層の未露光部分３０，３１を除去して基板の表面を部分的に露出させて開口部４０，４１を有するレジストマスク１０，１１を形成する現像工程と、基板の表面が露出している部分に所望のめっきを施してめっき層２を形成する工程と、レジストマスクを除去する工程を順次経ること。
【選択図】 図２

Description

本発明は、金属板などの導電性を有する基板の表面に端子等となるめっき層を備えた半導体素子搭載用基板の製造方法に関する。
導電性を有する基材の一面側に、所定のパターンでレジストマスクを形成し、レジストマスクから露出した基材に導電性金属をめっきして半導体素子搭載用の金属層と外部と接続するための電極層とを形成し、レジストマスクを除去することで半導体素子搭載用基板を形成し、次いでこの半導体素子搭載用基板を用いて、半導体素子搭載用基板の金属層部分に半導体素子を搭載し、半導体素子と電極層をワイヤボンディングした後樹脂封止を行い、基材を除去することで、樹脂側に金属層および電極層を露出させるようにした半導体装置が知られている。
このような半導体装置は、従来リードフレームと呼ばれる０．１〜０．２５ｍｍの厚さの金属基材で形成されていたが、軽薄短小化の要求から金属基材の代わりに０．０１〜０．０８ｍｍ程度の厚さでめっきにより形成した金属層、電極層を使用することで薄化を実現している。そしてこの場合、基材を除去するに際して、めっきにより形成した金属層や電極層が封止樹脂と確実に密着し樹脂側に残ることが重要である。
特許文献１には、形成したレジストマスクを超えて導電性金属を電着（めっき）させることで、金属層と電極層の上端部周縁に張り出し部を有する半導体素子搭載用基板を得て、樹脂封止の際に金属層および電極層の張り出し部が樹脂に食い込む形となって確実に樹脂側に残るようにすることが記載されている。
特許文献２には、レジストマスクを形成する際に散乱紫外光を用いてレジストマスクを台形に形成することで金属層あるいは電極層を断面逆台形の形状に形成することが記載されている。
特開２００２−９１９６号公報 特開２００７−１０３４５０号公報
特許文献１に示されるレジストマスクを超えて導電性金属を電着させる方法は、形成する金属層および電極層は、レジストマスクをオーバーハングさせてめっきを施すことによって形成する製造方法である。そして、その金属層および電極層の庇となるオーバーハング量は、レジストマスクを超えてからのめっき厚に比例する。しかし、レジストマスクのパターン形状やめっき条件によっては、めっき厚のばらつきも大きくなるため、金属層および電極層の庇長さも同様にばらつきが大きくなる。それ故、半導体搭載用基板の金属層および電極層の寸法や間隔などを設定する場合、この庇長さのばらつきを考慮しなければならず、金属層および電極層の寸法や間隔を小さくしづらい問題がある。
また、特許文献２に示される散乱紫外光を用いてレジスト層の開口部の断面形状を台形に形成する方法は、使用するレジストの厚さが２５μｍ程度までの厚さには効果的である。よって、特許文献２に示される方法は形成される金属層あるいは電極層の厚さが約２０μｍ程度までであれば有効な方法であるといえる。
しかし、例えばレジスト層を厚くして５０μｍ程度とした場合、紫外光がレジストに吸収され金属板方向になるほど光が減衰していくため、開口部断面形状の台形の角度が９０度（すなわち長方形）に近くなり、あるいはこれよりさらに大きくなって金属板側が長辺となる通常の台形形状となってしまい、金属層あるいは電極層の形状が逆台形を成さなくなるため、金属層あるいは電極層と樹脂との密着性が低下することになる。
すなわち、半導体素子搭載用基板の金属層および電極層と樹脂との密着性をより向上させるためには、金属層および電極層の厚さをより厚くするか、或いは樹脂に食い込むようにするために、金属層および電極層の断面形状を逆台形形状あるいは凹凸形状に形成することが有効である。
したがって、レジスト層を厚くして、金属層や電極層の厚みを厚くするとともに断面逆台形形状や凹凸形状のめっき層が形成されることとなるレジストマスクを形成し、そしてこのレジストマスクを用いて断面が逆台形形状や凹凸形状のめっき層を形成することがより好ましい。また、めっき層によって形成される金属層や電極層の必要な厚みは逆台形の形状や凹凸の形状によっても異なるが、基本的にはめっき層は金属層や電極層の厚みが３０〜１００μｍ程度となるように半導体素子搭載用基板を製造することが必要である。
そこで、本発明の半導体素子搭載用基板の製造方法は上述した課題を解決するためになされたものであり、金属層や電極層が厚く且つ金属層や電極層の断面形状が凹凸を有して形成されることにより、金属層や電極層と樹脂との密着性がより高められる半導体素子搭載用基板を提供できるようにすることを目的とする。
上記目的を達成するために、本発明の半導体素子搭載用基板の製造方法は、導電性を有する基板の表面に端子等となるめっき層を備えた半導体素子搭載用基板の製造方法であって、メインの感光波長が異なる２種類のドライフィルムレジストを用いて前記基板の表面にこの２種類のドライフィルムレジストで複数層のレジスト層を形成する工程と、前記複数層のレジスト層の上から第１の露光用マスクを用いて前記複数層のレジスト層の中から特定のレジスト層のみを第１のパターンに感光する第１の露光工程と、前記複数層のレジスト層の上から第２の露光用マスクを用いて前記複数層のレジスト層の中から別のレジスト層を第２のパターンに感光する第２の露光工程と、前記複数層のレジスト層の未露光部分を除去して前記基板の表面を部分的に露出させて開口部を有するレジストマスクを形成する現像工程と、前記基板の表面が露出している部分に所望のめっきを施してめっき層を形成する工程と、前記レジストマスクを除去する工程を順次経ることを特徴とする。
また、本発明においては、前記第１の露光用マスクと前記第２の露光用マスクは描かれているパターンが異なり、この描かれているパターンが異なる第１と第２の露光用マスクを用いて前記２種類のドライフィルムレジストからなる前記複数層のレジスト層を露光し現像することによって、前記基板表面が露出しているめっき用のレジストマスクの前記開口部の断面に段差が形成されることが好ましい。
また、本発明においては、露光の際に、バンドパスフィルタを用いて所定の波長の紫外線を選択して前記第１の露光工程または第２の露光工程を行うことが好ましい。
また、本発明においては、露光の際に、選ばれたレジスト層のみを露光できる波長の紫外線を使用して前記第１の露光工程または第２の露光工程を行うことが好ましい。
半導体基板材料となる導電性材料にメインの感光波長が異なる２種類のドライフィルムレジストを２層、３層と貼り合せ、露光マスクを介して、狙いとする層が感光する単線紫外光で露光することにより、貼り合せた多層ドライフィルムレジスト中の狙いの層のみにパターニング露光を行いこれを各層に施してドライフィルムレジストを現像することにより、断面略逆台形形状や断面Ｔ形形状あるいは断面凹凸形状の開口部を作製することができ、その後、めっきを電着積層することにより、ドライフィルムレジストの開口部を鋳型としてめっき金属を前記開口部と同形状に形成することができるので、金属層や電極層の断面形状が凹凸を有して形成されることにより、金属層や電極層と樹脂との密着性を高められる半導体素子搭載用基板を提供できる。
（１）は、本発明の製造方法により、導電性を有する基板にメインの感光波長が異なる２種類のドライフィルムレジストを用いて２層のレジストマスクを形成して処理を進め、所望のめっきを施した時の断面図であり、（２）および（３）は、感光波長の異なる２種類のドライフィルムレジストを用いて３層のレジストマスクを形成して、所望のめっきを施した時の断面図である。 （ａ）から（ｅ）は、実施例１に示すレジスト層が２層の場合の本発明の製造方法の製造フローに沿ったそれぞれの工程における処理を断面図で示したものである。 （ａ）から（ｅ）は、実施例２に示すレジスト層が３層の場合の本発明の製造方法の製造フローに沿ったそれぞれの工程における処理を断面図で示したものである。 （ａ）から（ｅ）は、実施例３に示すレジスト層が３層の場合の本発明の製造方法の製造フローに沿ったそれぞれの工程における処理を断面図で示したものである。
最初に、導電性を有する基板の表面に感光波長の異なるドライフィルムレジストを用いて２層あるいは３層のレジスト層を形成する。４層以上に形成することも可能であるが、コストアップになることから２層あるいは３層が好ましい。
次に、第１の露光用マスクを用いて目的のレジスト層が感光する紫外光によって第１の露光を行い、次に第２の露光用マスクを用いて、他のレジスト層が感光する紫外光によって第２の露光を行い、現像することによって複数層のレジストマスクに開口部を設ける。このとき、開口部断面には複数層のレジストマスクによって凹凸が形成されるように露光用マスクは形成されている。この開口部が形成されたレジストマスクは、めっき用マスクとして使用する。
そして形成された開口部には、基板表面が露出しており、必要な電気めっき処理を行なって断面形状が凹凸を有するめっき層を形成した後、レジストマスクを剥離することで半導体素子搭載用基板を得ることができる。
より具体的には例えば図１に示すように、半導体基板材料となる導電性材料１にメインの感光波長が異なるドライフィルムレジスト（例：ＤＩ用ＤＦＲ（ｈ線）、汎用ＤＦＲ（メイン波長ｉ線）など）を２層、３層と貼り合せ、露光マスクを介して、狙いとするレジスト層が感光する単線紫外光（例：ｈ線のみ、ｉ線のみ）で露光することにより、貼り合せた多層レジスト層中の狙いの層のみにパターニング露光を行う。これを各層に施し、レジスト層を現像することにより、２層または３層のレジストマスク１０，１１，１２を形成し断面Ｔ形形状（図１の（１））あるいは断面凹凸形状（図１の（２），（３））の開口部を作製する。その後、めっきを電着積層することにより、レジストマスク１０，１１，１２の開口部を鋳型としてめっき金属を前記開口部と同形状に形成してめっき層２を形成する。
（実施例１）
次に、本発明の半導体素子搭載用基板の製造方法の一実施例を図２に基づいて説明する。図２（ａ）に示すように、導電性を有する基板１として厚さ０．１５ｍｍのＳＵＳ４３０を用いて、基板１の両面に厚さ２５μｍのドライフィルムレジスト（旭化成イーマテリアルズ製：ＡＤＨ−２５２）をラミネートしレジスト層１０を形成した（裏面側は図示せず）。この時のラミネート条件は、ロール温度１０５℃、ロール圧力０．５ＭＰａ、送り速度２．５ｍ／ｍｉｎで行なった。尚、ラミネートしたドライフィルムレジストはネガ型レジストであって、ｈ線照射（感光波長：４０５ｎｍ）による露光が可能なドライフィルムレジストである。
次に、片面側（表面側）の前記レジスト層１０に重ねて、前記レジスト層１０と感光波長の異なる厚さ５０μｍのドライフィルムレジスト（旭化成イーマテリアルズ製：ＡＱ−５０３８）を前記と同じ条件でラミネートすることで、上層のレジスト層１１を形成した。このドライフィルムレジストもネガ型レジストであるが、ｉ線照射（感光波長：３６５ｎｍ）による露光が可能なドライフィルムレジストである。
これで、図２（ａ）に示すように基板１の表面側には、感光波長の異なる２種類のドライフィルムレジストにより２層のレジスト層１０，１１が形成され、裏面側（図示せず）には、表面側の下層と同じレジスト層が形成される。
次に、図２（ｂ）に示すように、表面側のレジスト層１０，１１の上に所定のパターンが形成された露光用のマスク２０を被せ、そのマスク２０と露光用の光源４との間に４０５ｎｍのバンドパスフィルタ３をセットした。
そして、光源４としてメイン波長がｉ線でｈ線とｇ線を含む混線の水銀ランプ（オーク製：ショートアークランプ）を使用して露光を行うことで、表面側の下層のレジスト層１０を波長４０５ｎｍの紫外光によりマスク２０に描かれたパターンで感光して硬化させ、裏面側は同じ光源により直接レジスト層１０を全面感光させて硬化させた（裏面側は図示せず）。この際の露光量は、表面側が波長４０５ｎｍの検出器で１８ｍＪ／ｃｍ2、裏面側が波長３６５ｎｍの検出器で８０ｍＪ/ｃｍ2であった。
この時、表面側は、４０５ｎｍのバンドパスフィルタ３によってｈ線照射による露光を行うこととなり、上層のレジスト層１１は、未露光の状態である。裏面側は、混線による露光により全面が硬化したレジストマスクとなる。
次に、図２（ｃ）に示すように、表面側のレジスト層１０，１１の上に露光用の前記マスク２０と異なる所定のパターンが形成されたマスク２１を被せ、前記の光源４（混線の水銀ランプ）により露光を行なうことで、レジスト層１１を露光用のマスク２１のパターンで感光して硬化させた。このとき、マスク２０とマスク２１は、硬化させる平面面積が、後から露光を行なうマスク２１の方が小さい露光面積とすることで、先に露光したレジスト層１０の未露光部分３０を硬化させることは無い。この際の露光量は、波長３６５ｎｍの検出器にて７０ｍＪ/ｃｍ2であった。
次に、図２（ｄ）に示すように、現像を行なうことで、表面側の上層のレジスト層１１は所定のパターンに形成され未露光部分３１に開口部４１が形成されたレジストマスク１１となり、また下層のレジスト層１０も未露光部分３０に同様に開口部４０が形成されてレジストマスク１０となり、そして基板１が露出することになる。この現像処理は、１％炭酸ナトリウム液を液温３０℃、スプレー圧０．０８ＭＰａで約８０秒間の加工で実施した。開口部４０と開口部４１により断面略Ｔ字状の開口部が形成されることとなる。
そして、図２（ｅ）に示すように、基板１が露出した開口部４０，４１に対し、表面酸化皮膜除去および一般的なめっき前処理による表面の活性化処理を行なった後、ニッケルめっきを行なって４５μｍの厚さのめっき層（金属層、電極層）２を形成した。
その後、アルカリ溶液により基板１の両面に形成されているレジストマスク１０、１１を全て剥離することで断面形状が略Ｔ字状のめっき層（金属層、電極層）２が形成された半導体素子搭載用基板を得た。
なお、光源に水銀ランプを使用せず、特定の波長の紫外線ＬＥＤランプを使用することで、バンドパスフィルタを用いることなく、所望のレジスト層を露光することも可能である。
また、裏面側に形成するレジスト層は、全面を硬化させるため、どのタイプのドライフィルムレジストを使用しても問題はない。更に、形成するめっき層２は、複数のめっきを積層してもよく、必要に応じて金、パラジウム、ニッケル、銅、コバルト、など及びそれら合金によるめっきを選択し、順次積層して形成することもできる。
（実施例２）
次に、３層のドライフィルムレジストを使用した場合の実施例を図３に基づいて説明する。図３（ａ）に示すように、基板１として厚さ０．１５ｍｍのＣｕ板を用いて、基板１の両面に厚さ２５μｍのドライフィルムレジスト（旭化成イーマテリアルズ製：ＡＤＨ−２５２）をラミネートしレジスト層１０を形成した（裏面側は図示せず）。この時のラミネート条件は、ロール温度１０５℃、ロール圧力０．５ＭＰａ、送り速度２．５ｍ／ｍｉｎで行なった。尚、ラミネートしたドライフィルムレジストはネガ型レジストであって、ｈ線照射（感光波長：４０５ｎｍ）による露光が可能なレジストである。
次に、片面側（表面側）の前記レジスト層１０に重ねて、前記レジスト層１０と感光波長の異なる厚さ２５μｍのドライフィルムレジスト（旭化成イーマテリアルズ製：ＡＱ−２５５８）を前記と同じ条件でラミネートすることで、２層目のレジスト層１１を形成した。このドライフィルムレジストもネガ型レジストであるが、ｉ線照射（感光波長：３６５ｎｍ）による露光が可能なレジストである。
次に、片面側（表面側）の前記レジスト層１０、１１に重ねて、前記レジスト層１０と同じドライフィルムレジスト（旭化成イーマテリアルズ製：ＡＤＨ−２５２）を前記と同じ条件でラミネートし、最上層のレジスト層１２を形成した。
これで、図３（ａ）に示すように基板１の表面側には、感光波長の異なる２種類のドライフィルムにより３層のレジスト層１０，１１，１２が順番に形成され、裏面側（図示せず）には、表面側の最下層と同じレジスト層が形成される。
次に、図３（ｂ）に示すように、表面側のレジスト層１０，１１、１２の上に所定のパターンが形成された露光用のマスク２０を被せ、そのマスク２０と露光用の光源４との間に４０５ｎｍのバンドパスフィルタ３をセットした。
そして、光源４としてメイン波長がｉ線でｈ線とｇ線を含む混線の水銀ランプ（オーク製：ショートアークランプ）を使用して露光を行うことで、表面側の最上層のレジスト層１２と最下層のレジスト層１０を波長４０５ｎｍの紫外光によりマスク２０に描かれたパターンで感光して硬化させ、裏面側は同じ光源により直接レジスト層１０を全面感光させて硬化させた（裏面側は図示せず）。この際の露光量は、表面側が波長４０５ｎｍの検出器で３０ｍＪ／ｃｍ2、裏面側が波長３６５ｎｍの検出器で８０ｍＪ/ｃｍ2であった。
この時、表面側は、４０５ｎｍのバンドパスフィルタ３によってｈ線照射による露光を行うこととなり、最上層と最下層に挟まれた中間のレジスト層１１は、未露光の状態である。裏面側は、混線による露光により全面が硬化したレジスト層となる。
次に、図３（ｃ）に示すように、表面側のレジスト層１０，１１、１２の上に露光用の前記マスク２０と異なる所定のパターンが形成されたマスク２１を被せ、前記の光源４（混線の水銀ランプ）により露光を行なうことで、レジスト層１１を露光用のマスク２１のパターンで感光して硬化させた。このとき、マスク２０とマスク２１は、硬化させる平面面積が、後から露光を行なうマスク２１の方が小さい露光面積とすることで、先に露光したレジスト層１０の未露光部分３０とレジスト層１２の未露光部分３２を硬化させることはない。この際の露光量は、波長３６５ｎｍの検出器にて７０ｍＪ/ｃｍ2であった。
次に、図３（ｄ）に示すように、現像を行なうことで、表面側の最上層のレジスト層１２と最下層のレジスト層１０は所定のパターンに形成され、未露光部分３２に開口部４２が形成されたレジストマスク１２となり、また未露光部分３０に開口部４０が形成されたレジストマスク１０となり、また最上層と最下層に挟まれた中間のレジスト層１１も未露光部分３１に同様に開口部４１が形成されてレジストマスク１１となり、そして基板１が露出することになる。この現像処理は、１％炭酸ナトリウム液を液温３０℃、スプレー圧０．０８ＭＰａで約１２０秒間の加工で実施した。開口部４０と開口部４１および開口部４２により両側に凹形状を持ったレジストマスクの断面形状が形成される。
そして、図３（ｅ）に示すように、基板１が露出した開口部４０，４１、４２に対し、表面酸化皮膜除去および一般的なめっき前処理による表面の活性化処理を行なった後、ニッケルめっきを行なって７０μｍの厚さのめっき層（金属層、電極層）２を形成した。
その後、アルカリ溶液により基板１の両面に形成されているレジストマスク１０、１１、１２を全て剥離することで断面形状が、両側に凸形状を持っためっき層（金属層、電極層）２が形成された半導体素子搭載用基板を得た。
なお、光源に水銀ランプを使用せず、特定の波長の紫外線ＬＥＤランプを使用することで、バンドパスフィルタを用いることなく、必要なレジスト層を露光することも可能である。
また、裏面側に形成するレジスト層は、全面を硬化させるため、どのタイプのドライフィルムレジストを使用しても問題はない。更に、形成するめっき層２は、複数のめっきを積層しても良く、必要に応じて金、パラジウム、ニッケル、銅、コバルト、など及びそれら合金によるめっきを選択し、順次積層して形成することもできる。
（実施例３）
同じく、３層のドライフィルムレジストを使用した場合の実施例を図４に基づいて説明する。図４（ａ）に示すように、基板１として厚さ０．１５ｍｍのＣｕ板を用いて、基板１の両面に厚さ２５μｍのドライフィルムレジスト（旭化成イーマテリアルズ製：ＡＱ−２５５８）をラミネートしレジスト層１０を形成した（裏面側は図示せず）。この時のラミネート条件は、ロール温度１０５℃、ロール圧力０．５ＭＰａ、送り速度２．５ｍ／ｍｉｎで行なった。尚、ラミネートしたドライフィルムレジストはネガ型レジストであって、ｉ線照射（感光波長：３６５ｎｍ）による露光が可能なレジストである。
次に、片面側（表面側）の前記レジスト層１０に重ねて、前記レジスト層１０と感光波長の異なる厚さ２５μｍのドライフィルムレジスト（旭化成イーマテリアルズ製：ＡＤＨ−２５２）を前記と同じ条件でラミネートすることで、上層のレジスト層１１を形成した。このドライフィルムレジストもネガ型レジストであるが、ｈ線照射（感光波長：４０５ｎｍ）による露光が可能なレジストである。
次に、片面側（表面側）の前記レジスト層１０、１１に重ねて、前記レジスト層１０と同じドライフィルムレジスト（旭化成イーマテリアルズ製：ＡＱ−２５５８）を前記と同じ条件でラミネートし、最上層のレジスト層１２を形成した。
これで、図４（ａ）に示すように基板１の表面側には、感光波長の異なる２種類のドライフィルムにより３層のレジスト層１０，１１，１２が順番に形成され、裏面側（図示せず）には、表面側の最下層と同じレジスト層が形成される。
次に、図４（ｂ）に示すように、表面側のレジスト層１０，１１、１２の上に所定のパターンが形成された露光用のマスク２０を被せ、そのマスク２０と露光用の光源４との間に４０５ｎｍのバンドパスフィルタ３をセットした。
そして、光源４としてメイン波長がｉ線でｈ線とｇ線を含む混線の水銀ランプ（オーク製：ショートアークランプ）を使用して露光を行うことで、表面側の中間のレジスト層１１を波長４０５ｎｍの紫外光によりマスク２０に描かれたパターンで感光して硬化させ、裏面側は同じ光源により直接レジスト層を全面感光させて硬化させた（裏面側は図示せず）。この際の露光量は、表面側が波長４０５ｎｍの検出器で１６ｍＪ／ｃｍ2、裏面側が波長３６５ｎｍの検出器で８０ｍＪ/ｃｍ2であった。
この時、表面側は、４０５ｎｍのバンドパスフィルタ３によってｈ線照射による露光を行うこととなり、最上層のレジスト層１２と最下層のレジスト層１０は、未露光の状態である。裏面側は、混線による露光により全面が硬化したレジスト層となる。
次に、図４（ｃ）に示すように、表面側のレジスト層１０，１１、１２の上に露光用の前記マスク２０と異なる所定のパターンが形成されたマスク２１を被せ、前記の光源４（混線の水銀ランプ）により露光を行なうことで、最上層のレジスト層１２と最下層のレジスト層１０を露光用のマスク２１のパターンで感光して硬化させた。このとき、マスク２０とマスク２１は、硬化させる平面面積が、後から露光を行なうマスク２１の方が小さい露光面積とすることで、先に露光したレジスト層１１の未露光部分３１を硬化させることはない。この際の露光量は、波長３６５ｎｍの検出器にて１００ｍＪ/ｃｍ2であった。
次に、図４（ｄ）に示すように、現像を行なうことで、表面側の最上層のレジスト層１２と最下層のレジスト層１０は所定のパターンに形成され、未露光部分３２に開口部４２が形成されたレジストマスク１２となり、また未露光部分３０に開口部４０が形成されたレジストマスク１０となり、また最上層と最下層に挟まれた中間のレジスト層１１も未露光部分３１に同様に開口部４１が形成されてレジストマスク１１となり、そして基板１が露出することになる。この現像処理は、１％炭酸ナトリウム液を液温３０℃、スプレー圧０．０８ＭＰａで約１２０秒間の加工で実施した。開口部４０と開口部４１および開口部４２により両側に凸形状を持ったレジストマスクの断面形状が形成される。
そして、図４（ｅ）に示すように、基板１が露出した開口部４０，４１、４２に対し、表面酸化皮膜除去および一般的なめっき前処理による表面の活性化処理を行なった後、ニッケルめっきを行なって７０μｍの厚さのめっき層（金属層、電極層）２を形成した。
その後、アルカリ溶液により基板１の両面に形成されているレジストマスク１０、１１、１２を全て剥離することで断面形状が、両側に凹形状を持っためっき層（金属層、電極層）２が形成された半導体素子搭載用基板を得た。
なお、光源に水銀ランプを使用せず、特定の波長の紫外線ＬＥＤランプを使用することで、バンドパスフィルタを用いることなく、必要なレジスト層を露光することも可能である。
また、裏面側に形成するレジスト層は、全面を硬化させるため、どのタイプのドライフィルムレジストを使用しても問題はない。更に、形成するめっき層２は、複数のめっきを積層しても良く、必要に応じて金、パラジウム、ニッケル、銅、コバルト、など及びそれら合金によるめっきを選択し、順次積層して形成することもできる。
１・・・基板
２・・・めっき層（金属層、電極層）
３・・・バンドパスフィルタ
４・・・光源
１０，１１，１２・・・レジスト層（レジストマスク）
２０，２１・・・マスク
３０，３１，３２・・・未露光部分
４０，４１，４２・・・開口部

Claims (4)

  1. 導電性を有する基板の表面に端子等となるめっき層を備えた半導体素子搭載用基板の製造方法であって、メインの感光波長が異なる２種類のドライフィルムレジストを用いて前記基板の表面にこの２種類のドライフィルムレジストで複数層のレジスト層を形成する工程と、前記複数層のレジスト層の上から第１の露光用マスクを用いて前記複数層のレジスト層の中から特定のレジスト層のみを第１のパターンに感光する第１の露光工程と、前記複数層のレジスト層の上から第２の露光用マスクを用いて前記複数層のレジスト層の中から別のレジスト層を第２のパターンに感光する第２の露光工程と、前記複数層のレジスト層の未露光部分を除去して前記基板の表面を部分的に露出させて開口部を有するレジストマスクを形成する現像工程と、前記基板の表面が露出している部分に所望のめっきを施してめっき層を形成する工程と、前記レジストマスクを除去する工程を順次経ることを特徴とする半導体素子搭載用基板の製造方法。
  2. 前記第１の露光用マスクと前記第２の露光用マスクは描かれているパターンが異なり、この描かれているパターンが異なる第１と第２の露光用マスクを用いて前記２種類のドライフィルムレジストからなる前記複数層のレジスト層を露光し現像することによって、前記基板表面が露出しているめっき用のレジストマスクの前記開口部の断面に段差が形成されることを特徴とする請求項１に記載の半導体素子搭載用基板の製造方法。
  3. 露光の際に、バンドパスフィルタを用いて所定の波長の紫外線を選択して前記第１の露光工程または前記第２の露光工程を行うことを特徴とする請求項１または請求項２に記載の半導体素子搭載用基板の製造方法。
  4. 露光の際に、選ばれたレジスト層のみを露光できる波長の紫外線を使用して前記第１の露光工程または前記第２の露光工程を行うことを特徴とする請求項１または請求項２に記載の半導体素子搭載用基板の製造方法。
JP2013056466A 2013-03-19 2013-03-19 半導体素子搭載用基板の製造方法 Expired - Fee Related JP5979495B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2013056466A JP5979495B2 (ja) 2013-03-19 2013-03-19 半導体素子搭載用基板の製造方法
CN201480013843.3A CN105190870B (zh) 2013-03-19 2014-03-11 半导体元件搭载用基板的制造方法
KR1020157019303A KR102162913B1 (ko) 2013-03-19 2014-03-11 반도체 소자 탑재용 기판의 제조방법
US14/777,834 US10204801B2 (en) 2013-03-19 2014-03-11 Method for producing substrate for semiconductor element mounting
PCT/JP2014/056304 WO2014148308A1 (ja) 2013-03-19 2014-03-11 半導体素子搭載用基板の製造方法
TW103109919A TWI588947B (zh) 2013-03-19 2014-03-17 A method of manufacturing a semiconductor element mounting substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013056466A JP5979495B2 (ja) 2013-03-19 2013-03-19 半導体素子搭載用基板の製造方法

Publications (2)

Publication Number Publication Date
JP2014183172A true JP2014183172A (ja) 2014-09-29
JP5979495B2 JP5979495B2 (ja) 2016-08-24

Family

ID=51579995

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013056466A Expired - Fee Related JP5979495B2 (ja) 2013-03-19 2013-03-19 半導体素子搭載用基板の製造方法

Country Status (6)

Country Link
US (1) US10204801B2 (ja)
JP (1) JP5979495B2 (ja)
KR (1) KR102162913B1 (ja)
CN (1) CN105190870B (ja)
TW (1) TWI588947B (ja)
WO (1) WO2014148308A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016127261A (ja) * 2014-12-27 2016-07-11 日立マクセル株式会社 半導体装置用基板、半導体装置用基板の製造方法、及び半導体装置
JP2019009238A (ja) * 2017-06-22 2019-01-17 大口マテリアル株式会社 半導体素子搭載用基板及び半導体装置、並びに半導体素子搭載用基板の製造方法
JP2019012788A (ja) * 2017-06-30 2019-01-24 大口マテリアル株式会社 半導体素子搭載用基板及びその製造方法
JP2020013838A (ja) * 2018-07-13 2020-01-23 大口マテリアル株式会社 半導体素子搭載用基板の製造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5979495B2 (ja) 2013-03-19 2016-08-24 Ｓｈマテリアル株式会社 半導体素子搭載用基板の製造方法
CN105404418B (zh) * 2015-11-03 2018-09-04 京东方科技集团股份有限公司 触控屏及其制备方法、显示面板和显示装置
EP3805423B1 (en) * 2017-09-18 2026-03-11 Google LLC Reducing junction resistance variation in two-step deposition processes
US11764062B2 (en) * 2017-11-13 2023-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor structure
CN113140448B (zh) * 2020-01-16 2022-10-28 芯恩（青岛）集成电路有限公司 一种半导体结构及其制作方法
CN116235284A (zh) * 2020-08-26 2023-06-06 奔马有限公司 球搭载用掩模及其制造方法
CN119689790A (zh) * 2024-11-29 2025-03-25 合肥九思电子科技有限公司 一种干膜光刻倒梯形结构及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH065631A (ja) * 1992-06-23 1994-01-14 Nec Corp 金属電極の形成方法
JP2000022131A (ja) * 1998-06-30 2000-01-21 Fujitsu Quantum Devices Kk 半導体装置およびその製造方法
JP2004119728A (ja) * 2002-09-26 2004-04-15 Sanyo Electric Co Ltd 回路装置の製造方法
US20130026639A1 (en) * 2010-02-19 2013-01-31 International Business Machines Corporation Method of fabricating dual damascene structures using a multilevel multiple exposure patterning scheme

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1110065C (zh) * 2000-04-05 2003-05-28 信息产业部电子第十三研究所 半导体器件栅帽与栅足自对准的t形栅加工方法
JP3626075B2 (ja) * 2000-06-20 2005-03-02 九州日立マクセル株式会社 半導体装置の製造方法
JP4508064B2 (ja) 2005-09-30 2010-07-21 住友金属鉱山株式会社 半導体装置用配線基板の製造方法
US7579137B2 (en) * 2005-12-24 2009-08-25 International Business Machines Corporation Method for fabricating dual damascene structures
US7476980B2 (en) * 2006-06-27 2009-01-13 Infineon Technologies Ag Die configurations and methods of manufacture
JP5626785B2 (ja) * 2010-09-27 2014-11-19 Ｓｈマテリアル株式会社 半導体素子搭載用リードフレームおよびその製造方法
US8455312B2 (en) * 2011-09-12 2013-06-04 Cindy X. Qiu Fabrication methods for T-gate and inverted L-gate structure for high frequency devices and circuits
JP5979495B2 (ja) 2013-03-19 2016-08-24 Ｓｈマテリアル株式会社 半導体素子搭載用基板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH065631A (ja) * 1992-06-23 1994-01-14 Nec Corp 金属電極の形成方法
JP2000022131A (ja) * 1998-06-30 2000-01-21 Fujitsu Quantum Devices Kk 半導体装置およびその製造方法
JP2004119728A (ja) * 2002-09-26 2004-04-15 Sanyo Electric Co Ltd 回路装置の製造方法
US20130026639A1 (en) * 2010-02-19 2013-01-31 International Business Machines Corporation Method of fabricating dual damascene structures using a multilevel multiple exposure patterning scheme

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016127261A (ja) * 2014-12-27 2016-07-11 日立マクセル株式会社 半導体装置用基板、半導体装置用基板の製造方法、及び半導体装置
JP2019169729A (ja) * 2014-12-27 2019-10-03 マクセルホールディングス株式会社 半導体装置用基板および半導体装置
JP2021005739A (ja) * 2014-12-27 2021-01-14 マクセルホールディングス株式会社 半導体装置用基板及びその製造方法、半導体装置
JP2019009238A (ja) * 2017-06-22 2019-01-17 大口マテリアル株式会社 半導体素子搭載用基板及び半導体装置、並びに半導体素子搭載用基板の製造方法
JP2019012788A (ja) * 2017-06-30 2019-01-24 大口マテリアル株式会社 半導体素子搭載用基板及びその製造方法
JP2020013838A (ja) * 2018-07-13 2020-01-23 大口マテリアル株式会社 半導体素子搭載用基板の製造方法
JP7059139B2 (ja) 2018-07-13 2022-04-25 大口マテリアル株式会社 半導体素子搭載用基板の製造方法

Also Published As

Publication number Publication date
TW201508869A (zh) 2015-03-01
CN105190870B (zh) 2018-02-27
JP5979495B2 (ja) 2016-08-24
TWI588947B (zh) 2017-06-21
WO2014148308A1 (ja) 2014-09-25
CN105190870A (zh) 2015-12-23
US10204801B2 (en) 2019-02-12
KR20150135203A (ko) 2015-12-02
KR102162913B1 (ko) 2020-10-07
US20160300732A1 (en) 2016-10-13

Similar Documents

Publication Publication Date Title
JP5979495B2 (ja) 半導体素子搭載用基板の製造方法
JP5370330B2 (ja) 半導体素子搭載用基板の製造方法
TWI429361B (zh) 配線電路基板的製造方法
JP5175779B2 (ja) 配線回路基板の製造方法
TWI605553B (zh) Semiconductor device mounting substrate and method for manufacturing the same
TW201742218A (zh) 半導體元件搭載用基板、半導體裝置及光半導體裝置、以及該等之製造方法
JP6366034B2 (ja) 半導体装置用リードフレーム及びその製造方法
TWI637424B (zh) Semiconductor element mounting substrate and method of manufacturing the same
JP7426560B2 (ja) メッキ用パターン版及び配線基板の製造方法
CN101772274A (zh) 线路基板的表面电镀方法
JP6489615B2 (ja) 半導体素子搭載用基板、半導体装置及びそれらの製造方法
JP2018018864A (ja) 半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法
JP2017034095A (ja) 半導体素子搭載用基板、半導体装置及びそれらの製造方法
JP6432943B2 (ja) リードフレームの製造方法
CN115776772A (zh) 台阶线路印制电路板制作方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150804

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160628

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160714

R150 Certificate of patent or registration of utility model

Ref document number: 5979495

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees