JP2014186221A - 制御装置、電気光学装置、電子機器及び制御方法 - Google Patents

Abstract

【課題】ホスト側の負荷を大きくせずに、減色された画像を表示できるようにする。
【解決手段】ホストコンピューター２は、表示領域１００において白黒で表示するエリアを示すデータをコントローラー５へ供給する。コントローラー５は、画像を書き換える場合、白黒エリア内については画像を二値化して書き換える。コントローラー５は、白黒エリア内のみを書き換える場合、白→黒又は黒→白へ階調を書き換える画素についてのみ、書き換えに要するフレーム数が少ない駆動方法で画素を駆動する。コントローラー５は、白黒エリア外も書き換える場合、書き換えに要するフレーム数が多く中間調を表示可能な駆動方法で画素を駆動する。
【選択図】図１

Description

本発明は、記憶性を有する表示素子を制御する技術に関する。

特許文献１には、電気泳動方式の表示デバイスを制御するディスプレイコントローラーが開示されている。このディスプレイコントローラーは、表示デバイスに表示されている書き換え前の画像（以下、現画像とする）と、書き換え後に新たに表示する画像（以下、次画像とする）とに基いて、画像の更新モードを選択する。具体的には、このディスプレイコントローラーは、白黒の２値画像をリフレッシュする場合には、白又は黒を表示するための電圧パルスを用いる単色更新モードを使用し、グレーを含む画像をリフレッシュする場合には、グレーを表示するための電圧パルスを用いるグレースケール更新モードを使用する。

特開２０１２−１５０４９３号公報

ところで、上記のグレースケール更新モードの場合、画像の書き換えが完了するまでに掛かる時間が単色更新モードより長くなる。書き換えに掛かる時間を短くしたい場合、単色更新モードを用いればよいが、この場合、グレーを含む画像をホスト側で白黒の画像に二値化してからディスプレイメモリーに書き込む必要があり、ホスト側での処理の負荷が大きくなってしまう。

本発明は、上述した事情に鑑みてなされたものであり、その目的の一つは、ホスト側の負荷を大きくせずに、減色された画像を表示できるようにすることにある。

上記目的を達成するために、本発明に係る制御装置は、複数の画素ごとに設けられた第１電極と、前記第１電極に対向して配置された第２電極と、前記第１電極と前記第２電極との間に配置された記憶性を有する電気光学材料と、を備える表示部の制御装置であって、予め定められたａ個のフレーム期間で前記複数の画素の各々をｍ階調のいずれかの階調に書き換えるｍ階調駆動と、予め定められたｂ個のフレーム期間（ａ＞ｂ）で前記複数の画素の各々をｎ階調（ｍ＞ｎ）のいずれかの階調に書き換えるｎ階調駆動のいずれかを選択して前記画素の階調を書き換える制御手段と、前記表示部に表示させるｍ階調の画像を取得する画像取得手段と、前記表示部において前記ｎ階調で表示する領域を示すデータを取得する領域取得手段と、前記画像取得手段が取得した画像のうち、前記領域取得手段が取得したデータが示す領域に表示される部分をｎ階調（ｍ＞ｎ）に減色する減色手段とを有し、前記制御手段は、前記複数の画素の各々の階調を、前記減色手段で減色された画像に従って、前記ｍ階調駆動で書き換える構成を備える。
この構成によれば、画像データを制御装置へ供給するホスト側の負荷を大きくせずに、減色された画像を表示部に表示させることができる。

前記制御装置は、前記画像取得手段で取得した画像を記憶する第１記憶領域と、前記制御手段により表示された画像を記憶する第２記憶領域とを有し、前記画像取得手段が取得して前記第１記憶領域に記憶された新たな画像と、前記第２記憶領域に記憶されている画像とを比較し、前記領域内のみが異なる場合、前記減色手段は、前記第１記憶領域に記憶された画像の前記領域内をｎ階調に減色し、前記制御手段は、前記領域内の画素の各々の階調を、当該減色後の画像に従って、前記ｎ階調駆動で書き換える構成としてもよい。
この構成によれば、画像を書き換えるときにｎ階調で表示する領域内のみを書き換える場合、書き換えに要するフレーム期間が少ないｎ階調駆動で階調を書き換えるため、ｍ階調駆動で画像を書き換える構成より早く画像を書き換えることができる。

また、前記制御装置は、前記画像取得手段が取得して前記第１記憶領域に記憶された新たな画像と、前記第２記憶領域に記憶されている画像とを比較し、前記領域外が異なる場合、前記制御手段は、前記複数の画素の各々の階調を、前記第１記憶領域に記憶された画像に従って、前記ｍ階調駆動で書き換える構成としてもよい。
この構成によれば、ｎ階調で表示する領域外を書き換える場合、表示する階調数がｎ階調より多いｍ階調駆動で階調を書き換えるため、当該領域外をｍ階調の画像に書き換えることができる。

また、前記制御装置は、前記ｎ階調は、２階調である構成としてもよい。
この構成によれば、ｎ階調駆動で要するフレーム期間の数を少なくできるため、ｎ階調駆動に掛かる時間を短くすることができる。

また、前記制御装置は、前記減色手段は、組織的ディザ法で減色を行う構成としてもよい。
この構成によれば、誤差拡散法と比較すると、書き換え前と書き換え後とで階調に変化がなかった画素については、二値化後でも階調が変化しないようにすることができる。

また、本発明に係る電気光学装置は、複数の画素ごとに設けられた第１電極と、前記第１電極に対向して配置された第２電極と、前記第１電極と前記第２電極との間に配置された記憶性を有する電気光学材料と、を備える表示部と、予め定められたａ個のフレーム期間で前記複数の画素の各々をｍ階調のいずれかの階調に書き換えるｍ階調駆動と、予め定められたｂ個のフレーム期間（ａ＞ｂ）で前記複数の画素の各々をｎ階調（ｍ＞ｎ）のいずれかの階調に書き換えるｎ階調駆動のいずれかを選択して前記画素の階調を書き換える制御手段と、前記表示部に表示させるｍ階調の画像を取得する画像取得手段と、前記表示部において前記ｎ階調で表示する領域を示すデータを取得する領域取得手段と、前記画像取得手段が取得した画像のうち、前記領域取得手段が取得したデータが示す領域に表示される部分をｎ階調（ｍ＞ｎ）に減色する減色手段とを有し、前記制御手段は、前記複数の画素の各々の階調を、前記減色手段で減色された画像に従って、前記ｍ階調駆動で書き換える構成を有する。
この構成によれば、画像データを制御装置へ供給するホスト側の負荷を大きくせずに、減色された画像を表示部に表示させることができる。

なお、本発明は、制御装置及び電気光学装置のみならず、電気光学装置の制御方法、当該電気光学装置を有する電子機器としても適用することが可能である。

表示装置１０００のハードウェア構成を示した図。 表示領域１００の断面を示した図。 画素１１０の等価回路を示した図。 コントローラー５の構成を示した図。 記憶領域の構成を示した図。 ＬＵＴ５０３が有するテーブルの一例を示した図。 ＬＵＴ５０３が有するテーブルの一例を示した図。 ＬＵＴ５０３が有するテーブルの一例を示した図。 第１表示処理における画素の階調の遷移を示した図。 第２表示処理における画素の階調の遷移を示した図。 コントローラー５が行う処理の流れを示したフローチャート。 コントローラー５が行う処理の流れを示したフローチャート。 表示領域１００に表示される画面例を示した図。 電子ブックリーダー２０００の外観図。 変形例に係るＬＵＴ５０３が有するテーブルの一例を示した図。 変形例に係るＬＵＴ５０３が有するテーブルの一例を示した図。 変形例の第１表示処理における画素の階調の遷移を示した図。

［実施形態］
（実施形態の構成）
図１は、本発明の一実施形態に係る表示装置１０００のハードウェア構成を示したブロック図である。表示装置１０００は、画像を表示する装置であり、電気泳動方式の電気光学装置１と、ホストコンピューター２を備えている。また、電気光学装置１は、表示部１０とコントローラー５を備えている。

ホストコンピューター２は、ＣＰＵ（Central Processing Unit）、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）等を備えたマイクロコンピューターであり、コントローラー５を制御する。また、ホストコンピューター２は、表示領域１００に表示させる画像を示す画像データを、コントローラー５に供給する。
コントローラー５は、表示部１０の表示領域１００に画像を表示させるための各種信号を、表示部１０の走査線駆動回路１３０とデータ線駆動回路１４０に供給するものである。コントローラー５は、電気光学装置１の制御装置に相当する。なお、ホストコンピューター２とコントローラー５を合わせた部分を電気光学装置１の制御装置と定義することもできる。

表示領域１００では、複数の走査線１１２が図において行（Ｘ）方向に沿って設けられ、複数のデータ線１１４が、列（Ｙ）方向に沿って、かつ、各走査線１１２と互いに電気的に絶縁を保つように設けられている。そして、各走査線１１２と各データ線１１４との交差に対応して、画素１１０がそれぞれ設けられている。便宜的に走査線１１２の行数を「ｍ」とし、データ線１１４の列数を「ｎ」としたとき、画素１１０は、縦ｍ行×横ｎ列でマトリクス状に配列して表示領域１００を構成することになる。

図２は、表示領域１００の断面を示した図である。表示領域１００は、図２に示したように大別して第１基板１０１、電気泳動層１０２および第２基板１０３によって構成されている。第１基板１０１は、絶縁性及び可撓性を有する基板１０１ａ上に回路の層が形成された基板である。基板１０１ａは、本実施形態においてはポリカーボネートで形成されている。なお、基板１０１ａとしては、ポリカーボネートに限定されることなく、軽量性、可撓性、弾性及び絶縁性を有する樹脂材料を用いることができる。また、基板１０１ａは、可撓性を持たないガラスで形成されていてもよい。基板１０１ａの表面には、接着層１０１ｂが設けられ、接着層１０１ｂの表面には回路層１０１ｃが積層されている。
回路層１０１ｃは、行方向に配列された複数の走査線１１２と、列方向に配列された複数のデータ線１１４を有している。また、回路層１０１ｃは、走査線１１２とデータ線１１４との交差のそれぞれに対応して、画素電極１０１ｄ（第１電極）を有している。

電気光学材料の一例である電気泳動層１０２は、バインダー１０２ｂと、バインダー１０２ｂによって固定された複数のマイクロカプセル１０２ａで構成されており、画素電極１０１ｄ上に形成されている。なお、マイクロカプセル１０２ａと画素電極１０１ｄとの間には、接着剤により形成された接着層を設けてもよい。

バインダー１０２ｂとしては、マイクロカプセル１０２ａとの親和性が良好で電極との密着性が優れ、且つ絶縁性を有するものであれば特に制限はない。マイクロカプセル１０２ａ内には、分散媒と電気泳動粒子が格納されている。マイクロカプセル１０２ａを構成する材料としては、アラビアゴム・ゼラチン系の化合物やウレタン系の化合物等の柔軟性を有するものを用いるのが好ましい。

分散媒としては、水、アルコール系溶媒（メタノール、エタノール、イソプロパノール、ブタノール、オクタノール、メチルセルソルブなど）、エステル類（酢酸エチル、酢酸ブチルなど）、ケトン類（アセトン、メチルエチルケトン、メチルイソブチルケトンなど）、脂肪族炭化水素（ぺンタン、ヘキサン、オクタンなど）、脂環式炭化水素（シクロへキサン、メチルシクロへキサンなど）、芳香族炭化水素（ベンゼン、トルエン、長鎖アルキル基を有するベンゼン類（キシレン、ヘキシルベンゼン、ヘブチルベンゼン、オクチルベンゼン、ノニルベンゼン、デシルベンゼン、ウンデシルベンゼン、ドデシルベンゼン、トリデシルベンゼン、テトラデシルベンゼンなど））、ハロゲン化炭化水素（塩化メチレン、クロロホルム、四塩化炭素、１，２−ジクロロエタンなど）、カルボン酸塩などのいずれかを用いることができ、また、分散媒は、その他の油類であってもよい。また、これらの物質は単独又は混合して分散媒に用いることができ、さらに界面活性剤などを配合して分散媒としてもよい。

電気泳動粒子は、分散媒中で電界によって移動する性質を有する粒子（高分子あるいはコロイド）である。本実施形態においては白の電気泳動粒子と黒の電気泳動粒子がマイクロカプセル１０２ａ内に格納されている。黒の電気泳動粒子は、例えば、アニリンブラックやカーボンブラック等の黒色顔料からなる粒子であり、本実施形態では正に帯電されている。白の電気泳動粒子は、例えば、二酸化チタンや酸化アルミニウム等の白色顔料からなる粒子であり、本実施形態では負に帯電されている。

第２基板１０３は、フィルム１０３ａと、フィルム１０３ａの下面に形成された透明な共通電極層１０３ｂ（第２電極）で構成されている。フィルム１０３ａは、電気泳動層１０２の封止及び保護の役割を担うものであり、例えばポリエチレンテレフタレートのフィルムである。フィルム１０３ａは、透明で絶縁性を有している。共通電極層１０３ｂは、例えば、酸化インジウム膜（ＩＴＯ膜）などの透明な導電膜で構成されている。

図３は、画素１１０の等価回路を示した図である。なお、本実施形態では、各走査線１１２を区別するために、図１に示した走査線１１２を上から順に１、２、３、・・・、（ｍ−１）、ｍ行目という呼び方をする場合がある。また同様に、各データ線１１４を区別するために、図１に示したデータ線１１４を左から順に１、２、３、・・・、（ｎ−１）、ｎ列目という呼び方をする場合がある。
図３においては、ｉ行目の走査線１１２とｊ列目のデータ線１１４との交差に対応した画素１１０の等価回路を示している。他のデータ線１１４と走査線１１２との交差に対応した画素１１０も構成は図に示した構成と同じであるため、ここでは、代表してｉ行目のデータ線１１４とｊ列目の走査線１１２との交差に対応した画素１１０の等価回路について説明し、他の画素１１０の等価回路については説明を省略する。

図３に示したように、各画素１１０は、ｎチャネル型の薄膜トランジスター（thin film transistor：以下単に「ＴＦＴ」と略称する）１１０ａと、表示素子１１０ｂと、補助容量１１０ｃとを有する。画素１１０において、ＴＦＴ１１０ａのゲート電極はｉ行目の走査線１１２に接続される一方、そのソース電極はｊ列目のデータ線１１４に接続され、そのドレイン電極は、表示素子１１０ｂの一端である画素電極１０１ｄと補助容量１１０ｃの一端とにそれぞれ接続されている。補助容量１１０ｃは、回路層１０１ｃに形成された一対の電極によって誘電体層を挟持した構成である。補助容量１１０ｃの他端の電極は、各画素１１０にわたって共通の電圧にされている。画素電極１０１ｄは、共通電極層１０３ｂと対向し、画素電極１０１ｄと共通電極層１０３ｂとの間にはマイクロカプセル１０２ａを含む電気泳動層１０２が挟まれている。このため、表示素子１１０ｂは、等価回路でみたときに、画素電極１０１ｄと共通電極層１０３ｂとで、電気泳動層１０２を挟持した容量になる。そして、表示素子１１０ｂは、両電極間の電圧を保持（記憶）するとともに、この保持した電圧によって生じる電界方向にしたがって表示を行うことになる。なお、本実施形態においては、図示省略した外部回路によって、各画素１１０の補助容量１１０ｃの他端の電極と、共通電極層１０３ｂの電圧は、共通の電圧Ｖｃｏｍが印加される。

図１に戻り、走査線駆動回路１３０は、表示領域１００の各走査線１１２と接続されている。走査線駆動回路１３０は、コントローラー５による制御にしたがって、走査線１１２を１、２、・・・、ｍ行目という順番で選択し、選択した走査線１１２に対してハイ（Ｈｉｇｈ）レベルの信号を供給し、選択されていない他の走査線１１２に対しロー（Ｌｏｗ）レベルの信号を供給するものである。
データ線駆動回路１４０は、表示領域の各データ線１１４と接続されており、選択された走査線１１２に接続されている画素１１０の画素電極１０１ｄへ印加する電圧を示すデータをコントローラー５から取得する。データ線駆動回路１４０は、取得したデータに応じて各列のデータ線１１４にデータ信号をそれぞれ供給する。

走査線駆動回路１３０が１行目の走査線１１２を選択してからｍ行目の走査線１１２の選択が終了するまでの期間（以下、「フレーム期間」又は単に「フレーム」と称する）において各走査線１１２は一回ずつ選択され、各画素１１０には１フレームに一回ずつデータ信号が供給される。
走査線１１２がハイレベルとなると、当該走査線１１２にゲートが接続されたＴＦＴ１１０ａがオン状態になり、画素電極１０１ｄがデータ線１１４に接続される。走査線１１２がハイレベルであるときにデータ線１１４にデータ信号を供給すると、当該データ信号は、オン状態になったＴＦＴ１１０ａを介して画素電極１０１ｄに印加される。走査線１１２がローレベルになると、ＴＦＴ１１０ａはオフ状態になるが、データ信号によって画素電極１０１ｄに印加された電圧は、補助容量１１０ｃに蓄積され、画素電極１０１ｄの電位及び共通電極層１０３ｂの電位との電位差（電圧）に応じて電気泳動粒子が移動する。

例えば、共通電極層１０３ｂの電圧Ｖｃｏｍに対して画素電極１０１ｄの電圧が＋１５Ｖである場合、負に帯電している白の電気泳動粒子が画素電極１０１ｄ側に移動し、正に帯電している黒の電気泳動粒子が共通電極層１０３ｂ側に移動して画素１１０は黒の表示となる。また、共通電極層１０３ｂの電圧Ｖｃｏｍに対して画素電極１０１ｄの電圧が−１５Ｖである場合、正に帯電している黒の電気泳動粒子が画素電極１０１ｄ側に移動し、負に帯電している白の電気泳動粒子が共通電極層１０３ｂ側に移動して画素１１０は白の表示となる。なお、画素電極１０１ｄの電圧は、上述した電圧に限定されるものではなく、共通電極層１０３ｂの電圧Ｖｃｏｍに対してプラス（正極）の電圧またはマイナス（負極）の電圧であれば、上述した＋１５Ｖや−１５Ｖ以外の電圧であってもよい。

本実施形態においては、各画素１１０の表示状態を変化させる際には、１フレームだけ画素１１０へデータ信号を供給して表示状態を変化させるのではなく、複数フレームに渡って画素１１０へデータ信号を供給することにより表示状態を変化させる。例えば、画素１１０の表示状態を白（Ｗ）から黒（Ｂ）へ変化させる場合、画素１１０に黒を表示させるためのデータ信号が複数フレームに渡って画素１１０へ供給され、画素１１０の表示状態を黒から白へ変化させる場合には、画素１１０に白を表示させるためのデータ信号が複数フレームに渡って画素１１０へ供給される。なお、１フレームだけ電気泳動粒子に電位差を与えても黒又は白にならないことを利用し、本実施形態においては、画素電極１０１ｄに＋１５Ｖ又は−１５Ｖの電圧を印加する回数を制御することにより、中間調であるダークグレー（ＤＧ）とライトグレー（ＬＧ）の表示を行う。

次にコントローラー５の構成について説明する。図４は、本実施形態のコントローラー５の構成を示したブロック図である。コントローラー５は、ＲＡＭ５０１、制御部５０２、ＬＵＴ５０３、減色部５０４及び取得部５０５を有する。ＲＡＭ５０１には、画像を複数フレームで書き換えるにあたり、書き換えを行なっているフレームが何番目のフレームかを管理するフレーム番号を記憶する記憶領域が設けられている。
また、ＲＡＭ５０１には、画像データを記憶する領域として、第１バッファー５００１、第２バッファー５００２、次画像バッファー５００３（第１記憶領域の一例）及び現画像バッファー５００４（第２記憶領域の一例）が設けられている。なお、ＲＡＭ５０１は、コントローラー５に内蔵される構成に限定されるものではなく、外付けされる構成であってもよい。

第１バッファー５００１と第２バッファー５００２は、ホストコンピューター２から供給された画像データを記憶する領域である。第１バッファー５００１は、ホストコンピューター２から供給された最新の画像データを記憶する。また、第２バッファー５００２は、ホストコンピューター２から供給された最新の画像データより一つ前に供給された画像データを記憶する。次画像バッファー５００３は、書き換え処理によって新たに表示する画像の画像データを記憶する領域である。また、現画像バッファー５００４は、書き換え処理を開始するときに表示中の画像の画像データを記憶する領域である。

第１バッファー５００１、第２バッファー５００２、次画像バッファー５００３及び現画像バッファー５００４は、ｍ行×ｎ列で配列された画素１１０毎に記憶領域（バッファー）を有している。画像データは、各画素１１０の階調を表す画素データを含んでおり、一の画素１１０の階調を表す画素データは、ＲＡＭ５０１において当該画素１１０に対応した記憶領域に記憶される。

図５は、表示領域１００の画素１１０の一部と、これらの画素１１０に対応する記憶領域を示した図である。図５の（ａ）は、画素１１０の配列を示した図である。画素Ｐ（ｉ，ｊ）は、ｉ行ｊ列目にある一つの画素１１０を表している。添字のｉは、行列に配置された画素１１０の行番号を表し、添字のｊは、列番号を表している。図５の（ｂ）は、第１バッファー５００１において、図５の（ａ）に示した画素１１０の各々に対応したバッファーを示した図であり、図５の（ｃ）は、第２バッファー５００２において、図５の（ａ）に示した画素１１０の各々に対応したバッファーを示した図である。

例えば、第１バッファー５００１のバッファーＡ（ｉ，ｊ）は、画素Ｐ（ｉ，ｊ）に対応した記憶領域である。バッファーＡ（ｉ，ｊ）には、画素Ｐ（ｉ，ｊ）に表示させる階調を示す画素データが書き込まれる。なお、画素１１０を黒にする場合には値が「０」である画素データが書き込まれ、画素１１０を白にする場合には値が「３」である画素データが書き込まれる。また、画素１１０をダークグレーにする場合には値が「１」である画素データが書き込まれ、画素１１０をライトグレーにする場合には値が「２」である画素データが書き込まれる。また、第２バッファー５００２のバッファーＢ（ｉ，ｊ）は、画素Ｐ（ｉ，ｊ）に対応した記憶領域である。画像の書き換え処理が終了すると、バッファーＢ（ｉ，ｊ）には、バッファーＡ（ｉ，ｊ）の内容がコピーされて書き込まれる。

図５の（ｄ）は、次画像バッファー５００３において、図５の（ａ）に示した画素１１０の各々に対応したバッファーを示した図であり、図５の（ｅ）は、現画像バッファー５００４において、図５の（ａ）に示した画素１１０の各々に対応したバッファーを示した図である。
例えば、次画像バッファー５００３のバッファーＣ（ｉ，ｊ）は、画素Ｐ（ｉ，ｊ）に対応した記憶領域である。バッファーＣ（ｉ，ｊ）には、画素Ｐ（ｉ，ｊ）に表示させる階調を示す画素データが書き込まれる。また、現画像バッファー５００４のバッファーＤ（ｉ，ｊ）は、画素Ｐ（ｉ，ｊ）に対応した記憶領域である。画像の書き換え処理が終了すると、バッファーＤ（ｉ，ｊ）には、バッファーＣ（ｉ，ｊ）の内容がコピーされて書き込まれる。

取得部５０５は、ホストコンピューター２から送られるデータを取得するものである。取得部５０５は、ホストコンピューター２から送られた画像データや、後述する白黒エリアを示すデータを取得し、取得したデータをＲＡＭ５０１に記憶させる。取得部５０５は、画像取得手段の一例であり、領域取得手段の一例でもある。

ＬＵＴ５０３は、コントローラー５が表示する画像を書き換えるときに、フレーム期間において画素電極１０１ｄに印加する電圧を記憶したルックアップテーブル（Look Up Table）である。制御部５０２がＬＵＴ５０３に対し、書き換えにより新たに表示する新階調（次画像バッファー５００３に記憶された画素データ）や、書き換える前に表示していた旧階調（現画像バッファー５００４に記憶された画素データ）、フレーム番号などを入力すると、入力されたフレーム番号のフレームにおいて画素電極１０１ｄに印加する電圧が制御部５０２へ出力される。
図６〜８は、本実施形態のＬＵＴ５０３が記憶しているテーブルの一例を示した図である。なお、本実施形態においては、画像を表示するための処理として、３１個のフレーム期間で画像を表示する第１表示処理（ｍ階調駆動の一例）と、１３個のフレーム期間で画像を表示する第２表示処理（ｎ階調駆動の一例）があり、図６、７は、中間調を表示させることが可能な第１表示処理で使用するテーブルであり、図８は、画素を白から黒又は黒から白に書き換え換える第２表示処理で使用するテーブルである。なお、第２表示処理においては、書き換え前後で階調に変化がない画素や、中間調の画素については書き換えが行われない。

図６〜８においては、フレーム番号の列に格納されているデータは、当該フレームにおいて画素電極１０１ｄに印加する電圧を表しており、「＋」は、＋１５Ｖの電圧を表し、「−」は−１５Ｖの電圧を表している。なお、「０」は、画素電極１０１ｄに電圧Ｖｃｏｍを印加し、画素電極１０１ｄと共通電極層１０３ｂとの電位差を０Ｖにすることを示している。

減色部５０４は、第１バッファー５００１又は現画像バッファー５００４において指定された記憶領域に記憶されている画素データを二値化するブロックである。減色部５０４は、減色処理を行う際には組織的ディザ法を用いて画素データを二値化する。
例えば、二値化の方法として誤差拡散法を採用した場合、一つの画素を処理する毎に基の階調と二値化後の階調との誤差を周囲の画素へ拡散するため、書き換え前と書き換え後とで階調に変化がなかった画素について、二値化により階調が変化してしまう場合がある。一方、組織的ディザ法では、各画素に対する二値化の閾値は変化しないため、このような不具合が発生しないこととなる。

制御部５０２は、画素１１０の階調を制御するブロックである。制御部５０２は、走査線駆動回路１３０とデータ線駆動回路１４０を制御し、電圧Ｖｃｏｍ、＋１５Ｖの電圧又は−１５Ｖの電圧をフレーム期間において画素電極１０１ｄへ印加することにより、画素１１０の階調を制御する。
具体的には、本実施形態においては、制御部５０２は、表示する画像を第１表示処理で書き換える場合、図６、７に示したテーブルを使用し、画像を書き換える書き換え期間において、第１フェーズ、第２フェーズ及び第３フェーズを用いて画像を書き換える。

第１フェーズは、書き換え前と書き換え後の階調が異なる画素であって、書き換え前の階調が白以外の画素について、階調を変化させるフェーズである。なお、本実施形態においては、第１フェーズのフレーム数は１３フレームとなっている。つまり、画像を書き換えるときの最初のフレームの番号を１とした場合、１〜１３番目までのフレームが第１フェーズとなる。

第２フェーズは、第１フェーズの後のフェーズであり、書き換え前の階調より書き換え後の階調が低い画素について、階調を黒へ変化させるフェーズである。なお、本実施形態においては、第２フェーズのフレーム数は１３フレームとなっている。画像を書き換えるときの最初のフレームの番号を１とした場合、１４〜２６番目までのフレームが第２フェーズとなる。

第３フェーズは、第２フェーズの後のフェーズであり、書き換え前の階調より書き換え後の階調が低く、書き換え後にライトグレー又はダークグレーになる画素について、階調を変化させるフェーズである。なお、本実施形態においては、第３フェーズのフレーム数は５フレームとなっている。画像を書き換えるときの最初のフレームの番号を１とした場合、２７〜３１番目までのフレームが第３フェーズとなる。

制御部５０２は、第１表示処理において、複数フレームに渡って画素１１０の階調を制御するにあたり、何番目のフレームを制御しているかを管理するフレーム番号を初期化して１にする。制御部５０２は、フレーム番号を初期化した後、第１記憶領域と第２記憶領域の画素データを取得する。

制御部５０２は、第１記憶領域及び第２記憶領域から取得した画素データと、フレーム番号をＬＵＴ５０３へ出力する。ＬＵＴ５０３は、第１表示処理の場合、制御部５０２から供給された画素データとフレーム番号に基いて、図６、７のいずれかのテーブルを参照し、画素電極１０１ｄに印加する電圧を示すデータを出力する。制御部５０２は、ＬＵＴ５０３から出力されるデータに応じて、画素電極１０１ｄへ印加する電圧を指示する信号をデータ線駆動回路１４０へ出力する。データ線駆動回路１４０が、走査線１１２が選択されている期間において、この信号に基いてデータ線１１４にデータ信号を出力すると、信号に応じた電圧が画素電極１０１ｄに印加され、画素の階調が変化する。制御部５０２は、一フレーム期間が終了する毎に、フレーム番号に１を加算し、加算後のフレーム番号のフレームで画素電極１０１ｄへ印加する電圧を示すデータをＬＵＴ５０３から取得し、画素１１０の階調を制御する。制御部５０２は、３１フレーム目が終了すると、第１表示処理を終了する。

具体的には、第１表示処理においては、ＬＵＴ５０３は、書き換え前の画素の階調が黒である場合、図６（ａ）のテーブルを使用し、書き換え前の画素の階調がダークグレーである場合、図６（ｂ）のテーブルを使用し、書き換え前の画素の階調がライトグレーである場合、図７（ａ）のテーブルを使用し、書き換え前の画素の階調が白である場合、図７（ｂ）のテーブルを使用する。
また、ＬＵＴ５０３は、書き換え後の階調が黒である場合、使用するテーブルの「Ｂ」の行を参照し、書き換え後の階調がダークグレーである場合、使用するテーブルの「ＤＧ」の行を参照し、書き換え後の階調がライトグレーである場合、使用するテーブルの「ＬＧ」の行を参照し、書き換え後の階調が白である場合、使用するテーブルの「Ｗ」の行を参照する。

例えば、画素の階調をダークグレーから黒へ書き換える場合、ＬＵＴ５０３は、図６（ｂ）のテーブルにおいて「Ｂ」の行を参照する。この行においては、フレーム番号が３の列から１２の列までは「−」が格納され、フレーム番号が１４の列から２５の列までは「＋」が格納され、他の列においては「０」が格納されている。この場合、制御部５０２は、３フレーム目から１２フレーム目までは、当該画素の画素電極１０１ｄへ印加する電圧を−１５Ｖとするよう指示する信号を各フレーム期間でデータ線駆動回路１４０へ出力し、１４フレーム目から２５フレーム目までは、当該画素の画素電極１０１ｄへ印加する電圧を＋１５Ｖとするよう指示する信号を各フレーム期間でデータ線駆動回路１４０へ出力し、他のフレームにおいては、当該画素の画素電極１０１ｄへ印加する電圧を電圧Ｖｃｏｍとするよう指示する信号を各フレーム期間でデータ線駆動回路１４０へ出力する。データ線駆動回路１４０が、この信号に基いてデータ線１１４にデータ信号を出力すると、当該画素に係る走査線１１２が選択されている期間においては、データ線駆動回路１４０へ出力された信号に応じた電圧が画素電極１０１ｄへ印加され、画素の階調が変化する。

図９は、第１表示処理における画素の階調の遷移を示した図であり、図９（ａ）は、書き換え前の画素の階調が黒であった場合、図９（ｂ）は、書き換え前の画素の階調がダークグレーであった場合、図９（ｃ）は、書き換え前の画素の階調がライトグレーであった場合、図９（ｄ）は、書き換え前の画素の階調が白であった場合の遷移を示している。
なお、画素の階調の遷移を表す図においては、横軸をフレーム番号とし、縦軸を画素の明度（階調）としている。また、図９においては、図中の「（１）」は、第１フェーズ、「（２）」は、第２フェーズ、「（３）」は、第３フェーズを示している。また、本実施形態においては、図９（ａ）でフレーム番号が０のときの階調を黒、フレーム番号が２のときの階調をダークグレー、フレーム番号が４のときの階調をライトグレー、フレーム番号が１２のときの階調を白としている。

上述したように画素の階調をダークグレーから黒へ書き換えた場合、当該画素の画素電極１０１ｄには、３フレーム目から−１５Ｖの電圧が印加されるため、図９（ｂ）に示したように、３フレーム目から画素の階調が白側へ変化し、１２フレーム目で白となる。また、当該画素の画素電極１０１ｄには、１４フレーム目から＋１５Ｖの電圧が印加されるため、図９（ｂ）に示したように、１４フレーム目から画素の階調が黒側へ変化し、２５フレーム目で黒となる。なお、画素電極１０１ｄに電圧Ｖｃｏｍが印加されるフレームにおいては、図９（ｂ）に示したように、画素の階調が変化しない。

また、制御部５０２は、表示する画像を第２表示処理で書き換える場合、図８に示したテーブルを使用して画像を書き換える。第２表示処理の場合、画像の書き換えに要するフレーム数は１３となっている。

制御部５０２は、第２表示処理において、複数フレームに渡って画素１１０の階調を制御するにあたり、何番目のフレームを制御しているかを管理するフレーム番号を初期化して１にする。制御部５０２は、フレーム番号を初期化した後、第１記憶領域と第２記憶領域の画素データを取得する。
ＬＵＴ５０３は、第２表示処理の場合、制御部５０２から供給された画素データとフレーム番号に基いて、図８のテーブルを参照し、画素電極１０１ｄに印加する電圧を示すデータを出力する。制御部５０２は、一フレーム期間が終了する毎に、フレーム番号に１を加算し、加算後のフレーム番号のフレームで画素電極１０１ｄへ印加する電圧を示すデータをＬＵＴ５０３から取得し、画素１１０の階調を制御する。制御部５０２は、１３フレーム目が終了すると、第２表示処理を終了する。
ＬＵＴ５０３は、第２表示処理においては、書き換え前の画素の階調が白であり書き換え後の画素の階調が黒である場合には、図８のテーブルの「Ｗ→Ｂ」の行を参照し、書き換え前後で画素の階調が変化しない場合や書き換え前又は書き換え後の画素の階調が中間調である場合には、図８のテーブルの「同じ又は中間調」の行を参照し、書き換え前の画素の階調が黒であり書き換え後の画素の階調が白である場合には、図８のテーブルの「Ｂ→Ｗ」の行を参照する。

図１０は、第２表示処理における画素の階調の遷移を示した図である。画素の階調を黒から白へ書き換える場合、図８のテーブルによれば、１フレーム目から−１５Ｖの電圧が当該画素の画素電極１０１ｄへ印加されるため、図１０に示したように、１フレーム目から階調が白側へ変化し、１２フレーム目で白になる。また、画素の階調を白から黒へ書き換える場合、図８のテーブルによれば、１フレーム目から＋１５Ｖの電圧が当該画素の画素電極１０１ｄへ印加されるため、図１０に示したように、１フレーム目から階調が黒側へ変化し、１２フレーム目で黒になる。なお、書き換え前後で画素の階調が中間調である画素又は書き換え前後で階調に変化がない画素については、図８のテーブルによれば、１フレーム目から１３フレーム目まで画素電極１０１ｄへ電圧Ｖｃｏｍが印加されるため、画素の階調が変化しないこととなる。

（実施形態のフローチャート）
次に、本実施形態において画像を書き換えるときの特徴的な処理の流れについて説明する。本実施形態においては、ホストコンピューター２は、表示領域１００において二階調の白黒だけで表示を行うエリア（以下、白黒エリアと称する）をコントローラー５に対し指示することが可能となっている。コントローラー５の制御部５０２は、白黒エリア（ｎ階調で画像を表示する領域の一例）を示すデータ（例えば、エリアの頂点を示すデータであって、図５に示した画素のマトリクスの行及び列の値）をホストコンピューター２から取得すると、取得したデータを記憶し、当該データが表す白黒エリア内の画像を白黒の二階調に減色する。コントローラー５は、減色処理が終了すると、画像を書き換える処理を実行する。

図１１は、白黒エリアを示すデータを取得したときにコントローラー５が行う処理の流れを示したフローチャートである。まず、コントローラー５は、取得した白黒エリアを示すデータを記憶する（ステップＳＡ１）。次にコントローラー５は、現画像バッファー５００４に記憶されている画素データのうち、記憶したデータが示す白黒エリア内の画素データを取得し、取得した画素データの中に中間調を示すデータがあるか判断する。コントローラー５は、取得した画素データの中に中間調を示すデータがない場合（ステップＳＡ２でＮＯ）、図１１の処理を終了する。

一方、コントローラー５は、取得した画素データの中に中間調を示すデータがある場合（ステップＳＡ２でＹＥＳ）、現画像バッファー５００４に記憶されている画素データのうち、白黒エリア内にある画素データに減色処理を施して二値化し、二値化した後の現画像バッファー５００４の内容を次画像バッファー５００３にコピーする（ステップＳＡ３）。コントローラー５は、ステップＳＡ３の処理が終了すると、現画像バッファー５００４と次画像バッファー５００３に基いて、上述した第１表示処理で画像を書き換える（ステップＳＡ４）。コントローラー５は、ステップＳＡ４の処理が終了すると、次画像バッファー５００３の内容を現画像バッファー５００４へコピーし（ステップＳＡ５）、図１１の処理を終了する。

次に、表示する画像を書き換えるときの処理について説明する。ホストコンピューター２は、表示領域１００の画像を書き換える場合、画像データをコントローラー５へ出力する。コントローラー５は、ホストコンピューター２が出力した画像データを取得すると、取得した画像データを第１バッファー５００１に書き込み、画像を書き換える処理を実行する。

図１２は、画像データを取得したときにコントローラー５が行う処理の流れを示したフローチャートである。コントローラー５は、ホストコンピューター２から画像データが供給されると、供給された画像データを第１バッファー５００１に記憶させる。コントローラー５は、第１バッファー５００１への画像データの書き込みが終了すると、図１２に示した処理を開始する。

まず、コントローラー５は、白黒エリアを示すデータを記憶しているか判断する。コントローラー５は、白黒エリアを示すデータを記憶している場合（ステップＳＢ１でＹＥＳ）、第１バッファー５００１と第２バッファー５００２を比較し、白黒エリア内の画素データのみが更新されたか判断する。コントローラー５は、白黒エリア内の画素データのみが更新された場合（ステップＳＢ２でＹＥＳ）、第１バッファー５００１に記憶されている画素データのうち、白黒エリア内の画素データに減色処理を施して二値化し、二値化した後の第１バッファー５００１の内容を次画像バッファー５００３にコピーする（ステップＳＢ３）。

コントローラー５は、ステップＳＢ３の処理が終了すると、現画像バッファー５００４と次画像バッファー５００３に基いて、上述した第２表示処理で画像を書き換える（ステップＳＢ４）。コントローラー５は、ステップＳＢ４の処理が終了すると、次画像バッファー５００３の内容を現画像バッファー５００４へコピーする（ステップＳＢ７）。また、コントローラー５は、第１バッファー５００１の内容を第２バッファー５００２へコピーし、図１２の処理を終了する。

なお、コントローラー５は、ステップＳＢ１又はステップＳＢ２でＮＯと判断した場合、まず、第１バッファー５００１の内容を次画像バッファー５００３へコピーする（ステップＳＢ５）。次にコントローラー５は、現画像バッファー５００４と次画像バッファー５００３に基いて、上述した第１表示処理で画像を書き換える（ステップＳＢ６）。

（実施形態の動作例）
次に実施形態の動作に一例について説明する。なお、以下の説明においては、中間調を有する画像が表示されている状態において、白黒エリアが指定されていない状態から白黒エリアを指定したときの動作、白黒エリアが指定された後、白黒エリア内についてのみ画像を書き換えるときの動作、白黒エリアが指定されている状態で白黒エリア外も画像を書き換えるときの動作について説明する。

（白黒エリアを指定したときの動作）
図１３（ａ）は、表示領域１００に表示された画像の一例である。図１３（ａ）の画像においては、日付、時刻及び図形がある。なお、図１３においては、格子のハッチングはダークグレーの階調を示し、斜めのハッチングはライトグレーのハッチングを表すものとする。図１３（ａ）の画像が表示されている状態においては、第１バッファー５００１、第２バッファー５００２、次画像バッファー５００３及び現画像バッファー５００４に記憶されている画像データは、いずれも同じ画像データとなっている。

図１３（ａ）の画像が表示されている状態において、矩形の点線で示したエリアを白黒エリアとして指定する場合、ホストコンピューター２は、点線のエリアを示すデータをコントローラー５へ供給する。コントローラー５は、このデータを取得すると、取得したデータをＲＡＭ５０１に記憶する（ステップＳＡ１）。
次にコントローラー５は、現画像バッファー５００４に記憶されている画素データのうち、点線で示した白黒エリア内の画素データを取得し、取得した画素データの中に中間調を示すデータがあるか判断する。ここで、取得した画素データの中に中間調を示すデータがある場合（ステップＳＡ２でＹＥＳ）、現画像バッファー５００４に記憶されている画素データのうち、白黒エリア内の画素データに減色処理を施して二値化し、二値化した後の現画像バッファー５００４の内容を次画像バッファー５００３にコピーする（ステップＳＡ３）。コントローラー５は、ステップＳＡ３の処理が終了すると、現画像バッファー５００４と次画像バッファー５００３に基いて、第１表示処理で画像を書き換える（ステップＳＡ４）。

ここで、白黒エリア内については、画像データが二値化されているため、図１３（ｂ）に示したように、白黒エリア内に一部が含まれていたライトグレーの矩形の画像は、白黒エリアに含まれる部分が白にされて表示されることとなる。また、白黒エリア外については、二値化の処理がされていないため、中間調の画像（ダークグレーの円の画像）が表示されることとなる。コントローラー５は、第１表示処理が終了すると、次画像バッファー５００３の内容を現画像バッファー５００４へコピーする（ステップＳＡ５）。

（白黒エリアが指定された後、白黒エリア内についてのみ画像を書き換えるときの動作）
次に、上述したように白黒エリアが指定された後、白黒エリア内についてのみ画像を書き換えるときの動作について説明する。ホストコンピューター２は、図１３（ｂ）の画像が表示されている状態から時刻の表示を書き換える場合、新たな画像データをコントローラー５へ供給する。例えば、「１２：３４」から「１２：３５」へ表示を書き換える場合、白黒エリア内の画像を「１２：３５」に書き換えた画像データをコントローラー５へ供給する。コントローラー５は、この画像データを取得すると、取得した画像データを第１バッファー５００１へ書き込んだ後、図１２の処理を開始する。

まず、コントローラー５は、白黒エリアを示すデータを記憶しているか判断する。ここで、上述したように白黒エリアを示すデータが記憶されている場合（ステップＳＢ１でＹＥＳ）、第１バッファー５００１と第２バッファー５００２を比較し、白黒エリア内の画素データのみが更新されたか判断する。ここでは、第２バッファー５００２の画像データは、図１３（ａ）に示した内容であり、第１バッファー５００１の画像データは、図１３（ａ）の画像から白黒エリア内が「１２：３５」に書き換えられた画像となっている。この場合、白黒エリアのみが更新されていることになるため、コントローラー５は、ステップＳＢ２でＹＥＳと判断する。
コントローラー５は、ステップＳＢ２でＹＥＳと判断すると、第１バッファー５００１に記憶されている画素データのうち、白黒エリア内の画素データに減色処理を施して二値化し、二値化した後の第１バッファー５００１の内容を次画像バッファー５００３にコピーする（ステップＳＢ３）。コントローラー５は、ステップＳＢ３の処理が終了すると、現画像バッファー５００４と次画像バッファー５００３に基いて、第２表示処理で画像を書き換える（ステップＳＢ４）。

なお、第２表示処理においては、階調の変化がない画素や書き換え前に中間調であった画素の画素電極１０１ｄについては、電圧Ｖｃｏｍが印加されるため、これらの画素の階調は変化しない。このため、白黒エリア外の画像については、階調が変化しないこととなり、図１３（ｃ）に示した画像が表示される。

（白黒エリアが指定されている状態で白黒エリア外も画像を書き換えるときの動作）
次に、白黒エリア外の画像も書き換える場合の動作について説明する。ホストコンピューター２は、図１３（ｃ）の画像が表示されている状態から白黒エリア外を書き換える場合、新たな画像データをコントローラー５へ供給する。例えば、図１３（ｃ）に示した円内を白とし、三角形内を白からダークグレーに書き換える場合、グレーの円内を白とし、三角形内を白からダークグレーに書き換えた画像データをコントローラー５へ供給する。コントローラー５は、この画像データを取得すると、取得した画像データを第１バッファー５００１へ書き込んだ後、図１２の処理を開始する。

まず、コントローラー５は、白黒エリアを示すデータを記憶しているか判断する（ステップＳＢ１）。ここで、上述したように白黒エリアを示すデータが記憶されている場合（ステップＳＢ１でＹＥＳ）、第１バッファー５００１と第２バッファー５００２を比較し、白黒エリア内の画素データのみが更新されたか判断する。ここでは、第２バッファー５００２の画像データは、図１３（ａ）の画像から白黒エリア内が「１２：３５」に書き換えられた画像であり、第１バッファー５００１の画像データは、図１３（ａ）の画像から白黒エリア内が「１２：３５」に書き換えられた画像から、円内と三角形内とが書き換えられた画像となっている。この場合、白黒エリア外が更新されているため、コントローラー５は、ステップＳＢ２でＮＯと判断する。

コントローラー５は、ステップＳＢ２でＮＯと判断した場合、まず、第１バッファー５００１の内容を次画像バッファー５００３へコピーする（ステップＳＢ５）。次にコントローラー５は、現画像バッファー５００４と次画像バッファー５００３に基いて、第１表示処理で画像を書き換える（ステップＳＢ６）。第１表示処理は、中間調を表示する処理であるため、円内が白に書き換えられると共に三角形内がダークグレーに書き換えられ、図１３（ｄ）に示した画像が表示されることとなる。

以上説明したように、本実施形態によれば、二値化して表示する白黒エリアをコントローラー５へ指定すれば、コントローラー５側で白黒エリア内に係る画像データを二値化して表示するため、ホストコンピューター２側で減色処理を行う負荷を減らすことができる。また、白黒エリア外に中間調の表示があっても、白黒エリア内の画像だけを書き換える場合、コントローラー５側で、画像を書き換えるのに要するフレーム数が少ない第２表示処理を選択して画像の書き換えを行うため、画像の書き換えに要する時間を少なくすることができる。

［電子機器］
次に、上述した実施形態に係る表示装置１０００を適用した電子機器の例について説明する。図１４は、上述した実施形態に係る表示装置１０００を用いた電子ブックリーダーの外観を示した図である。電子ブックリーダー２０００は、板状のフレーム２００１と、ボタン９Ａ〜９Ｆと、上述した実施形態に係る電気光学装置１とホストコンピューター２を備えている。電子ブックリーダー２０００においては表示領域１００が露出している。電子ブックリーダー２０００においては、電子書籍の内容が表示領域１００に表示され、ボタン９Ａ〜９Ｆを操作することにより電子書籍のページがめくられる。なお、このほかにも、上述した実施形態に係る電気光学装置１が適用可能な電子機器としては、時計や、電子ペーパー、電子手帳、電卓、携帯電話機等などが挙げられる。

［変形例］
以上、本発明の実施形態について説明したが、本発明は上述した実施形態に限定されることなく、他の様々な形態で実施可能である。例えば、上述の実施形態を以下のように変形して本発明を実施してもよい。なお、上述した実施形態及び以下の変形例は、各々を組み合わせてもよい。

上述した実施形態においては、第１表示処理で使用するテーブルは、図６、７に示したテーブルとなっているが、これらのテーブルに限定されるものではない。図１５、１６は、本変形例に係るＬＵＴ５０３が有するテーブルであって、第１表示処理で使用されるテーブルである。本変形例においては、ＬＵＴ５０３は、書き換え前の画素の階調が黒である場合、図１５（ａ）のテーブルを使用し、書き換え前の画素の階調がダークグレーである場合、図１５（ｂ）のテーブルを使用し、書き換え前の画素の階調がライトグレーである場合、図１６（ａ）のテーブルを使用し、書き換え前の画素の階調が白である場合、図１６（ｂ）のテーブルを使用する。

図１７は、第１表示処理で図１５、１６のテーブルを使用したときの画素の階調の遷移を示した図であり、図１７（ａ）は、書き換え前の画素の階調が白であった場合、図１７（ｂ）は、書き換え前の画素の階調がライトグレーであった場合、図１７（ｃ）は、書き換え前の画素の階調がダークグレーであった場合、図１７（ｄ）は、書き換え前の画素の階調が黒であった場合の遷移を示している。本変形例では、図１７に示したように、画素の階調を書き換え前より高くする場合、画素の階調を第１フェーズで黒にした後、第２フェーズで白にし、第３フェーズで書き換え後の階調にしている。この構成でも、中間調を表示することができる。

本発明においては、各フェーズにおけるフレーム数は、上述した数に限定されるものはなく、他の数であってもよい。また、上述した実施形態においては、階調を白から黒にするときに画素電極１０１ｄに＋１５Ｖの電圧を１２回印加しているが、１１回以下又は１３回以上であってもよい。また、上述した実施形態においては、階調を黒から白にするときに画素電極１０１ｄに−１５Ｖの電圧を１２回印加しているが、１１回以下又は１３回以上であってもよい。また、中間調を表示する際に印加する−１５Ｖ又は＋１５Ｖの電圧の印加回数についても、上述した実施形態の数に限定されるものではなく、他の印加回数であってもよい。
また、上述した実施形態においては、温度センサーで表示領域１００の温度を測定し、測定した温度に応じて、各フェーズにおけるフレーム数、＋１５Ｖや−１５Ｖの電圧の印加回数を変更するようにしてもよい。

上述した実施形態においては、アクティブマトリックス型の電気光学装置を例に説明したが、これに限定する趣旨ではない。電気光学装置は、第１電極としてセグメント電極を有するセグメント型の構成であってもよい。この場合、セグメント電極に電圧を印加する時間に応じて電気泳動粒子の移動距離、すなわち階調変化の大きさが決まる。このため、上記実施形態の説明において、画素電極１０１ｄに電圧を印加するフレーム数を、セグメント電極へ電圧を印加する時間と読み替えればセグメント型の電気光学装置の実施形態とすることができる。セグメント型の電気光学装置では、階調制御部は、画素の階調を変化させる電圧を、変化させる階調差に応じた印加時間だけセグメント電極へ印加し、当該階調差が大きい画素ほど、電圧の印加時間を長くする。

上述した実施形態においては、電気光学装置として電気泳動層１０２を有するものを例に説明したが、これに限定する趣旨ではない。電気光学装置は、画素の表示状態を変化させるための書き込みが、電圧を複数回印加する書き込み動作によって行われるものであればどのようなものであってもよく、例えば電気光学材料として電子粉流体を用いた電気光学装置であってもよい。

上述した実施形態においては、電気光学装置１は、黒、ダークグレー、ライトグレー、白の４階調を表示する構成となっているが、表示する階調は４階調に限定されるものではない。例えば、ダークグレー又はライトグレーのいずれか一方を表示しない構成、即ち、３階調を表示する構成としてもよい。また、中間調としてダークグレーやライトグレー以外の階調も表示し、５階調以上の階調を表示するようにしてもよい。

上述した実施形態においては、各フェーズの最後のフレームで画素電極１０１ｄに電圧Ｖｃｏｍを印加する構成となっているが、この構成に限定されるものではない。例えば、３つのフェーズの少なくとも１つのフェーズの最後のフレームで画素電極１０１ｄに電圧Ｖｃｏｍを印加する構成であってもよい。

上述した実施形態においては、黒の画素の画素電極１０１ｄへ−１５Ｖの電圧を印加した場合と、白の画素の画素電極１０１ｄへ−１５Ｖの電圧を印加した場合とで、階調の変化量が異なる場合がある。例えば、黒の画素の画素電極１０１ｄへ−１５Ｖの電圧を一回印加したときの黒からの階調の変化量が、白の画素の画素電極１０１ｄへ＋１５Ｖの電圧を一回印加したときの白からの階調の変化量より小さい場合、図６、７のテーブルを使用するようにしてもよい。また、例えば、白の画素の画素電極１０１ｄへ＋１５Ｖの電圧を一回印加したときの白からの階調の変化量が、黒の画素の画素電極１０１ｄへ−１５Ｖの電圧を一回印加したときの黒からの階調の変化量より小さい場合、図１５、１６のテーブルを使用するようにしてもよい。

上述した実施形態においては、白黒エリア外について、第１バッファー５００１と第２バッファー５００２の内容を比較し、階調を書き換える画素については、第１表示処理で画素の階調を書き換え、階調を書き換えない画素や白黒エリア内の画素については、画素電極１０１ｄに電圧Ｖｃｏｍを印加して画素の階調を変更しないようにしてもよい。

上述した実施形態においては、第１表示処理では、書き換え前より書き換え後の階調が高くなる画素については、第１フェーズで階調を高階調側へ書き換え、書き換え前より書き換え後の階調が低くなる画素については、第２フェーズで黒にした後、第３フェーズによって画素の階調を高階調側へ変化させて画素の階調を書き換えているが、階調を変更する構成は、実施形態の構成に限定されるものではない。
例えば、まず全ての画素の階調を白に変更したあと、全ての画素の階調を一旦黒にしてから再度白に変更し、全画素が白になった状態から、白以外の画素については、階調を低階調側へ変更するようにしてもよい。
また、まず全ての画素の階調を黒に変更したあと、全ての画素の階調を一旦白にしてから再度黒に変更し、全画素が黒になった状態から、黒以外の画素については、階調を高階調側へ変更するようにしてもよい。

上述した実施形態においては、白黒エリア外については減色処理を行なっていないが、この構成に限定されるものではない。例えば、コントローラー５は、２５６階調の画像データを取得した場合、白黒エリア内については２階調に減色し、白黒エリア外については４階調に減色するようにしてもよい。

上述した実施形態においては、第１表示処理で４階調を表示し、第２表示処理で２階調を表示する構成となっているが、この構成に限定されるものではない。
例えば、第１表示処理においては、図９（ａ）でフレーム番号が０のときの階調を黒、フレーム番号が１２のときの階調を白とし、フレーム番号が１、２、３、４、５、７のときの階調を中間調として８階調の表示を行うようにしてもよい。
また、第２表示処理においては、図１０で階調が黒の状態において、フレーム番号が０のときの階調を黒、フレーム番号が１２のときの階調を白とし、フレーム番号が２のときの階調をダークグレー、フレーム番号が４のときの階調をライトグレーとして４階調の表示を行うようにしてもよい。なお、本変形例の第２表示処理においては、画素の階調をライトグレーからダークグレーにする場合には、＋１５Ｖの電圧を２回印加し、画素の階調をライトグレーから黒にする場合には、＋１５Ｖの電圧を４回印加してもよく、また、画素の階調をダークグレーから黒にする場合には、＋１５Ｖの電圧を２回印加してもよい。また、画素の階調を白からライトグレーにする場合には、＋１５Ｖの電圧を２回印加し、画素の階調を白からダークグレーにする場合には、＋１５Ｖの電圧を４回印加してもよい。

１…電気光学装置、２…ホストコンピューター、５…コントローラー、１０…表示部、１００…表示領域、１０１…第１基板、１０１ａ…基板、１０１ｂ…接着層、１０１ｃ…回路層、１０１ｄ…画素電極、１０２…電気泳動層、１０２ａ…マイクロカプセル、１０２ｂ…バインダー、１０３…第２基板、１０３ａ…フィルム、１０３ｂ…共通電極層、１１０…画素、１１０ａ…ＴＦＴ、１１０ｂ…表示素子、１１０ｃ…補助容量、１１２…走査線、１１４…データ線、１３０…走査線駆動回路、１４０…データ線駆動回路、５０１…ＲＡＭ、５０２…制御部、５０３…ＬＵＴ、５０４…減色部、５０５…取得部、１０００…表示装置、２０００…電子ブックリーダー、２００１…フレーム、５００１…第１バッファー、５００２…第２バッファー、５００３…次画像バッファー、５００４…現画像バッファー

Claims (8)

1. 複数の画素ごとに設けられた第１電極と、前記第１電極に対向して配置された第２電極と、前記第１電極と前記第２電極との間に配置された記憶性を有する電気光学材料と、を備える表示部の制御装置であって、
   予め定められたａ個のフレーム期間で前記複数の画素の各々をｍ階調のいずれかの階調に書き換えるｍ階調駆動と、予め定められたｂ個のフレーム期間（ａ＞ｂ）で前記複数の画素の各々をｎ階調（ｍ＞ｎ）のいずれかの階調に書き換えるｎ階調駆動のいずれかを選択して前記画素の階調を書き換える制御手段と、
   前記表示部に表示させるｍ階調の画像を取得する画像取得手段と、
   前記表示部において前記ｎ階調で表示する領域を示すデータを取得する領域取得手段と、
   前記画像取得手段が取得した画像のうち、前記領域取得手段が取得したデータが示す領域に表示される部分をｎ階調（ｍ＞ｎ）に減色する減色手段と
   を有し、
   前記制御手段は、前記複数の画素の各々の階調を、前記減色手段で減色された画像に従って、前記ｍ階調駆動で書き換えること
   を特徴とする制御装置。
2. 前記画像取得手段で取得した画像を記憶する第１記憶領域と、前記制御手段により表示された画像を記憶する第２記憶領域とを有し、
   前記画像取得手段が取得して前記第１記憶領域に記憶された新たな画像と、前記第２記憶領域に記憶されている画像とを比較し、前記領域内のみが異なる場合、
   前記減色手段は、前記第１記憶領域に記憶された画像の前記領域内をｎ階調に減色し、
   前記制御手段は、前記領域内の画素の各々の階調を、当該減色後の画像に従って、前記ｎ階調駆動で書き換えること
   を特徴とする請求項１に記載の制御装置。
3. 前記画像取得手段が取得して前記第１記憶領域に記憶された新たな画像と、前記第２記憶領域に記憶されている画像とを比較し、前記領域外が異なる場合、
   前記制御手段は、前記複数の画素の各々の階調を、前記第１記憶領域に記憶された画像に従って、前記ｍ階調駆動で書き換えること
   を特徴とする請求項２に記載の制御装置。
4. 前記ｎ階調は、２階調であることを特徴とする請求項１乃至請求項３のいずれか一項に記載の制御装置。
5. 前記減色手段は、組織的ディザ法で減色を行うことを特徴とする請求項１乃至請求項４のいずれか一項に記載の制御装置。
6. 複数の画素ごとに設けられた第１電極と、前記第１電極に対向して配置された第２電極と、前記第１電極と前記第２電極との間に配置された記憶性を有する電気光学材料と、を備える表示部と、
   予め定められたａ個のフレーム期間で前記複数の画素の各々をｍ階調のいずれかの階調に書き換えるｍ階調駆動と、予め定められたｂ個のフレーム期間（ａ＞ｂ）で前記複数の画素の各々をｎ階調（ｍ＞ｎ）のいずれかの階調に書き換えるｎ階調駆動のいずれかを選択して前記画素の階調を書き換える制御手段と、
   前記表示部に表示させるｍ階調の画像を取得する画像取得手段と、
   前記表示部において前記ｎ階調で表示する領域を示すデータを取得する領域取得手段と、
   前記画像取得手段が取得した画像のうち、前記領域取得手段が取得したデータが示す領域に表示される部分をｎ階調（ｍ＞ｎ）に減色する減色手段と
   を有し、
   前記制御手段は、前記複数の画素の各々の階調を、前記減色手段で減色された画像に従って、前記ｍ階調駆動で書き換えること
   を特徴とする電気光学装置。
7. 請求項６に記載の電気光学装置を有する電子機器。
8. 複数の画素ごとに設けられた第１電極と、前記第１電極に対向して配置された第２電極と、前記第１電極と前記第２電極との間に配置された記憶性を有する電気光学材料と、を備える表示部の制御方法であって、
   予め定められたａ個のフレーム期間で前記複数の画素の各々をｍ階調のいずれかの階調に書き換えるｍ階調駆動と、予め定められたｂ個のフレーム期間（ａ＞ｂ）で前記複数の画素の各々をｎ階調（ｍ＞ｎ）のいずれかの階調に書き換えるｎ階調駆動のいずれかを選択して前記画素の階調を書き換える制御ステップと、
   前記表示部に表示させるｍ階調の画像を取得する画像取得ステップと、
   前記表示部において前記ｎ階調で表示する領域を示すデータを取得する領域取得ステップと、
   前記画像取得ステップで取得した画像のうち、前記領域取得ステップで取得したデータが示す領域に表示される部分をｎ階調（ｍ＞ｎ）に減色する減色ステップと
   を有し、
   前記制御ステップでは、前記複数の画素の各々の階調を、前記減色ステップで減色された画像に従って、前記ｍ階調駆動で書き換えること
   を特徴とする制御方法。

Images