JP2014192805A

JP2014192805A - Ｒｆ電力増幅装置

Info

Publication number: JP2014192805A
Application number: JP2013068352A
Authority: JP
Inventors: Takeshi Yoshida; 毅吉田
Original assignee: Hiroshima University NUC
Current assignee: Hiroshima University NUC
Priority date: 2013-03-28
Filing date: 2013-03-28
Publication date: 2014-10-06

Abstract

【課題】ＲＦ電力増幅回路の温度補償と線形性および電力付加効率の向上を同時に達成する。
【解決手段】ＲＦ電力増幅装置（１０）は、ＲＦ信号を電力増幅するＲＦ電力増幅回路（１）と、ＲＦ電力増幅回路に入力されるＲＦ信号（ＲＦｉｎ）の電力を検出する入力電力検出器（２）と、ＲＦ電力増幅回路から出力されるＲＦ信号（ＲＦｏｕｔ）の電力を検出する出力電力検出器（３）と、ＲＦ電力増幅回路のチップ温度を検出する温度検出器（４）と、入力電力検出器、出力電力検出器、および温度検出器の各検出信号に基づいて、ＲＦ電力増幅回路のバイアスを制御するバイアス制御回路（５）とを備えている。
【選択図】図１

Description

本発明は、電力増幅装置に関し、特に、ミリ波帯などのＲＦ（RadioFrequency）信号の電力増幅に好適なＲＦ電力増幅装置に関する。

チップ温度の変化によって電力増幅回路のゲインや帯域幅といった回路性能が変動することが問題となっている。この問題を解消するためにいくつかの温度補償技術が提案されている。例えば、ダイオードや電流源の温度依存性を利用したゲートバイアス生成回路が知られている（例えば、非特許文献１、２を参照）。ゲートバイアス生成回路はチップ温度によって電力増幅回路のゲートバイアスが所定の値になるように設計されるため、電力増幅回路の出力電力や消費電力をチップ温度に依らずに一定に制御することができる。

また、近年のプロセスの微細化に伴い、プロセスばらつきによる電力増幅回路の出力電力の線形性劣化や電力付加効率（ＰＡＥ：Power Added Efficiency）劣化が問題となっている。これら性能劣化の影響を低減するために、電力検出器を用いたフィードバック技術が提案されている。例えば、電力増幅回路の入力電力と出力電力とを比較することで電力増幅回路のゲインの線形性を改善する技術が知られている（例えば、非特許文献３を参照）。

N.Deltimple, J.L.Gonzalez,J.Altet, Y.Luque, E.Kerherve, "Design of a fully integrated CMOSself-testable RF power amplifier using a thermal sensor," 2012 Proceedingsof the ESSCIRC, 2012, pp.398-401 S.Chen, J.S.Yuan, "AdaptiveGate Bias for Power Amplifier Temperature Compensation," IEEE TRANSACTIONSON DEVICE AND MATERIALS RELIABLITY, Sep. 2011, Vol.11, No.3, pp.442-449 S.Kousai, K.Onizuka, T.Yamaguchi,Y.kuriyama, M.Nagaoka, "A 28.3 mW PA-Closed Loop for Linearity andEfficiency Improvement Integrated in a 27.1 dBm WCDMA CMOS PowerAmplifier," 2012 IEEE ISSCC Digest of Technical Paper, 2012, vol.55,pp.84-85

従来の温度補償技術では、チップ温度を検出して電力増幅回路のゲートバイアスを制御するため、実際の電力増幅回路の出力電力がどのような値なのか確認することができない。また、プロセスばらつきによるゲートバイアスの変動は設計値および設定値のずれを引き起こすため、温度補償技術による回路性能変動の抑制を劣化させる。一方、従来のゲイン線形性およびＰＡＥ補償技術は、入出力の電力比を用いて電力増幅回路のゲートバイアスを制御するため、チップ温度に依存する最適なゲートバイアスを出力することができない。特に、動作周波数６０ＧＨｚ以上のミリ波帯電力増幅回路（ＲＦ電力増幅回路）の場合、チップ温度を考慮したゲートバイアス制御を行わないとＰＡＥが劣化する。

上記問題に鑑み、本発明は、ＲＦ電力増幅回路の温度補償と線形性および電力付加効率の向上を同時に達成することを課題とする。

本発明の一局面に従ったＲＦ電力増幅装置は、ＲＦ信号を電力増幅するＲＦ電力増幅回路と、前記ＲＦ電力増幅回路に入力されるＲＦ信号の電力を検出する入力電力検出器と、前記ＲＦ電力増幅回路から出力されるＲＦ信号の電力を検出する出力電力検出器と、前記ＲＦ電力増幅回路のチップ温度を検出する温度検出器と、前記入力電力検出器、前記出力電力検出器、および前記温度検出器の各検出信号に基づいて、前記ＲＦ電力増幅回路のバイアスを制御するバイアス制御回路とを備えている。

これによると、ＲＦ電力増幅回路の入出力信号の電力比および実際の出力電力とチップ温度が検出され、各々のチップ温度に適したバイアス制御が行われる。

例えば、前記バイアス制御回路が、前記入力電力検出器の検出信号をデジタル変換する第１のＡＤ変換器と、前記出力電力検出器の検出信号をデジタル変換する第２のＡＤ変換器と、前記温度検出器の検出信号をデジタル変換する第３のＡＤ変換器と、前記第１から第３のＡＤ変換器の各デジタル出力値を演算するプロセッサと、前記プロセッサによる演算結果を前記ＲＦ電力増幅回路のバイアスに変換するＤＡ変換器とを有するものである。

また、例えば、前記バイアス制御回路が、前記入力電力検出器の検出信号に対して所定のアナログ信号処理を行う第１のアナログ信号処理回路と、前記出力電力検出器の検出信号に対して所定のアナログ信号処理を行う第２のアナログ信号処理回路と、前記温度検出器の検出信号に対して所定のアナログ信号処理を行う第３のアナログ信号処理回路と、前記第１から第３のアナログ信号処理回路の各アナログ出力信号を加算して前記ＲＦ電力増幅回路のバイアスを生成するアナログ信号演算回路とを有するものである。

上記のＲＦ電力増幅装置は、さらに、検査信号を生成する検査信号生成器と、外部入力のＲＦ信号と前記検査信号との合成信号を生成する信号結合器とを備え、前記信号結合器の出力信号が前記ＲＦ電力増幅回路に入力されるように構成されていてもよい。

本発明によると、ＲＦ電力増幅回路のチップ温度にかかわらずＲＦ電力増幅回路の回路性能が最適に制御される。これにより、ＲＦ電力増幅回路の温度補償と線形性および電力付加効率の向上を同時に達成することができる。

本発明の一実施形態に係るＲＦ電力増幅装置の構成図一例に係るＲＦ電力増幅回路の構成図一例に係る入力電力検出器および出力電力検出器の構成図一例に係る温度検出器の構成図別例に係る温度検出器の構成図さらに別例に係る温度検出器の構成図一例に係るバイアス生成回路の構成図別例に係るバイアス生成回路の構成図一例に係る信号結合器の構成図

以下、図面を参照しながら本発明を実施するための形態について説明する。なお、本発明は、以下の実施形態に限定されるものではない。

図１は、本発明の一実施形態に係るＲＦ電力増幅装置の構成を示す。本実施形態に係るＲＦ電力増幅装置１０は、ＲＦ電力増幅回路１、入力電力検出器２、出力電力検出器３、温度検出器４、バイアス制御回路５、検査信号生成器６、および信号結合器７を備えている。

ＲＦ電力増幅回路１は、ＲＦ信号を電力増幅する回路である。ＲＦ信号は、例えば、７９ＧＨｚ帯のミリ波である。

図２は、一例に係るＲＦ電力増幅回路１の構成を示す。例えば、ＲＦ電力増幅回路１は、直流遮断キャパシタ１１、トランジスタ１２、抵抗負荷１３を備えている。入力信号ＲＦｉｎの直流成分が直流遮断キャパシタ１１によってカットされてトランジスタ１２のゲートに伝達される。ゲートに入力された信号に応じて、トランジスタ１２のドレイン-ソース間に電流Ｉｄｓが流れる。電流Ｉｄｓは抵抗負荷１３により電圧に変換されて信号ＲＦｏｕｔとして出力される。トランジスタ１２のゲートはバイアス電圧Ｖｂでバイアスされている。後述するように、バイアス電圧Ｖｂはバイアス制御回路５によって制御される。

なお、図２の例ではＲＦ電力増幅回路１を構成するトランジスタ１２としてｎ型のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）を用いているが、ｐ型のＭＯＳＦＥＴまたはＣＭＯＳＦＥＴ、あるいは、ｎｐｎ型またはｐｎｐ型のバイポーラトランジスタで構成することもできる。また、ソース接地のトランジスタとゲート接地のトランジスタとを組み合わせてカスコード回路を構成したり、図２に示したようなソース接地のトランジスタを多段に接続するなど、さまざまな変形が可能である。

図１に戻り、入力電力検出器２は、ＲＦ電力増幅回路１に入力される信号ＲＦｉｎの電力を検出して検出信号Ｖｉを出力する回路である。出力電力検出器３は、ＲＦ電力増幅回路１から出力される信号ＲＦｏｕｔの電力を検出して検出信号Ｖｏを出力する回路である。

図３は、一例に係る入力電力検出器２および出力電力検出器３の構成を示す。例えば、入力電力検出器２および出力電力検出器３は、図３に示したような２乗検波回路を用いて実現することができる。

図１に戻り、温度検出器４は、ＲＦ電力増幅回路１のチップ温度を検出して検出信号Ｖｔを出力する回路である。

図４は、一例に係る温度検出器４の構成を示す。例えば、温度検出器４は、ダイオードを用いた温度検出回路として実現することができる。図４の温度検出器４は、ダイオードの温度依存性によりＲＦ電力増幅回路１のチップ温度に応じた電圧（検出信号Ｖｔ）を出力する。

図５は、別例に係る温度検出器４の構成を示す。例えば、温度検出器４は、Ｇｍ一定回路として実現することもできる。図５の温度検出器４は、抵抗素子の温度依存性によりＲＦ電力増幅回路１のチップ温度に応じた電圧（検出信号Ｖｔ）を出力する。

図６は、さらに別例に係る温度検出器４の構成を示す。例えば、温度検出器４は、絶対温度に比例した電圧を出力するＰＴＡＴ（Proportional To Absolute Temperature）回路として実現することもできる。

図１に戻り、バイアス制御回路５は、入力電力検出器２、出力電力検出器３、および温度検出器４の各検出信号に基づいて、ＲＦ電力増幅回路１のバイアスを制御する回路である。

図７は、一例に係るバイアス制御回路５の構成を示す。例えば、バイアス制御回路５は、三つのＡＤ変換器５１，５２，５３、プロセッサ５４、およびＤＡ変換器５５を備えている。ＡＤ変換器５１は、入力電力検出器２の検出信号Ｖｉをデジタル変換する。ＡＤ変換器５２は、出力電力検出器３の検出信号Ｖｏをデジタル変換する。ＡＤ変換器５３は、温度検出器４の検出信号Ｖｔをデジタル変換する。プロセッサ５４は、ＡＤ変換器５１，５２，５３の各デジタル出力値を演算する。ＤＡ変換器５５は、プロセッサ５４による演算結果をＲＦ電力増幅回路１のバイアス電圧Ｖｂに変換する。

ここで、ＲＦ電力増幅回路１のゲインは入力電圧と出力電圧との比（入出力電力比）で表されるため、プロセッサ５４は、ＡＤ変換器５１の出力値とＡＤ変換器５２の出力値との比を計算することでＲＦ電力増幅回路１の現在のゲインを知ることができる。また、上述したように温度検出器４の検出信号ＶｔはＲＦ電力増幅回路１のチップ温度に応じて変化するため、プロセッサ５４は、ＡＤ変換器５３の出力値からＲＦ電力増幅回路１の現在のチップ温度を知ることができる。プロセッサ５４は、ＡＤ変換器５１，５２，５３の各出力値に基づいて、すなわち、ＲＦ電力増幅回路１の現在のゲインおよびチップ温度に基づいて、ＲＦ電力増幅回路１のゲインが目標値となるような制御値を算出して出力する。ＤＡ変換器５５は、プロセッサ５４から出力された制御値をアナログ信号（バイアス電圧Ｖｂ）に変換してＲＦ電力増幅回路１に供給する。

プロセッサ５４による制御値算出の具体例として、チップ温度を表す数値と制御目標値とが関連付けられているルックアップテーブルを参照して制御値を決定する方法が挙げられる。この場合、ルックアップテーブルは図示しない記憶回路に保持されている。当該記憶回路はＲＯＭで構成してもよいし、ＲＡＭで構成してもよい。プロセッサ５４は、まず、ルックアップテーブルを参照してＡＤ変換器５３の出力値に対応する制御目標値を取得する。そして、プロセッサ５４は、ＲＦ電力増幅回路１のゲインが所望の値となるように、ＡＤ変換器５１および５２の各出力値に基づいて制御目標値を適宜修正して制御値を決定することができる。

ＲＦ電力増幅回路１の入出力電力とチップ温度とが線形の関係にあり、また、その関数がわかっている場合には、バイアス制御回路５をアナログ回路で構成することができる。図８は、別例に係るバイアス制御回路５の構成を示す。例えば、バイアス制御回路５は、三つのアナログ信号処理回路５６，５７，５８、およびアナログ信号演算回路５９を備えている。アナログ信号処理回路５６は、入力電力検出器２の検出信号Ｖｉに対して所定のアナログ信号処理を行う。アナログ信号処理回路５７は、出力電力検出器３の検出信号Ｖｏに対して所定のアナログ信号処理を行う。アナログ信号処理回路５８は、温度検出器４の検出信号Ｖｔに対して所定のアナログ信号処理を行う。アナログ信号演算回路５９は、アナログ信号処理回路５６，５７，５８の各アナログ出力信号を加算してＲＦ電力増幅回路１のバイアス電圧Ｖｂを生成する。

具体的には、アナログ信号処理回路５６，５７，５８は、それぞれ、ＲＦ電力増幅回路１の入出力電力とチップ温度との関係を表す関数から決まる所定の抵抗比を持つ図示しない抵抗回路やレベルシフタなどで実現することができる。当該抵抗回路は、制御信号に応じて抵抗値を適宜切り替え可能に構成されていてもよい。これにより、制御信号に応じて抵抗比を可変にすることができる。また、アナログ信号演算回路５９は、例えば、オペアンプを用いたアナログ加算回路として実現することができる。

上記のようにバイアス制御回路５をアナログ回路で構成した場合であっても、チップ温度および入出力電力に応じてＲＦ電力増幅回路１のバイアスを最適制御することができる。

図１に戻り、検査信号生成器６は、ＲＦ電力増幅装置１０の検査のためのさまざまな周波数および電力の検査信号ＲＦｔｅｓｔを生成する。信号結合器７は、外部からの入力信号ＲＦｉｎと検査信号ＲＦｔｅｓｔとの合成信号を生成する。信号結合器７の出力信号がＲＦ電力増幅回路１に入力される。

図９は、一例に係る信号結合器７の構成を示す。例えば、信号結合器７は、コンデンサを介して外部入力信号ＲＦｉｎと検査信号ＲＦｔｅｓｔとを結合する。ミリ波帯のような高周波数領域になるとトランジスタスイッチによって信号の導通／遮断の切り替えができなくなるため、図９に示したようにトランジスタスイッチを用いずにコンデンサを介して各信号経路を結合する。したがって、検査信号ＲＦｔｅｓｔをＲＦ電力増幅回路１に入力する場合には外部からの入力信号ＲＦｉｎを無信号状態にする必要がある。逆に、ＲＦ電力増幅装置１０の通常動作時には検査信号ＲＦｔｅｓｔを無信号状態にしておく。

上記のように検査信号生成器６および信号結合器７を設けることで、ＲＦ電力増幅装置１０においてＢＩＳＴ（Built-In Self Test）が可能となる。具体的には、信号ＲＦｉｎが入力されていない状態で、バイアス制御回路５のプロセッサ５４または図示しない別のプロセッサが検査信号生成器６を制御して検査信号ＲＦｔｅｓｔの周波数および電力をさまざまに変える。バイアス制御回路５のプロセッサ５４または図示しない別のプロセッサは、検査信号ＲＦｔｅｓｔが入力されているときのＲＦ電力増幅回路１のゲインと目標値との誤差、すなわち校正値を図示しない記憶装置に記録する。そして、ＲＦ電力増幅装置１０の通常動作時において、バイアス制御回路５のプロセッサ５４または図示しない別のプロセッサは、当該記憶装置に記録した校正値でバイアス制御回路５のゲインを校正する。これにより、ＲＦ電力増幅回路１の信号帯域幅の制御とさらに正確な電力ゲインの校正を行うことが可能となる。

バイアス制御回路５が図８に示したようなアナログ回路で構成されている場合には、校正値に応じて図示しない別のプロセッサが上述の制御信号を出力する。これにより、アナログ信号処理回路５６，５７，５８における図示しない抵抗回路の抵抗値がそれぞれ変更され、バイアス制御回路５のゲインを校正することができる。

なお、検査信号生成器６および信号結合器７はＲＦ電力増幅装置１０に必須の構成要素ではない。ＢＩＳＴが要求されない場合には検査信号生成器６および信号結合器７は省略可能である。

以上のように、本実施形態に係るＲＦ電力増幅装置１０では、温度検出器４の出力値を基にＲＦ電力増幅回路１のバイアスが制御されるため、各温度に適したバイアスを中心に電力出力値をモニタしながらのバイアス制御や、各温度に適したフィードバック係数の変更・調整が可能である。したがって、ＲＦ電力増幅回路１のバイアス制御がローカルな最適値に陥ることなく、ＰＡＥを改善することができる。

本発明に係るＲＦ電力増幅装置は、ＲＦ電力増幅回路の温度補償と線形性および電力付加効率の向上を同時に達成することができるため、特に温度変化の激しい屋外で使用されるミリ波車載レーダーやミリ波送受信機などに有用である。

１０ＲＦ電力増幅装置
１ＲＦ電力増幅回路
２入力電力検出器
３出力電力検出器
４温度検出器
５バイアス制御回路
５１ＡＤ変換器（第１のＡＤ変換器）
５２ＡＤ変換器（第２のＡＤ変換器）
５３ＡＤ変換器（第３のＡＤ変換器）
５４プロセッサ
５５ＤＡ変換器
５６アナログ信号処理回路（第１のアナログ信号処理回路）
５７アナログ信号処理回路（第２のアナログ信号処理回路）
５８アナログ信号処理回路（第３のアナログ信号処理回路）
５９アナログ信号演算回路
６検査信号生成器
７信号結合器

Claims

ＲＦ信号を電力増幅するＲＦ電力増幅回路と、
前記ＲＦ電力増幅回路に入力されるＲＦ信号の電力を検出する入力電力検出器と、
前記ＲＦ電力増幅回路から出力されるＲＦ信号の電力を検出する出力電力検出器と、
前記ＲＦ電力増幅回路のチップ温度を検出する温度検出器と、
前記入力電力検出器、前記出力電力検出器、および前記温度検出器の各検出信号に基づいて、前記ＲＦ電力増幅回路のバイアスを制御するバイアス制御回路とを備えている
ことを特徴とするＲＦ電力増幅装置。
前記バイアス制御回路が、
前記入力電力検出器の検出信号をデジタル変換する第１のＡＤ変換器と、
前記出力電力検出器の検出信号をデジタル変換する第２のＡＤ変換器と、
前記温度検出器の検出信号をデジタル変換する第３のＡＤ変換器と、
前記第１から第３のＡＤ変換器の各デジタル出力値を演算するプロセッサと、
前記プロセッサによる演算結果を前記ＲＦ電力増幅回路のバイアスに変換するＤＡ変換器とを有するものである、請求項１に記載のＲＦ電力増幅装置。
前記バイアス制御回路が、
前記入力電力検出器の検出信号に対して所定のアナログ信号処理を行う第１のアナログ信号処理回路と、
前記出力電力検出器の検出信号に対して所定のアナログ信号処理を行う第２のアナログ信号処理回路と、
前記温度検出器の検出信号に対して所定のアナログ信号処理を行う第３のアナログ信号処理回路と、
前記第１から第３のアナログ信号処理回路の各アナログ出力信号を加算して前記ＲＦ電力増幅回路のバイアスを生成するアナログ信号演算回路とを有するものである、請求項１に記載のＲＦ電力増幅装置。
検査信号を生成する検査信号生成器と、
外部入力のＲＦ信号と前記検査信号との合成信号を生成する信号結合器とを備え、
前記信号結合器の出力信号が前記ＲＦ電力増幅回路に入力されるように構成されている、請求項１から３のいずれか一つに記載のＲＦ電力増幅装置。