JP2014197832A - 撮像装置及びその駆動方法 - Google Patents

Abstract

【課題】電荷蓄積時間のずれによる画像の不均一を抑制し、かつフレームレートの低下を抑制した撮像装置及びその駆動方法を提供することを課題とする。【解決手段】撮像装置は、入射光量に応じて電荷を生成して蓄積し、行列状に配置された複数の画素（１）と、前記複数の画素の列毎に設けられる複数の信号線と、前記複数の画素の信号を行単位で選択して前記複数の信号線にそれぞれ出力させる行走査回路（２）と、前記複数の画素の行毎の電荷蓄積時間が異なる場合には前記行毎の電荷蓄積時間の差が低減するように、前記複数の信号線の信号に対してゲイン補正する第１のゲイン補正回路（６）とを有することを特徴とする。【選択図】図１

Description

本発明は、電子カメラ等に使用される撮像装置及びその駆動方法に関するものである。

撮像領域のうちの任意の領域を読み出す、電子ズーム機能が知られている。電子ズームの倍率を連続するフレーム間で変化させたり、任意の読み出し領域を時間毎に変える場合においてフレーム間で蓄積時間の差が生じたりすることが考えられる。そこで、特許文献１では、蓄積時間の差が生じたフレームについては前フレームの読み出し動作を完了させてから蓄積時間のリセットを開始させることで蓄積時間を一定に保っている。

特開２００７−０７４０３２号公報

しかしながら、特許文献１に開示された方法では、前フレームの読み出し動作を完了させてから蓄積時間のリセットを開始させるため、１フレームの時間が長くなってしまう。ゆえに、連続的に読み出し領域を変化させた場合、結果としてフレームレートが低下してしまうという課題がある。

本発明の目的は、電荷蓄積時間のずれによる画像の不均一を抑制し、かつフレームレートの低下を抑制した撮像装置及びその駆動方法を提供することである。

本発明の撮像装置は、入射光量に応じて電荷を生成して蓄積し、行列状に配置された複数の画素と、前記複数の画素の列毎に設けられる複数の信号線と、前記複数の画素の信号を行単位で選択して前記複数の信号線にそれぞれ出力させる行走査回路と、前記複数の画素の行毎の電荷蓄積時間が異なる場合には前記行毎の電荷蓄積時間の差が低減するように、前記複数の信号線の信号に対してゲイン補正する第１のゲイン補正回路とを有することを特徴とする。

電荷蓄積時間のずれによる画像の不均一を防ぐことができる。また、補正によるフレームレートの低下を抑制しながら、出力画像の品位を維持することができる。

本発明の実施形態による撮像装置の構成の一例を示す図である。 本発明の実施形態による画素部と周辺回路の構成の一例を示す図である。 本発明の実施形態による読み出しタイミングを説明する図である。 本発明の実施形態による第１のリセットタイミングを説明する図である。 本発明の実施形態による画素回路の構成の一例を示す図である。 本発明の実施形態による読み出し回路の構成の一例を示す図である。 読み出し領域の読み出し動作とリセット動作のタイミングを示す図である。 フレーム間で読み出し領域が変化する状態を模式的に示す図である。 読み出し領域の変化におけるタイミングを示す図である。 読み出し領域の変化におけるタイミングを示す図である。 読み出し領域の変化におけるタイミングを示す図である。 読み出し領域によるタイミングを説明する図である。 第２のリセットタイミングを説明する図である。 読み出しタイミングを説明する図である。 読み出しタイミングを説明する図である。 本発明の実施形態による撮像装置の構成の別の一例を示す図である。 本発明の実施形態による撮像装置の構成の別の一例を示す図である。

（第１の実施形態）
図１は、本発明の第１の実施形態による固体撮像装置の構成例を示すブロック図である。画素部１は、入射光量に応じて電荷（電気信号）を生成して蓄積する複数の画素が２次元行列状に配置されている。行走査回路２は、画素部１の画素の行を選択するための走査回路である。行走査回路２で選択された行を構成する画素に蓄積された電気信号は、行単位で読み出される。これ以降、行走査回路２が、画素部１における所定領域の行を順次走査し、画素に蓄積された電気信号を読み出し回路３に読み出す一連の動作を読み出し走査と呼ぶ。また、読み出し回路３に読み出された電気信号を画素信号と呼ぶ。また、行走査回路２が画素部１における所定領域の行を順次走査し、画素に蓄積された電気信号を所定電位にリセットする動作をリセット走査と呼ぶ。電気信号を画素に蓄積する時間は、このリセット走査から読み出し走査までの時間で制御される。列走査回路４は、画素部１の画素の列を選択するための走査回路である。読み出し回路３に行単位で読み出された画素信号は、列走査回路４で選択された列単位で順次出力される。アナログデジタル変換器（ＡＤ変換器）５は、読み出し回路３から出力されたアナログ画素信号を、デジタル画素信号に変換する。ゲイン補正回路６は、デジタル画素信号を所定倍（ゲイン補正）し、所望の出力レベルが得られるように調整する。

撮像制御部７は、行走査回路２を駆動する行走査信号、列走査回路４を駆動する列走査信号、ＡＤ変換器５の制御信号、ゲイン補正回路６を制御する。また、撮像制御部７は、蓄積時間計測部８の計測時間の制御を行う。具体的には、フレーム間で駆動条件が変化した場合、行毎に蓄積時間を計測するものである。補正係数演算部９は、蓄積時間計測部８の計測結果を基に補正係数を演算する。具体的には、補正係数演算部９は、所望する蓄積時間を基準として各行における蓄積時間の計測結果から補正係数を演算する。補正係数演算部９は、補正係数をゲイン補正回路６に出力する。ゲイン補正回路６は、補正係数に応じて、ＡＤ変換器５の出力レベルを調整する。

上記のように、ＡＤ変換器５は、読み出し回路３の出力信号をアナログからデジタルに変換し、ゲイン補正回路６は、デジタルの画素信号に対してデジタルゲイン補正を行う。ここで、図１６に示すように、ゲイン補正回路６が読み出し回路３の出力信号に対してアナログゲイン補正を行い、ＡＤ変換器５がゲイン補正回路６の出力信号をアナログからデジタルに変換してもよい。更には、図１７に示すように、ＡＤ変換器５の前後にゲイン補正回路６ａ及び６ｂを設けてもよい。補正係数演算部９は、補正係数をゲイン補正回路６ａ及び６ｂに出力する。第１のゲイン補正回路６ａは、補正係数に応じて、読み出し回路３の出力アナログ信号に対してアナログゲイン補正を行う。ＡＤ変換器５は、第１のゲイン補正回路６ａの出力信号をアナログからデジタルに変換する。第２のゲイン補正回路６ｂは、補正係数に応じて、ＡＤ変換器５の出力デジタル信号に対してデジタルゲイン補正を行う。以上のように、前段のアナログのゲイン補正によるＡＤ変換器５の分解能の損失を抑えることができる利点と、後段のデジタルのゲイン補正による詳細な補正に対応できる利点とを使い分けることにより品質に優れた精度の高い補正を行うことができる。

図２は、図１のブロック３１の詳細な構成例を示す図である。ブロック３１は、画素部１、行走査回路２、列走査回路４及び読み出し回路３を有する。画素部１には、複数の画素Ｐ１１〜ＰＮＭが行方向及び列方向に行列状に配置されている。読み出し回路３は、複数の列読み出し回路ＲＣ１〜ＲＣＭ及び出力アンプ１０を有する。複数の列信号線ＲＬ１〜ＲＬＭは、複数の画素Ｐ１１〜ＰＮＭの列毎に設けられる。複数の列読み出し回路ＲＣ１〜ＲＣＭのそれぞれは、列信号線ＲＬ１〜ＲＬＭを介して、同列の画素Ｐ１１〜ＰＮＭから信号を読み出して保存する。行走査回路２は、複数の画素Ｐ１１〜ＰＮＭの信号を行単位で選択して複数の列信号線ＲＬ１〜ＲＬＭにそれぞれ出力させる。行走査回路２は、撮像制御部７から駆動信号を入力し、まず、先頭の行のリセット制御信号ｒｅｓ１、選択制御信号ｓｅｌ１、転送制御信号ｔｘ１を出力する。１行目の画素Ｐ１１〜Ｐ１Ｍは、転送制御信号ｔｘ１に応じて、画素内部の画素信号を列信号線ＲＬ１〜ＲＬＭに出力する。列走査回路４は、複数の列読み出し回路ＲＣ１〜ＲＣ４により保持された各列の信号を順次、出力線ＬＮ及びＬＳ経由で出力アンプ１０へ転送する。出力アンプ１０は、転送された信号に基づいて画像信号を生成して出力する。１行目の制御信号の終了後、２行目の制御にシフトする。行走査回路２は、２行目のリセット制御信号ｒｅｓ２、選択制御信号ｓｅｌ２、転送制御信号ｔｘ２を出力する。２行目の画素Ｐ２１〜Ｐ２Ｍは、転送制御信号ｔｘ２に応じて、画素からの画素信号を列信号線ＲＬ１〜ＲＬＭに出力する。列信号線ＲＬ１〜ＲＬＭの画素信号は、上記と同様に、出力アンプ１０に出力される。２行目以降も同様の処理を行う。Ｎ行目の制御まで行った後は、撮像制御部７から再び１行目の制御開始を行うトリガ信号を発生し、上記の制御を繰り返す。

次に、画素Ｐ１１〜ＰＮＭの回路構成例を、図５を用いて説明する。光電変換部１１は、光に応じた電荷（信号）を生成して蓄積する電荷蓄積動作を行う。光電変換部１１は、フォトダイオードなどの素子である。トランジスタ１２は、ゲートにリセット制御信号ｒｅｓ（ｒｅｓ１〜ｒｅｓＮ）を入力し、トランジスタ１３のゲート即ちフローティングディフュージョン（以下ＦＤと称する）の電圧を電源電圧ＶＣＣにリセットする。トランジスタ１４は、ゲートに転送制御信号ｔｘ（ｔｘ１〜ｔｘＮ）を入力し、光電変換部１１の電荷をＦＤに転送する。ＦＤは、電荷を電圧として保持する。出力部のトランジスタ１３は、ＦＤの電圧に応じた電気信号を出力する。トランジスタ１５は、ゲートに選択制御信号ｓｅｌ（ｓｅｌ１〜ｓｅｌＮ）を入力し、トランジスタ１３の出力信号を列信号線ＲＬに出力する。列信号線ＲＬは、図２の列信号線ＲＬ１〜ＲＬＭに対応する。

次に、列読み出し回路ＲＣ１〜ＲＣＭの回路構成例を、図６を用いて説明する。図６の列読み出し回路ＲＣは、図２の列読み出し回路ＲＣ１〜ＲＣＭに対応する。Ｓ信号転送スイッチ１６は、撮像制御部７からアクティブな制御信号ｔｓが供給された際にオンすることにより、第１列の画素Ｐ１１，Ｐ２１，Ｐ３１，ＰＮ１のいずれかから読み出された画素非リセット時のＳ信号を保持容量１７へ転送する。Ｎ信号転送スイッチ１８は、撮像制御部７からアクティブな制御信号ｔｎが供給された際にオンすることにより、第１列であれば画素Ｐ１１，Ｐ２１，Ｐ３１，ＰＮ１のいずれかから読み出された画素リセット時のＮ信号を保持容量１９へ転送する。Ｓ信号保持容量１７は、トランジスタ１６がオフしても転送されたＳ信号を保持し続ける。また、Ｎ信号保持容量１９においても同様にして、トランジスタ１８がオフしても転送されたＮ信号を保持し続ける。列走査回路４から列走査信号ｐｈが供給されると、列転送スイッチであるトランジスタ２０及び２１がオンする。これにより、Ｓ信号保持容量１７に保持されたＳ信号は出力線ＬＳに転送され、Ｎ信号保持容量１９に保持されたＮ信号は出力線ＬＮに転送される。出力アンプ１０は、出力線ＬＳにより伝達されたＳ信号と出力線ＬＮにより伝達されたＮ信号との差分をとるＣＤＳ（Correllated Double Sampling：相関二重サンプリング）処理を行うことにより画像信号を生成して出力する。

次に、図２の動作内容についてタイミングチャートを用いて詳細に説明する。動作としては、画素Ｐ１１〜ＰＮＭの画素信号を出力アンプ１０に出力する通常読み出し動作と、該当行の画素Ｐ１１〜ＰＮＭのリセット動作を行うだけで次の行に移行するリセットモードについて説明する。

図３は、通常読み出し動作を示すタイミングチャートである。図３では、リセット制御信号ｒｅｓ１、選択制御信号ｓｅｌ１、転送制御信号ｔｘ１が１行目の画素の制御信号を示しているが、他の行についても同様である。まず、リセット信号ｒｅｓ１がローレベルからハイレベルに移行し、トランジスタ１２がオンすることで、ＦＤの電位が電源電圧ＶＣＣにリセットされる。その後、リセット信号ｒｅｓ１は再びローレベルの状態に移行する。そして、選択制御信号ｓｅｌ１がハイレベルの状態に移行し、トランジスタ１５がオンする。次に、制御信号ｔｎがハイレベルの期間において、トランジスタ１８がオンし、リセットされたＦＤの電位が列信号線ＲＬを介して、読み出し回路３の保持容量１９にＮ信号として保持される。次に、制御信号ｔｎがローレベルに移行した後、制御信号ｔｓがハイレベルに移行し、トランジスタ１６がオンする。転送制御信号ｔｘ１がハイレベルの期間において、トランジスタ１４がオンし、光電変換部１１に蓄えられた電荷がトランジスタ１４を介してＦＤに電圧として変換される。ＦＤの電圧は、トランジスタ１３及び１５を介して、列信号線ＲＬを介して保持容量１７にＳ信号として電圧が保持される。その後、転送制御信号ｔｘ１、制御信号ｔｓ、選択制御信号ｓｅｌ１の順にローレベルに移行し、１行目のデータ転送は終了する。その後、再度、リセット制御信号ｒｅｓ１がハイレベルに移行し、トランジスタ１２がオンする。転送制御信号ｔｘ１がハイレベルになると、トランジスタ１４がオンし、光電変換部１１の電極とＦＤが再度、電源電圧ＶＣＣにリセットされる。１行目のデータ転送終了と同時に、列走査回路４は、列走査信号ｐｈ１、ｐｈ２、ｐｈ３、…、ｐｈＭをその順番で出力し、１列目からｍ列目まで順に、Ｓ信号及びＮ信号を出力線ＬＳ及びＬＮに出力する。１行にかかる転送動作開始時刻から画像信号の出力時刻までは時間ｔａ１を要する。

図４は、光電変換部のリセット動作を示すタイミングチャートである。図４では、リセット制御信号ｒｅｓ１、選択制御信号ｓｅｌ１、転送制御信号ｔｘ１が１行目の画素の制御信号を示しているが、他の行についても同様である。リセット動作では、リセット制御信号ｒｅｓ１がハイレベル、転送制御信号ｔｘ１がハイレベルの状態となり、トランジスタ１２及び１４がオンし、光電変換部１１の電極とＦＤが電源電圧ＶＣＣにリセットされる。その他の制御信号は、ローレベルの状態のままであり、読み出し動作は行わず、次の行に移行する。１行にかかるリセット時間は、時間ｔａ２を要する。通常、読み出し動作の時間ｔａ１とリセット動作の時間ｔａ２との関係は、ｔａ２＜ｔａ１である。

次に、読み出し領域の動作にかかる電荷蓄積時間の関係について、図７のタイミングチャートを用いて説明する。Ａ−１フレームにおいて、時刻ｔ０では、撮像制御部７は、動作開始の信号を行走査回路２に出力し、１行目から動作を開始する。時刻ｔ０〜ｔ１では、１行目からｎ１行目までは読み出し動作を行わず、リセット動作のみを行う。時刻ｔ１〜ｔ２では、ｎ１行目からｎ２行目までは通常読み出し動作を行う。時刻ｔ２〜ｔ３では、ｎ２行目からＮ行目までは再びリセット動作のみを行う。Ａフレーム及びＡ＋１フレームにおいては、読み出す行がＡ−１フレームと同じｎ１行目からｎ２行目である。つまり、ｔ１−ｔ０＝ｔ４−ｔ３＝ｔ７−ｔ６、ｔ２−ｔ１＝ｔ５−ｔ４＝ｔ８−ｔ７、ｔ３−ｔ２＝ｔ６−ｔ５＝ｔ９−ｔ８の関係が成り立つ。Ａフレームにおけるｎ１行目からｎ２行目の電荷蓄積時間ｔａは、以下の式で表わされる。
ｔａ＝ｔａ１×（ｎ２−ｎ１）＋ｔａ２×（Ｎ−（ｎ２−ｎ１））

画像は、Ａ−１フレームとＡフレームとＡ＋１フレームにおいて一定であるので、同じ電荷蓄積時間による画像Ｐ（Ａ−１）、Ｐ（Ａ）及びＰ（Ａ＋１）が出力される。

次に、読み出し領域の位置が変わった場合の電荷蓄積時間の変化について説明する。図８（Ａ）〜（Ｃ）は、読み出し領域が変化する場合を複数のケースを想定した場合において簡易的に示したものである。

図８（Ａ）のケース１は、読み出し領域がＡ−１フレームからＡフレームにかけて画面上部に移動し、現フレームが前フレームと重なりをもつ場合である。図８（Ｂ）のケース２は、読み出し領域がＡ−１フレームからＡフレームにかけて画面下部に移動し、現フレームが前フレームと重なりをもつ場合である。図８（Ｃ）のケース３は、読み出し領域がＡ−１フレームからＡフレームにかけて画面下部に移動し、現フレームが前フレームと重なりをもたない場合である。以下、各ケースにおいてタイミングチャートを用いて説明する。

図９は、図８（Ａ）のケース１の場合における読み出し領域が画面上部に移動した時のタイミングチャートを示したものであり、固体撮像装置の駆動方法を示す。Ａ−２フレームにおいて、時刻ｔ０では、撮像制御部７は、動作開始の信号を行走査回路２に出力し、１行目から動作を開始する。時刻ｔ０〜ｔ１では、１行目からｎ２行目までは読み出し動作を行わず、リセット動作のみを行う。時刻ｔ１〜ｔ２では、ｎ２行目からｎ４行までは通常読み出し動作を行う。時刻ｔ２〜ｔ３では、ｎ４行目からＮ行目までは再びリセット動作のみを行う。Ａ−１フレームにおいては、Ａ−２フレームと同じ読み出し領域である。つまり、ｔ１−ｔ０＝ｔ４−ｔ３、ｔ２−ｔ１＝ｔ５−ｔ４、ｔ３−ｔ２＝ｔ６−ｔ５の関係が成り立つ。画像は、Ａ−２フレームとＡ−１フレームにおいて一定であるので、同じ電荷蓄積時間による画像Ｐ（Ａ−２）及びＰ（Ａ−１）が出力される。

次に、Ａフレームにおいて、時刻ｔ６〜ｔ７では、１行目からｎ１行目までリセット動作のみを行う。時刻ｔ７〜ｔ８では、ｎ１行目からｎ３行目まで読み出し動作を行う。時刻ｔ８〜ｔ９では、ｎ３行目からＮ行目までは再びリセット動作のみを行う。Ａ＋１、Ａ＋２フレームにおいては、読み出す行がＡフレームと同じｎ１行目からｎ３行目である。つまり、ｔ７−ｔ６＝ｔ１０−ｔ９＝ｔ１３−ｔ１２、ｔ８−ｔ７＝ｔ１１−ｔ１０＝ｔ１４−ｔ１３、ｔ９−ｔ８＝ｔ１２−ｔ１１＝ｔ１５−ｔ１４の関係が成り立つ。読み出し領域が変化しても、読み出し行数が同じ場合（ｎ４−ｎ２＝ｎ３−ｎ１）、Ａ−２、Ａ−１、Ａ＋１、Ａ＋２フレームの電荷蓄積時間ｔａは、次のように表わされる。
ｔａ＝ｔａ１×（ｎ４−ｎ２）＋ｔａ２×（Ｎ−（ｎ４−ｎ２））
＝ｔａ１×（ｎ３−ｎ１）＋ｔａ２×（Ｎ−（ｎ３−ｎ１））

Ａフレームにおいては、ｎ１行目の蓄積時間ｔａ及びｎ２〜ｎ３行目の電荷蓄積時間ｔｂは、次のようになる。
ｔａ＝ｔａ１×（ｎ３−ｎ１）＋ｔａ２×（Ｎ−（ｎ３−ｎ１））
＝ｔａ１×（ｎ３−ｎ１）＋ｔａ２×（Ｎ＋ｎ１−ｎ３） …（１）
ｔｂ＝ｔａ１×（ｎ４−ｎ２）＋ｔａ２×（Ｎ−ｎ４）
＋ｔａ２×（ｎ１）＋ｔａ１×（ｎ２−ｎ１）
＝ｔａ１×（ｎ４−ｎ１）＋ｔａ２×（Ｎ＋ｎ１−ｎ４） …（２）

画像について、読み出し領域が変化しても、読み出し行数が同じ場合（ｎ４−ｎ２＝ｎ３−ｎ１）、画像Ｐ（Ａ−２）、Ｐ（Ａ−１）、Ｐ（Ａ＋１）、Ｐ（Ａ＋２）は同じ電荷蓄積時間ｔａによる画像が出力される。Ａフレームにおける画像Ｐ（Ａ）は、ｎ１行目からｎ２行目までは電荷蓄積時間ｔａからｔｂまで輝度のシェーディングを含んだ画像になり、ｎ２行目からｎ３行目までは電荷蓄積時間ｔｂによる一定の輝度の画像になる。電荷蓄積時間ｔａとｔｂについて、式（１）及び式（２）から、ｎ４＞ｎ３及びｔａ１＞ｔａ２の関係であり、ｔｂ＞ｔａの関係になる。従って、画像Ｐ（Ａ）は、輝度シェーディングを含みかつ他の画像より輝度の高い画像になる。

図１０は、図８（Ｂ）のケース２の場合における読み出し領域が画面下部に移動した時のタイミングチャートを示したものであり、固体撮像装置の駆動方法を示す。Ａ−２フレームにおいて、時刻ｔ０では、撮像制御部７は、動作開始の信号を行走査回路２に出力し、１行目から動作を開始する。時刻ｔ０〜ｔ１では、１行目からｎ１行目までは読み出し動作を行わず、リセット動作のみを行う。時刻ｔ１〜ｔ２では、ｎ１行目からｎ３行目までは通常読み出し動作を行う。時刻ｔ２〜ｔ３では、ｎ３行目からＮ行目までは再びリセット動作のみを行う。Ａ−１フレームにおいては、Ａ−２フレームと同じ読み出し領域である。つまり、ｔ１−ｔ０＝ｔ４−ｔ３、ｔ２−ｔ１＝ｔ５−ｔ４、ｔ３−ｔ２＝ｔ６−ｔ５の関係が成り立つ。画像は、Ａ−２フレームとＡ−１フレームにおいて一定であるので、同じ蓄積時間による画像Ｐ（Ａ−２）及びＰ（Ａ−１）が出力される。

次に、Ａフレームにおいて、時刻ｔ６〜ｔ７では、１行目からｎ２行目までリセット動作のみを行う。時刻ｔ７〜ｔ８では、ｎ２行目からｎ４行目まで読み出し動作を行う。時刻ｔ８〜ｔ９では、ｎ４行目からＮ行目までは再びリセット動作のみを行う。Ａ＋１及びＡ＋２フレームにおいては、Ａフレームと同じ読み出し領域である。つまり、ｔ７−ｔ６＝ｔ１０−ｔ９＝ｔ１３−ｔ１２、ｔ８−ｔ７＝ｔ１１−ｔ１０＝ｔ１４−ｔ１３、ｔ９−ｔ８＝ｔ１２−ｔ１１＝ｔ１５−ｔ１４の関係が成り立つ。読み出し領域が変化しても、読み出し行数が同じ場合（ｎ３−ｎ１＝ｎ４−ｎ２）、Ａ−２、Ａ−１、Ａ＋１及びＡ＋２フレームの電荷蓄積時間ｔａは、次のように表わされる。
ｔａ＝ｔａ１×（ｎ３−ｎ１）＋ｔａ２×（Ｎ−（ｎ３−ｎ１））
＝ｔａ１×（ｎ４−ｎ２）＋ｔａ２×（Ｎ−（ｎ４−ｎ２））

Ａフレームにおいては、ｎ２〜ｎ３行目の電荷蓄積時間ｔｂ及びｎ４行目の電荷蓄積時間ｔａは、次のようになる。
ｔｂ＝ｔａ１×（ｎ３−ｎ２）＋ｔａ２×（Ｎ＋ｎ２−ｎ３） …（３）
ｔａ＝ｔａ１×（ｎ４−ｎ２）＋ｔａ２×（Ｎ−ｎ４）＋ｔａ２×（ｎ２）
＝ｔａ１×（ｎ４−ｎ２）＋ｔａ２×（Ｎ＋ｎ２−ｎ４） …（４）

画像について、読み出し領域が変化しても、読み出し行数が同じ場合（ｎ４−ｎ２＝ｎ３−ｎ１）、画像Ｐ（Ａ−２）、Ｐ（Ａ−１）、Ｐ（Ａ＋１）及びＰ（Ａ＋２）は同じ電荷蓄積時間による画像が出力される。Ａフレームにおける画像Ｐ（Ａ）は、ｎ２行目からｎ３行目までは電荷蓄積時間ｔｂによる一定の輝度の画像になる。また、ｎ３行目からｎ４行目までは電荷蓄積時間ｔｂからｔａまで輝度のシェーディングを含んだ画像になる。電荷蓄積時間ｔａとｔｂについて、式（３）及び式（４）から、ｎ４＞ｎ３及びｔａ１＞ｔａ２の関係になり、ｔｂ＜ｔａの関係になる。従って、画像Ｐ（Ａ）は、輝度シェーディングを含みかつ他の画像より輝度の低い画像になる。

図１１は、図８（Ｃ）のケース３の場合における読み出し領域が画面下部に移動し、かつフレーム前後で領域の重なりのない時のタイミングチャートを示したものであり、固体撮像装置の駆動方法を示す。Ａ−２フレームにおいて、時刻ｔ０では、撮像制御部７は、動作開始の信号を行走査回路２に出力し、１行目から動作を開始する。時刻ｔ０〜ｔ１では、１行目からｎ１行目までは読み出し動作を行わず、リセット動作のみを行う。時刻ｔ１〜ｔ２では、ｎ１行目からｎ２行目までは通常読み出し動作を行う。時刻ｔ２〜ｔ３では、ｎ２行目からＮ行目までは再びリセット動作のみを行う。Ａ−１フレームにおいては、Ａ−２フレームと同じ読み出し領域である。つまり、ｔ１−ｔ０＝ｔ４−ｔ３、ｔ２−ｔ１＝ｔ５−ｔ４、ｔ３−ｔ２＝ｔ６−ｔ５の関係が成り立つ。画像は、Ａ−２フレームとＡ−１フレームにおいて一定であるので、同じ電荷蓄積時間による画像Ｐ（Ａ−２）及びＰ（Ａ−１）が出力される。

次に、Ａフレームにおいて、時刻ｔ６〜ｔ７では、１行目からｎ３行目までリセット動作のみを行う。時刻ｔ７〜ｔ８では、ｎ３行目からＮ行目まで読み出し動作を行う。Ａ＋１及びＡ＋２フレームにおいては、Ａフレームと同じ読み出し領域である。つまり、ｔ７−ｔ６＝ｔ９−ｔ８＝ｔ１１−ｔ１０、ｔ８−ｔ７＝ｔ１０−ｔ９＝ｔ１２−ｔ１１の関係が成り立つ。読み出し領域が変化しても、読み出し行数が同じ場合（ｎ２−ｎ１＝Ｎ−ｎ３）、Ａ−２、Ａ−１、Ａ＋１及びＡ＋２フレームの電荷蓄積時間ｔａは、次のように表わされる。
ｔａ＝ｔａ１×（ｎ２−ｎ１）＋ｔａ２×（Ｎ−ｎ２＋ｎ１）
＝ｔａ１×（Ｎ−ｎ３）＋ｔａ２×（ｎ３）

Ａフレームにおいては、ｎ３行目の電荷蓄積時間ｔｂ及びｎ４行目の電荷蓄積時間ｔａは、次のようになる。
ｔｂ＝ｔａ２×（Ｎ） …（５）
ｔａ＝ｔａ１×（Ｎ−ｎ３）＋ｔａ２×（Ｎ） …（６）

画像について、読み出し領域が変化しても、読み出し行数が同じ場合（ｎ２−ｎ１＝Ｎ−ｎ３）、画像Ｐ（Ａ−２）、Ｐ（Ａ−１）、Ｐ（Ａ＋１）及びＰ（Ａ＋２）は、同じ電荷蓄積時間による画像が出力される。Ａフレームにおける画像Ｐ（Ａ）は、ｎ３行目の電荷蓄積時間ｔｂからＮ行目の電荷蓄積時間ｔａまで輝度のシェーディングを含んだ画像になる。蓄積時間蓄積時間ｔａとｔｂについて、式（５）及び式（６）から、ｔｂ＜ｔａの関係になる。従って、他の画像より輝度の低い画像になる。

その他、読み出し領域がケース３とは逆に、Ａ−１フレームからＡフレームにかけて画面上部に移動し、現フレームが前フレームと重なりをもたない場合もある。この場合、ケース３とは逆に、画面移動後の１フレームが他のフレームより明るいシェーディング画像になる。

ケース１からケース３において、読み出し領域が変化した場合に発生する輝度のシェーディング及び電荷蓄積時間の差による絶対輝度は、画像に対して補正係数を演算することにより改善される。

ケース１の場合、Ａフレームにおけるｎ１行目からｎ２行目までの輝度シェーディング（電荷蓄積時間ｔａからｔｂ）において、蓄積時間計測部８は、次式のように、ｎ１行目からｎ２行目までの各行の電荷蓄積時間ｔｘを算出する。また、蓄積時間計測部８は、ｎ２行目からｎ３行目までは電荷蓄積時間ｔｂを出力する。
ｔｘ＝ｔａ＋（ｔｂ−ｔａ）／（ｎ２−ｎ１）×（ｎｘ−ｎ１） （ｎ１≦ｎｘ＜ｎ２）
ｔｘ＝ｔｂ （ｎ２≦ｎｘ≦ｎ３）

補正係数演算部９は、次式のように、蓄積時間計測部８の計測結果の電荷蓄積時間ｔｘを基に補正係数Ｚｎを演算する。ここで、ｔｒｅｆは、リファレンス電荷蓄積時間である。
Ｚｎ＝ｔｒｅｆ／ｔｘ

読み出し領域が変化した前後のフレームで電荷蓄積時間が同一であれば（ケース１の場合ｎ４−ｎ２＝ｎ３−ｎ１）、リファレンス電荷蓄積時間ｔｒｅｆ＝ｔａにすることにより、読み出し領域変更時に生じる電荷蓄積時間のずれを補正する。これにより、読み出し領域変化後に違和感のない画像を得ることができる。また、読み出し領域が変化した前後のフレームで電荷蓄積時間が異なる場合（ケース１の場合ｎ４−ｎ２≠ｎ３−ｎ１）、リファレンス電荷蓄積時間ｔｒｅｆを前後のどちらかの電荷蓄積時間に合わせてもよい。また、その場合、リファレンス電荷蓄積時間ｔｒｅｆを前後の電荷蓄積時間の中間の電荷蓄積時間に相当する輝度になるように合わせてもよい。ケース２及びケース３についても同様にして、蓄積時間計測部８が読み出し領域の行の電荷蓄積時間を演算し、補正係数演算部９がその演算された電荷蓄積時間を基に補正係数を演算する。

ゲイン補正回路６，６ａ，６ｂは、複数の画素Ｐ１１〜ＰＮＭの行毎の電荷蓄積時間が異なる場合には行毎の電荷蓄積時間の差が低減するように、行毎の電荷蓄積時間に応じて、ゲイン補正する。ゲイン補正回路６等は、図８（Ａ）〜（Ｃ）のように、現フレーム（Ａフレーム）内で切り出して読み出す画素の領域が前フレーム（Ａ−１フレーム）内で切り出して読み出す画素の領域と異なる場合に、行毎の電荷蓄積時間の差が低減するように、ゲイン補正する。

ここで、リセット動作（ｔ０〜ｔ１等）と通常読み出し動作（ｔ１〜ｔ２等）は、走査速度が異なる。通常読み出し動作（ｔ１〜ｔ２等）では、図３に示すように、行走査回路２は、切り出して読み出す画素の領域内の行の画素については画素に蓄積された信号を複数の列信号線ＲＬ１〜ＲＬＭに出力させる処理と画素の信号をリセットする処理とを行毎に行う。リセット動作（ｔ０〜ｔ１等）では、図４に示すように、行走査回路２は、切り出して読み出す画素の領域外の行の画素については画素の信号をリセットする処理のみを行毎に行う。

（第２の実施形態）
図１２は、本発明の第２の実施形態による読み出し領域によるタイミングを示す図である。以下、第２の実施形態が第１の実施形態と異なる点を説明する。時刻ｔ０及びｔ４から始まる第１の駆動は、光電変換部１１のリセット動作を行うだけで次の行に移行するリセットモードの動作のみを行う。また、時刻ｔ１及びｔ５から始まる第２の駆動は、リセットモードの動作と読み出し動作を行う。ここで、１フレームは、時刻ｔ０から始まる第１の駆動パルスのタイミングから始まり、時刻ｔ１から始まる第２の駆動パルスのタイミングが時刻ｔ４におけるＮ行まで到達した時間までをいう。

Ａフレームにおける第１の駆動では、時刻ｔ０において１行目に入力される駆動パルスは、時刻ｔ２まで図４に示す時間で第１のリセット動作を行う。時刻ｔ２以降については、図１３に示す第２のリセット動作を行う。図１３に示す第２のリセット動作は、図４に示すリセット動作に対して、パルスｒｅｓ１、ｔｘ１のハイレベル時間が同じであり、各パルスにおける内部の動作については前述と同じなので説明は省略する。リセットモードに要する時間は、図３に示す読み出し動作と同じ時間ｔａ１である。第１のリセット動作の時間ｔａ２と第２のリセット動作の時間ｔａ１との関係は、ｔａ２＜ｔａ１である。

次に、図１２のＡフレームにおける第２の駆動では、時刻ｔ１において１行目に入力される駆動パルスは、時刻ｔ２まで図４に示す時間で第１のリセット動作を行う。次に、時刻ｔ２以降、時刻ｔ４までは図３に示す読み出し動作を行う。読み出し動作に関しては前述と同じなので説明は省略する。

また、更には、読み出し動作は図１４に示す読み出し動作を行ってもよい。図１４の読み出し動作が図３の読み出し動作と異なる点は、選択制御信号ｓｅｌ１がローレベルになった後、リセット制御信号ｒｅｓ１及び転送制御信号ｔｘ１が再度ハイレベルにならない点である。光電変換部１１のリセットは行われず、読み出し動作のみが行われる。読み出し領域の動作にかかる電荷蓄積時間の関係について、読み出し動作が行われて画像が出力されるのは、時刻ｔ２からｔ４までの読み出し期間のｎ１行目からＮ行目までの領域となる。

ｎ１行目における電荷蓄積時間ｔａは、次のようになる。
ｔａ＝ｔａ２×（ｎ２−ｎ１）
また、ｎ２〜Ｎ行目の電荷蓄積時間ｔｂは、次のようになる。
ｔｂ＝ｔａ１×（ｎ２−ｎ１）

Ａフレームの画像について、図１２の画像Ｐ（Ａ）に示すように、ｎ１行目からｎ２行目までは電荷蓄積時間ｔａからｔｂまで輝度が明るくなるシェーディングを含んだ画像になる。ｎ２行目からＮ行目までは電荷蓄積時間ｔｂの状態で均一の画像になる。Ａ＋１フレームに関しても、時刻ｔ４以降の時刻ｔ５、ｔ６、ｔ７、ｔ８までの動作は、Ａフレームと同様の駆動条件である。Ａ＋１フレームの画像Ｐ（Ａ＋１）は、Ａフレームの画像Ｐ（Ａ）と同様になり、シェーディングを含んだ画像になる。

第２の実施形態において発生する輝度のシェーディング及び電荷蓄積時間の差による絶対輝度は、画像に対して補正係数を演算することにより改善される。Ａフレーム（Ａ＋１フレームも同様）におけるｎ１行目からｎ２行目までの輝度シェーディング（電荷蓄積時間ｔａからｔｂ）において、蓄積時間計測部８は、次式のように、ｎ１行目からｎ２行目までの各行の電荷蓄積時間ｔｘを算出する。また、蓄積時間計測部８は、ｎ２行目からｎ３行目までは電荷蓄積時間ｔｂを出力する。
ｔｘ＝ｔａ＋（ｔｂ−ｔａ）／（ｎ２−ｎ１）×（ｎｘ−ｎ１） （ｎ１≦ｎｘ＜ｎ２）
ｔｘ＝ｔｂ （ｎ２≦ｎｘ≦ｎ３）

補正係数演算部９は、次式のように、蓄積時間計測部８の計測結果の電荷蓄積時間ｔｘを基に、補正係数Ｚｎを演算する。ここで、ｔｒｅｆは、リファレンス電荷蓄積時間である。
Ｚｎ＝ｔｒｅｆ／ｔｘ

リファレンス電荷蓄積時間ｔｒｅｆは、電荷蓄積時間ｔａ、ｔｂもしくは所望の値に設定してもよい。蓄積時間計測部８が読み出し領域の行の電荷蓄積時間を演算し、補正係数演算部９がその演算された電荷蓄積時間を基に補正係数を演算する。以降の補正動作については、前述したゲイン補正回路６の説明と同様の動作であるので説明は省略する。

本実施形態では、第１のゲイン補正回路６ａは、１フレーム内で電荷蓄積時間が異なるｎ１〜ｎ２行の領域と電荷蓄積時間が同じｎ２〜Ｎ行の領域が存在する場合に、行毎の電荷蓄積時間の差が低減するように、ゲイン補正する。第１の駆動は、切り出して読み出す画素の領域外の行の画素については画素の信号をリセットする処理のみを行毎に行う駆動である。第２の駆動は、切り出して読み出す画素の領域内の行の画素については画素に蓄積された信号を列信号線ＲＬ１〜ＲＬＭに行毎に出力させる処理を少なくとも行毎に行う駆動である。

なお、本実施形態は、行走査回路２が、第１の駆動と第２の駆動とを同じ周波数で行う回路である場合に特に有用である。この行走査回路２の場合には、図１２の時刻ｔ１から時刻ｔ２の期間の第１の駆動の駆動パルス及び第２の駆動の駆動バルスの傾きが互いに同じとなり、時刻ｔ２から時刻ｔ３の第１の駆動の駆動パルスと第２の駆動の駆動パルスの傾きが互いに同じとなるためである。

（第３の実施形態）
図１５は、本発明の第３の実施形態による読み出し領域によるタイミングを示す図である。本実施形態は、第２の実施形態に対して、更に複数画面の切り出し動作を行っている点が異なる。時刻ｔ０及びｔ４から始まる第１の駆動パルスは、光電変換部１１のリセット動作を行うだけで次の行に移行するリセットモードの動作のみを行う。また、時刻ｔ１及びｔ５から始まる第２の駆動パルスは、リセットモードの動作と読み出し動作を行う。ここで、１フレームは、時刻ｔ０から始まる第１の駆動パルスのタイミングから始まり、時刻ｔ１から始まる第２の駆動パルスのタイミングが時刻ｔ４におけるＮ行まで到達した時間までをいう。

Ａフレームにおける第１の駆動について、時刻ｔ０において１行目に入力される駆動パルスは、時刻ｔ２まで図１３に示す時間で第２のリセット動作を行う。時刻ｔ２以降については、図４に示す第１のリセット動作を行う。図１３に示す第２のリセット動作は、図４に示すリセット動作に対して、パルスｒｅｓ１、ｔｘ１のハイレベル時間が同じであり、各パルスにおける内部の動作については前述と同じなので説明は省略する。リセットモードに要する時間は、図３に示す読み出し動作と同じ時間ｔａ１である。第１のリセット動作の時間ｔａ２と第２のリセット動作の時間ｔａ１との関係は、ｔａ２＜ｔａ１である。

次に、Ａフレームにおける第２の駆動について、時刻ｔ１において１行目に入力される駆動パルスは、時刻ｔ２まで図３に示す時間で読み出し動作を行う。次に、時刻ｔ２から時刻ｔ３までは、図４に示す読み出し動作を行う。更に、時刻ｔ３からｔ４まで読み出し動作を行う。読み出し動作に関しては、前述と同じなので説明は省略する。そして、読み出し動作は、図１４に示す光電変換部１１のリセット動作をしない読み出し動作を行ってもよい。読み出し領域の動作にかかる電荷蓄積時間の関係について、読み出し動作が行われて画像が出力されるのは、時刻ｔ１からｔ２までの読み出し期間の１行目からｎ１行目までの領域と、時刻ｔ３からｔ４までの読み出し期間のｎ３行目からＮ行目までの領域になる。

１行目及びｎ１行目における電荷蓄積時間ｔａは、次のようになる。
ｔａ＝ｔａ１×（ｎ２−ｎ１）
また、ｎ３行目の電荷蓄積時間ｔｂは、次のようになる。
ｔｂ＝ｔａ２×（N−ｎ３）
また、Ｎ行目における電荷蓄積時間ｔｃは、次のようになる。
ｔｃ＝ｔａ１×（Ｎ−ｎ３）

Ａフレームの画像について、図１５の画像Ｐ１（Ａ）に示すように、１行目からｎ１行目までは、電荷蓄積時間ｔａの一定時間であり、均一の画像になる。また、画像Ｐ２（Ａ）に示すように、ｎ３行目からＮ行目までは、電荷蓄積時間ｔｂからｔｃまで輝度が明るくなるシェーディングを含んだ画像になる。Ａ＋１フレームに関しても、時刻ｔ４以降の時刻ｔ５、ｔ６、ｔ７、ｔ８までの動作は、Ａフレームと同様の駆動条件である。画像Ｐ（Ａ＋１）は、画像Ｐ（Ａ）と同様に、シェーディングを含んだ画像になる。

第３の実施形態において発生する輝度のシェーディング及び電荷蓄積時間の差による絶対輝度は、画像に対して補正係数を演算することにより改善される。蓄積時間計測部８は、次式により、Ａフレーム（Ａ＋１フレームも同様）における各行の電荷蓄積時間ｔｘを算出する。
ｔｘ＝ｔａ （１≦ｎｘ＜ｎ１）
ｔｘ＝ｔｂ＋（ｔｃ−ｔｂ）／（Ｎ−ｎ３）×（ｎｘ−ｎ３） （ｎ３≦ｎｘ≦Ｎ）

補正係数演算部９は、次式のように、蓄積時間計測部８の計測結果の電荷蓄積時間ｔｘを基に、補正係数Ｚｎを演算する。ここで、ｔｒｅｆは、リファレンス電荷蓄積時間である。
Ｚｎ＝ｔｒｅｆ／ｔｘ

リファレンス電荷蓄積時間ｔｒｅｆは、電荷蓄積時間ｔａ、ｔｂもしくは所望の値に設定してもよい。蓄積時間計測部８が読み出し領域の行の電荷蓄積時間を演算し、補正係数演算部９がその演算された電荷蓄積時間を基に補正係数を演算する。以降の補正動作については、前述したゲイン補正回路６の説明と同様の動作であるので説明は省略する。

本実施形態では、リセット動作の駆動行数と通常読み出し動作の駆動行数の比が同じであり、かつ、通常読み出し動作のタイミングがフレーム前後で異なる場合、つまり、読み出し領域を変化させた場合についての画像補正の説明を行っている。また、読み出し領域を変化させなくても、１フレーム期間にリセット動作と通常読み出し動作を分離して駆動する方式について生じる画像補正の説明を行っている。

しかしながら、例えば、通常読み出し動作とリセット動作を交互もしくは数行おきに通常読み出し動作を行うビニング動作においても、本実施形態を適用することができる。すなわち、ビニング動作の変更時においても、同様の電荷蓄積時間のずれによる輝度のシェーディングや絶対輝度の差が生じる。これらについても、補正を行うことで、良好な画像を得ることができる。また、読み出し領域とビニング動作の組み合わせにおいても、同様に補正を行うことができる。

なお、本実施形態は、行走査回路２が、第１の駆動と第２の駆動とを同じ周波数で行う回路である場合に特に有用である。この行走査回路２の場合には、図１５の時刻ｔ０から時刻ｔ２の期間の第１の駆動の駆動パルス及び第２の駆動の駆動バルスの傾きが互いに同じとなり、時刻ｔ２から時刻ｔ３の第１の駆動の駆動パルスと第２の駆動の駆動パルスの傾きが互いに同じとなるためである。

また、リセット動作の駆動行数と通常読み出し動作の駆動行数の比が異なる場合は、面内の行により電荷蓄積時間が異なってしまうのは避けられない。この場合についても、同様に補正を行うことができる。つまり、フレーム間で駆動条件が異なることにより、各々の行の画素の電荷蓄積時間が異なることにより生じる面内不均一性を面内の各々の行の画素の電荷蓄積時間を計測し、演算した補正係数により、読み出し回路３の信号のゲイン補正を行う。これにより、駆動方法を切り換えた場合であっても、電荷蓄積時間の差による画像の不均一部分を防ぐことができる。また、フレームレートの低下を抑制しながら、出力画像の品位を維持することができる。

また、本実施形態では、電荷蓄積時間の計測とゲイン補正を、画素信号の読み出しとほぼ同時の撮影中に行っているが、これに限定するものではない。例えば、撮影前に駆動条件が決まっていれば、前もって電荷蓄積時間を計測しておき、メモリ等に記憶させておき、実際の信号読み出しの時にゲイン補正を行ってもよい。また、読み出し信号をすべて読み出し終えた撮影後に、各々の行における電荷蓄積時間を計測し、読み出し信号にゲイン補正を施してもよい。いずれにおいても本実施形態の効果があることは明白である。

なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。

１ 画素部、２ 行走査回路、３ 読み出し回路、４ 列走査回路、５ ＡＤ変換器、６ゲイン補正回路、７ 撮像制御部、８ 蓄積時間計測部、９ 補正係数演算部

Claims (11)

1. 入射光量に応じて電荷を生成して蓄積し、行列状に配置された複数の画素と、
   前記複数の画素の列毎に設けられる複数の信号線と、
   前記複数の画素の信号を行単位で選択して前記複数の信号線にそれぞれ出力させる行走査回路と、
   前記複数の画素の行毎の電荷蓄積時間が異なる場合には前記行毎の電荷蓄積時間の差が低減するように、前記複数の信号線の信号に対してゲイン補正する第１のゲイン補正回路と
   を有することを特徴とする撮像装置。
2. 前記第１のゲイン補正回路は、現フレーム内で切り出して読み出す前記画素の領域が前フレーム内で切り出して読み出す前記画素の領域と異なる場合に、前記行毎の電荷蓄積時間の差が低減するように、前記複数の信号線の信号に対してゲイン補正することを特徴とする請求項１記載の撮像装置。
3. 前記行走査回路は、前記切り出して読み出す前記画素の領域内の行の画素については前記画素に蓄積された信号を前記複数の信号線に出力させる処理と前記画素の信号をリセットする処理とを行毎に行い、前記切り出して読み出す前記画素の領域外の行の画素については前記画素の信号をリセットする処理のみを行毎に行うことを特徴とする請求項２記載の撮像装置。
4. 前記第１のゲイン補正回路は、１フレーム内で電荷蓄積時間が異なる行の領域と電荷蓄積時間が同じ行の領域が存在する場合に、前記行毎の電荷蓄積時間の差が低減するように、前記複数の信号線の信号に対してゲイン補正することを特徴とする請求項１記載の撮像装置。
5. 前記複数の画素の各々は、前記入射光量に応じて前記電荷を蓄積する光電変換部を有し、
   前記行走査回路が、
   前記複数の画素の各々の前記光電変換部を行単位でリセットする第１の駆動をさらに行い、
   前記複数の画素の各々の前記光電変換部は前記第１の駆動から前記電荷を蓄積し、
   前記行走査回路は、前記複数の画素を行単位で選択して前記複数の画素からの信号を前記複数の信号線にそれぞれ出力させ、
   前記第１のゲイン補正回路は、前記複数の信号線に出力された信号に対してゲイン補正することを特徴とする請求項１記載の撮像装置。
6. 前記行走査回路は、切り出して読み出す前記画素の領域外の行の画素の前記画素の信号を行毎にリセットする駆動と、切り出して読み出す前記画素の領域内の行の画素の前記画素に蓄積された信号を前記複数の信号線に行毎に出力させる駆動とを同じ周波数で行うことを特徴とする請求項４又は５記載の撮像装置。
7. 前記第１のゲイン補正回路は、前記行毎の電荷蓄積時間に応じて前記ゲイン補正を行うことを特徴とする請求項１〜６のいずれか１項に記載の撮像装置。
8. さらに、前記複数の信号線のアナログ信号をデジタル信号に変換するアナログデジタル変換器を有し、
   前記第１のゲイン補正回路は、前記デジタル信号に対してゲイン補正することを特徴とする請求項１〜７のいずれか１項に記載の撮像装置。
9. 前記第１のゲイン補正回路は、前記複数の信号線のアナログ信号に対してゲイン補正することを特徴とする請求項１〜７のいずれか１項に記載の撮像装置。
10. さらに、前記第１のゲイン補正回路によりゲイン補正されたアナログ信号をデジタル信号に変換するアナログデジタル変換器と、
    前記複数の画素の行毎の電荷蓄積時間が異なる場合には前記行毎の電荷蓄積時間の差が低減するように、前記デジタル信号に対してゲイン補正する第２のゲイン補正回路とを有することを特徴とする請求項９記載の撮像装置。
11. 入射光量に応じて電荷を生成して蓄積し、行列状に配置された複数の画素と、
    前記複数の画素の列毎に設けられる複数の信号線と、
    前記複数の画素の信号を行単位で選択して前記複数の信号線にそれぞれ出力させる行走査回路とを有する撮像装置の駆動方法であって、
    前記複数の画素の行毎の電荷蓄積時間が異なる場合には前記行毎の電荷蓄積時間の差が低減するように、前記複数の信号線の信号に対してゲイン補正する第１のゲイン補正ステップを有することを特徴とする撮像装置の駆動方法。

Images