JP2015012065A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2015012065A
JP2015012065A JP2013134965A JP2013134965A JP2015012065A JP 2015012065 A JP2015012065 A JP 2015012065A JP 2013134965 A JP2013134965 A JP 2013134965A JP 2013134965 A JP2013134965 A JP 2013134965A JP 2015012065 A JP2015012065 A JP 2015012065A
Authority
JP
Japan
Prior art keywords
semiconductor chip
solder
clip
bonded
bonded portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013134965A
Other languages
English (en)
Inventor
重信 稲葉
Shigenobu Inaba
重信 稲葉
幸宏 前田
Yukihiro Maeda
幸宏 前田
厚司 水谷
Koji Mizutani
厚司 水谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2013134965A priority Critical patent/JP2015012065A/ja
Publication of JP2015012065A publication Critical patent/JP2015012065A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/60Strap connectors, e.g. thick copper clips for grounding of power devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/073Connecting or disconnecting of die-attach connectors
    • H10W72/07331Connecting techniques
    • H10W72/07336Soldering or alloying
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/076Connecting or disconnecting of strap connectors
    • H10W72/07631Techniques
    • H10W72/07636Soldering or alloying
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/076Connecting or disconnecting of strap connectors
    • H10W72/07651Connecting or disconnecting of strap connectors characterised by changes in properties of the strap connectors during connecting
    • H10W72/07653Connecting or disconnecting of strap connectors characterised by changes in properties of the strap connectors during connecting changes in shapes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/761Package configurations characterised by the relative positions of pads or connectors relative to package parts of strap connectors
    • H10W90/763Package configurations characterised by the relative positions of pads or connectors relative to package parts of strap connectors between laterally-adjacent chips
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/761Package configurations characterised by the relative positions of pads or connectors relative to package parts of strap connectors
    • H10W90/766Package configurations characterised by the relative positions of pads or connectors relative to package parts of strap connectors between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Die Bonding (AREA)

Abstract

【課題】はんだにおけるボイド形成が抑制される製造方法を提供する。
【解決手段】第1のはんだ5によりアイランド部21と半導体チップ3とを接合して構成される半導体装置の製造方法において、半導体チップ3の重心から離れた位置に荷重を加えるようにする。これにより、第1のはんだ5を溶融させてからその固化が完了するまで、半導体チップ3の一面3aを、アイランド部21の一面21aに対して傾斜した状態に維持する。このため、溶融状態の第1のはんだ5中に存在する気体(例えば、フラックスが分解して発生するガス)が、アイランド部21の一面と半導体チップ3の一面3aとの間隔が広い領域において移動し易くなる。よって、この広い領域を通じて気体が第1のはんだ5の外部へ放出され易くなり、固化後における第1のはんだ5中にボイドが形成され難くなる。
【選択図】図3

Description

本発明は、はんだ接合により、リードフレームや配線基板等に半導体チップ等を実装した半導体装置の製造方法に関する。
従来、はんだ接合により、リードフレーム等に半導体チップ等を接合して構成される半導体装置が知られている。この種の半導体装置の製造方法では、一般に、はんだが加熱により溶融する際に、空気を巻き込むことや、はんだがフラックスを含有する場合にはフラックスが分解ガスを発生させることにより、はんだにこれらの気体が残留してボイドが形成される。はんだにボイドが形成されると、半導体装置の接合強度や放熱性等の性能が不十分となり得るため、好ましくない。
はんだにおけるボイド形成を抑制する技術として、特許文献1に記載の方法が提案されている。この方法では、はんだ接合によって、リードフレームを基板に接合する際に、この方法では、リードフレームに貫通孔を設け、この貫通孔からはんだ溶融時に生じる気体を放出することにより、はんだにおけるボイド形成を抑制している。
特開平7−153889号公報
上記の特許文献1の方法では、ボイド抑制効果を高めるためには、リードフレームに設ける貫通孔を大きくしなければならない。しかしながら、リードフレームの強度等の問題から、貫通孔の大きさは制限される。このため、上記の特許文献1の方法では、十分なボイド抑制効果を得ることが難しい。また、上記の特許文献1の方法では、貫通孔を形成することが困難なもの(幅が短いなど孔加工をすることが困難なリードフレームなど)には適用できない。
本発明は上記点に鑑みて、はんだ接合された部分を有する半導体装置の製造方法において、上述した貫通孔を形成することなく、はんだにおけるボイド形成が抑制される製造方法を提供することを目的とする。
上記目的を達成するため、請求項1に記載の発明では、第1のはんだ(5)により第1の被接合部(21)と半導体チップ(3)とを接合して構成される半導体装置の製造方法において、半導体チップの重心から離れた位置に荷重を加えることにより、第1のはんだを溶融させてからその固化が完了するまで、半導体チップの一面(3a)を、第1の被接合部の一面(21a)に対して傾斜した状態に維持することを特徴とする。
このため、溶融状態の第1のはんだ中に存在する気体(例えば、フラックスが分解して発生するガス)が、第1の被接合部の一面と半導体チップの一面との間隔が広い領域において移動し易くなる。よって、この広い領域を通じて気体が第1のはんだの外部へ放出され易くなり、固化後における第1のはんだ中にボイドが形成され難くなる。これにより、貫通孔を形成しなくても、はんだにおけるボイド形成を抑制することが可能となる。
なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
(a)は、本発明の第1実施形態に係る半導体装置1の断面構成を示す図であり、(b)は、図1(a)に示す半導体装置1の上面図である。 図1に示す半導体装置1の製造工程中におけるはんだ溶融前のワークの断面構成を示す図である。 図1に示す半導体装置1の製造工程中におけるはんだ溶融後のワークの断面構成を示す図である。 本発明の第2実施形態に係る半導体装置1の製造工程中におけるはんだ溶融前のワークの断面構成を示す図である。 本発明の第2実施形態に係る半導体装置1の製造工程中におけるはんだ溶融後のワークの断面構成を示す図である。 本発明の他の実施形態に係る半導体装置1の製造工程中におけるはんだ溶融前のワークの断面構成を示す図である。 図6に示す例に係る半導体装置1の製造工程中におけるはんだ溶融後のワークの断面構成を示す図である。 本発明の別の他の実施形態に係る半導体装置1の製造工程中におけるはんだ溶融前のワークおよび治具10の断面構成を示す図である。 図8に示す例に係る半導体装置1の製造工程中におけるはんだ溶融後のワークおよび治具10の断面構成を示す図である。 本発明の別の他の実施形態に係る半導体装置1の製造工程中におけるはんだ溶融前のワークおよび治具10の断面構成を示す図である。 図10に示す例に係る半導体装置1の製造工程中におけるはんだ溶融後のワークおよび治具10の断面構成を示す図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
(第1実施形態)
本発明の第1実施形態に係る半導体装置1について図1を参照して説明する。本実施形態に係る半導体装置1は、例えば自動車などの車両に搭載され、車両用の各種電子装置を駆動するための装置として適用される。
図1(a)、(b)に示すように、本実施形態に係る半導体装置1は、アイランド部21およびリード部22により構成されるリードフレーム2と、半導体チップ3と、半導体チップ3とリード部22とに接合されたクリップ4と、を備える。本実施形態に係る半導体装置1は、半導体チップ3が、第1のはんだ5を介してアイランド部21に接合され、クリップ4が、第2のはんだ6を介して半導体チップ3に接合される共に、第3のはんだ7を介してリード部22に接合された構成とされている。
リードフレーム2は、導電性金属材料よりなるものであり、上述したように、 アイランド部(第1の被接合部)21およびリード部(第2の被接合部)22により構成される。アイランド部21は、半導体チップ3を積載するための薄板部材である。リード部22は、アイランド部21の周囲に配置された薄板部材である。リード部22は、クリップ4を介して半導体チップ3と電気的に接続されていると共に、図示しない配線により半導体装置1の外部と電気的に接続されている。
半導体チップ3は、平板状に形成された半導体集積回路であり、例えば、マイコンなどのICチップや、トランジスタなどのパワー素子や、その他の各種チップ部品等により構成される。
図1(a)に示すように、半導体チップ3は、その一面3aがアイランド部21の一面21aに対向するようにして配置されている。アイランド部21の一面21aと半導体チップ3の一面3aとの間には、半導体チップ3の一面3aの略全面に亘って、第1のはんだ5が設けられている。本実施形態に係る半導体装置1では、第1のはんだ5により、アイランド部21と半導体チップ3とが接合されている。
図1(a)に示すように、本実施形態に係る半導体装置1は、半導体チップ3の一面3aが、アイランド部21の一面21aに対して傾斜した傾斜状態とされた構成とされている。
クリップ4は、半導体チップ3とリード部22に接合されたものであり、金属(例えば、Cu)よりなる。図1(a)、(b)に示すように、クリップ4は、例えば板状部材を4箇所で折り曲げて形成され、両端の間に凸部41を備えた形状とされている。すなわち、クリップ4は、凸部41と、凸部41を挟んだ両端の部分のうちの一方の端部である第1部位42、および他方の端部である第2部位43と、を有して構成されている。また、本実施形態に係る半導体装置1は、クリップ4のうち第1部位42と凸部41との境界位置が、半導体チップ3の重心よりもリード部22の側に配置された構成とされている。
第1部位42は一面(第1の面)42aを有し、第2部位43は一面(第2の面)43aを有する。図1(a)に示すように、クリップ4の第1部位42の一面42aは、半導体チップ3のうち一面3aとは反対側の他面3bと、第2のはんだ6を介して接合されている。第2のはんだ6は、クリップ4の第1部位42の一面42aの略全面に亘って設けられている。
また、図1(a)に示すように、クリップ4の第2部位43の一面43aは、第3のはんだ7を介してリード部22の一面22aと接合されている。第3のはんだ7は、クリップ4の第2部位43の一面43aの略全面に亘って設けられている。このような構成により、クリップ4にて、半導体チップ3とリード部22とが物理的および電気的に接続されている。
本実施形態に係る半導体装置1では、クリップ4の第1部位42の一面42aが、半導体チップ3の他面3bに対して傾斜した傾斜状態となっている。また、本実施形態に係る半導体装置1では、クリップ4の第2部位43の一面43aが、リード部22の一面22aに対して傾斜した傾斜状態となっている。また、図1(a)に示すように、本実施形態に係る半導体装置1では、第1部位42の一面42aを含む平面と、第2部位43の一面43aを含む平面とが交差するように、第1部位42の一面42aおよび第2部位43の一面43aが設けられている。
なお、本実施形態に係る半導体装置1では、リード部22のうち一部(外部と電気的に接続する配線が設けられる部分)を除いた部分、半導体チップ3、およびクリップ4が、図示しない被覆部(モールド樹脂など)により被覆されている。
次に、本実施形態に係る半導体装置1の製造方法について、図2〜3を参照して説明する。
まず、用意工程として、リードフレーム2(アイランド部21、リード部22)、半導体チップ3、およびクリップ4を用意する。
用意工程ののち、積載工程を行う。具体的には、まず最初に、半導体チップ3の一面3aがアイランド部21の一面21aに対向するように半導体チップ3をアイランド部21上に積載して、半導体チップ3の一面3aとアイランド部21の一面21aとを第1のはんだ5を介して接着させる。次に、クリップ4の第1部位42の一面42aが半導体チップ3の他面3bに対向すると共に、クリップ4の第2部位43の一面43aがリード部22の一面22aに対向するように、クリップ4を半導体チップ3上およびリード部22上に積載する。このとき、クリップ4のうち第1部位42と凸部41との境界位置が、半導体チップ3の重心よりもリード部22の側に配置されるように、クリップ4を半導体チップ3上およびリード部22上に積載する。そして、クリップ4の第1部位42の一面42aと半導体チップ3の他面3bとを第2のはんだ6を介して接着させ、第2部位43の一面43aとリード部22の一面22aとを第3のはんだ7を介して接着させる。
第1のはんだ5、第2のはんだ6、第3のはんだ7としては、それぞれ、例えばフラックスを含有するはんだが採用され得る。
積載工程が完了したとき(はんだ溶融前)のワークは、図2に示すように、半導体チップ3の一面3aおよび他面3bがそれぞれ、アイランド部21の一面21aと略平行の状態となる。
また、ワークは、クリップ4の第1部位42の一面42aが、アイランド部21の一面21aに対して傾斜した状態、すなわち、半導体チップ3の他面3bに対して傾斜した状態となる。より具体的には、第1部位42の一面42aは、第1部位42と凸部41との境界位置から第1部位42の端部側に向かうにつれてこの一面42aと半導体チップ3の他面3bとの間隔が広くなるように、傾斜する。また、上記境界位置が、半導体チップ3の重心よりもリード部22の側において配置された状態とされている。
さらに、ワークは、クリップ4の第2部位43の一面43aが、リード部22の一面22aに対して傾斜した状態となる。より具体的には、第2部位43の一面43aは、第2部位43と凸部41との境界位置から第2部位43の端部側に向かうにつれてこの第2部位43の一面43aとリード部22の一面22aとの間隔が広くなるように、傾斜する。
ここで、ワークにおいて、クリップ4が上述した形状とされているため、クリップ4の自重は、クリップ4のうち第1部位42と凸部41との境界位置の部分、および、クリップ4のうち凸部41と第2部位43との境界位置の部分に集中する。このクリップ4の自重が集中する2つの境界位置の一方である第1部位42と凸部41との境界位置は、上述したように、半導体チップ3の重心よりもリード部22の側に配置された状態とされている。このため、積載完了時におけるワークは、半導体チップ3の他面3bのうち半導体チップ3の重心から離れた位置に荷重(クリップ4の自重)が加えられた状態とされている。
積載工程ののち、傾斜工程を行う。具体的には、第1のはんだ5、第2のはんだ6、および第3のはんだ7を溶融させることで、半導体チップ3およびクリップ4を図1に示すような状態にする。
すなわち、第1のはんだ5を溶融させたときに、上述したように、半導体チップ3の他面3bのうち半導体チップ3の重心から離れた位置に荷重が加えられるため、半導体チップ3の一面3aがアイランド部21の一面21aに対して傾斜した状態となる。より具体的には、第1部位42の一面42aと半導体チップ3の他面3bとの間隔が広くなる方向に向かうにつれて、半導体チップ3とアイランド部21との間隔が広くなるように、半導体チップ3の一面3aがアイランド部21の一面21aに対して傾斜する。また、クリップ4の第1部位42の一面42aは、半導体チップ3が上述したように傾斜してもなお、はんだ溶融前と同様、半導体チップ3の他面3bに対して傾斜した状態を維持する。また、クリップ4の第2部位43の一面43aも、はんだ溶融前と同様、リード部22の一面22aに対して傾斜した状態を維持する。
なお、傾斜工程において、別途の外力(例えば、加圧機による圧力)を作用させることにより、さらに半導体チップ3が傾斜し易くなるようにしてもよい。
傾斜工程ののち、固化工程として、半導体チップ3の一面3a、クリップ4の第1部位42の一面42a、およびクリップ4の第2部位43の一面43aのそれぞれの傾斜状態を維持した状態で、第1のはんだ5、第2のはんだ6、および第3のはんだ7の固化を完了させる。
以上のような製造方法により、本実施形態に係る半導体装置1は完成する。このような製造方法では、第1のはんだ5を溶融させてからその固化が完了するまで(傾斜工程から固化工程まで)、半導体チップ3の一面3aを、アイランド部21の一面21aに対して傾斜した状態に維持している。
このため、溶融状態の第1のはんだ5中に存在する気体G1(例えば、フラックスが分解して発生するガス)が、アイランド部21の一面21aと半導体チップ3の一面3aとの間隔が広い領域(リード部22に遠い側の領域)において移動し易くなる。よって、本実施形態に係る製造方法では、この広い領域を通じて気体G1が第1のはんだ5の外部へ放出され易くなり(図3の符号Y1の矢印参照)、固化後における第1のはんだ5中にボイドが形成され難くなる。
さらに、本実施形態に係る製造方法では、クリップ4の自重により、第2のはんだ6を溶融させてからその固化が完了するまで(傾斜工程から固化工程まで)、クリップ4の第1部位42の一面42aが、半導体チップ3の他面3bに対して傾斜した状態が維持される。
このため、溶融状態の第2のはんだ6中に存在する気体G2(例えば、フラックスが分解して発生するガス)が、半導体チップ3の他面3bとクリップ4の第1部位42の一面42aとの間隔が広い領域(リード部22に遠い側の領域)において移動し易くなる。よって、本実施形態に係る製造方法では、この広い領域を通じて気体G2が第2のはんだ6の外部へ放出され易くなり(図3の符号Y2の矢印参照)、固化後における第2のはんだ6中にボイドが形成され難くなる。
さらに、本実施形態に係る製造方法では、第3のはんだ7を溶融させてからその固化が完了するまで(傾斜工程から固化工程まで)、クリップ4の第2部位43の一面43aが、リード部22の一面22aに対して傾斜した状態が維持される。
このため、溶融状態の第3のはんだ7中に存在する気体G3(例えば、フラックスが分解して発生するガス)が、第2部位43の一面43aとリード部22の一面22aとの間隔が広い領域(リード部22に遠い側の領域)において移動し易くなる。よって、本実施形態に係る製造方法では、この広い領域を通じて気体G3が第3のはんだ7の外部へ放出され易くなり(図3の符号Y3の矢印参照)、固化後における第3のはんだ7中にボイドが形成され難くなる。
そして、本発明に係る製造方法では、第1のはんだ5、第2のはんだ6、および第3のはんだ7の固化が完了する前に上記傾斜した状態が解除されず、固化が完了するまで上記傾斜した状態が維持されるため、確実にボイド形成を抑制することができる。
以上説明したように、本実施形態に係る製造方法では、第1のはんだ5を溶融させてからその固化が完了するまで(傾斜工程から固化工程まで)、半導体チップ3の一面3aを、アイランド部21の一面21aに対して傾斜した状態に維持している。
このため、溶融状態の第1のはんだ5中に存在する気体G1(例えば、フラックスが分解して発生するガス)が、アイランド部21の一面21aと半導体チップ3の一面3aとの間隔が広い領域(リード部22に遠い側の領域)において移動し易くなる。よって、本実施形態に係る製造方法では、この広い領域を通じて気体G1が第1のはんだ5の外部へ放出され易くなり(図3の符号Y1の矢印参照)、固化後における第1のはんだ5中にボイドが形成され難くなる。
(第2実施形態)
本発明の第2実施形態について図4、5を参照して説明する。本実施形態は、第1実施形態に対して、半導体装置1のクリップ4の形状および第1のはんだ5が設けられた領域を変更して、半導体装置1の製造方法における各工程の内容をそれぞれ一部変更したものある。その他に関しては第1実施形態と同様であるため、ここでは説明を省略する。
本実施形態におけるクリップ4は、第1部位42の一面42aおよび第2部位43の一面43aが平行となる形状とされている。また、本実施形態では、アイランド部21と半導体チップ3とを接合する第1のはんだ5が、半導体チップ3の一面3aの全面ではなく、半導体チップ3の一面3aのうちリード部22に近い側の領域のみに設けられている。
本実施形態に係る半導体装置1の製造方法は、基本的には第1実施形態と同様だが、各工程の内容の一部が第1実施形態と異なる。そこで、この異なる点のみについて以下に説明する。
本実施形態における用意工程では、クリップ4として、第1部位42の一面42aおよび第2部位43の一面43aが平行となる形状のものを用意する。また、本実施形態における積載工程では、図4に示すように、半導体チップ3の他面3bのうちリード部22に近い側の領域のみに第1のはんだ5を設ける。そして、本実施形態における積載工程では、半導体チップ3の他面3bのうちリード部22に近い側の領域のみに設けられた第1のはんだ5を介して、クリップ4の第1部位42の一面42aと半導体チップ3とを接着する。
このような構成とすることにより、積載完了時におけるワークは、クリップ4の自重が、第1のはんだ5を介して半導体チップ3の他面3bのうちリード部22に近い側の領域のみに加えられる状態となる。すなわち、半導体チップ3の他面3bのうち半導体チップ3の重心から離れた位置に荷重(クリップ4の自重)が加えられた状態となる。このため、本実施形態における製造方法においても、図5に示すように、第1のはんだ5を溶融させてからその固化が完了するまで(傾斜工程から固化工程まで)、半導体チップ3の一面3aが、アイランド部21の一面21aに対して傾斜した状態となる。そして、本実施形態における固化工程では、この傾斜状態を維持した状態で第1のはんだ5の固化を完了させる。
このため、第1実施形態の場合と同様、溶融状態の第1のはんだ5中に存在する気体G4(例えば、フラックスが分解して発生するガス)が、アイランド部21の一面21aと半導体チップ3の一面3aとの間隔が広い領域(リード部22に遠い側の領域)において移動し易くなる。よって、本実施形態に係る製造方法では、この広い領域を通じて気体G1が第1のはんだ5の外部へ放出され易く(図5の符号Y4の矢印参照)、固化後における第1のはんだ5中にボイドが形成され難くなる。
(他の実施形態)
上記第1実施形態における傾斜方法および固化工程では、ワークにおいて、荷重(クリップ4の自重)が、半導体チップ3のうちリード部22に近い側の領域に集中して加えられるようにしていた。このような構成とすることにより、上記第1実施形態では、リード部22に近い側の領域を通じて気体G1が第1のはんだ5の外部へ放出され易くなるようにしていた。しかしながら、半導体装置1の製造方法において、荷重(クリップ4の自重)が、半導体チップ3のうちリード部22に遠い側の領域に集中して加えられるようにしてもよい。
例えば、図6、7に示す例のように、半導体装置1において、クリップ4の第1部位42の一面42aが、半導体チップ3の他面3bに対して第1実施形態の場合とは逆向きに傾斜した形状のクリップ4を採用することができる。
この例においては、クリップ4の自重が、クリップ4の第1部位42の先端、つまり、第1部位42と凸部41との境界位置とは反対側の端部付近の部分に集中する。このため、この例における傾斜工程および固化工程では、クリップ4の自重が、半導体チップ3の他面3bのうちリード部22に遠い側の領域に集中して加えられることにより、半導体チップ3の一面3aをアイランド部21の一面21aに対して傾斜する。したがって、溶融状態の第1のはんだ5中に存在する気体G5(例えば、フラックスが分解して発生するガス)が、リード部22に近い側の領域において移動し易くなる。よって、この例では、この領域を通じて気体G5が第1のはんだ5の外部へ放出され易くなり(図7の符号Y5の矢印参照)、固化後における第1のはんだ5中にボイドが形成され難くなる。さらに、この例では、半導体チップ3の一面3aとアイランド部21の一面21aとの間隔が広くなるにつれて第1部位42の一面42aと半導体チップ3の他面3bとの間隔が広くなるように、クリップ4の第1部位42の一面42が傾斜する。このため、溶融状態の第2のはんだ6中に存在する気体G6(例えば、フラックスが分解して発生するガス)が、リード部22に近い側の領域において移動し易くなる。よって、この領域を通じて気体G6が第2のはんだ6の外部へ放出され易くなり(図7の符号Y6の矢印参照)、固化後における第2のはんだ6中にボイドが形成され難くなる。
なお、この例においても、クリップ4の第2部位43の一面43aとリード部22の一面22a、および第3のはんだ7の構成、および、ボイド抑制効果(図7の符号G7とY7を参照)については、第1実施形態等の場合と同様である。
また、上記第1、2実施形態などにおける傾斜工程では、ワークにおいて、クリップ4の自重が加えられるようにすることで半導体チップ3の一面3aを傾斜させていた。しかしながら、傾斜工程において、クリップ4を用いずに、治具を用いて治具による荷重が加えられるようにすることで、半導体チップ3の一面3aを傾斜させるようにしてもよい。例えば、図8、9に示す例や図10、11に示す例のように、半導体チップ3の他面3bのうち半導体チップ3の重心から離れた位置に荷重(治具10による荷重)が加えられるようにすることで、半導体チップ3の一面3aがアイランド部21の一面21aに対して傾斜するようにしてもよい。この場合、半導体装置1を構成する部材ではない治具10を用いるだけで、上述したボイド抑制効果と同様の効果(図9のG8とY8、および、図10のG9とY9を参照)を得ることができる。
1 半導体装置
2 リードフレーム
21 アイランド部
22 リード部
3 半導体チップ
4 クリップ
5 第1のはんだ
6 第2のはんだ
7 第3のはんだ
10 治具









Claims (4)

  1. 一面(21a)を有する第1の被接合部(21)と、一面(3a)および当該一面とは反対側の他面(3b)を有し、当該一面が前記第1の被接合部の一面に対向して配置された半導体チップ(3)と、前記第1の被接合部の一面と前記半導体チップの一面との間に介在し前記第1の被接合部と前記半導体チップとを接合する第1のはんだ(5)と、を備える半導体装置の製造方法であって、
    前記第1の被接合部および前記半導体チップを用意する用意工程と、
    前記用意工程ののち、前記半導体チップを前記第1の被接合部の一面上に積載して、前記半導体チップの一面と前記第1の被接合部の一面とを前記第1のはんだを介して接着させる積載工程と、
    前記積載工程ののち、前記第1のはんだを溶融させ、前記半導体チップの一面が前記第1の被接合部の一面に対して傾斜した傾斜状態を形成する傾斜工程と、
    前記半導体チップの一面の傾斜状態を維持した状態で前記第1のはんだの固化を完了させる固化工程と、を備え、
    前記傾斜工程および前記固化工程では、前記半導体チップの他面のうち、前記半導体チップの重心から離れた位置に荷重を加えることにより、前記半導体チップの一面が前記第1の被接合部の一面に対して傾斜した傾斜状態を形成することを特徴とする半導体装置の製造方法。
  2. 前記半導体装置は、一面(22a)を有する第2の被接合部(22)と、前記半導体チップと前記第2の被接合部に接合されたクリップ(4)と、を備え、
    前記クリップは、前記半導体チップの他面に対して接合された第1の面(42a)、および、前記第2の被接合部の一面に対して接合された第2の面(43a)を有し、
    前記用意工程では、さらに、前記第2の被接合部および前記クリップを用意し、
    前記積載工程では、さらに、前記クリップの第1の面を前記半導体チップの他面上に積載すると共に、前記クリップの第2の面を前記第2の被接合部の一面上に積載し、
    前記傾斜工程および前記固化工程では、前記半導体チップの他面のうち、前記半導体チップの重心から離れた位置に前記クリップの自重を加えることにより、前記半導体チップの一面が前記第1の被接合部の一面に対して傾斜した傾斜状態を形成することを特徴とする請求項1に記載の製造方法。
  3. 前記クリップは、前記第1の面が第2のはんだ(6)を介して前記半導体チップの他面に対して接合されたものであり、前記傾斜工程において前記半導体チップの一面が前記第1の被接合部の一面に対して傾斜した傾斜状態を形成するために自重を加えているときに、前記第1の面が前記半導体チップの他面に対して傾斜した傾斜状態となる形状とされたものであり、
    前記積載工程では、さらに、前記クリップの第1の面と前記半導体チップの他面とを前記第2のはんだを介して接着させ、
    前記傾斜工程では、さらに、前記第2のはんだを溶融させ、前記クリップの第1の面が、前記半導体チップの他面に対して傾斜した傾斜状態を形成し、
    前記固化工程では、さらに、前記クリップの第1の面の傾斜状態を維持した状態で前記第2のはんだの固化を完了させることを特徴とする請求項2に記載の製造方法。
  4. 前記クリップは、前記第2の面が第3のはんだ(7)を介して前記第2の被接合部の一面に対しても接合されるものであり、前記傾斜工程において前記半導体チップの一面が前記第1の被接合部の一面に対して傾斜した傾斜状態を形成するために自重を加えているときに、前記第2の面が前記第2の被接合部の一面に対して傾斜した傾斜状態となる形状とされたものであり、
    前記積載工程では、さらに、前記クリップの第2の面と前記第2の被接合部の一面とを前記第3のはんだを介して接着させ、
    前記傾斜工程では、さらに、前記第3のはんだを溶融させ、前記クリップの第2の面が、前記第2の被接合部の一面に対して傾斜した傾斜状態を形成し、
    前記固化工程では、さらに、前記クリップの第2の面の傾斜状態を維持した状態で前記第3のはんだの固化を完了させることを特徴とする請求項2または3に記載の製造方法。












































JP2013134965A 2013-06-27 2013-06-27 半導体装置の製造方法 Pending JP2015012065A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013134965A JP2015012065A (ja) 2013-06-27 2013-06-27 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013134965A JP2015012065A (ja) 2013-06-27 2013-06-27 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2015012065A true JP2015012065A (ja) 2015-01-19

Family

ID=52304990

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013134965A Pending JP2015012065A (ja) 2013-06-27 2013-06-27 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2015012065A (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018150557A1 (ja) 2017-02-20 2018-08-23 新電元工業株式会社 電子装置及び接続体
WO2018150558A1 (ja) 2017-02-20 2018-08-23 新電元工業株式会社 電子装置、接続体及び電子装置の製造方法
WO2018150556A1 (ja) 2017-02-20 2018-08-23 新電元工業株式会社 電子装置及び接続子
WO2019082345A1 (ja) 2017-10-26 2019-05-02 新電元工業株式会社 半導体装置、及び、半導体装置の製造方法
WO2019082344A1 (ja) 2017-10-26 2019-05-02 新電元工業株式会社 半導体装置の製造方法
WO2019082343A1 (ja) 2017-10-26 2019-05-02 新電元工業株式会社 半導体装置
KR20200139618A (ko) * 2019-06-04 2020-12-14 제엠제코(주) 반도체 패키지
JP2021093441A (ja) * 2019-12-10 2021-06-17 富士電機株式会社 半導体モジュール
US11069538B2 (en) 2017-10-26 2021-07-20 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
US11270969B2 (en) 2019-06-04 2022-03-08 Jmj Korea Co., Ltd. Semiconductor package
EP4064338A1 (en) * 2021-03-22 2022-09-28 Kabushiki Kaisha Toshiba Semiconductor device
EP4246572A1 (en) * 2022-03-19 2023-09-20 Kabushiki Kaisha Toshiba Semiconductor device
JP2023139980A (ja) * 2022-03-22 2023-10-04 株式会社東芝 半導体装置

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11404353B2 (en) 2017-02-20 2022-08-02 Shindengen Electric Manufacturing Co., Ltd. Electronic device, connection body, and manufacturing method for electronic device
WO2018150558A1 (ja) 2017-02-20 2018-08-23 新電元工業株式会社 電子装置、接続体及び電子装置の製造方法
WO2018150556A1 (ja) 2017-02-20 2018-08-23 新電元工業株式会社 電子装置及び接続子
WO2018150557A1 (ja) 2017-02-20 2018-08-23 新電元工業株式会社 電子装置及び接続体
US10896868B2 (en) 2017-02-20 2021-01-19 Shindengen Electric Manufacturing Co., Ltd. Electronic device and connector
US10910292B2 (en) 2017-02-20 2021-02-02 Shindengen Electric Manufacturing Co., Ltd. Electronic device and connection body
WO2019082345A1 (ja) 2017-10-26 2019-05-02 新電元工業株式会社 半導体装置、及び、半導体装置の製造方法
WO2019082344A1 (ja) 2017-10-26 2019-05-02 新電元工業株式会社 半導体装置の製造方法
WO2019082343A1 (ja) 2017-10-26 2019-05-02 新電元工業株式会社 半導体装置
US11309232B2 (en) 2017-10-26 2022-04-19 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device
US11069538B2 (en) 2017-10-26 2021-07-20 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
US11075154B2 (en) 2017-10-26 2021-07-27 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
US11075091B2 (en) 2017-10-26 2021-07-27 Shindengen Electric Manufacturing Co., Ltd. Method for manufacturing semiconductor device
KR20200139618A (ko) * 2019-06-04 2020-12-14 제엠제코(주) 반도체 패키지
US11270969B2 (en) 2019-06-04 2022-03-08 Jmj Korea Co., Ltd. Semiconductor package
KR102343920B1 (ko) * 2019-06-04 2021-12-29 제엠제코(주) 반도체 패키지
US11676931B2 (en) 2019-06-04 2023-06-13 Jmj Korea Co., Ltd. Semiconductor package
JP2021093441A (ja) * 2019-12-10 2021-06-17 富士電機株式会社 半導体モジュール
JP7419781B2 (ja) 2019-12-10 2024-01-23 富士電機株式会社 半導体モジュール
EP4064338A1 (en) * 2021-03-22 2022-09-28 Kabushiki Kaisha Toshiba Semiconductor device
JP2023138193A (ja) * 2022-03-19 2023-10-02 株式会社東芝 半導体装置
EP4246572A1 (en) * 2022-03-19 2023-09-20 Kabushiki Kaisha Toshiba Semiconductor device
JP7700071B2 (ja) 2022-03-19 2025-06-30 株式会社東芝 半導体装置
US12463117B2 (en) 2022-03-19 2025-11-04 Kabushiki Kaisha Toshiba Semiconductor device
JP2023139980A (ja) * 2022-03-22 2023-10-04 株式会社東芝 半導体装置
JP7703475B2 (ja) 2022-03-22 2025-07-07 株式会社東芝 半導体装置
US12469816B2 (en) 2022-03-22 2025-11-11 Kabushiki Kaisha Toshiba Semiconductor device

Similar Documents

Publication Publication Date Title
JP2015012065A (ja) 半導体装置の製造方法
KR100680022B1 (ko) 기판의 휨 저감 구조 및 기판의 휨 저감 방법
CN103299421B (zh) 半导体器件和半导体器件的制造方法
JP5881829B2 (ja) クワッドフラットノーリードパッケージ体をパッケージングする方法、及びパッケージ体
JP4634230B2 (ja) 回路基板、電子部品及び電気接続箱
CN108231603B (zh) 一种芯片封装体的制备方法以及芯片封装体
US9922906B2 (en) Electronic device and manufacturing method of electronic device
CN104701281B (zh) 电子设备及其制造方法
JPWO2007138771A1 (ja) 半導体装置、電子部品モジュールおよび半導体装置の製造方法
CN105518857A (zh) 半导体装置、以及半导体装置的制造方法
JP5343334B2 (ja) 溶接構造体およびその製造方法
JP5889160B2 (ja) 電子機器の製造方法
JP2014146645A (ja) 半導体装置
JP2009277777A (ja) はんだボール搭載方法及び電子部品実装用部材
JP2005158883A (ja) 回路基板
JP2009099816A (ja) 半導体装置とその製造方法および半導体装置の実装方法
JP6213946B2 (ja) 回路基板の接合方法及び半導体モジュールの製造方法
JP6147990B2 (ja) 表面実装構造体および表面実装方法
JP4992760B2 (ja) 半導体装置の実装方法
JP5217014B2 (ja) 電力変換装置およびその製造方法
KR101891594B1 (ko) 솔더일체형금속레이어, 이를 포함하는 솔더일체형pcb 및 솔더접합방법
JP6040581B2 (ja) ヒューズおよびその製造方法
JP2018085494A (ja) 半導体装置の製造方法
JP4957649B2 (ja) はんだ接合体およびその製造方法
JP2017005137A (ja) 半導体装置及びその製造方法