JP2015019070A - ｐ型ガリウムナイトライド電流障壁層を有する垂直型トランジスタおよびその製造方法 - Google Patents

ｐ型ガリウムナイトライド電流障壁層を有する垂直型トランジスタおよびその製造方法 Download PDF

Info

Publication number
JP2015019070A
JP2015019070A JP2014142115A JP2014142115A JP2015019070A JP 2015019070 A JP2015019070 A JP 2015019070A JP 2014142115 A JP2014142115 A JP 2014142115A JP 2014142115 A JP2014142115 A JP 2014142115A JP 2015019070 A JP2015019070 A JP 2015019070A
Authority
JP
Japan
Prior art keywords
layer
gallium nitride
gan
type gallium
current barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014142115A
Other languages
English (en)
Other versions
JP5805276B2 (ja
Inventor
竹谷　元伸
Motonobu Takeya
元伸 竹谷
▲寛▼ 鉉 李
Kwan Hyun Lee
▲寛▼ 鉉 李
暎 都 ▲鄭▼
暎 都 ▲鄭▼
Young Do Jong
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seoul Semiconductor Co Ltd
Original Assignee
Seoul Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seoul Semiconductor Co Ltd filed Critical Seoul Semiconductor Co Ltd
Publication of JP2015019070A publication Critical patent/JP2015019070A/ja
Application granted granted Critical
Publication of JP5805276B2 publication Critical patent/JP5805276B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P10/00—Bonding of wafers, substrates or parts of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0295—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the source electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/477—Vertical HEMTs or vertical HHMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H10D62/107—Buried supplementary regions, e.g. buried guard rings 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H10D62/116—Dielectric isolations, e.g. air gaps adjoining the input or output regions of field-effect devices, e.g. adjoining source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/252—Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H10D62/157—Impurity concentrations or distributions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P34/00—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices
    • H10P34/40—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation
    • H10P34/42—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation with electromagnetic radiation, e.g. laser annealing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/7412—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support the auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/7426—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/7432—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/744—Details of chemical or physical process used for separating the auxiliary support from a device or a wafer

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】ｐ型ＧａＮ電流障壁層を有する垂直型トランジスタ及びその製造方法を提供する。
【解決手段】基板１０２の第１領域上のドレイン電極１０６と、基板１０２における、第１領域と離隔した第２領域上のドリフト層１０８と、ドリフト層１０８の上部に配置され、電流アパーチャ１０９を構成するｐ型ＧａＮ電流障壁層１１０と、ｐ型ＧａＮ電流障壁層１１０およびドリフト層１０８の上に配置されるチャネル層１１２と、チャネル層１１２上に配置され、チャネル層の表面に隣接する２次元電子ガス層１１３の形成を引き起こす半導体層１１４と、チャネル層１１２内に配置され、ｐ型ＧａＮ電流障壁層１１０とコンタクトする金属コンタクトプラグ１２４と、金属コンタクトプラグ１２４およびチャネル層１１２上のソース電極１１６と、半導体層１１４の上部面上に順に積層されたゲート絶縁層１１８およびゲート電極層１２０とを含む。
【選択図】図２

Description

本出願は、トランジスタおよびその製造方法に関するものであって、特に、ｐ型ガリウムナイトライド電流障壁層を有する垂直型トランジスタおよびその製造方法に関するものである。
エレクトロニクス産業の技術分野において、情報通信技術の発達により、高速に動作する高耐圧トランジスタの要請が増加している。そのような要求に対応して、ガリウムナイトライド（ＧａＮ）トランジスタが提案されている。ＧａＮトランジスタは、従来のシリコントランジスタに比べて高速スイッチング特性と、高い降伏電圧特性とを示す。このように、ＧａＮトランジスタは、コミュニケーションシステムの性能を向上させる候補として注目されている。特に、ガリウムナイトライド（ＧａＮ）を用いた高電子移動度トランジスタ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ；以下、ＨＥＭＴ）は、異種物質間の界面で発生する２次元電子ガス（２ＤＥＧ；２−Ｄｉｍｅｎｓｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｇａｓ）を用いることにより、電子の移動度（ｍｏｂｉｌｉｔｙ）が高められ、高速信号伝送に適する利点がある。
このようなＧａＮトランジスタは、水平型構造（ｐｌａｎａｒ−ｔｙｐｅ ｃｏｎｆｉｇｕｒａｔｉｏｎ）を有することが一般的である。しかし、水平型ＧａＮトランジスタの場合、表面に形成される電界によって、チャネルを介して移動するキャリアの流れが阻害され、キャリア移動度が制限される場合がある。さらに、素子の動作時にゲート電極の角部に電界が集中する。このような電界集中は、水平型ＧａＮトランジスタの降伏電圧特性を低下させる要因となる。
これにより、最近は、キャリアが垂直方向に移動する垂直型ＧａＮトランジスタが提案されているが、一例として、米国特許出願公開第２０１２／０３１９１２７号明細書（Chowdhuryら,「Current Aperture Vertical Electron Transistors with Ammonia Molecular Beam Epitaxy Grown P-type Gallium Nitride as a Current Blocking Layer」）（特許文献１）では、電流アパーチャ垂直電子トランジスタ（ＣＡＶＥＴ；Ｃｕｒｒｅｎｔ Ａｐｅｒｔｕｒｅ Ｖｅｒｔｉｃａｌ Ｅｌｅｃｔｒｏｎ Ｔｒａｎｓｉｓｔｏｒ）が開示されている。この特許文献１によれば、ソース電極とドレイン電極とが垂直方向に互いに対向して配置され、その間に、電流障壁層としてｐ型ガリウムナイトライド（ｐ−ＧａＮ）層が配置される。そして、電流は、ｐ型ガリウムナイトライド（ｐ−ＧａＮ）層によって提供されるアパーチャ（ａｐｅｒｔｕｒｅ）を介してソース電極からドレイン電極まで垂直方向に流れる。
電流障壁層として使用されるｐ型ガリウムナイトライド（ｐ−ＧａＮ）層は、ガリウムナイトライド層を形成しながら、ドーパントとしてマグネシウム（Ｍｇ）をドーピングさせる。この時、ドーピング物質として使用されるマグネシウム（Ｍｇ）原子は、ガリウムナイトライド層においてガリウム（Ｇａ）の位置に完全に置換されない。このように、残存したマグネシウムイオンは、ナイトライド原料として用いられるアンモニア（ＮＨ３）ガスが熱分解することにより生成される水素（Ｈ）イオンと結合して水素化マグネシウム（Ｍｇ−Ｈ）複合体となる。このように生成された水素化マグネシウム（Ｍｇ−Ｈ）複合体がｐ型ガリウムナイトライド（ｐ−ＧａＮ）層内に存在すると、ガリウムナイトライドトランジスタの電気的特性を低下させる。例えば、水素化マグネシウム（Ｍｇ−Ｈ）複合体は、ｐ型ガリウムナイトライド（ｐ−ＧａＮ）層の活性化を阻害して電流障壁層としての機能を低下させる。
上記背景技術に開示された情報は、本開示の背景の理解を向上させるためのものであり、先行技術の一部を形成するものではないし、当業者への示唆を形成するものでもない。
米国特許出願公開第２０１２／０３１９１２７号明細書
本発明は、ｐ型ガリウムナイトライド電流障壁を有する垂直型トランジスタ及びその製造方法を提供することを課題とする。
本開示のさらなる特徴は、以下に続く説明によって明らかにされるであろう。また、その一部は以下の説明から自明であるか、実施例から導かれるであろう。
本発明の一実施形態による垂直型トランジスタは、基板上のドレイン電極と、基板上のドリフト層と、ドリフト層の上部に配置され、それらの間の電流アパーチャを画定するｐ型ガリウムナイトライド電流障壁層とを備える。電流アパーチャは、垂直方向にキャリアが移動する経路を提供する。ｐ型ガリウムナイトライド（ＧａＮ）電流障壁層およびドリフト層の上には、表面に２次元電子ガス層を有するチャネル層が配置される。チャネル層上には、２次元電子ガス層の形成を誘引する半導体層が配置される。金属コンタクトプラグ（ｍｅｔａｌ ｃｏｎｔａｃｔ ｐｌｕｇ）は、チャネル層を貫通してｐ型ガリウムナイトライド（ＧａＮ）電流障壁層とコンタクトするように配置される。金属コンタクトプラグおよびチャネル層上には、ソース電極が配置される。チャネル層の反対側である半導体層の表面には、順に積層されたゲート絶縁層およびゲート電極が配置される。
他の実施形態による垂直型トランジスタは、ドレイン電極上のドリフト層と、ドリフト層の上部に配置されるｐ型ガリウムナイトライド（ＧａＮ）電流障壁層と、ｐ型ガリウムナイトライド（ＧａＮ）電流障壁層上に配置されるドナー層と、ドナー層を貫通してｐ型ガリウムナイトライド（ＧａＮ）電流障壁層とコンタクトする金属コンタクトプラグと、金属コンタクトプラグおよびドナー層上のソース電極と、ドナー層およびｐ型ガリウムナイトライド（ＧａＮ）電流障壁層を貫通してドリフト層に至るまで形成されるトレンチと、トレンチの内壁に順に積層されたゲート絶縁層及びゲート電極とを含む。
さらに他の実施形態による垂直型トランジスタは、ドレイン電極と、ドレイン電極の上部に配置され、開口部を画定する電流遮断パターンとを備える。前記開口部は、電流流れ経路（ｃｕｒｒｅｎｔ ｆｌｏｗ ｐａｔｈ）を提供する。電流遮断パターンによって限定される開口部において、ドレイン電極上に低抵抗パターン（ｌｏｗ−ｒｅｓｉｓｔａｎｃｅ ｐａｔｔｅｒｎ）が配置される。低抵抗パターンおよび電流遮断パターン上には、ドリフト層が配置される。複数のｐ型ガリウムナイトライド（ＧａＮ）電流障壁層はドリフト層の中に配置される。各ｐ型ガリウムナイトライド（ＧａＮ）電流障壁層は、それらの上面に隣接したチャネル領域を有する。ドナー層は、ｐ型ガリウムナイトライド（ＧａＮ）電流障壁層のそれぞれの上に配置される。金属コンタクトプラグは、ドナー層を貫通してｐ型ガリウムナイトライド（ＧａＮ）電流障壁層とコンタクトする。ソース電極は、金属コンタクトプラグおよびドナー層上に配置される。ゲート絶縁層及びゲート電極は、ｐ型ガリウムナイトライド電流障壁層の間のドリフト層の上に順に積層され、ｐ型ガリウムナイトライド電流障壁層のチャネル領域の上まで拡張される。
さらに他の実施形態による垂直型トランジスタの製造方法は、ドレイン電極と、ドレイン電極上のドリフト層と、ドリフト層内に配置されたｐ型ガリウムナイトライド（ＧａＮ）電流障壁層と、ｐ型ガリウムナイトライド（ＧａＮ）電流障壁層のそれぞれの上に配置されたドナー層とを含む構造体を準備することを含む。ドナー層は、ｐ型ガリウムナイトライド（ＧａＮ）電流障壁層の一部表面を露出させるホールを形成するためにパターにングされる。ｐ型ガリウムナイトライド（ＧａＮ）電流障壁層内の水素成分は、ホールを形成した後に除去される。
前述の一般的説明および以下の詳細な説明は例示的かつ説明的であり、特許請求される本開示のさらなる説明を提供することを意図していることを理解すべきである。
添付の図面は、本開示のさらなる理解を提供するために含まれ、本明細書の一部を構成する。これらの図面は、本開示の例示的な実施形態を示し、説明と共に本開示の原理を説明する。
本発明の一実施形態によるｐ型ガリウムナイトライド電流障壁層を有する垂直型トランジスタを示す平面図である。 図１の線ＩＩ−ＩＩ’に沿った断面図である。 本発明の一実施形態によるｐ型ガリウムナイトライド電流障壁層を有する垂直型トランジスタを示す平面図である。 本発明の一実施形態によるｐ型ガリウムナイトライド電流障壁層を有する垂直型トランジスタを示す平面図である。 図４の線Ｖ−Ｖ’に沿った断面図である。 本発明の一実施形態によるｐ型ガリウムナイトライド電流障壁層を有する垂直型トランジスタを示す平面図である。 本発明の一実施形態によるｐ型ガリウムナイトライド電流障壁層を有する垂直型トランジスタを示す平面図である。 図７の線ＶＩＩＩ−ＶＩＩＩ’に沿った断面図である。 本発明の一実施形態によるｐ型ガリウムナイトライド電流障壁層を有する垂直型トランジスタを示す平面図である。 本発明の一実施形態によるｐ型ガリウムナイトライド電流障壁層を有する垂直型トランジスタの製造方法を説明するために示す断面図である。 本発明の一実施形態によるｐ型ガリウムナイトライド電流障壁層を有する垂直型トランジスタの製造方法を説明するために示す断面図である。 本発明の一実施形態によるｐ型ガリウムナイトライド電流障壁層を有する垂直型トランジスタの製造方法を説明するために示す断面図である。 本発明の一実施形態によるｐ型ガリウムナイトライド電流障壁層を有する垂直型トランジスタの製造方法を説明するために示す断面図である。 本発明の一実施形態によるｐ型ガリウムナイトライド電流障壁層を有する垂直型トランジスタの製造方法を説明するために示す断面図である。 本発明の一実施形態によるｐ型ガリウムナイトライド電流障壁層を有する垂直型トランジスタの製造方法を説明するために示す断面図である。 本発明の一実施形態によるｐ型ガリウムナイトライド電流障壁層を有する垂直型トランジスタの製造方法を説明するために示す断面図である。 本発明の一実施形態によるｐ型ガリウムナイトライド電流障壁層を有する垂直型トランジスタの製造方法を説明するために示す断面図である。 本発明の一実施形態によるｐ型ガリウムナイトライド電流障壁層を有する垂直型トランジスタの製造方法を説明するために示す断面図である。 本発明の一実施形態によるｐ型ガリウムナイトライド電流障壁層を有する垂直型トランジスタの製造方法を説明するために示す断面図である。 本発明の一実施形態によるｐ型ガリウムナイトライド電流障壁層を有する垂直型トランジスタの製造方法を説明するために示す断面図である。
本開示は、開示の実施形態を示す添付図面を参照しながら詳細に説明する。本開示は、多くの異なる形態で具現化することができ、本明細書に記載された実施形態に限定して解釈されるべきではない。各実施形態は、本開示が完全になるように設けられており、十分に、当業者には本開示の範囲を十分に伝えるであろう。図面において、層及び領域のサイズ及び相対的なサイズは、明確にするために誇張されている場合がある。図面中の参照符号は同じ要素を示す。
要素または層が、別の要素または層に対して「上に」ある場合や「接続する」場合、それらは直接上にある場合や直接接続する場合だけでなく、要素間または層間に介在する要素が存在していてもよい。対照的に、要素が、別の要素または層に対して「直接上に」ある場合や「直接接続する」場合、要素間または層間に別の要素や層は介在しない。この開示の目的のために、「Ｘ、Ｙ及びＺの少なくとも１つ」との記載は、Ｘのみ、Ｙのみ、Ｚのみ、または、二つ以上の要素の組み合わせ（例えば、ＸＹＺ、ＸＹＹ、ＹＺ、ＺＺ）と解釈され得る。
例えば、「下」や「上」といった空間的に相対的な用語は、図面における要素間または特徴間の関係の説明を容易にするために用いられる。空間的に相対的な用語は、図面に示された方向に加えて、使用中又は動作中の装置の異なる向きを包含することが意図されていることが理解されるであろう。例えば、図中のデバイスがひっくり返された場合、他の要素の「下」にある要素は、他の要素の「上」になる。このように、「下」という用語は、下と上の両方の向きを包含し得る。デバイスが他の態様で回転した場合（９０度やその他の角度で回転した場合）は、前述の空間的な相対的記述は、それに従って解釈される。
図１は、本発明の一実施形態によるｐ型ガリウムナイトライド電流障壁層を有する垂直型トランジスタ１００を示す平面図である。図２は、図１の線ＩＩ−ＩＩ’に沿った断面図である。図１は、図２のチャネル層１１２の表面レベルでの平面構造を示す。
図１および図２を参照すれば、基板１０２上にＮ型不純物を大量にドーピングしたｎ＋型ガリウムナイトライド（ＧａＮ）層１０４が配置される。ｎ＋型ガリウムナイトライド（ＧａＮ）層１０４の第１領域上には、ドリフト層１０８が配置される。ｎ＋型ガリウムナイトライド（ＧａＮ）層１０４の第２領域上には、ドレイン電極１０６が配置される。一例において、ドリフト層１０８は、ｎ＋型ガリウムナイトライド（ＧａＮ）層１０４よりも低い濃度でＮ型不純物をドーピングしたｎ型ガリウムナイトライド（ＧａＮ）層からなる。
ドリフト層１０８の上部の一定領域（縁部分）には、ｐ型ガリウムナイトライド（ＧａＮ）電流障壁層１１０が配置される。図１に示すように、ｐ型ガリウムナイトライド（ＧａＮ）電流障壁層１１０は、一方向に沿って長く配置されるストライプ形態からなる。各ｐ型ガリウムナイトライド（ＧａＮ）電流障壁層１１０は、ｐ型ドーパントとしてマグネシウム（Ｍｇ）がドーピングされたガリウムナイトライド（ＧａＮ）層である。ｐ型ガリウムナイトライド（ＧａＮ）電流障壁層１１０の間の領域に対応する電流アパーチャ（ｃｕｒｒｅｎｔ ａｐｅｒｔｕｒｅ）１０９が、ドリフト層１０８の上部に位置する。
ドリフト層１０８およびｐ型ガリウムナイトライド（ＧａＮ）電流障壁層１１０の上には、その表面に隣接して２次元電子ガス層１１３を有するチャネル層１１２が配置される。２次元電子ガス層１１３は、ドリフト層１０８に対向するチャネル層１１２の表面に配置される。一例において、チャネル層１１２は、ｎ型ガリウムナイトライド（ＧａＮ）層からなる。チャネル層１１２上には、２次元電子ガス層１１３の形成を引き起こす半導体層１１４が配置される。一例において、半導体層１１４は、アルミニウムガリウムナイトライド（ＡｌＧａＮ）層からなる。ｐ型ガリウムナイトライド（ＧａＮ）電流障壁層１１０上のチャネル層１１２には、チャネル層１１２を貫通してｐ型ガリウムナイトライド（ＧａＮ）電流障壁層１１０の上部面と直接コンタクトする複数の金属コンタクトプラグ１２４を有する。
金属コンタクトプラグ１２４のそれぞれは、図１に示すように、平面視において円柱形状となっている。すなわち、金属コンタクトプラグ１２４は、チャネル層１１２を貫通する円柱形状のホール１２２の内部が金属層で満たされる構造を有する。金属コンタクトプラグ１２４は、ｐ型ガリウムナイトライド（ＧａＮ）電流障壁層１１０とオーミックコンタクト（ｏｈｍｉｃ ｃｏｎｔａｃｔ）特性を示す金属材料を含む。金属コンタクトプラグ１２４の間の間隔ｄ１、ｄ２は、５μｍ以下となるようにする。金属コンタクトプラグ１２４およびチャネル層１１２の上には、ソース電極１１６が配置される。半導体層１１４上には、ゲート絶縁層１１８が配置され、ゲート絶縁層１１８上には、ゲート電極層１２０が配置される。
図３は、本開示の代表的な実施形態によるｐ型ガリウムナイトライド電流障壁層を有する垂直型トランジスタ３００を示す平面図である。図３における線ＩＩ−ＩＩ’に沿った断面構造は、図２に示しているのと同様である。図３において、図１および図２と同一の参照符号は同一の要素を表し、以下、図１及び図２で説明したものと同じ要素についての詳細な説明は、重複を避けるために省略する。図３を参照すれば、本実施形態による垂直型トランジスタ３００は、金属コンタクトプラグ３２４が四角柱形状からなる点で、図１に示す円柱形状の金属コンタクトプラグ１２４を有する垂直型トランジスタ１００と異なる。具体的には、金属コンタクトプラグ３２４は、チャネル層１１２を貫通する四角柱形状のホール３２２の内部が金属層で満たされる構造を有する。金属コンタクトプラグ３２４の間の間隔ｄ３、ｄ４は、５μｍ以下となるようにする。
図４は、さらに他の実施形態によるｐ型ガリウムナイトライド電流障壁層を有する垂直型トランジスタ４００を示す平面図である。そして、図５は、図４の線Ｖ−Ｖ’に沿った断面図である。図面の一致のために、図４は、図５のドナー層４１２の表面レベルでの平面構造を示す。図４および図５を参照すれば、基板４０２の下部面および上部面の上には、それぞれドレイン電極４０４およびバッファ層４０６が配置される。一例において、基板４０２は、ガリウムナイトライド（ＧａＮ）基板であってもよい。また、バッファ層４０６は、ｎ＋型ガリウムナイトライド（ＧａＮ）層であってもよい。バッファ層４０６上には、ドリフト層４０８が配置される。一例において、ドリフト層４０８は、バッファ層４０６よりも不純物濃度が低いｎ−型ガリウムナイトライド（ＧａＮ）層であってもよい。ドリフト層４０８上には、ｐ型ガリウムナイトライド（ＧａＮ）電流障壁層４１０が配置される。一例において、ｐ型ガリウムナイトライド（ＧａＮ）電流障壁層４１０は、ｐ型ドーパントとしてマグネシウム（Ｍｇ）がドーピングされたガリウムナイトライド（ＧａＮ）層である。ｐ型ガリウムナイトライド（ＧａＮ）電流障壁層４１０上には、ドナー層４１２が配置される。一例において、ドナー層４１２は、ドリフト層４０８よりも不純物濃度が高いｎ＋型ガリウムナイトライド（ＧａＮ）層であってもよい。
ドナー層４１２およびｐ型ガリウムナイトライド（ＧａＮ）電流障壁層４１０を貫通してドリフト層４０８まで達するトレンチ４１６が配置される。このトレンチ４１６によって、ドナー層４１２およびｐ型ガリウムナイトライド（ＧａＮ）電流障壁層４１０は、一方向に長く配置されるストライプ構造の２つの分離部分に分割される。ｐ型ガリウムナイトライド（ＧａＮ）電流障壁層４１０は、チャネルボディ領域として機能してもよい。例えば、垂直型トランジスタ４００のドレイン電流は、ｐ型ガリウムナイトライド（ＧａＮ）電流障壁層４１０のバルク領域を流れずに、トレンチ４１６によって露出したｐ型ガリウムナイトライド（ＧａＮ）電流障壁層４１０の側面に形成されたチャネル層４１１を流れる。
複数の金属コンタクトプラグ４２４は、ドナー層４１２を垂直に貫通してｐ型ガリウムナイトライド（ＧａＮ）電流障壁層４１０のそれぞれに直接コンタクトする。金属コンタクトプラグ４２４のそれぞれは、図４に示すように、平面視で円形形状からなる。すなわち、金属コンタクトプラグ４２４は、ドナー層４１２を貫通する円柱形状のホール４２２の内部を満たす構造を有する。金属コンタクトプラグ４２４のそれぞれは、ｐ型ガリウムナイトライド（ＧａＮ）電流障壁層４１０に対してオーミックコンタクト（ｏｈｍｉｃ ｃｏｎｔａｃｔ）特性を示す金属材料を含む。一実施形態において、図４に示すように、金属コンタクトプラグ４２４の間の間隔ｄ５、ｄ６は、５μｍ以下となるようにする。金属コンタクトプラグ４２４およびドナー層４１２の上には、ソース電極４１４が配置される。トレンチ４１６の内壁に沿ってゲート絶縁層４１８が配置され、ゲート絶縁層４１８上には、ゲート電極４２０が配置される。
図６は、さらに他の実施形態によるｐ型ガリウムナイトライド電流障壁層を有する垂直型トランジスタ６００を示す平面図である。図６における線Ｖ−Ｖ’に沿った断面構造は、図５に示しているのと同様である。図６において、図４および図５と同一の参照符号は同一の要素を表し、以下、図４及び図５で説明したものと同じ要素についての詳細な説明は、重複を避けるために省略する。図６を参照すれば、本実施形態によるｐ型ガリウムナイトライド電流障壁層を有する垂直型トランジスタ６００は、金属コンタクトプラグ６２４の形状が、図４に示す垂直型トランジスタ４００と異なる。特に、垂直型トランジスタ４００の金属コンタクトプラグ４２４が平面視で円形形状であるのに対し、垂直型トランジスタ６００の金属コンタクトプラグ６２４は平面視で矩形形状である。すなわち、金属コンタクトプラグ６２４のそれぞれは、ドナー層４１２を貫通する四角形状のホール６２２の内部を満たす構造を有する。金属コンタクトプラグ６２４の間の間隔ｄ７、ｄ８は、５μｍ以下となるようにする。
図７は、さらに他の実施形態によるｐ型ガリウムナイトライド電流障壁層を有する垂直型トランジスタ７００を示す平面図である。そして、図８は、図７の線ＶＩＩＩ−ＶＩＩＩ’に沿った断面図である。図７および図８を参照すれば、基板７０２上にドレイン電極７０４が配置される。一実施形態において、基板７０２は、支持基板である。ドレイン電極７０４の上部の一定領域には、電流遮断パターン７０６が配置される。電流遮断パターン７０６の間のドレイン電極７０４上には、低抵抗パターン７０８が配置される。一実施形態において、低抵抗パターン７０８は、ｎ＋型ガリウムナイトライド（ＧａＮ）層であっても良い。電流遮断パターン７０６および低抵抗パターン７０８の上には、ドリフト層７１０が配置される。一実施形態において、ドリフト層７１０は、低抵抗パターン７０８よりも不純物濃度の低いｎ型ガリウムナイトライド（ＧａＮ）層からなる。ドリフト層７１０内には、相互に離隔してｐ型ガリウムナイトライド（ＧａＮ）電流障壁層７１２が配置される。ｐ型ガリウムナイトライド（ＧａＮ）電流障壁層７１２は、図７に示すように、一方向に沿って長く配置されるストライプ構造を有する。また、ｐ型ガリウムナイトライド（ＧａＮ）電流障壁層７１２のそれぞれは、図８に示されるように、「Ｕ」字状断面を有することができる。垂直型トランジスタ７００のドレイン電流は、ｐ型ガリウムナイトライド（ＧａＮ）電流障壁層７１２のバルク領域を流れるのではなく、ゲート電極と重畳するｐ型ガリウムナイトライド（ＧａＮ）電流障壁層７１２の表面に形成されたチャネル層のみを流れる。
「Ｕ」字状電流障壁層７１２によって取り囲まれた空間内に、それぞれドナー層７１４が配置される。一実施形態において、ドナー層７１４は、ｎ＋型ガリウムナイトライド（ＧａＮ）層であっても良い。ドナー層７１４は、図７に示すように、一方向に沿って長く配置されるストライプ構造を有する。すなわち、ドナー層７１４は、ｐ型ガリウムナイトライド（ＧａＮ）電流障壁層７１２と平行に配置される。ドナー層７１４内には、ドナー層７１４を貫通してｐ型ガリウムナイトライド（ＧａＮ）電流障壁層７１２とコンタクトする複数の金属コンタクトプラグ７２４が配置される。金属コンタクトプラグ７２４のそれぞれは、図７に示すように、円形形状からなる。すなわち、金属コンタクトプラグ７２４は、ドナー層７１４を貫通する円柱形状のホール７２２の内部を満たす構造を有する。金属コンタクトプラグ７２４のそれぞれは、ｐ型ガリウムナイトライド（ＧａＮ）電流障壁層７１２に対して、オーミックコンタクト（ｏｈｍｉｃ ｃｏｎｔａｃｔ）特性を示す金属材料を含む。一実施形態において、図７に示すように、金属コンタクトプラグ７２４の間の間隔ｄ９、ｄ１０は、５μｍ以下となるようにする。金属コンタクトプラグ７２４およびドナー層７１４の上には、ソース電極７１６が配置される。ｐ型ガリウムナイトライド（ＧａＮ）電流障壁層７１２の間のドリフト層７１０の表面上とｐ型ガリウムナイトライド（ＧａＮ）電流障壁層７１２の上部面上には、ゲート絶縁層７１８が配置され、ゲート絶縁層７１８上には、ゲート電極７２０が配置される。
図９は、さらに他の実施形態によるｐ型ガリウムナイトライド電流障壁層を有する垂直型トランジスタ９００を示す平面図である。図９における線ＶＩＩＩ−ＶＩＩＩ’に沿った断面構造は、図８に示しているのと同様である。図９において、図７および図８と同一の参照符号は同一の要素を表し、以下、図７及び図８で説明したものと同じ要素についての詳細な説明は、重複を避けるために省略する。図９を参照すれば、本実施形態によるｐ型ガリウムナイトライド電流障壁層を有する垂直型トランジスタ９００は、金属コンタクトプラグ９２４の形状が図７に示す垂直型トランジスタ７００と異なる。特に、垂直型トランジスタ７００の金属コンタクトプラグ７２４が平面視で円形形状であるのに対し、垂直型トランジスタ９００の金属コンタクトプラグ９２４は平面視で矩形形状である。すなわち、金属コンタクトプラグ９２４は、ドナー層７１４を貫通する矩形形状のホール９２２の内部を満たす構造を有する。金属コンタクトプラグ９２４の間の間隔ｄ１１、ｄ１２は、５μｍ以下となるようにする。
図１０〜図２０は、一例実施形態によるｐ型ガリウムナイトライド電流障壁層を有する垂直型トランジスタの製造方法を説明するために示す断面図である。まず、図１０に示すように、第１基板８１０上に半導体層８２０を形成する。第１基板８１０は、成長基板であって、例えば、サファイア基板またはガリウムナイトライド（ＧａＮ）基板であってもよい。本実施形態において、半導体層８２０は、ガリウムナイトライド（ＧａＮ）層で形成する。次に、図１１に示すように、半導体層８２０に対するパターニングを行って第１基板８１０の一部表面を露出させる半導体パターン８２２を形成する。次に、図１２に示すように、半導体パターン８２２上にドナー層７１４を形成する。本実施形態において、ドナー層７１４は、ｎ＋型ガリウムナイトライド（ＧａＮ）層で形成する。次に、ドナー層７１４上にｐ型ガリウムナイトライド（ＧａＮ）電流障壁層７１２を形成する。ｐ型ガリウムナイトライド（ＧａＮ）電流障壁層７１２は、ｐ型ドーパントとしてマグネシウム（Ｍｇ）をドーピングさせたガリウムナイトライド（ＧａＮ）層で形成する。ｐ型ガリウムナイトライド（ＧａＮ）電流障壁層７１２は、ドナー層７１４の側面および上部を取り囲むように形成される。次に、ｐ型ガリウムナイトライド（ＧａＮ）電流障壁層７１２上にドリフト層７１０を形成する。ドリフト層７１０は、ドナー層７１４よりも不純物濃度の低いｎ型ガリウムナイトライド（ＧａＮ）層で形成する。
次に、図１３に示すように、ドリフト層７１０上に電流遮断パターン７０６を形成する。一実施形態において、電流遮断パターン７０６は、シリコンオキサイド（ＳｉＯ２）層で形成することができる。電流遮断パターン７０６によってドリフト層７１０の一部表面は露出する。次に、ドリフト層７１０の露出部分に低抵抗パターン７０８を形成する。低抵抗パターン７０８は、ドリフト層７１０よりも不純物濃度の高いｎ＋型ガリウムナイトライド（ＧａＮ）層で形成することができる。一実施形態として、電流遮断層パターン７０６をマスクとして、ドリフト層７１０の露出部分に対するドライエッチングを行うことができる。その結果、ドリフト層７１０の露出部分には、低抵抗パターン７０８として機能するエッチング損傷層が形成される。
次に、図１４に示すように、電流遮断パターン７０６および低抵抗パターン７０８の上にドレイン電極７０４を形成し、ドレイン電極７０４上に第２基板７０２を形成または配置する。第２基板７０２は、支持基板に対応する。第２基板７０２の材質は、支特定の材質に限定されない。次に、図１５に示すように、第１基板８１０および半導体パターン８２２を除去する。このために、図中の矢印で示すように、第１基板８１０に向かって全面にレーザを照射する。レーザは、第１基板８１０および半導体パターン８２２を貫通するに十分なエネルギーで照射される。これにより、第１基板８１０とドリフト層７１０との間の境界面に損傷した領域８３０が生じる。次に、図１６に示すように、損傷した領域８３０に対して、図中の矢印で示すように、ドライエッチングを行って損傷した領域８３０が除去されるようにする。このドライエッチングは、反応性イオンエッチング（ＲＩＥ；Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）方法を用いて行うことができる。
次に、図１７に示すように、ドナー層７１４をパターニングしてｐ型ガリウムナイトライド（ＧａＮ）電流障壁層７１２の一部表面を露出させるホール７２２を形成する。このホール７２２は、通常のフォトリソグラフィおよびエッチング方法を用いて形成することができる。具体的には、ドナー層７１４の一部表面を露出させる開口部を有するレジストパターン（図示せず）をドリフト層７１０上に形成する。次に、レジストパターンをエッチングマスクとするエッチングでドナー層７１４の露出部分を除去してホール７２２を形成し、次に、レジストパターンを除去する。ホール７２２は、図７に示すように、平面視で円形形状に形成されてもよく、あるいは、図９に示すように、平面視で矩形形状に形成されてもよい。ホール７２２の間の間隔は、５μｍ以下となるようにする。
次に、図１８に示すように、ホール７２２によって露出するｐ型ガリウムナイトライド（ＧａＮ）電流障壁層７１２に対してパルスレーザを照射する。パルスレーザの照射によって、ｐ型ガリウムナイトライド（ＧａＮ）電流障壁層７１２内のｐ型ドーパントであるマグネシウム（Ｍｇ）イオンは活性化され、マグネシウム（Ｍｇ）イオンと結合されていた水素（Ｈ）成分は除去される。パルスレーザ照射の場合、一般の熱処理よりは相対的にマグネシウムのような金属物質に対する温度上昇が大きくなく、ｐ型ガリウムナイトライド（ＧａＮ）電流障壁層７１２に対してパルス的に照射される。そのため、ｐ型ガリウムナイトライド（ＧａＮ）電流障壁層７１２内に形成される結晶欠陥を最小化することができる。このように、パルスレーザの照射は、ｐ型ガリウムナイトライド（ＧａＮ）電流障壁層７１２内の水素（Ｈ）成分を除去し、マグネシウム（Ｍｇ）イオンに対する活性化を行うことにより、ｐ型ガリウムナイトライド（ＧａＮ）電流障壁層７１２の特性を改善することができる。
次に、図１９に示すように、ホール７２２の内部を金属層で満たして金属コンタクトプラグ７２４を形成する。金属コンタクトプラグ７２４は、ｐ型ガリウムナイトライド（ＧａＮ）電流障壁層７１２と良好なオーミックコンタクトを構成する。次に、図２０に示すように、金属コンタクトプラグ７２４およびドナー層７１４の上にソース電極７１６を形成する。そして、ドリフト層７１０の表面およびｐ型ガリウムナイトライド（ＧａＮ）電流障壁層７１２の上部面上にゲート絶縁層７１８を形成する。次に、図８に示すように、ゲート絶縁層７１８上にゲート電極層を形成する。
以上説明した本実施形態によれば、ホールによって露出するｐ型ガリウムナイトライド（ＧａＮ）電流障壁層に対して、ｐ型ガリウムナイトライド（ＧａＮ）電流障壁層７１２内のｐ型ドーパントであるマグネシウム（Ｍｇ）イオンは活性化し、マグネシウム（Ｍｇ）イオンと結合されていた水素（Ｈ）成分は除去するために、パルスレーザを照射する。パルスレーザ照射の場合、一般の熱処理よりは相対的にマグネシウムのような金属物質に対する温度上昇が大きくなく、ｐ型ガリウムナイトライド（ＧａＮ）電流障壁層に対してパルス的に照射される。そのため、ｐ型ガリウムナイトライド（ＧａＮ）電流障壁層内に形成される結晶欠陥を最小化することができる。このように、パルスレーザの照射は、ｐ型ガリウムナイトライド（ＧａＮ）電流障壁層内の水素（Ｈ）成分を除去し、マグネシウム（Ｍｇ）イオンに対する活性化を行うことにより、ｐ型ガリウムナイトライド（ＧａＮ）電流障壁層の特性を改善することができる。
本発明の思想又は範囲を逸脱しない限り、本発明において多様な変形及び変更が可能であることは当業者にとって明らかであろう。従って、本発明の変形及び変更が添付の特許請求の範囲及びその均等物の範囲内にある場合、本発明が前記変形及び変更を包括するように意図される。
本出願は、優先権及び本明細書に完全に記載されているかのように全ての目的のために参考として援用される２０１３年７月１１日に出願された韓国特許出願第１０−２０１３−００８１６２２号の利益を主張する。

Claims (22)

  1. 基板の第１領域上のドレイン電極と、
    前記基板における、前記第１領域と離隔した第２領域上のドリフト層と、
    前記ドリフト層の上部に配置されたｐ型ガリウムナイトライド（ＧａＮ）電流障壁層であって、それらの間に電流アパーチャを構成し、前記電流アパーチャが、垂直方向にキャリアが移動する経路を提供する、ｐ型ガリウムナイトライド（ＧａＮ）電流障壁層と、
    前記ｐ型ガリウムナイトライド（ＧａＮ）電流障壁層およびドリフト層の上に配置され、その表面に隣接して２次元電子ガス層を有するチャネル層と、
    前記チャネル層上に配置され、前記２次元電子ガス層の形成を引き起こす半導体層と、
    前記チャネル層内に配置され、前記ｐ型ガリウムナイトライド（ＧａＮ）電流障壁層とコンタクトする金属コンタクトプラグと、
    前記金属コンタクトプラグおよび前記チャネル層上のソース電極と、
    前記チャネル層の反対側である前記半導体層の上部面上に順に積層されたゲート絶縁層およびゲート電極とを含む、垂直型トランジスタ。
  2. 前記ドリフト層は、ｎ型ガリウムナイトライド（ＧａＮ）層を含む、請求項１に記載の垂直型トランジスタ。
  3. 前記チャネル層は、ガリウムナイトライド（ＧａＮ）層を含み、前記半導体層は、アルミニウムガリウムナイトライド（ＡｌＧａＮ）層を含む、請求項１に記載の垂直型トランジスタ。
  4. 前記金属コンタクトプラグは、平面視で円形形状を有する、請求項１に記載の垂直型トランジスタ。
  5. 前記金属コンタクトプラグは、平面視で矩形形状を有する、請求項１に記載の垂直型トランジスタ。
  6. 隣接する前記金属コンタクトプラグ間の距離は、５μｍ以下である、請求項１に記載の垂直型トランジスタ。
  7. ドレイン電極上のドリフト層と、
    前記ドリフト層の上部に配置されるｐ型ガリウムナイトライド（ＧａＮ）電流障壁層と、
    前記ｐ型ガリウムナイトライド（ＧａＮ）電流障壁層上に配置されるドナー層と、
    前記ドナー層内に配置され、前記ｐ型ガリウムナイトライド（ＧａＮ）電流障壁層とコンタクトする金属コンタクトプラグと、
    前記金属コンタクトプラグおよびドナー層上のソース電極と、
    前記ドナー層、前記ｐ型ガリウムナイトライド（ＧａＮ）電流障壁層および前記ドリフト層内に形成されるトレンチと、
    前記トレンチの内壁に配置されたゲート絶縁層と、
    前記ゲート絶縁層上に配置されるゲート電極とを含む、垂直型トランジスタ。
  8. 前記ドレイン電極と前記ドリフト層との間に配置される基板と、
    前記基板と前記ドリフト層との間に配置されるバッファ層をさらに含む、請求項７に記載の垂直型トランジスタ。
  9. 前記ドリフト層は、ｎ型ガリウムナイトライド（ＧａＮ）層を含み、前記ドナー層は、ｎ＋型ガリウムナイトライド（ＧａＮ）層を含む、請求項７に記載の垂直型トランジスタ。
  10. 前記金属コンタクトプラグは、平面視で円形形状を有する、請求項７に記載の垂直型トランジスタ。
  11. 前記金属コンタクトプラグは、平面視で矩形形状を有する、請求項７に記載の垂直型トランジスタ。
  12. 前記金属コンタクトプラグ間の距離は、５μｍ以下である、請求項７に記載の垂直型トランジスタ。
  13. ドレイン電極と、
    前記ドレイン電極の上部に配置され、電流流れ経路（ｃｕｒｒｅｎｔ ｆｌｏｗ ｐａｔｈ）を提供する開口部によって分離される電流遮断パターンと、
    前記開口部において前記ドレイン電極上に配置される低抵抗パターンと、
    前記低抵抗パターンおよび前記電流遮断パターンを覆うドリフト層と、
    前記ドリフト層内に配置され、その表面にチャネル領域を有するｐ型ガリウムナイトライド（ＧａＮ）電流障壁層と、
    前記ｐ型ガリウムナイトライド（ＧａＮ）電流障壁層の上部に配置されるドナー層と、
    前記ドナー層内に配置され、前記ｐ型ガリウムナイトライド（ＧａＮ）電流障壁層とコンタクトする金属コンタクトプラグと、
    前記金属コンタクトプラグおよび前記ドナー層上のソース電極と、
    前記ｐ型ガリウムナイトライド（ＧａＮ）電流障壁層の間の前記ドリフト層上に配置されるゲート絶縁層と、
    前記ゲート絶縁層上に配置されるゲート電極とを含み、
    前記ゲート絶縁層および前記ゲート電極が、前記ｐ型ガリウムナイトライド（ＧａＮ）電流障壁層の前記チャネル領域上まで延長されている、垂直型トランジスタ。
  14. 前記低抵抗パターンは、ｎ＋型ガリウムナイトライド（ＧａＮ）層を含み、前記ドリフト層は、前記低抵抗パターンよりも不純物濃度の低いｎ型ガリウムナイトライド（ＧａＮ）層を含み、前記ドナー層は、前記ドリフト層よりも不純物濃度の高いｎ＋型ガリウムナイトライド（ＧａＮ）層を含む、請求項１３に記載の垂直型トランジスタ。
  15. 前記金属コンタクトプラグは、円形形状を有する、請求項１３に記載の垂直型トランジスタ。
  16. 前記金属コンタクトプラグは、矩形形状を有する、請求項１３に記載の垂直型トランジスタ。
  17. 前記金属コンタクトプラグ間の距離は、５μｍ以下である、請求項１３に記載の垂直型トランジスタ。
  18. ドレイン電極と、前記ドレイン電極上のドリフト層と、前記ドリフト層上のｐ型ガリウムナイトライド（ＧａＮ）電流障壁層と、前記ｐ型ガリウムナイトライド（ＧａＮ）電流障壁層上のドナー層とを形成するステップと、
    前記ドナー層をパターニングして前記ｐ型ガリウムナイトライド（ＧａＮ）電流障壁層の一部表面を露出させるホールを形成するステップと、
    前記ホールを形成した後、前記ｐ型ガリウムナイトライド（ＧａＮ）電流障壁層内の水素成分を除去するステップとを含む、垂直型トランジスタの製造方法。
  19. 前記ホールは、平面視で円形形状である、請求項１８に記載の垂直型トランジスタの製造方法。
  20. 前記ホールは、平面視で矩形形状である、請求項１８に記載の垂直型トランジスタの製造方法。
  21. 前記ｐ型ガリウムナイトライド（ＧａＮ）電流障壁層内の水素成分を除去するステップは、前記ホールによって露出するｐ型ガリウムナイトライド（ＧａＮ）電流障壁層の露出表面に対してパルスレーザを照射して行うことを含む、請求項１８に記載の垂直型トランジスタの製造方法。
  22. 前記ホールの内部を金属で満たすステップをさらに含む、請求項１８に記載の垂直型トランジスタの製造方法。

JP2014142115A 2013-07-11 2014-07-10 ｐ型ガリウムナイトライド電流障壁層を有する垂直型トランジスタおよびその製造方法 Active JP5805276B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020130081622A KR20150007546A (ko) 2013-07-11 2013-07-11 p형 갈륨나이트라이드 전류장벽층을 갖는 수직형 트랜지스터 및 그 제조방법
KR10-2013-0081622 2013-07-11

Publications (2)

Publication Number Publication Date
JP2015019070A true JP2015019070A (ja) 2015-01-29
JP5805276B2 JP5805276B2 (ja) 2015-11-04

Family

ID=51176196

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014142115A Active JP5805276B2 (ja) 2013-07-11 2014-07-10 ｐ型ガリウムナイトライド電流障壁層を有する垂直型トランジスタおよびその製造方法

Country Status (5)

Country Link
US (1) US20150014699A1 (ja)
EP (1) EP2824711A3 (ja)
JP (1) JP5805276B2 (ja)
KR (1) KR20150007546A (ja)
CN (1) CN104282746A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019087690A (ja) * 2017-11-09 2019-06-06 株式会社豊田中央研究所 窒化物半導体装置とその製造方法
JP2019087689A (ja) * 2017-11-09 2019-06-06 株式会社豊田中央研究所 窒化物半導体装置とその製造方法
JP2021114496A (ja) * 2020-01-16 2021-08-05 信一郎 高谷 縦型窒化物半導体トランジスタ装置
JP2024126913A (ja) * 2023-03-08 2024-09-20 株式会社デンソー 窒化物半導体装置とその製造方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105470294A (zh) * 2015-12-08 2016-04-06 北京华进创威电子有限公司 一种垂直型氮化镓功率开关器件及其制备方法
US10147813B2 (en) * 2016-03-04 2018-12-04 United Silicon Carbide, Inc. Tunneling field effect transistor
CN109314138B (zh) * 2016-10-28 2021-10-15 华为技术有限公司 场效应晶体管及其制造方法
CN109952656B (zh) * 2016-11-11 2021-11-05 住友电气工业株式会社 碳化硅半导体器件
CN111886683B (zh) * 2018-03-22 2024-01-02 松下控股株式会社 氮化物半导体装置
CN111129139B (zh) * 2018-11-01 2021-03-30 西安电子科技大学 一种基于悬浮场板的自对准栅氮化镓增强型垂直功率器件
CN111584620A (zh) * 2020-05-28 2020-08-25 西安电子科技大学芜湖研究院 一种降低p型mosfet源漏电极接触电阻的制备方法
CN114078965B (zh) 2020-08-11 2023-08-08 联华电子股份有限公司 高电子迁移率晶体管及其制作方法
US11978790B2 (en) 2020-12-01 2024-05-07 Texas Instruments Incorporated Normally-on gallium nitride based transistor with p-type gate
CN113030802B (zh) * 2021-02-23 2023-05-16 南京邮电大学 一种基于类cavet晶体管结构的高灵敏度磁场传感器
CN113539822B (zh) * 2021-09-16 2022-01-28 浙江大学杭州国际科创中心 一种垂直电流孔径晶体管制备方法
US20240055509A1 (en) * 2021-12-31 2024-02-15 Innoscience (Suzhou) Technology Co., Ltd. Nitride-based semiconductor device and method for manufacturing the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004055869A (ja) * 2002-07-22 2004-02-19 Nec Corp 半導体装置
WO2012177699A1 (en) * 2011-06-20 2012-12-27 The Regents Of The University Of California Current aperture vertical electron transistors
JPWO2011024549A1 (ja) * 2009-08-31 2013-01-24 日本電気株式会社 半導体装置および電界効果トランジスタ

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009117820A (ja) * 2007-10-16 2009-05-28 Rohm Co Ltd 窒化物半導体素子および窒化物半導体素子の製造方法
JP4985760B2 (ja) * 2009-12-28 2012-07-25 住友電気工業株式会社 半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004055869A (ja) * 2002-07-22 2004-02-19 Nec Corp 半導体装置
JPWO2011024549A1 (ja) * 2009-08-31 2013-01-24 日本電気株式会社 半導体装置および電界効果トランジスタ
WO2012177699A1 (en) * 2011-06-20 2012-12-27 The Regents Of The University Of California Current aperture vertical electron transistors

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019087690A (ja) * 2017-11-09 2019-06-06 株式会社豊田中央研究所 窒化物半導体装置とその製造方法
JP2019087689A (ja) * 2017-11-09 2019-06-06 株式会社豊田中央研究所 窒化物半導体装置とその製造方法
JP7031238B2 (ja) 2017-11-09 2022-03-08 株式会社豊田中央研究所 窒化物半導体装置とその製造方法
JP2021114496A (ja) * 2020-01-16 2021-08-05 信一郎 高谷 縦型窒化物半導体トランジスタ装置
JP2024126913A (ja) * 2023-03-08 2024-09-20 株式会社デンソー 窒化物半導体装置とその製造方法

Also Published As

Publication number Publication date
CN104282746A (zh) 2015-01-14
KR20150007546A (ko) 2015-01-21
US20150014699A1 (en) 2015-01-15
EP2824711A2 (en) 2015-01-14
EP2824711A3 (en) 2015-07-15
JP5805276B2 (ja) 2015-11-04

Similar Documents

Publication Publication Date Title
JP5805276B2 (ja) ｐ型ガリウムナイトライド電流障壁層を有する垂直型トランジスタおよびその製造方法
JP4645034B2 (ja) Ｉｉｉ族窒化物半導体を有する半導体素子
JP6280796B2 (ja) ショットキーダイオードおよび高電子移動度トランジスタを備えた半導体デバイスの製造方法
US8829608B2 (en) Semiconductor device
US10439060B2 (en) Semiconductor device and method of manufacturing semiconductor device
US9059199B2 (en) Method and system for a gallium nitride vertical transistor
KR102071019B1 (ko) 노멀리 오프 타입 트랜지스터 및 그 제조방법
JP2014154887A (ja) 垂直型ガリウムナイトライドトランジスタおよびその製造方法
TWI650861B (zh) 半導體裝置及其製造方法
CN105074931B (zh) 利用沟槽栅电极的绝缘栅双极性晶体管
JP2019003969A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US8835935B2 (en) Trench MOS transistor having a trench doped region formed deeper than the trench gate
JP2015153781A (ja) 半導体装置及びその製造方法
US20140191241A1 (en) Gallium nitride vertical jfet with hexagonal cell structure
JP2010192745A (ja) 窒化物半導体素子および窒化物半導体素子の製造方法
CN104919594A (zh) 制造半导体器件的方法
CN101202304A (zh) 内置mis结构的hemt
WO2019163075A1 (ja) 半導体装置
JP4645753B2 (ja) Ｉｉｉ族窒化物半導体を有する半導体素子
JP2013105798A (ja) 半導体装置及びその製造方法
CN110098250A (zh) 带体区的竖直型器件及其制造方法及相应电子设备
TWI688100B (zh) 寬帶隙半導體裝置
US20220336588A1 (en) High Voltage Device and Manufacturing Method Thereof
KR102608092B1 (ko) 절연게이트 양극성 트랜지스터 및 제조방법
WO2022259593A1 (ja) 電界効果トランジスタとその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150421

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150713

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150804

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150901

R150 Certificate of patent or registration of utility model

Ref document number: 5805276

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250