JP2015198210A - 半導体装置およびその製造方法 - Google Patents

Abstract

【課題】窒化物半導体のヘテロ接合を用いる場合において、より高い耐圧を確保することができる半導体装置およびその製造方法を提供する。
【解決手段】チャネル層３およびバリア層４は、窒化物半導体からなり、ヘテロ接合をなしている。ソース電極５およびドレイン電極６はバリア層４上に互いに離れて配置されている。ゲート電極７は、バリア層４上でソース電極５およびドレイン電極６の間に配置されている。保護膜８はソース電極５およびドレイン電極６の間でバリア層４を被覆している。保護膜８は、結合エネルギーＥ_Al2pの２ｐ３／２軌道を有するＡｌ原子と結合エネルギーＥ_O1sの１ｓ軌道を有するＯ原子とを含む化合物から作られ、結合エネルギーＥ_Al2pおよびＥ_O1sの差異が４５６．８２ｅＶ以下である。
【選択図】図１

Description

本発明は、半導体装置およびその製造方法に関し、特に、窒化物を含む半導体（以下、窒化物半導体とも称する）のヘテロ接合が設けられた半導体装置およびその製造方法に関するものである。

ＧａＮに代表される窒化物半導体は、飽和電子速度および移動度が高いだけでなく、絶縁破壊電界強度および熱伝導率が高いという特徴を有する。このため窒化物半導体は、高出力の半導体装置に適した材料として期待されている。

窒化物半導体を用いた半導体装置として活発に検討されているものとして、ヘテロ接合電界効果型トランジスタがある。このトランジスタはチャネルにおいて、ヘテロ接合界面に発生する高濃度のキャリアである２ＤＥＧ（2-Dimensional Electron Gas：２次元電子ガス）を用いる。これによりチャネルをアンドープの半導体で構成することができるので、チャネル移動度が高められる。よって、より高い周波数またはより大きな電流を扱うのに適したトランジスタが得られる。

下記の特許文献１によれば、ＧａＮキャリア走行層と、Ａｌ_xＧａ_1-xＮ（０＜ｘ≦１）キャリア供給層とを有するＨＥＭＴ(High Electron Mobility Transistor：高電子移動度トランジスタ)が開示されている。また電極間を被覆するＳｉＮ膜がＣＶＤ(Chemical Vapor Deposition)法を用いて形成されることが開示されている。

下記の特許文献２によれば、電界効果トランジスタは、ＧａＮ活性層と、その上に設けられたＡｌＧａＮゲート絶縁層とを有する。またゲート絶縁層上にＡｌＯ_Xからなる保護層が設けられている。ソース電極、ドレイン電極およびゲート電極の各々は保護層を貫通してゲート絶縁膜の上面に接している。またＡｌＯ_Xが窒化物系化合物と良好な界面を形成することによりゲートリーク電流が低減されることがこの文献に記載されている。

下記の非特許文献１および２に示されているように、ＧａＮ層上にＩｎＡｌＮ層が設けられることもある。ＩｎＡｌＮは、大きな自発分極を有しかつ大きな伝導帯エネルギー不連続を生じるため、電子の閉じ込め効果に優れる。このためＩｎＡｌＮを用いることでＡｌ_xＧａ_1-xＮを用いる場合に比して２ＤＥＧの濃度をより高め得る。またＩｎＡｌＮを用いる場合は、それがＧａＮ層などのチャネル層上に堆積される際に、Ｉｎ組成を調整することで良好な格子整合を得ることができる。これによりＩｎＡｌＮ層の欠陥を少なくすることで半導体装置の信頼性を高め得る。

特開２００２−３５９２５６号公報 特開２００４−２７３６３０号公報

A. Matulionis, et al., "Window for better reliability of nitride heterostructure field effect transistors", Microelectronics Reliability, Vol. 52 (2012), pp. 2149-2152 J. Kuzmik et al., "Power Electronics on InAlN/(In)GaN: Prospect for a Record Performance", IEEE Electron Device Lett., Vol. 22, (2001), pp. 510-512

窒化物半導体のヘテロ接合が設けられた半導体装置において、十分な耐圧を確保することが難しいことがあった。窒化物半導体がＩｎ原子を含む場合は、耐圧の確保が特に難しかった。

本発明は以上のような課題を解決するためになされたものであり、その目的は、窒化物半導体のヘテロ接合を用いる場合において、より高い耐圧を確保することができる半導体装置およびその製造方法を提供することである。

本発明の半導体装置は基板とチャネル層とバリア層とソース電極とドレイン電極とゲート電極と保護膜とを有する。チャネル層は、基板上に設けられ、窒化物半導体からなる。バリア層は、チャネル層上に設けられ、窒化物半導体からなり、チャネル層とヘテロ接合をなしている。ソース電極およびドレイン電極はバリア層上に互いに離れて配置されている。ゲート電極は、バリア層上でソース電極およびドレイン電極の間に配置されている。保護膜はソース電極およびドレイン電極の間でバリア層を被覆している。保護膜は、結合エネルギーＥ_Al2pの２ｐ３／２軌道を有するＡｌ原子と結合エネルギーＥ_O1sの１ｓ軌道を有するＯ原子とを含む化合物から作られ、結合エネルギーＥ_Al2pおよびＥ_O1sの差異が４５６．８２ｅＶ以下である。

本発明の半導体装置の製造方法は、次の工程を有する。基板上に、窒化物半導体からなるチャネル層が形成される。チャネル層上に、窒化物半導体からなり、チャネル層とヘテロ接合をなすバリア層が形成される。バリア層上で互いに離れたソース電極およびドレイン電極が形成される。バリア層上でソース電極およびドレイン電極の間にゲート電極が形成される。ソース電極およびドレイン電極の間でバリア層を被覆する保護膜がＡＬＤ（原子層堆積：Atomic Layer Deposition）法によって形成される。

本発明の半導体装置によれば、保護膜は、結合エネルギーＥ_Al2pの２ｐ３／２軌道を有するＡｌ原子と結合エネルギーＥ_O1sの１ｓ軌道を有するＯ原子とを含む化合物から作られ、結合エネルギーＥ_Al2pおよびＥ_O1sの差異が４５６．８２ｅＶ以下とされる。これにより半導体装置の耐圧を高めることができる。

本発明の製造方法によれば、保護膜は、結合エネルギーＥ_Al2pの２ｐ３／２軌道を有するＡｌ原子と結合エネルギーＥ_O1sの１ｓ軌道を有するＯ原子とを含む化合物から作られ、かつ、結合エネルギーＥ_Al2pおよびＥ_O1sの差異を小さくすることができる。これにより半導体装置の耐圧を高めることができる。

本発明の実施の形態１における半導体装置の構成を概略的に示す図であり、図２の線Ｉ−Ｉに沿う断面図である。 図１の概略平面図である。 図１の半導体装置の製造方法の第１工程を概略的に示す断面図である。 図１の半導体装置の製造方法の第２工程を概略的に示す断面図である。 図１の半導体装置の製造方法の第３工程を概略的に示す断面図である。 実施例（図中「ＡｌＯ」と記されたもの）および比較例（図中「ＳｉＮ」と記されたもの）の半導体装置の耐圧測定結果を例示するグラフ図である。 保護膜として用いられる酸化アルミニウム膜のＸＰＳ(X-ray Photoelectron Spectroscopy)測定のワイドスペクトルを例示するグラフ図である。 保護膜として用いられる酸化アルミニウム膜のＸＰＳ測定の、Ａｌ原子の２ｐ３／２軌道のナロースペクトルを例示するグラフ図である。 保護膜として用いられる酸化アルミニウム膜結合エネルギー差Ｅ_O1s−Ｅ_Al2pと実施の形態１における半導体装置の耐圧との関係の例を示すグラフ図である。 保護膜としての酸化アルミニウム膜の成膜条件としての基板温度Ｔ（図中、横軸）およびプラズマ出力Ｐ（図中、縦軸）と、それにより実施の形態１における半導体装置において得られる破壊耐圧Ｖ_brおよび結合エネルギー差Ｅ_O1s−Ｅ_Al2pの分布（図中、ハッチング）との関係の例を示す分布図（Ａ）、および、保護膜としての酸化アルミニウム膜の結合エネルギー差Ｅ_O1s−Ｅ_Al2p（図中、横軸）と破壊耐圧Ｖ_br（図中、縦軸）との関係の例を示すグラフ図であって図１０（Ａ）に対応する分布（図中、ハッチング）が付されたもの（Ｂ）である。 実施の形態２における、保護膜としての酸化アルミニウム膜における結合エネルギー差Ｅ_O1s−Ｅ_Al2pと、半導体装置の耐圧との関係の例を示すグラフ図である。 本発明の実施の形態３における半導体装置の構成を概略的に示す断面図である。 図１２の半導体装置の製造方法の第１工程を概略的に示す断面図である。 図１２の半導体装置の製造方法の第２工程を概略的に示す断面図である。

以下、図面に基づいて本発明の実施の形態について説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。

（実施の形態１）
まず、本実施の形態におけるヘテロ接合電界効果型トランジスタ１１（半導体装置）の構造について、図１および図２を参照しつつ、以下に説明する。図１は、ヘテロ接合電界効果型トランジスタ１１の構成を概略的に示す図であり、図２の線Ｉ−Ｉに沿う断面図である。図２は図１の平面図である。

ヘテロ接合電界効果型トランジスタ１１（半導体装置）は基板１とバッファ層２とチャネル層３とバリア層４とソース電極５とドレイン電極６とゲート電極７と保護膜８とを有する。基板１は、単結晶基板であり、炭化珪素（ＳｉＣ）から作られている。基板１上には、バッファ層２、チャネル層３およびバリア層４が順に配置されたエピタキシャル構造が設けられている。

チャネル層３は、基板１上に設けられ、窒化物半導体からなり、具体的にはＩｎ_aＡｌ_bＧａ_1-a-bＮ（０≦ａ≦１、０≦ｂ≦１、０≦ａ＋ｂ≦１）から作られており、たとえばＧａＮから作られている。チャネル層３の厚さは、電子が流れるのに十分な厚さであり、たとえば２０〜３０００ｎｍである。

バリア層４は、チャネル層３上に設けられ、窒化物半導体からなり、チャネル層３の組成とは異なる組成を有する。よってバリア層４はチャネル層３とヘテロ接合をなしている。このヘテロ接合によりチャネル層３およびバリア層４の界面近傍におけるチャネル層３中に２ＤＥＧ（図１における破線参照）が生成される。本実施の形態においては、バリア層４はＩｎ原子を含有しており、具体的にはＩｎ_xＡｌ_yＧａ_1-x-yＮ（０＜ｘ≦１、０≦ｙ≦１、０＜ｘ＋ｙ≦１）から作られており、たとえばＩｎＡｌＮから作られている。バリア層４の組成比を、チャネル層３に対して大きな伝導帯エネルギー不連続が生じるものとすると、電子の閉じ込め効果が高められ、それにより２ＤＥＧ濃度が増大する。このときチャネル層３の格子状数とバリア層４の格子定数とが近くなるようにバリア層４の組成比を調整することによって、ミスフィット転位などの欠陥が少ないバリア層４を得ることができる。

ソース電極５およびドレイン電極６は、バリア層４上に互いに離れて配置されたオーミック電極である。ソース電極５およびドレイン電極６の各々は、複数の金属層からなる積層膜によって構成され得る。積層膜は、Ｔｉ、Ａｌ、Ｐｔ、Ｎｂ、Ａｕ、Ｈｆ、Ｚｒ、Ｓｒ、Ｎｉ、Ｔａ、ＭｏおよびＷなどの金属から選択される材料の積層によって構成され得るものであり、たとえばＴｉ/Ａｌ/Ｔｉ/Ａｕ構造を有する。

ゲート電極７は、本実施の形態においては、バリア層４上でソース電極５およびドレイン電極６の間に配置されたショットキー電極である。ゲート電極７は、Ｐｔ、Ｉｒ、Ｐｄ、ＮｉまたはＡｕなどの仕事関数が高い金属を含む、単層膜または積層膜で構成されており、たとえばＰｔ/Ａｕ構造を有する。

保護膜８はソース電極５およびドレイン電極６の間でバリア層４を被覆している。ソース電極５、ドレイン電極６およびゲート電極７の各々は保護膜８を貫通している。保護膜８の厚さは、たとえば１００ｎｍである。

保護膜８は、結合エネルギーＥ_Al2pの２ｐ３／２軌道を有するＡｌ原子と結合エネルギーＥ_O1sの１ｓ軌道を有するＯ原子とを含む化合物から作られている。具体的には保護膜８は主に酸化アルミニウムから作られている。保護膜８の化学式は、微量元素および酸素欠陥などを無視すれば、おおよそＡｌ₂Ｏ₃で表される。保護膜８は、結合エネルギーＥ_Al2pおよびＥ_O1sの差異が４５６．８２ｅＶ以下となるように形成されており、好ましくはこの差異が４５６．７６ｅＶ以下となるように形成されている。

次に、ヘテロ接合電界効果型トランジスタ１１の製造方法について、図３〜図５を用いて説明する。

図３を参照して、基板1上にバッファ層２およびチャネル層３が順にエピタキシャル成長によって形成される。そしてチャネル層３上に、チャネル層３とヘテロ接合をなすバリア層４がエピタキシャル成長によって形成される。エピタキシャル成長は、たとえばＭＯＣＶＤ(Metal Organic CVD)法またはＭＢＥ(Molecular Beam Epitaxy)法によって行ない得る。

図４を参照して、バリア層４上で互いに離れたソース電極５およびドレイン電極６が形成される。具体的には、まずソース電極５およびドレイン電極６となる膜が堆積され。次にこの膜がパターニングされる。次にオーミックコンタクトを得るためのアニールが行なわれる。膜の堆積は蒸着法またはスパッタ法により行ない得る。パターニングはリフトオフ法によって行ない得る。アニールは、上記膜とバリア層４とが反応することでオーミックコンタクトが形成される条件で行なわれる。上記膜がＴｉを有する場合、仕事関数が小さいＴｉとバリア層４とが反応してＴｉＮを形成する際にバリア層４中に生成されるＮ空孔によってオーミックコンタクトが形成され得る。アニールは、たとえば、ヒータが設けられた容器中で８５０℃での加熱を２分間行なう処理である。なおアニールは、ヒータを用いるものに限定されず、たとえば、レーザー照射または電子線照射によるものであってもよい。

図５を参照して、バリア層４上でソース電極５およびドレイン電極６の間にゲート電極７が形成される。具体的には、まずゲート電極７となる膜が堆積され。次にこの膜がパターニングされる。膜の堆積は蒸着法またはスパッタ法により行ない得る。パターニングはリフトオフ法によって行ない得る。

再び図１を参照して、ソース電極５およびドレイン電極６の間でバリア層４を被覆する保護膜８が形成される。具体的には、まず、ソース電極５、ドレイン電極６およびゲート電極７が設けられたバリア層４上に、バリア層４となる膜が形成される。

保護膜８の形成は、好ましくはＡＬＤ法によって行なわれる。ＡＬＤ法は、化学気相成長法の１種であり、単原子層の堆積サイクルを繰り返すことによる成膜方法である。酸化アルミニウムの成膜のためには、原料のひとつにＴＭＡ（Tri Methyl Aluminum、（Ａｌ（ＣＨ₃）₃））を用い得る。

ＡＬＤ法は熱ＡＬＤ法として行い得る。たとえば、原料としてＴＭＡおよび水を用い、基板に加える熱によって反応が活性化される。この場合、水の導入による成膜表面へのＯＨ基の吸着と、水のパージと、ＴＭＡ導入による表面反応と、ＴＭＡおよび副生成物のパージとが１サイクルとされ、このサイクルが繰り返される。

好ましくはＡＬＤ法は、プラズマの発生により反応が活性化された方法、すなわちＰＥＡＬＤ（プラズマＡＬＤ：Plasma Enhanced Atomic Layer Deposition）法として行なわれる。ＰＥＡＬＤ法は、たとえば、ＴＭＡと、酸素から発生されたラジカル酸素とを用いて行なわれる。ＰＥＡＬＤ法は、基板１を１００℃超４００℃未満の温度まで加熱しながら行なわれることが好ましく、２００℃超４００℃未満の温度まで加熱しながら行なわれることがより好ましい。プラズマ出力は、３００Ｗ以上７００Ｗ以下が好ましく、５００Ｗ以上７００Ｗ以下がより好ましい。また成膜時の雰囲気の圧力は、たとえば１００Ｐａ程度である。

次に、ソース電極５、ドレイン電極６およびゲート電極７の各々を露出するように、保護膜８のパターニングが行なわれる。パターニングは、たとえばドライエッチング法を用いて行ない得る。

以上により、ヘテロ接合電界効果型トランジスタ１１が得られる。

次に、実験結果について、以下に説明する。

図６は、実施例（図中、「ＡｌＯ」と記されたもの）および比較例（図中「ＳｉＮ」と記されたもの）のヘテロ接合電界効果型トランジスタの耐圧測定結果を例示するグラフ図である。オフ状態にあるトランジスタに対して印加されるドレイン電圧を増加させていくことで、破壊が生じるドレイン電圧、すなわち破壊電圧の測定を行なった。グラフにおいて、横軸はドレイン電圧Ｖｄ（Ｖ）であり、縦軸は単位チャネル幅当たりのドレイン電流Ｉ_d（Ａ／ｍｍ）である。

実施例の４つの試料は、保護膜８としての酸化アルミニウム膜のＰＥＡＬＤ法における成膜条件を相違させることで準備された。比較例の試料においては、保護膜８として酸化アルミニウム膜ではなく窒化珪素（ＳｉＮ）が用いられた。ＳｉＮ膜の形成は、Ｃａｔ−ＣＶＤ(Catalytic-Chemical Vapor Deposition)法を用いて行なった。また実施例および比較例で共通して、チャネル層３はＧａＮ層とされ、バリア層４はＩｎＡｌＮとされた。

測定結果から、窒化珪素を用いた比較例の場合は耐圧が５０Ｖ以下であるのに対し、酸化アルミニウムを用いた場合は耐圧がいずれも１００Ｖ超であり、条件によっては３５０Ｖ以上であった。またリーク電流量は、耐圧が高い試料であるほど抑制されていた。

比較例において耐圧が低かった理由のひとつとして、ＳｉＮからなる保護膜８のＳｉ原子が半導体層中に取り込まれてｎ型ドーパントとして作用することでリークパスが形成された可能性がある。またＩｎは熱に弱く、結晶性が変化しやすいため、高温を伴うＣａｔ−ＣＶＤ法が適用されたことで、バリア層４としてのＩｎＡｌＮ層の表面の結晶性が破壊された可能性がある。一方、実施例において耐圧が高かった理由として、第１に、保護膜８に窒化珪素でなく酸化アルミニウムを用いたことにより上述したリークパスが形成されなかったと推測される。また比較的低温で１原子層ずつ成長可能なＡＬＤ法が用いられたことで、ＩｎＡｌＮ表面の結晶性が破壊されなかったと推察される。

なお実施例および比較例で共通して、保護膜８が設けられることでその形成前に比して、ドレイン電流−ドレイン電圧特性、および電流コラプスが改善された。

図７は、保護膜８として用いられる酸化アルミニウム膜のＸＰＳ測定のワイドスペクトルの例を示す。横軸は結合エネルギーＥ_be（ｅＶ）であり、縦軸は強度（任意単位）である。測定装置には、「ＵＬＶＡＣ−ＰＨＩ Ｑｕａｎｔｕｍ ２０００」が用いられた。線源はＡｌ−Ｋα（モノクロメータ使用）、印加電力は２４．７Ｗ、照射面積は１００μｍ²、検出器・取込角中心は４５°とされた。また、酸化アルミニウムを成膜するための基板にはＳｉ基板が用いられた。酸化アルミニウム膜の厚さは約１００ｎｍとされた。図中、「スパッタ後」は、表面清浄化のためのＡｒスパッタが行なわれた後の結果を示し、「スパッタ前」はこのＡｒスパッタが行なわれる前の結果を示す。ワイドスペクトルでは、ピークの位置から試料に含まれる元素を同定することができる。図中の結果より、スパッタ後にＣ（炭素）の1sピークが観測されていないことから、ＡｒスパッタによりＣ汚染のない状態での測定ができていることが確認された。図中、「Ｏ １ｓ」は、Ｏ原子の１ｓ軌道の結合エネルギーに対応し、「Ａｌ ２ｐ」は、Ａｌ原子の２ｐ３／２軌道の結合エネルギーに対応している。

図８は、上記Ｏ原子の１ｓ軌道の結合エネルギーＥ_O1s（５３１ｅＶ）を基準にして校正された、Ａｌ原子の２ｐ３／２軌道のナロースペクトルの例を示す。ナロースペクトルとはワイドスペクトル中の特定のピークにフォーカスして高分解能で取得されたものである。ナロースペクトルにおけるスペクトルの形状の違いまたはピーク位置から、結合状態などを推定することができる。図中のピーク位置から、Ａｌ原子の２ｐ３／２軌道の結合エネルギーＥ_Al2pを求めることができ、よって結合エネルギー差Ｅ_O1s−Ｅ_Al2pが求められる。なお上記のように結合エネルギーＥ_Al2pが結合エネルギーＥ_O1sを基準にして校正されることで、結合エネルギー差Ｅ_O1s−Ｅ_Al2pには装置依存性はなく、同一の膜であれば同様の結合エネルギー差が検出可能である。図中では、２つの異なる条件で成膜された酸化アルミニウム膜についての結果が示されている。

図９は、上記方法によって求められた結合エネルギー差Ｅ_O1s−Ｅ_Al2pと、ヘテロ接合電界効果型トランジスタ１１の耐圧との関係の例を示すグラフ図である。ヘテロ接合電界効果型トランジスタ１１の保護膜８としての酸化アルミニウム膜のＰＥＡＬＤ法における成膜条件を相違させることで、７つの試料が準備された。チャネル層３はＧａＮ層とされ、バリア層４はＩｎＡｌＮとされた。この結果から、結合エネルギー差Ｅ_O1s−Ｅ_Al2pが４５６．８２ｅＶ以下となるときに耐圧の値が急峻に増加しており、結合エネルギー差Ｅ_O1s−Ｅ_Al2pが４５６．７６ｅＶ以下の値であるとき、さらに高い耐圧を安定的に得ることができると評価できる。またリーク電流量は耐圧におおよそ反比例していた。すなわち、耐圧が良好な試料は、リーク電流特性も良好であった。まとめると、リーク電流を低減し、かつ耐圧を向上するためには、保護膜８としての酸化アルミニウム膜において、Ａｌ原子の２ｐ３／２軌道の結合エネルギーＥ_Al2pとＯ原子の１ｓ軌道の結合エネルギーＥ_O1sとの差異、すなわちＥ_O1s−Ｅ_Al2p、が４５６．８２ｅＶ以下であることが好ましく、４５６．７６ｅＶ以下であることがより好ましいことを見出した。

成膜条件の異なる酸化アルミニウム膜において結合エネルギー差にばらつきが生じていることは、Ａｌ原子の２ｐ３／２軌道の結合エネルギーがケミカルシフトしており、理論上Ａｌ₂Ｏ₃のみが形成されるはずのＡＬＤ法において、Ａｌが還元された他の結合状態が存在していることを表している。Ａｌが還元されＡｌ原子の２ｐ３／２軌道の結合エネルギーが負の方向にケミカルシフトした状態、つまり結合エネルギー差が大きい状態の1つとして、ヒドロキシ基との結合Ａｌ−ＯＨが推察される。Ａｌ−ＯＨは水素結合により水分子を吸着しやすくなるとともに、脱水縮合により水分子が脱離される。水分子は熱エネルギーにより気化して膨張するため、保護膜８が不均質となり耐圧が低下する原因となっていると考えられる。従って、Ａｌ−ＯＨ量つまり内在水素量が少ない場合、Ａｌ原子の２ｐ３／２軌道の結合エネルギーが正の方向にケミカルシフトし、結合エネルギー差を低下させることができる。このため酸化アルミニウム膜中の内在水素量は少ない方が好ましく、酸化アルミニウム膜は、結合エネルギー差が４５６．８２ｅＶ以下の状態になるように形成されることが望ましい。

図１０（Ａ）は、保護膜８としての酸化アルミニウム膜の成膜条件としての基板温度Ｔ（図中、横軸）およびプラズマ出力Ｐ（図中、縦軸）と、それにより得られる破壊耐圧Ｖ_brおよび結合エネルギー差Ｅ_O1s−Ｅ_Al2pの分布（図中、ハッチング）との関係の例を示す分布図である。図１０（Ｂ）は、保護膜８としての酸化アルミニウム膜の結合エネルギー差Ｅ_O1s−Ｅ_Al2p（図中、横軸）と破壊耐圧Ｖ_br（図中、縦軸）との関係の例を示すグラフ図であって、図１０（Ａ）に対応する分布（図中、ハッチング）が付されたものである。つまり、図１０（Ａ）において特定のハッチングで示される領域の条件によって保護膜８が成膜された場合、図１０（Ｂ）における同一のハッチングで示される領域の結合エネルギー差Ｅ_O1s−Ｅ_Al2p（図中、横軸）および破壊耐圧Ｖ_brが得られたことが示されている。

図中の結果から、耐圧を向上するにはＡＬＤ装置において、基板温度Ｔを２００℃超４００℃未満とすることが好ましく、２１０℃超３４０℃未満とすることがより好ましく、２３０℃超３３０℃未満とすることがさらに好ましいことを見出した。またプラズマ出力Ｐは、２５０Ｗ以上７００Ｗ以下が好ましく、５００Ｗ以上７００Ｗ以下がより好ましいことを見出した。

本実施の形態のヘテロ接合電界効果型トランジスタ１１によれば、保護膜８は、結合エネルギーＥ_Al2pの２ｐ３／２軌道を有するＡｌ原子と結合エネルギーＥ_O1sの１ｓ軌道を有するＯ原子とを含む化合物から作られ、結合エネルギーＥ_Al2pおよびＥ_O1sの差異（図９参照）が４５６．８２ｅＶ以下とされる。これによりヘテロ接合電界効果型トランジスタ１１の耐圧を高めることができる。また結合エネルギーＥ_Al2pおよびＥ_O1sの差異が４５６．７６ｅＶ以下とされることで、耐圧をより確実に高めることができる。

バリア層４が本実施の形態のようにＩｎ原子を含有している場合、保護膜８の材料に本実施の形態のものを用いることの効果が特に大きい。バリア層４がＩｎ原子を含有する場合、耐熱性が低くなることで結晶性が破壊されやすくなる傾向がある。本実施の形態のように保護膜８として酸化アルミニウム膜を用いる場合は、他の代表的な保護膜８であるＳｉＮ膜を用いる場合に比して、保護膜８の堆積をより低温で行なうことができるので、上述した結晶性の破壊を抑えることができる。

本実施の形態の製造方法によれば、結合エネルギーＥ_Al2pおよびＥ_O1sの差異を小さくすることができる。これによりヘテロ接合電界効果型トランジスタ１１の耐圧を高めることができる。

また保護膜８の成膜にＡＬＤ法が用いられることで、成膜温度を比較的低くすることができるだけでなく、段差被覆性および膜厚均一性を高めることができる。これにより、耐圧をより高めることができる。さらにＰＥＡＬＤ法が用いられることにより、単純な熱ＡＬＤ法が用いられる場合と異なり、原料としての水の使用を避けることができる。よって保護膜８中の水分に起因した耐圧の劣化を抑えることができる。

また保護膜８の成膜時の基板温度Ｔ（図１０（Ａ））が２００℃以上とされることにより、より小さい結合エネルギー差Ｅ_O1s−Ｅ_Al2pを有する保護膜８をより確実に形成することができる。また基板温度Ｔが４００℃以下までとされることにより、加熱による半導体へのダメージを避けることができる。以上から、基板温度Ｔが２００℃以上４００℃以下までとされることで、ヘテロ接合電界効果型トランジスタ１１の耐圧をより確実に高めることができる。

なお基板１の材料はＳｉＣに限定されるものではなく、たとえば、サファイア、シリコン（Ｓｉ）、窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）または窒化インジウム（ＩｎＮ）であってもよい。またソース電極５、ドレイン電極６およびゲート電極７のパターニング方法はリフトオフ法に限定されるものではなく、たとえば、ドライエッチングまたはイオンミリングが用いられてもよい。また半導体装置には、図１および図２の構造に加えて、素子分離領域、配線電極およびバイアホール（図示せず）などの構造が必要に応じて付加され得る。後述する他の実施の形態においても同様である。

（実施の形態２）
本実施の形態のヘテロ接合電界効果型トランジスタ１１（図１）においては、バリア層４はＩｎ原子を含有しておらず、具体的にはＡｌ_yＧａ_1-yＮ（０≦ｙ≦１）から作られている。バリア層４の組成は、チャネル層３に対して大きな伝導帯エネルギー不連続が生じ、かつ格子状数差が少なくなるものが選択される。

なお、上記以外の構成については、上述した実施の形態１の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。

図１１は、結合エネルギー差Ｅ_O1s−Ｅ_Al2pと、本実施の形態におけるヘテロ接合電界効果型トランジスタの耐圧との関係の例を示すグラフ図である。なおこの結果は、実施の形態１で説明したものと同様、ＸＰＳ法を用いた分析によって得られたものである。

ヘテロ接合電界効果型トランジスタ１１の保護膜８としての酸化アルミニウム膜のＰＥＡＬＤ法における成膜条件を相違させることで、５つの試料が準備された。チャネル層３はＧａＮ層とされ、バリア層４はＡｌＧａＮとされた。この結果から、結合エネルギー差Ｅ_O1s−Ｅ_Al2pが４５６．７８ｅＶ以下となるときに耐圧の値が急峻に増加しており、結合エネルギー差Ｅ_O1s−Ｅ_Al2pが４５６．７６ｅＶ以下の値であるとき、さらに高い耐圧を安定的に得ることができると評価できる。またリーク電流量は耐圧におおよそ反比例していた。すなわち、耐圧が良好な試料は、リーク電流特性も良好であった。

まとめると、リーク電流を低減し、かつ耐圧を向上するためには、保護膜８としての酸化アルミニウム膜において、Ａｌ原子の２ｐ３／２軌道の結合エネルギーＥ_Al2pとＯ原子の１ｓ軌道の結合エネルギーＥ_O1sとの差異、すなわちＥ_O1s−Ｅ_Al2p、が４５６．７８ｅＶ以下であることが好ましく、４５６．７６ｅＶ以下であることがより好ましいことが見出された。

また本実施の形態においても、図１０（Ａ）および（Ｂ）とほぼ同様の結果が得られた。これにより、耐圧を向上するにはＡＬＤ装置において、基板温度Ｔを２００℃超４００℃未満とすることが好ましく、２１０℃超３４０℃未満とすることがより好ましく、２３０℃超３３０℃未満とすることがさらに好ましいことが見出された。またプラズマ出力Ｐは、２５０Ｗ以上７００Ｗ以下が好ましく、５００Ｗ以上７００Ｗ以下がより好ましいことが見出された。

（実施の形態３）
図１２は、本実施の形態のおけるヘテロ接合電界効果型トランジスタ１３（半導体装置）の構成を概略的に示す断面図である。ヘテロ接合電界効果型トランジスタ１３は基板１とバッファ層２とチャネル層３とバリア層４とソース電極５とドレイン電極６とゲート電極７と保護膜８Ｖとを有する。

基板１、バッファ層２、チャネル層３、バリア層４、ソース電極５およびドレイン電極６の構造は、実施の形態１または２とおおよそ同様である。ただし本実施の形態においてはバリア層４の表面（チャネル層３に対向する面と反対の面）にリセス（凹部）構造が設けられている。

保護膜８Ｖはソース電極５およびドレイン電極６の間で、上記リセス構造も含めバリア層４を被覆している。ソース電極５およびドレイン電極６の各々は保護膜８Ｖを貫通している。ゲート電極７は、保護膜８Ｖを介してバリア層４上でソース電極５およびドレイン電極６の間に配置された電極である。ゲート電極７は保護膜８Ｖを介してバリア層４のリセス構造上に配置されている。つまり本実施の形態においては、保護膜８Ｖの一部がゲート絶縁膜としての機能を有しこのゲート絶縁膜の上にゲート電極７が配置されることで、ＭＩＳ(Metal Insulator Semiconductor)構造が設けられている。

保護膜８Ｖの材料としては、実施の形態１の保護膜８と同様のものが用いられてもよい。また保護膜８Ｖの材料は、酸化アルミニウムに限定されるものではなく、たとえばアルミニウム酸窒化物（ＡｌＯＮ）が用いられてもよい。Ｎ原子のように電気陰性度が高い原子を保護膜８Ｖが含むことで、結合エネルギー差Ｅ_O1s−Ｅ_Al2pを小さくすることが可能である。ただし、バリア層４がＩｎを含む場合、耐圧の低下を防ぐため保護膜８ＶにＳｉは含まれないことが好ましい。

次に、ヘテロ接合電界効果型トランジスタ１３の製造方法について説明する。まず実施の形態１の図４までの工程と同様の工程が行なわれる。

図１３を参照して、次にバリア層４の表面上にリセス構造が形成される。リセス構造は、平面レイアウトにおけるゲート電極７（図１２）の位置に対応して形成される。リセス構造はドライエッチングまたはウェットエッチングによって形成することができる。ドライエッチングとしては、たとえばＲＩＥ(Reactive Ion Etching)を用い得る。

図１４を参照して、実施の形態１の保護膜８の成膜方法と同様の成膜方法を用いて、ソース電極５およびドレイン電極６の間でバリア層４を被覆する保護膜８Ｖが形成される。堆積された保護膜８Ｖが部分的に除去されることで、ソース電極５およびドレイン電極６の各々が露出される。

保護膜８Ｖの成膜方法としては、実施の形態１と同様の理由で、ＡＬＤ法が望ましく、ＰＥＡＬＤ法がより望ましい。ただし他の成膜方法が用いられてもよく、たとえばＥＣＲ(Electron Cyclotron Resonance)プラズマ法が用いられてもよい。ただし、バリア層４がＩｎを含む場合、耐圧の低下を防ぐため低温・低ダメージでの成膜が可能である方法が好ましい。

再び図１２を参照して、バリア層４上でソース電極５およびドレイン電極６の間に、保護膜８Ｖを介してゲート電極７が形成される。ゲート電極７の形成方法としては、実施の形態１と同様の方法を用い得る。

以上により、ヘテロ接合電界効果型トランジスタ１３が得られる。

本実施の形態によっても、実施の形態１または２と同様の効果が得られる。またリセスゲート構造によりバリア層４が薄くされ、またＭＩＳ構造によりゲート耐圧が高められる。これによりヘテロ接合電界効果型トランジスタ１３をノーマリーオフ型のものとすることができる。また、保護膜８Ｖがバリア層４を保護する機能に加えてゲート絶縁膜としての機能を有するので、保護膜およびゲート絶縁膜の各々を形成する必要がない。これにより、膜形成の際に生じる応力を抑制することができる。また、ゲート絶縁膜と保護膜とが仮に形成された場合に設けられる界面に生ずる界面準位または水分などに起因した耐圧低下を避けることができる。

なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。

１ 基板、３ チャネル層、１１，１３ ヘテロ接合電界効果型トランジスタ（半導体装置）、４ バリア層、５ ソース電極、６ ドレイン電極、７ ゲート電極、８，８Ｖ 保護膜。

Claims (6)

1. 基板と、
   前記基板上に設けられ、窒化物半導体からなるチャネル層と、
   前記チャネル層上に設けられ、窒化物半導体からなり、前記チャネル層とヘテロ接合をなすバリア層と、
   前記バリア層上に互いに離れて配置されたソース電極およびドレイン電極と、
   前記バリア層上で前記ソース電極および前記ドレイン電極の間に配置されたゲート電極と、
   前記ソース電極および前記ドレイン電極の間で前記バリア層を被覆する保護膜とを備え、前記保護膜は、結合エネルギーＥ_Al2pの２ｐ３／２軌道を有するＡｌ原子と結合エネルギーＥ_O1sの１ｓ軌道を有するＯ原子とを含む化合物から作られ、結合エネルギーＥ_Al2pおよびＥ_O1sの差異が４５６．８２ｅＶ以下である、半導体装置。
2. 前記バリア層はＩｎ原子を含有している、請求項１に記載の半導体装置。
3. 結合エネルギーＥ_Al2pおよびＥ_O1sの差異が４５６．７６ｅＶ以下である、請求項１または２に記載の半導体装置。
4. 基板上に、窒化物半導体からなるチャネル層を形成する工程と、
   前記チャネル層上に、窒化物半導体からなり、前記チャネル層とヘテロ接合をなすバリア層を形成する工程と、
   前記バリア層上で互いに離れたソース電極およびドレイン電極を形成する工程と、
   前記バリア層上で前記ソース電極および前記ドレイン電極の間にゲート電極を形成する工程と、
   前記ソース電極および前記ドレイン電極の間で前記バリア層を被覆する保護膜をＡＬＤ法によって形成する工程とを備える、
   半導体装置の製造方法。
5. 前記保護膜を形成する工程はＰＥＡＬＤ法によって行なわれる、請求項４に記載の半導体装置の製造方法。
6. 前記保護膜を形成する工程は、２００℃超４００℃未満の温度まで前記基板を加熱する工程を含む、請求項５に記載の半導体装置の製造方法。

Images