JP2016031465A - 液晶表示装置 - Google Patents

Abstract

【課題】高精細画面を有する液晶表示装置において、消費電力を低減するために、１０Ｈｚ程度の低周波で駆動する場合に、画素電位が低下することに起因するフリッカを防止する。
【解決手段】前記画素は、前記第１の方向に４００ｐｐｉ以上の密度で形成され、前記画素にはスイッチング素子としてのＴＦＴがｐｏｌｙ−Ｓｉによって形成され、前記画素には、平面状に形成された第１の電極１１０の上に容量絶縁膜１１１が形成され、その上に櫛歯状の第２の電極１１２が形成されており、前記容量絶縁膜１１１の膜厚をｄとし、周波数１０Ｈｚにおける誘電率をεとした場合、周波数１０Ｈｚにおいて、εｄ≧５×１０^−６ｍであり、前記容量絶縁膜１１１はヒステリシス特性を有しておらず、前記容量絶縁膜１１１の波長６３２．８ｎｍの光に対する屈折率は１．７乃至２．０であることを特徴とする液晶表示装置。
【選択図】図５

Description

本発明は表示装置に係り、特に低周波駆動する際のフリッカを抑えた液晶表示装置に関する。

液晶表示装置では画素電極および薄膜トランジスタ（ＴＦＴ）等を有する画素がマトリクス状に形成されたＴＦＴ基板と、ＴＦＴ基板に対向して対向基板が配置され、ＴＦＴ基板と対向基板の間に液晶が挟持されている構成となっている。そして液晶分子による光の透過率を画素毎に制御することによって画像を形成している。

液晶表示装置では視野角特性が問題である。視野角特性は、画面を正面から見た場合と、斜め方向から見た場合に、輝度が変化したり、色度が変化したりする現象である。視野角特性は、液晶分子を水平方向の電界によって動作させるＩＰＳ（Ｉｎ Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）方式が優れた特性を有している。ＩＰＳ方式も種々存在するが、例えば、コモン電極を平面ベタで形成し、その上に、絶縁膜を挟んで櫛歯状の画素電極を配置し、画素電極とコモン電極の間に発生する電界によって液晶分子を回転させる方式が、いわゆるＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）が比較的、透過率を大きくすることが出来るので、現在主流となっている。

中小型の液晶表示装置では、高精細画面が要求されており、個々の画素の面積が小さくなっている。画素面積が小さくなると、画素電極の電位を安定させるための付加容量の値を十分に取れなくなる。「特許文献１」には、ＦＦＳ方式の液晶表示装置において、画素電極とコモン電極との間の絶縁膜として、塗布型透明絶縁膜に、比誘電率の高いＢａＴｉＯ_３等の金属酸化物微粒子を分散させて、容量を大きくし、かつ、絶縁膜の絶縁特性を確保する構成が記載されている。

特開２００８−２６４３０号公報

スマートフォンなどのモバイル用端末用途の液晶表示装置においては回路消費電力の低減が必須である。その手段の一つとして、低周波駆動や間欠駆動などが提案されている。低周波駆動とは液晶表示装置の駆動周波数を標準条件に対して例えば1/2、1/4などに低減して回路電力を低減する方式である。また、間欠駆動とは液晶表示装置の1表示期間の書き込みを行った後に数表示期間の回路停止期間を設けることで回路電力を低減する方式である。

一方、このような表示装置でも、画面の高精細化が要求されており、画面が４４０ｐｐｉ（ｐｉｘｅｌ ｐｅｒ ｉｎｃｈ）以上となるような場合もある。高精細画面では、画素の面積が小さくなり、画素電極を安定して保持するための画素容量が不足する。高周波駆動であれば画素電極の電位が短時間で切り替わるが、低周波駆動、あるいは、間欠駆動等では、画素電極の電位を長時間保持する必要があるので、保持時間における画素電極の電位の低下が生ずる。このような画素電極の電位の変動は、フリッカとして現われ、画質を低下させる。

本発明の課題は、高精細画面において、低周波あるいは間欠駆動する場合の画素電極電位の変動を抑え、フリッカの発生を防止することである。

本発明は上記課題を克服するものであり、主な具体的な手段は次のとおりである。

（１）第１の方向に延在して第２の方向に配列した走査線と、第２の方向に延在して第１の方向に配列した映像信号線との間に画素が形成されたＴＦＴ基板と、対向基板との間に液晶が挟持された液晶表示装置であって、前記画素は、前記第１の方向に４００ｐｐｉ（ｐｉｘｅｌ ｐｅｒ ｉｎｃｈ）以上の密度で形成され、前記画素にはスイッチング素子としてのＴＦＴがｐｏｌｙ−Ｓｉによって形成され、前記画素には、平面状に形成された第１の電極の上に容量絶縁膜が形成され、その上に櫛歯状の第２の電極が形成されており、動作環境が５０℃において、前記容量絶縁膜の膜厚をｄとし、周波数１０Ｈｚにおける誘電率をεとした場合、周波数１０Ｈｚにおいて、εｄ≧５×１０^−６ｍであり、前記容量絶縁膜はヒステリシス特性を有しておらず、前記容量絶縁膜の波長６３２．８ｎｍの光に対する屈折率は１．７乃至２．０であることを特徴とする液晶表示装置。

（２）前記第１の電極はコモン電極で、第２の電極は画素電極であることを特徴とする（１）に記載の液晶表示装置。

（３）前記第１の電極または前記第２の電極に映像信号が書き込まれる周期は１０Ｈｚ以下であることを特徴とする（１）に記載の液晶表示装置。

（４）前記画素への映像信号の書き換えを行う期間を１フレームとした場合、前記フレームは、走査期間と休止期間によって構成され、前記フレームの周期は、１０Ｈｚ以下であることを特徴とする（１）に記載の液晶表示装置。

液晶表示装置の平面模式図である。 間欠駆動を示すタイミングチャートである。 画素部分の液晶表示装置の断面図である。 ＴＦＴ基板の画素部分の平面図である。 蓄積容量部分の断面図である。 映像信号線の書き込み周波数に対する蓄積容量における容量絶縁膜に必要な誘電率をプロットしたグラフである。 誘電体のヒステリシスを示す例である。 リーク電流と画素電位低下の関係を示すグラフである。 図８のリーク電流を評価したＴＦＴの構成である。 酸化ハフニウムの波長に対する屈折率特性である。 容量絶縁膜を２層にした場合の蓄積容量部分の断面図である。

以下、実施例によって本発明の内容を詳細に説明する。

図１は液晶表示装置の平面模式図である。図１に示すように、液晶表示装置は、ｍ行×ｎ列（m、ｎは正の整数とする）のマトリクス状に配置された表示画素ＰＸを含む表示部を含む液晶表示パネルＰＮＬと、液晶表示パネルを背面側から照明する照明手段としてのバックライトＢＬＴと、を備えている。

図１において、走査線１０が横方向に延在して縦方向に配列し、映像信号線２０が縦方向に延在して横方向に配列している。走査線１０には、図面上方向から、ＧＬ１、ＧＬ２等の符号がつけられ、映像信号線２０には図面左側からＳＬ１、ＳＬ２等の符号がつけられている。

走査線１０と映像信号線２０とで囲まれた領域に画素ＰＸが形成されている。画素ＰＸには、画素電極と映像信号線２０との間をスイッチングするためのＴＦＴと、画素電極とコモン電極ＣＯＭとの間の画素容量ＣＳとが記載されている。画素容量は、液晶で形成される容量と、画素電極とコモン電極との間の絶縁膜で形成される蓄積容量とによって構成されている。画素容量の容量は蓄積容量が支配的なので、以後、画素電極と蓄積容量とを同義で使用する場合もある。映像信号ＳＩＧは制御回路ＣＴＬを介して、液晶表示パネルに搭載されたソースドライバＳＤによって各画素に書き込まれる。映像信号ＶＳは、選択された走査線１０に応じて、各行毎に各画素電極に書き込まれる。

モバイル製品は電池駆動なので、消費電力を抑える必要がある。低周波駆動とすることによって消費電力を抑えることができる。しかし、単に低周波駆動とすると、動画の場合には、自然な画像に表示が難しくなる。そこで、動画表示の場合は、通常の周波数で駆動し、静止画を表示する場合は、各画素への書き込み周波数を下げる、いわゆる間欠駆動の方式も取られている。

図２は、このような間欠駆動の場合のタイミングチャートである。間欠駆動においては、1フレーム期間は走査期間とそれに引き続く休止期間によって構成される。走査期間においては、走査線GL1、GL2、‥‥、GLmが順次選択され、対応する行の画素スイッチであるＴＦＴが順次導通状態となる。そして、各行の画素スイッチが導通状態になるタイミングに合わせてソースドライバから信号線２０に出力される映像信号VSが各行の画素電極に書き込まれて保持される。映像信号線は表示領域内にn本あるが、簡単のため1本の信号線のみに注目し、これに対応した映像信号をVSとして説明する。

休止期間においてはどの走査線GLも選択されず、各画素電極に保持された映像信号はそのまま保持が継続される。次のフレーム期間においても同様の動作が行われるが、映像信号の極性は1フレーム毎に反転するため、画素電極に保持される映像信号も1フレーム毎に反転したものとなる。その結果、画素電極に印加される電位はV（D1）、V（D2）、‥‥、V（Dm）に示すような矩形波状となる。

間欠駆動においても、低周波駆動と同様、画素電極は、同一電位を長時間保持する必要があるが、画素の面積が小さくなると画素容量が小さくなり、電位の保持が難しくなる。画素電位の保持のためには、ＴＦＴのリーク電流を小さくすることも効果があるが、間欠駆動においては、動画に対応するために、書き込み時間は短くする必要があるので、ＴＦＴにリーク電流の小さいａ−Ｓｉを用いることは難しく、移動度が大きいがリーク電流も大きいｐｏｌｙ−Ｓｉを用いる必要がある。

図３は、画素部分における液晶表示パネルの断面図である。図３において、ガラス基板１００の上にＳｉＮからなる第１下地膜１０１およびＳｉＯ_２からなる第２下地膜１０２がＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）によって形成される。第１下地膜１０１および第２下地膜１０２の役割はガラス基板１００からの不純物が半導体層１０３を汚染することを防止することである。

第２下地膜１０２の上には半導体層１０３が形成される。この半導体層１０３は第２下地膜１０２に上にＣＶＤによってａ−Ｓｉ膜を形成し、これをレーザアニールすることによってｐｏｌｙ−Ｓｉ膜に変換したものである。このｐｏｌｙ−Ｓｉ膜をフォトリソグラフィによってパターニングする。

半導体膜１０３の上にはゲート絶縁膜１０４が形成される。このゲート絶縁膜１０４はＴＥＯＳ（テトラエトキシシラン）によるＳｉＯ_２膜である。この膜もＣＶＤによって形成される。その上にゲート電極１０５が形成される。ゲート電極１０５は図４に示すように走査線１０が兼ねている。ゲート電極１０５は例えば、ＭｏＷ膜によって形成される。ゲート電極１０５あるいは走査線１０の抵抗を小さくする必要があるときはＡｌ合金が使用される。

ゲート電極１０５はフォトリソグラフィによってパターニングされるが、このパターニングの際に、イオンインプランテーションによって、リンあるいはボロン等の不純物をｐｏｌｙ−Ｓｉ層にドープしてｐｏｌｙ−Ｓｉ層にソースＳあるいはドレインＤを形成する。また、ゲート電極１０５のパターニングの際のフォトレジストを利用して、ｐｏｌｙ−Ｓｉ層のチャネル層と、ソースＳあるいはドレインＤとの間にＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）層を形成する。

その後、ゲート電極１０５を覆って層間絶縁膜１０６をＳｉＯ_２によって形成する。層間絶縁膜１０６はゲート配線１０５とコンタクト電極１０７を絶縁するためである。層間絶縁膜１０６およびゲート絶縁膜１０４には、半導体層１０３のソース部Ｓをコンタクト電極１０７と接続するためのスルーホール１２０が形成される。層間絶縁膜１０６とゲート絶縁膜１０４にスルーホール１２０を形成するためのフォトリソグラフィは同時に行われる。

層間絶縁膜１０６の上にコンタクト電極１０７が形成される。コンタクト電極１０７は、スルーホール１３０を介して画素電極１１２と接続する。ＴＦＴのドレインＤは、図４に示す映像信号線２０とスルーホール１４０を介して接続している。

コンタクト電極１０７および映像信号線は、同層で、同時に形成される。コンタクト電極１０７および映像信号線は、抵抗を小さくするために、例えば、ＡｌＳｉ合金が使用される。ＡｌＳｉ合金はヒロックを発生したり、Ａｌが他の層に拡散したりするので、例えば、図示しないＭｏＷによるバリア層、およびキャップ層によってＡｌＳｉをサンドイッチする構造がとられている。

コンタクト電極１０７を覆って無機パッシベーション膜（絶縁膜）１０８を被覆し、ＴＦＴ全体を保護する。無機パッシベーション膜１０８は第１下地膜１０１と同様にＣＶＤによって形成される。尚、本無機パッシベーション層は信頼性が確保される場合には、削除することが可能である。無機パッシベーション膜１０８を覆って有機パッシベーション膜１０９が形成される。有機パッシベーション膜１０９は感光性のアクリル樹脂で形成される。有機パッシベーション膜１０９は、アクリル樹脂の他、シリコーン樹脂、エポキシ樹脂、ポリイミド樹脂等でも形成することが出来る。有機パッシベーション膜１０９は平坦化膜としての役割を持っているので、厚く形成される。有機パッシベーション膜１０９の膜厚は１〜４μｍであるが、多くの場合は２μｍ程度である。

画素電極１１０とコンタクト電極１０７との導通を取るために、無機パッシベーション膜１０８および有機パッシベーション膜１０９にスルーホール１３０が形成される。有機パッシベーション膜１０９は感光性の樹脂を使用している。感光性の樹脂を塗付後、この樹脂を露光すると、光が当たった部分のみが特定の現像液に溶解する。すなわち、感光性樹脂を用いることによって、フォトレジストの形成を省略することが出来る。有機パッシベーション膜１０９にスルーホール１３０を形成したあと、２３０℃程度で有機パッシベーション膜を焼成することによって有機パッシベーション膜１０９が完成する。

その後コモン電極１１０となるＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）をスパッタリングによって形成し、スルーホール１３０およびその周辺からＩＴＯを除去するようにパターニングする。コモン電極１１０は各画素共通に平面状に形成することが出来る。その後、容量絶縁膜１１１となるＳｉＮをＣＶＤによって全面に形成する。その後、スルーホール１３０内において、コンタクト電極１０７と画素電極１１２の導通をとるためのスルーホールを容量絶縁膜１１１および無機パッシベーション膜１０８に形成する。無機パッシベーション膜が無き場合、スルーホールは容量絶縁膜単層から構成される。

その後、ＩＴＯをスパッタリングによって形成し、パターニングして画素電極１１２を形成する。図４に画素電極１１２の平面図を示す。画素電極１１２はスリット１１２１を有している。図４については、後で説明する。画素電極１１２の上に配向膜材料をフレキソ印刷あるいはインクジェット等によって塗布し、焼成して配向膜１１３を形成する。配向膜１１３の配向処理にはラビング法のほか偏光紫外線による光配向が用いられる。

画素電極１１２とコモン電極１１０の間に電圧が印加されると図３に示すような電気力線が発生する。この電界によって液晶分子３０１を回転させ、液晶層３００を通過する光の量を画素毎に制御することによって画像を形成する。また、容量絶縁膜１１１を挟んで画素電極１１２とコモン電極１１０との間に蓄積容量が形成される。蓄積容量は、画素電極の電位を保つ役割を有している。本発明は、この蓄積容量を規定することによって、画素電位を安定に保ち、低周波駆動あるいは間欠駆動における、フリッカを低減するものである。

図３において、液晶層３００を挟んで対向基板２００が配置されている。対向基板２００の内側には、カラーフィルタ２０１が形成されている。カラーフィルタ２０１は画素毎に、赤、緑、青のカラーフィルタが形成されており、これによってカラー画像が形成される。カラーフィルタ２０１とカラーフィルタ２０１の間にはブラックマトリクス２０２が形成され、画像のコントラストを向上させている。なお、ブラックマトリクス２０２はＴＦＴの遮光膜としての役割も有し、ＴＦＴに光電流が流れることを防止している。

カラーフィルタ２０１およびブラックマトリクス２０２を覆ってオーバーコート膜２０３が形成されている。カラーフィルタ２０１およびブラックマトリクス２０２の表面は凹凸となっているために、オーバーコート膜２０３によって表面を平らにしている。オーバーコート膜の上には、液晶の初期配向を決めるための配向膜１１３が形成される。配向膜１１３の配向処理はＴＦＴ基板１００側の配向膜１１３と同様、ラビング法あるいは光配向法が用いられる。

図４は画素部分の平面図である。図４において、走査線１０と映像信号線２０に囲まれた領域に画素電極１１２が形成されている。図４における画素電極１１２は外形が矩形状であって内側にスリット１１２１を有している。スリット１１２１とスリット１１２１の間が櫛歯状の画素電極となっている。画素の幅が小さくなると、画素電極１１２の幅も小さくなり、画素電極１１２は１本の櫛歯のみになる場合もある。この場合は、画素電極にはスリットは存在しないことになる。

ＴＦＴは映像信号線２０と画素電極１１２の間に形成されている。半導体１０３は、スルーホール１４０を介して映像信号線２０と接続し、映像信号線２０の下を延在し、さらに走査線１０の下をくぐり、走査線１０と平行に延在した後、再び走査線１０の下をくぐって画素電極１１２の側に延在し、スルーホール１２０を介してコンタクト電極１０７と接続する。コンタクト電極１０７はスルーホール１３０を介して画素電極１１２と接続する。

半導体１０３は、走査線１０の下以外は、不純物がドープされており、導体として作用している。半導体３０が走査線１０の下をくぐった部分においてＴＦＴのチャンネルが形成されている。したがって、図４では、チャネル部が２個直列に形成されているダブルゲート方式となっている。ダブルゲートとすることによって、ＴＦＴにおけるリーク電流を低減し、画素電極の電位変動を抑えている。

図５は図４のＡ−Ａ断面図である。図５において、容量絶縁膜１１１を挟んで、平面状に形成されたコモン電極１１０と櫛歯状に形成された画素電極１１２が対向している。画素電極１１２に電圧が印加されると、コモン電極１１０との間に図５のような電気力線が発生し、液晶を駆動させるとともに、容量絶縁膜１１１を挟んで蓄積容量に電荷が蓄積される。

限られた画素電極１１２の面積において、蓄積容量を大きくするには、容量絶縁膜の誘電率を大きくする必要があるが、単に大きくするというだけでは問題は解決しない。なお、本明細書では、比誘電率を単に誘電率という。まず、絶縁物の誘電率は周波数特性を持っているということである。したがって、使用される周波数における誘電率が問題となる。本発明では、信号の書き込み周期が１０Ｈｚにおいてもフリッカの発生しないことが必要なので、１０Ｈｚにおける誘電率が問題となる。

また、液晶表示装置は、５０℃程度の環境下においても使用される可能性があるので、この程度の温度でも動作するように、５０℃における誘電率が必要な値を維持していることが求められる。図６は、容量絶縁膜１１１の膜厚が１００ｎｍの場合に、書き込み周波数毎に、フリッカを発生させないような蓄積容量を得るための容量絶縁膜１１１に必要な誘電率を、２５℃と５０℃の場合についてプロットしたものである。

図６に示すように、５０℃において、必要な誘電率は４９．９、すなわち、５０以上であれば、１０Ｈｚ駆動であってもフリッカを防止することができる。一方、２５℃においては、１０Ｈｚ駆動においても、フリッカを防止することができる誘電率は２０．３である。すなわち、２５℃においては、誘電率が２１以上であれば１０Ｈｚ駆動であってもフリッカを防止することができるといえる。

なお、図６において、５０℃で容量絶縁膜の必要な誘電率が大きいのは、高温では、特に、ＴＦＴのリーク電流が増大するからである。すなわち、ｐｏｌｙ−Ｓｉは、移動度が大きいので、信号の書き込み速度を上げることが出来、高周波駆動に有利であるが、リーク電流が大きいという問題がある。ａ−Ｓｉはリーク電流が小さいが、キャリアの移動度もｐｏｌｙ−Ｓｉの１/２０以下なので、高周波書き込みの場合、あるいは、間欠駆動および通常駆動に切り換えたときに問題を生ずる。

容量絶縁膜１１１の厚さが１００ｎｍのときに、誘電率が５０以上の容量誘電率が必要であるということは、容量絶縁膜１１１の厚さが異なると必要な誘電率も異なるということである。容量は絶縁膜の誘電率に比例し、絶縁膜の膜厚に反比例するので、誘電率×膜厚＝εｄをパラメータとし、このεｄが所定の値よりも大きければよいということになる。

動作温度が５０℃においては、εｄ＝５０×１００×１０^−９ｍ＝５×１０^−６ｍとなる。すなわち、５０℃においては、εｄが５×１０^−６ｍ以上であれば、フリッカを抑制することができる。同様に、動作温度が２５℃においては、εｄ＝２１×１００×１０^−９ｍ＝２．１×１０^−６ｍとなる。すなわち、５０℃においては、εｄが２．１×１０^−６ｍ以上であれば、フリッカを抑制することができる。

容量絶縁膜１１１の他の重要な特性は、ヒステリシス特性を持っていないことである。チタンサンバリウム（ＢａＴｉＯ_３）は極めて大きな誘電率を有しており、単に画素容量を大きくする点では、極めて優れた材料といえる。しかし、チタンサンバリウムは図７に示すようなヒステリシス特性を持っている。図７において、横軸は絶縁膜に印加される電界Ｅであり、縦軸は、絶縁膜の分極Ｐを示す。液晶表示装置は、図２に示すように、交流駆動を行うので、ヒステリシスによって、極性毎に輝度が変化する可能性が生ずる。したがって、容量絶縁膜は図７のようなヒステリシス特性をもっていないことが必要である。

図８は、４４０ｐｐｉの場合の、ＴＦＴのリーク電流と画素電位の低下の関係を示すグラフである。図８の縦軸は、画素電位の変化をｍｖで表示したものであり、横軸は、リーク電流をＡ/ｃｍ^２で表示したものである。すなわち、所定の信号の書き込みの時間間隔において画素電位の低下が大きいとフリッカが目立つようになる。図８において、ラインＮＦで示すように、画素電位の低下が５ｍＶ以下であれば、フリッカは目立たない。

画素電位の低下は画素容量とリーク電流とによって決められる。画素容量は蓄積容量が支配的であると考えることができる。したがって、容量絶縁膜１１１の誘電率によって決まる。一方、リーク電流は、ＴＦＴのリーク電流が支配的であると考えることができる。図８は、このような仮定の下に、リーク電流と画素電位低下の関係を評価したものである。

リーク電流は、図４に示すＴＦＴに即した構成におけるリーク電流を評価したものである。図９は、図４のＴＦＴ部分のみを拡大した平面図である。図９のＴＦＴの動作は図４において説明したとおりである。図９におけるＴＦＴはダブルゲートであり、２箇所にチャンネルが形成されている。各々のチャンネルの幅はｗであり、長さはｄである。図８では、チャンネル幅ｗが１．５μｍの場合と、２．５μｍの場合について評価している。チャンネル幅が大きいほうがリーク電流も大きい。また、リーク電流は、電界強度が２ＭＶ/ｃｍにおける値である。

図８において、容量絶縁膜の誘電率が６．５の場合は、画素電極の電位変動が５ｍＶ以上と大きい。また、ＴＦＴのチャンル幅による画素電位変動への影響も明確に観測できる。一方、容量絶縁膜の誘電率が５０の場合は、リーク電流が５×１０^−７Ａ/ｃｍ２まではフリッカを抑制することができる。また、ＴＦＴのチャンネル幅の影響もわずかである。もともと、蓄積容量が大きいので、少々のリーク電流があっても、画素電位は低下しないためである。

このように、容量絶縁膜の誘電率を５０以上とし、ヒステリシスの無い材料を使用することによって、画素の面積が小さくなっても、１０Ｈｚ程度の低周波駆動、あるいは、間欠駆動をおこなった場合でもフリッカを抑えることができる。
□本実施例は４４０ppiの場合を想定したが、さらに高精細ディスプレイでは、さらに画素面積が小さくなることから、リークが増すことから、更にフリッカが発生しやすくなることから、より大きな誘電率が必要となる傾向がある。
□一方、駆動周波数を10Hzではなく20Hzとした場合、必要な誘電率は10Hz時の半分で良いことになる。
□しかがって、製品の精細度と希望の駆動周波数との両方を考慮することになり、最適な誘電室膜を選定することになる。

なお、蓄積容量に使用される容量絶縁膜１１１は、下側にＩＴＯで形成されたコモン電極１１０が存在し、上側にＩＴＯで形成された画素電極１１２が存在する。したがって、容量絶縁膜１１１の屈折率がＩＴＯと大きく異なると、容量絶縁膜１１１とＩＴＯとの界面における反射が大きくなり、画面輝度が低下する。屈折率は波長依存性があるが、一般には、波長が６３２．８ｎｍの光に対する屈折率で評価する。つまり、蓄積容量に使用される容量絶縁膜１１１の、波長が６３２．８ｎｍの光に対する屈折率は、ＩＴＯの屈折率に近い、１．７乃至２．０とする必要がある。

実施例１で説明したように、蓄積容量の容量絶縁膜１１１の誘電率を５０以上とすることによって、５００ｐｐｉ以下の画素面積で、５０℃の環境下においても、フリッカを抑制することができる。しかし、液晶表示装置が５０℃のような高い温度環境下で動作する必要が無い場合等は、ＴＦＴのリーク電流等も小さいので、蓄積容量をそれほど大きくする必要は無く、蓄積容量に使用される容量絶縁膜の誘電率も小さくすることができる。

図６で説明したように、容量絶縁膜１１１の膜厚が１００ｎｍの場合、２５℃では、容量絶縁膜１１１の誘電率が２１以上であれば、フリッカを発生させない蓄積容量を確保することができる。酸化ハフニウム（ＨｆＯ_２）は２５℃において、誘電率が２５であり、この条件を満たすことができる。酸化ハフニウムの場合、誘電率が２５であり、２１よりも大きいので、使用温度が２５℃をやや超えても、顕著なフリッカは発生しない。また、ＴＦＴの構成を変える等してリーク電流を抑えることによって、２５℃よりも高い、通常環境下においてもフリッカを抑えることができる。

図１０は、酸化ハフニウムの屈折率の波長依存性を示すものである。図１０に示すように、酸化ハフニウムの波長が６３２．８ｎｍの光に対する屈折率は、１．９であり、ＩＴＯの屈折率に近く、屈折率１．７乃至２．０の範囲を満足している。

蓄積容量を構成する誘電率が５０以上の絶縁膜は、リーク電流が大きくなる可能性もある。リーク電流が大きくなると、せっかく容量を大きくしても画素電位の低下が生じ、フリッカが発生することになる。本実施例は、図１１に示すように、容量絶縁膜１１１を２層構造として、下層にＳｉＮ膜１１１１を形成している。ＳｉＮは抵抗率が高く、リーク電流を抑えることができる。

一方、この場合、容量は直列接続となるため、高誘電率の絶縁膜１１１２を使用してもＳｉＮ膜１１１１を厚く形成すると、蓄積容量はＳｉＮ膜１１１１によって決定されるために、高誘電率絶縁膜１１１２を使用する意味が無くなる。したがって、この場合、ＳｉＮ膜の膜厚は、７０ｎｍ以下とすることが好ましい。

蓄積容量を大きくするために、容量絶縁膜１１１をＳｉＮ膜単独で形成し、ＳｉＮ膜の膜厚を小さくすることが考えられるが、ＳｉＮ絶縁膜の膜厚を極端に小さくすると、ピンホールが生じ、コモン電極と画素電極との絶縁を保てないことになる。したがって、ＳｉＮ膜単独で、１０Ｈｚ程度の低周波駆動においてフリッカを抑えることは難しい。

一方、本実施例のように、高誘電率絶縁膜とＳｉＮ膜との積層構成は、コモン電極と画素電極との絶縁は、高誘電率絶縁膜、あるいは、高誘電率絶縁膜とＳｉＮ膜によって保ち、ＳｉＮ膜はリーク電流を小さくする役割を持たせることによって、大きな容量で、リーク電流が小さく、絶縁特性も良好な蓄積容量を形成することができる。

図１１における膜厚は、下層のＳｉＮ膜１１１１の厚さｄ１と上層の高誘電率絶縁膜１１１２の厚さｄ２を同程度とするか、上層の高誘電率絶縁膜１１１２の厚さｄ２を下層のＳｉＮ膜１１１１の厚さｄ１よりも大きくすることが望ましい。蓄積容量を高誘電率絶縁膜側の容量ＣＳ２と、ＳｉＮ側の容量ＣＳ１に分けた場合、蓄積容量全体としての容量は、誘電率のより小さいＳｉＮ側の容量ＣＳ１が支配的になるので、下層のＳｉＮ側の膜厚を大きくすることは得策ではないからである。

なお、以上の説明では、下層にＳｉＮ膜１１１１を配置し、上層に高誘電率絶縁膜１１１２を配置したが、下層に高誘電率絶縁膜１１１２を配置し、上層にＳｉＮ膜１１１１を配置した構成でもよい。この場合も、高誘電率絶縁膜１１１２の膜厚をＳｉＮ膜１１１１の膜厚と同等にするか、高誘電率絶縁膜１１１２の膜厚をＳｉＮ膜１１１１の膜厚よりも大きくするのがよい。

本実施例における高誘電率絶縁膜の条件も、実施例１あるいは実施例２において説明したような構成とすることによって、ＳｉＮ膜単独場合に比較してフリッカの発生を抑制することができる。なお、高誘電率絶縁膜の屈折率を１．７乃至２．０とすることによって、ＳｉＮ膜との界面における反射もほとんど無くすことができる。

以上の実施例では、有機パッシベーション膜の上に平面状にコモン電極を形成し、その上に容量絶縁膜を介して、スリットを有する、あるいは、櫛歯状の画素電極を形成する例で説明したが、本発明は、有機パッシベーション膜の上に平面状に画素電極を形成し、その上に容量絶縁膜を介して、スリットを有する、あるいは、櫛歯状のコモン電極を形成する構成においても、全く同様に適用することができる。
□また、本発明は、ＩＰＳ方式で櫛歯電極形状を前提として説明したが、TN方式やVA方式において、平面ITO電極、容量膜、平面画素電極を用いて画素全面に渡るような透明容量を形成する場合にも適用することもできる。

以上説明したように、本発明を適用することによって、１０Hzの低周波あるいは間欠駆動においても、フリッカを防止できる液晶表示装置を実現することが出来る。これは当然、１０Hz以上から通常の６０Hz駆動範囲においてもフリッカ等を防止可能であることを意味する。

１０…走査線、 ２０…映像信号線、 １００…ＴＦＴ基板、 １０１…第１下地膜、 １０２…第２下地膜、 １０３…半導体層、 １０４…ゲート絶縁膜、 １０５…ゲート電極、 １０６…層間絶縁膜、 １０７…コンタクト電極、 １０８…無機パッシベーション膜、 １０９…有機パッシベーション膜、 １１０…コモン電極、 １１１…容量絶縁膜、 １１２…画素電極、 １１３…配向膜、 １２０…第１スルーホール、 １３０…第２スルーホール、 １４０…第３スルーホール、 ２００…対向基板、 ２０１…カラーフィルタ、 ２０２…ブラックマトリクス、 ２０３…オーバーコート膜、 ３００…液晶層、 ３０１…液晶分子、 １１１１…ＳｉＮ絶縁膜、 １１１２…高誘電率絶縁膜、 １１２１…スリット、 Ｄ…ドレイン部、Ｓ…ソース部 ＢＬＴ…バックライト、 ＣＴＬ…制御回路、 ＣＯＭ…コモン電極、 ＧＤ−Ｌ…ゲートドライバ、 ＧＤ−Ｒ…ゲートドライバ、 Ｐ…分極の方向、 ＰＮＬ…液晶表示パネル、 ＰＸ…画素、 ＳＤ…ソースドライバ、 ＶＣＯＭ…コモン電圧

Claims (12)

1. 第１の方向に延在して第２の方向に配列した走査線と、第２の方向に延在して第１の方向に配列した映像信号線との間に画素が形成されたＴＦＴ基板と、対向基板との間に液晶が挟持された液晶表示装置であって、
   前記画素は、前記第１の方向に４００ｐｐｉ（ｐｉｘｅｌ ｐｅｒ ｉｎｃｈ）以上の密度で形成され、
   前記画素にはスイッチング素子としてのＴＦＴがｐｏｌｙ−Ｓｉによって形成され、
   前記画素には、平面状に形成された第１の電極の上に容量絶縁膜が形成され、その上に櫛歯状の第２の電極が形成されており、
   動作環境が５０℃において、前記容量絶縁膜の膜厚をｄとし、周波数１０Ｈｚにおける誘電率をεとした場合、周波数１０Ｈｚにおいて、εｄ≧５×１０^−６ｍであり、
   前記容量絶縁膜はヒステリシス特性を有しておらず、
   前記容量絶縁膜の波長６３２．８ｎｍの光に対する屈折率は１．７乃至２．０であることを特徴とする液晶表示装置。
2. 前記第１の電極はコモン電極で、第２の電極は画素電極であることを特徴とする請求項１に記載の液晶表示装置。
3. 前記第１の電極または前記第２の電極に映像信号が書き込まれる周期は１０Ｈｚ以下であることを特徴とする請求項１に記載の液晶表示装置。
4. 前記画素への映像信号の書き換えを行う期間を１フレームとした場合、
   前記フレームは、走査期間と休止期間によって構成され、前記フレームの周期は、１０Ｈｚ以下であることを特徴とする請求項１に記載の液晶表示装置。
5. 第１の方向に延在して第２の方向に配列した走査線と、第２の方向に延在して第１の方向に配列した映像信号線との間に画素が形成されたＴＦＴ基板と、対向基板との間に液晶が挟持された液晶表示装置であって、
   前記画素は、前記第１の方向に以上４００ｐｐｉ（ｐｉｘｅｌ ｐｅｒ ｉｎｃｈ）の密度で形成され、
   前記画素にはスイッチング素子としてのＴＦＴがｐｏｌｙ−Ｓｉによって形成され、
   前記画素には、平面状に形成された第１の電極の上に容量絶縁膜が形成され、その上に櫛歯状の第２の電極が形成されており、
   動作環境が２５℃において、前記容量絶縁膜の膜厚をｄとし、周波数１０Ｈｚにおける誘電率をεとした場合、周波数１０Ｈｚにおいて、εｄ≧２．１×１０^−６ｍであり、
   前記容量絶縁膜はヒステリシス特性を有しておらず、
   前記容量絶縁膜の波長６３２．８ｎｍの光に対する屈折率は１．７乃至２．０であることを特徴とする液晶表示装置。
6. 前記第１の電極はコモン電極で、第２の電極は画素電極であることを特徴とする請求項５に記載の液晶表示装置。
7. 前記第１の電極または前記第２の電極に映像信号が書き込まれる周期は１０Ｈｚ以下であることを特徴とする請求項５に記載の液晶表示装置。
8. 前記画素への映像信号の書き換えを行う期間を１フレームとした場合、
   前記フレームは、走査期間と休止期間によって構成され、前記フレームの周期は、１０Ｈｚ以下であることを特徴とする請求項５に記載の液晶表示装置。
9. 前記容量絶縁膜は酸化ハフニウム（ＨｆＯ_２）で形成されていることを特徴とする請求項５に記載の液晶表示装置。
10. 第１の方向に延在して第２の方向に配列した走査線と、第２の方向に延在して第１の方向に配列した映像信号線との間に画素が形成されたＴＦＴ基板と、対向基板との間に液晶が挟持された液晶表示装置であって、
    前記画素は、前記第１の方向に４００ｐｐｉ（ｐｉｘｅｌ ｐｅｒ ｉｎｃｈ）以上の密度で形成され、
    前記画素にはスイッチング素子としてのＴＦＴがｐｏｌｙ−Ｓｉによって形成され、
    前記画素には、平面状に形成された第１の電極の上に容量絶縁膜が形成され、その上に櫛歯状の第２の電極が形成されており、
    前記容量絶縁膜は第１の層と第２の層で形成され、前記第１の層はＳｉＮで形成され、前記第２の層は、高誘電率絶縁膜で形成され、
    動作環境が５０℃において、前記高誘電率膜絶縁膜の膜厚をｄとし、周波数１０Ｈｚにおける誘電率をεとした場合、周波数１０Ｈｚにおいて、εｄ≧２．１×１０^−６ｍであり、
    前記容量絶縁膜はヒステリシス特性を有しておらず、
    前記容量絶縁膜の波長６３２．８ｎｍの光に対する屈折率は１．７乃至２．０であることを特徴とする液晶表示装置。
11. 前記第１の層の厚さは前記第２の層の厚さと同じかそれよりも小さいことを特徴とする請求項１０に記載の液晶表示装置。
12. 前記第１の層は、前記第２の層よりも下側に形成されていることを特徴とする液晶表示装置。

Images