JP2016100450A - ヘテロ接合電界効果型トランジスタおよびその製造方法 - Google Patents

ヘテロ接合電界効果型トランジスタおよびその製造方法 Download PDF

Info

Publication number
JP2016100450A
JP2016100450A JP2014236195A JP2014236195A JP2016100450A JP 2016100450 A JP2016100450 A JP 2016100450A JP 2014236195 A JP2014236195 A JP 2014236195A JP 2014236195 A JP2014236195 A JP 2014236195A JP 2016100450 A JP2016100450 A JP 2016100450A
Authority
JP
Japan
Prior art keywords
nitride semiconductor
semiconductor layer
band gap
layer
gap energy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014236195A
Other languages
English (en)
Inventor
吹田 宗義
Muneyoshi Suita
宗義 吹田
南條 拓真
Takuma Nanjo
拓真 南條
鈴木 洋介
Yosuke Suzuki
洋介 鈴木
章文 今井
Akifumi Imai
章文 今井
健一郎 倉橋
Kenichiro Kurahashi
健一郎 倉橋
田中 俊行
Toshiyuki Tanaka
俊行 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2014236195A priority Critical patent/JP2016100450A/ja
Publication of JP2016100450A publication Critical patent/JP2016100450A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】本発明は、二次元電子ガスの閉じ込めを向上させかつ移動度を改善し、高電圧・高周波で動作することが可能なヘテロ接合電界効果型トランジスタおよびその製造方法を提供することを目的とする。
【解決手段】本発明によるヘテロ接合電界効果型トランジスタは、第2の窒化物半導体層3のバンドギャップエネルギーは、第4の窒化物半導体層5のバンドギャップエネルギー以上、かつAlNのバンドギャップエネルギーよりも小さく、第4の窒化物半導体層5のバンドギャップエネルギーは、第1の窒化物半導体層2のバンドギャップエネルギーよりも大きく、第1の窒化物半導体層2のバンドギャップエネルギーは、第3の窒化物半導体層4のバンドギャップエネルギーよりも大きく、第2の窒化物半導体層3と第3の窒化物半導体層4との界面における価電子帯準位は、フェルミ準位よりも低いことを特徴とする。
【選択図】図1

Description

本発明は、窒化物を含む半導体からなるヘテロ接合電界効果型トランジスタおよびその製造方法に関する。
窒化物半導体を用いたHEMT(High Electron Mobility Transistor)は、高破壊電界かつ高電子移動度という特長を有しており、高周波・高出力で動作するデバイスとして期待されている。従来の窒化物を含む半導体からなるヘテロ接合電界効果型トランジスタにおいて、高周波化に伴いゲート長の微細化が必要になると、ゲートによる二次元電子ガスの変調効果が低下する、いわゆる短チャンネル効果が発生する(例えば、非特許文献1参照)。
上記の短チャンネル効果を抑制するためには、二次元電子ガスの閉じ込めを高めるエピタキシャル構造が効果的であり、Alx1Ga1-x1N電子供給層/GaNチャネル層からなる窒化物半導体を含むヘテロ接合電界効果型トランジスタにおいて、Alx1Ga1-x1N電子供給層のバンドギャップエネルギーよりも小さいバンドギャップエネルギーを有するAlx2Ga1-x2N(1≧x1>x2>0)からなる障壁層をGaNチャネル層の下層に設けることによって、二次元電子ガスの閉じ込めを向上させる構造が提案されている(例えば、特許文献1参照)。
また、基板上に形成された窒化物半導体からなるバッファ層、障壁層、チャネル層、および電子供給層を順次積層してなるヘテロ接合電界効果型トランジスタにおいて、障壁層をAlNにすることによって、二次元電子ガスの閉じ込めを向上させる構造が提案されている(例えば、特許文献2参照)。
特許第3369464号公報 特開2013−149732号公報
L.Klay他、"Short-channel effects in AlGaN/GaN HEMTs"、Materials Science and Engineering B82、2001、p.p.238-240
特許文献1では、Alx1Ga1-x1N/GaN/Alx2Ga1-x2N(1≧x1>x2>0)の構造とすることで二次元電子ガスの閉じ込めが向上し、短チャンネル効果は抑制されている。しかし、キャリア閉じ込めの障壁層として形成されたAlGaN層が3元であるため、キャリアは合金散乱を受けて移動度が低下し、電流値の減少や高周波特性の低下といった問題があった。
また、特許文献2では、チャネル層と障壁層との界面において高濃度の二次元正孔ガスが生じ、高濃度の正孔によってインパクトイオン化が引き起こされやすくなり、耐圧の低下、ドレイン電流−電圧特性におけるキンクの発生、またはパルス特性の劣化といった問題があった。
本発明は、このような問題を解決するためになされたものであり、二次元電子ガスの閉じ込めを向上させかつ移動度を改善し、高電圧・高周波で動作することが可能なヘテロ接合電界効果型トランジスタおよびその製造方法を提供することを目的とする。
上記の課題を解決するために、本発明によるヘテロ接合電界効果型トランジスタは、窒化物半導体からなるヘテロ接合電界効果型トランジスタであって、基板上に形成されたバッファ層である第1の窒化物半導体層と、第1の窒化物半導体層上に形成された障壁層である第2の窒化物半導体層と、第2の窒化物半導体層上に形成されたチャネル層である第3の窒化物半導体層と、第3の窒化物半導体層上に形成された電子供給層である第4の窒化物半導体層とを備え、第1の窒化物半導体層は、AlInGa1−(a+b)N(0≦a<1、0≦b≦1、0≦a+b≦1)であり、第2の窒化物半導体層は、AlInGa1−(c+d)N(0≦c<1、0≦d≦1、0≦c+d≦1)であり、第3の窒化物半導体層は、AlInGa1−(e+f)N(0≦e<1、0≦f≦1、0≦e+f≦1)であり、第4の窒化物半導体層は、AlInGa1−(g+h)N(0≦g<1、0≦h≦1、0≦g+h≦1)であり、第2の窒化物半導体層のバンドギャップエネルギーは、第4の窒化物半導体層のバンドギャップエネルギー以上、かつAlNのバンドギャップエネルギーよりも小さく、第4の窒化物半導体層のバンドギャップエネルギーは、第1の窒化物半導体層のバンドギャップエネルギーよりも大きく、第1の窒化物半導体層のバンドギャップエネルギーは、第3の窒化物半導体層のバンドギャップエネルギーよりも大きく、第2の窒化物半導体層と第3の窒化物半導体層との界面における価電子帯準位は、フェルミ準位よりも低いことを特徴とする。
また、本発明によるヘテロ接合電界効果型トランジスタの製造方法は、窒化物半導体からなるヘテロ接合電界効果型トランジスタの製造方法であって、(a)基板上にバッファ層である第1の窒化物半導体層を形成する工程と、(b)第1の窒化物半導体層上に障壁層である第2の窒化物半導体層を形成する工程と、(c)第2の窒化物半導体層上にチャネル層である第3の窒化物半導体層を形成する工程と、(d)第3の窒化物半導体層上に電子供給層である第4の窒化物半導体層を形成する工程とを備え、第1の窒化物半導体層は、AlInGa1−(a+b)N(0≦a<1、0≦b≦1、0≦a+b≦1)であり、第2の窒化物半導体層は、AlInGa1−(c+d)N(0≦c<1、0≦d≦1、0≦c+d≦1)であり、第3の窒化物半導体層は、AlInGa1−(e+f)N(0≦e<1、0≦f≦1、0≦e+f≦1)であり、第4の窒化物半導体層は、AlInGa1−(g+h)N(0≦g<1、0≦h≦1、0≦g+h≦1)であり、第2の窒化物半導体層のバンドギャップエネルギーは、第4の窒化物半導体層のバンドギャップエネルギー以上、かつAlNのバンドギャップエネルギーよりも小さく、第4の窒化物半導体層のバンドギャップエネルギーは、第1の窒化物半導体層のバンドギャップエネルギーよりも大きく、第1の窒化物半導体層のバンドギャップエネルギーは、第3の窒化物半導体層のバンドギャップエネルギーよりも大きく、第2の窒化物半導体層と第3の窒化物半導体層との界面における価電子帯準位は、フェルミ準位よりも低いことを特徴とする。
本発明によると、ヘテロ接合電界効果型トランジスタは、窒化物半導体からなるヘテロ接合電界効果型トランジスタであって、基板上に形成されたバッファ層である第1の窒化物半導体層と、第1の窒化物半導体層上に形成された障壁層である第2の窒化物半導体層と、第2の窒化物半導体層上に形成されたチャネル層である第3の窒化物半導体層と、第3の窒化物半導体層上に形成された電子供給層である第4の窒化物半導体層とを備え、第1の窒化物半導体層は、AlInGa1−(a+b)N(0≦a<1、0≦b≦1、0≦a+b≦1)であり、第2の窒化物半導体層は、AlInGa1−(c+d)N(0≦c<1、0≦d≦1、0≦c+d≦1)であり、第3の窒化物半導体層は、AlInGa1−(e+f)N(0≦e<1、0≦f≦1、0≦e+f≦1)であり、第4の窒化物半導体層は、AlInGa1−(g+h)N(0≦g<1、0≦h≦1、0≦g+h≦1)であり、第2の窒化物半導体層のバンドギャップエネルギーは、第4の窒化物半導体層のバンドギャップエネルギー以上、かつAlNのバンドギャップエネルギーよりも小さく、第4の窒化物半導体層のバンドギャップエネルギーは、第1の窒化物半導体層のバンドギャップエネルギーよりも大きく、第1の窒化物半導体層のバンドギャップエネルギーは、第3の窒化物半導体層のバンドギャップエネルギーよりも大きく、第2の窒化物半導体層と第3の窒化物半導体層との界面における価電子帯準位は、フェルミ準位よりも低いため、二次元電子ガスの閉じ込めを向上させかつ移動度を改善し、高電圧・高周波で動作することが可能となる。
また、ヘテロ接合電界効果型トランジスタの製造方法は、窒化物半導体からなるヘテロ接合電界効果型トランジスタの製造方法であって、(a)基板上にバッファ層である第1の窒化物半導体層を形成する工程と、(b)第1の窒化物半導体層上に障壁層である第2の窒化物半導体層を形成する工程と、(c)第2の窒化物半導体層上にチャネル層である第3の窒化物半導体層を形成する工程と、(d)第3の窒化物半導体層上に電子供給層である第4の窒化物半導体層を形成する工程とを備え、第1の窒化物半導体層は、AlInGa1−(a+b)N(0≦a<1、0≦b≦1、0≦a+b≦1)であり、第2の窒化物半導体層は、AlInGa1−(c+d)N(0≦c<1、0≦d≦1、0≦c+d≦1)であり、第3の窒化物半導体層は、AlInGa1−(e+f)N(0≦e<1、0≦f≦1、0≦e+f≦1)であり、第4の窒化物半導体層は、AlInGa1−(g+h)N(0≦g<1、0≦h≦1、0≦g+h≦1)であり、第2の窒化物半導体層のバンドギャップエネルギーは、第4の窒化物半導体層のバンドギャップエネルギー以上、かつAlNのバンドギャップエネルギーよりも小さく、第4の窒化物半導体層のバンドギャップエネルギーは、第1の窒化物半導体層のバンドギャップエネルギーよりも大きく、第1の窒化物半導体層のバンドギャップエネルギーは、第3の窒化物半導体層のバンドギャップエネルギーよりも大きく、第2の窒化物半導体層と第3の窒化物半導体層との界面における価電子帯準位は、フェルミ準位よりも低いため、二次元電子ガスの閉じ込めを向上させかつ移動度を改善し、高電圧・高周波で動作することが可能となる。
本発明の実施の形態によるヘテロ接合電界効果型トランジスタの構造の一例を示す図である。 本発明の実施の形態によるキャリア濃度の分布の一例を示す図である。 本発明の実施の形態による第1の窒化物半導体層と第3の窒化物半導体層とのバンドギャップエネルギー差と、電子および正孔のピーク濃度との関係の一例を示す図である。 本発明の実施の形態による第1の窒化物半導体層と第3の窒化物半導体層とのバンドギャップエネルギー差と、電子および正孔のピーク濃度との関係の一例を示す図である。 本発明の実施の形態によるキャリア濃度の分布の一例を示す図である。 本発明の実施の形態による第2の窒化物半導体層の膜厚と、正孔のピーク濃度との関係の一例を示す図である。 本発明の実施の形態による第1の窒化物半導体層のAl組成と、電子および正孔のピーク濃度との関係の一例を示す図である。 本発明の実施の形態による第1の窒化物半導体層のAl組成と、電子および正孔のピーク濃度との関係の一例を示す図である。 本発明の実施の形態によるヘテロ接合電界効果型トランジスタの構造の他の一例を示す図である。 本発明の実施の形態によるヘテロ接合電界効果型トランジスタの構造の他の一例を示す図である。 本発明の実施の形態によるヘテロ接合電界効果型トランジスタの構造の他の一例を示す図である。 本発明の実施の形態によるヘテロ接合電界効果型トランジスタの構造の他の一例を示す図である。 本発明の実施の形態によるヘテロ接合電界効果型トランジスタの構造の他の一例を示す図である。 本発明の実施の形態によるヘテロ接合電界効果型トランジスタの構造の他の一例を示す図である。 本発明の実施の形態によるヘテロ接合電界効果型トランジスタの構造の他の一例を示す図である。 本発明の実施の形態によるヘテロ接合電界効果型トランジスタの構造の他の一例を示す図である。 本発明の実施の形態によるヘテロ接合電界効果型トランジスタの構造の他の一例を示す図である。 本発明の実施の形態によるヘテロ接合電界効果型トランジスタの製造工程の一例を示す図である。 本発明の実施の形態によるヘテロ接合電界効果型トランジスタの製造工程の一例を示す図である。 本発明の実施の形態によるヘテロ接合電界効果型トランジスタの製造工程の一例を示す図である。 本発明の実施の形態によるヘテロ接合電界効果型トランジスタの製造工程の一例を示す図である。 本発明の実施の形態によるヘテロ接合電界効果型トランジスタの製造工程の一例を示す図である。 本発明の実施の形態によるヘテロ接合電界効果型トランジスタの製造工程の一例を示す図である。 本発明の実施の形態によるヘテロ接合電界効果型トランジスタの製造工程の一例を示す図である。 本発明の実施の形態によるヘテロ接合電界効果型トランジスタの製造工程の一例を示す図である。 本発明の実施の形態によるヘテロ接合電界効果型トランジスタの製造工程の一例を示す図である。 本発明の実施の形態によるヘテロ接合電界効果型トランジスタの製造工程の一例を示す図である。 本発明の実施の形態によるヘテロ接合電界効果型トランジスタの製造工程の一例を示す図である。 本発明の実施の形態によるヘテロ接合電界効果型トランジスタの製造工程の一例を示す図である。 前提技術によるヘテロ接合電界効果型トランジスタの構造の一例を示す図である。 前提技術によるキャリア濃度の分布の一例を示す図である。
本発明の実施の形態について、図面に基づいて以下に説明する。
<前提技術>
まず、本発明の前提となる技術(前提技術)について説明する。
図30は、前提技術によるヘテロ接合電界効果型トランジスタの構造の一例を示す図である。なお、図30に示す構造は、特許文献2に示されるヘテロ接合電界効果型トランジスタの構造に対応している。
図30に示すように、前提技術によるヘテロ接合電界効果型トランジスタは、半絶縁性SiC基板20上に形成されたAl0.05Ga0.95Nからなるバッファ層21と、バッファ層21上に形成されたAlNからなるAlN障壁層22と、AlN障壁層22上に形成され、バッファ層21およびAlN障壁層22よりも小さいバンドギャップを有するGaNからなるチャネル層23と、チャネル層23上に形成され、当該チャネル層23よりも大きいバンドギャップを有するAl0.2Ga0.8Nからなる電子供給層24とを備えている。
また、電子供給層24の表面上には、ショットキー電極として形成されたNi/Auからなるゲート電極27と、当該ゲート電極27を挟んで対向するようにオーミック電極として形成されたTi/Alからなるソース電極25およびドレイン電極26とを備えている。また、素子分離領域28は、隣接するヘテロ接合型電界効果トランジスタを分離するために設けられた領域である。また、電子供給層24の表面上のソース電極25、ドレイン電極26、ゲート電極27以外には、絶縁膜29が覆うように形成されている。
図31は、図30に示されたエピタキシャル構造であるAl0.2Ga0.8N/GaN/AlN/Al0.05Ga0.95N構造におけるバンド構造とキャリア分布との関係を、一次元バンド計算シミュレータソフトを用いて計算した結果を示している。ここで、バッファ層21はAl0.05Ga0.95Nで膜厚300nm、AlN障壁層22はAlNで膜厚1nm、チャネル層23はGaNで膜厚120nm、電子供給層24はAl0.2Ga0.8Nで膜厚30nmとし、各窒化物半導体層のキャリア濃度は1×1016cm−3とし、電子供給層24の表面ピニングエネルギーを1.42eVとして計算した。
図31に示すように、図30に示す各窒化物半導体層の中で最もバンドギャップが大きいAlN障壁層22をチャネル層23の直下層として形成することによって、二次元電子ガス30の分布は、電子供給層24とチャネル層23との界面近くにほぼ全体が閉じ込められる。この二次元電子ガス30の閉じ込めが向上することによって、ゲート電極27のゲート長が短くなっても、ゲート電極27による二次元電子ガス30の変調制御が可能となり(すなわち、短チャンネル効果が抑制され)、効率向上も含めた高周波領域でのトランジスタ特性の向上が可能となる。
しかし、前提技術では、図31に示すように、チャネル層23とAlN障壁層22との界面において価電子帯準位(Ev)がフェルミ準位(Ef)より高くなっているため、二次元正孔ガス31が高濃度(ピーク濃度約1×1019cm−3)で形成されることを見出した。この高濃度の正孔によってインパクトイオン化が引き起こされやすくなり、耐圧の低下、ドレイン電流−電圧特性におけるキンクの発生、またはパルス特性の劣化などの問題が生じる。本発明は、このような問題を解決するためになされたものであり、以下に詳細に説明する。
<実施の形態>
<構成>
まず、本発明の実施の形態によるヘテロ接合電界効果型トランジスタの構成について説明する。
図1は、本発明の実施の形態によるヘテロ接合電界効果型トランジスタの構造の一例を示す図である。
図1に示すように、本実施の形態によるヘテロ接合電界効果型トランジスタは、半絶縁性SiC基板1上に形成されたAl0.03Ga0.97Nからなる第1の窒化物半導体層2(バッファ層)と、第1の窒化物半導体層2上に形成されたAl0.2Ga0.8Nからなる第2の窒化物半導体層3(障壁層)と、第2の窒化物半導体層3上に形成され、第1の窒化物半導体層2および第2の窒化物半導体層3よりも小さいバンドギャップを有するGaNからなる第3の窒化物半導体層4(チャネル層)と、第3の窒化物半導体層4上に形成され、当該第3の窒化物半導体層4よりも大きいバンドギャップを有するAl0.2Ga0.8Nからなる第4の窒化物半導体層5(電子供給層)を備えている。
また、第4の窒化物半導体層5の表面上には、ショットキー電極として形成されたNi/Auからなるゲート電極8(第2の窒化物半導体層5に対してショットキー接触する)と、当該ゲート電極8を挟んで対向するようにオーミック電極として形成されたTi/Alからなるソース電極6およびドレイン電極7(第4の窒化物半導体層5に対してオーミック接触する)とを備えている。また、素子分離領域9は、隣接するヘテロ接合型電界効果トランジスタを分離するために設けられた領域である。また、第4の窒化物半導体層5の表面上のソース電極6、ドレイン電極7、ゲート電極8以外には、絶縁膜10が覆うように形成されている。
図2は、図1に示されたエピタキシャル構造であるAl0.2Ga0.8N/GaN/Al0.2Ga0.8N/Al0.03Ga0.97N構造におけるバンド構造とキャリア分布との関係を、一次元バンド計算シミュレータソフトを用いて計算した結果を示している。ここで、第1の窒化物半導体層2はAl0.03Ga0.75Nで膜厚300nm、第2の窒化物半導体層3はAl0.2Ga0.8Nで膜厚1nm、第3の窒化物半導体層4はGaNで膜厚120nm、第4の窒化物半導体層5はAl0.2Ga0.8Nで膜厚30nmとし、各窒化物半導体層のキャリア濃度は1×1016cm−3とし、第4の窒化物半導体層5の表面ピニングエネルギーを1.42eVとして計算した。
図2に示すように、図1の各窒化物半導体層を構成する4層の窒化物半導体層のうちの最もバンドギャップが大きい第2の窒化物半導体層3のバンドギャップを、第4の窒化物半導体層5のバンドギャップ以上かつAlNよりも小さくし、さらに第1の窒化物半導体層2のバンドギャップを小さくする。その結果、図31の場合と同様に二次元電子ガス11の分布は、第4の窒化物半導体層5と第3の窒化物半導体層4との界面近くにほぼ全体が閉じ込められる。さらに、第1の窒化物半導体層2のバンドギャップを僅かに小さくすることによって、第3の窒化物半導体層4と第2の窒化物半導体層3との界面における価電子帯準位は、フェルミ準位より低くなっているため、二次元正孔ガスが発生しない。従って、高濃度の正孔によるインパクトイオン化は引き起こされず、耐圧の低下、ドレイン電流−電圧特性におけるキンクの発生、またはパルス特性の劣化などの問題を解決することが可能となる。
上記のような構成とすることによって、二次元電子ガス11の閉じ込めを向上させ、かつヘテロ接合電界効果型トランジスタの耐圧を向上させることができる。また、ドレイン電流−電圧特性およびパルス特性を改善させることができ、ヘテロ接合電界効果型トランジスタを高電圧および高周波で動作させることが可能となる。
図3,4は、Al0.2Ga0.8N/GaN/Al0.2Ga0.8N/AlGa1−hN構造における第1の窒化物半導体層2と第3の窒化物半導体層4とのバンドギャップ差に対する、第2の窒化物半導体層3と第3の窒化物半導体層4との界面において生じる二次元正孔ガスのピーク濃度の依存性と、第3と第4の窒化物半導体層界面に生じる二次元電子ガスのピーク濃度の依存性とを各々示したものである。ここで、第1の窒化物半導体層2をAlGa1−hNで膜厚300nm、第2の窒化物半導体層3をAl0.2Ga0.8Nで膜厚1nm、第3の窒化物半導体層4をGaNで膜厚120nm、第4の窒化物半導体層5をAl0.2Ga0.8Nで膜厚30nmとし、第1の窒化物半導体層2のバンドギャップは第3の窒化物半導体層4のバンドギャップ以上とし、各窒化物半導体層のキャリア濃度は1×1016cm−3とし、第4の窒化物半導体層5の表面ピニングエネルギーを1.42eVとして電子と正孔のピーク濃度を計算した。
図3に示すように、第1の窒化物半導体層2のバンドギャップエネルギーが第3の窒化物半導体層4のバンドギャップエネルギーよりも大きくなると、正孔のピーク濃度が増加する。すなわち、第2の窒化物半導体層3と第3の窒化物半導体層4との界面において、価電子帯準位がフェルミ準位よりも高くなっていることを示している。ここでは、第3の窒化物半導体層4をGaNとした例で示しているため、第1の窒化物半導体層2と第3の窒化物半導体層4とのバンドギャップエネルギー差が増加するということは、第1の窒化物半導体層2のバンドギャップが増加することを意味する。
図3,4に示す構造では、二次元電子ガス11のピーク濃度はほぼ一定で約3×1019cm−3である。従って、正孔のピーク濃度を3×1019cm−3以下とするためには、図4に示すように第1の窒化物半導体層2と第3の窒化物半導体層4とのバンドギャップエネルギー差を0.17eV以下とする必要がある。
図5は、第1の窒化物半導体層2と第3の窒化物半導体層4とのバンドギャップエネルギー差が0、すなわち、第1の窒化物半導体層2および第3の窒化物半導体層4が同じ窒化物半導体からなる場合(ここではGaNの場合)におけるバンド構造とキャリア分布との関係を、一次元バンド計算シミュレータソフトを用いて計算した結果を示している。
図5に示すように、第1の窒化物半導体層2と第2の窒化物半導体層3との界面にも二次元電子ガスが生じてダブルチャネル構造となり、リーク電流の増加、あるいは耐圧の低下が生じるため望ましくない。従って、ダブルチャネルが形成されないように、すなわち、第1の窒化物半導体層2と第2の窒化物半導体層3との界面に二次元電子ガスが生じないように、第1の窒化物半導体層2のバンドギャップを第3の窒化物半導体層4のバンドギャップよりも大きくする必要があり、第1の窒化物半導体層2と第3の窒化物半導体層4とのバンドギャップエネルギー差は、0.00eVよりも大きくする必要がある。
図6は、第1の窒化物半導体層2をAlGaNで膜厚300nm、第2の窒化物半導体層3をAl0.2Ga0.8N、第3の窒化物半導体層4をGaNで膜厚120nm、第4の窒化物半導体層5をAl0.2Ga0.8Nで膜厚30nm、さらに第1の窒化物半導体層2のバンドギャップを第3の窒化物半導体層4よりも0.07eV大きくした場合における、第2の窒化物半導体層3の膜厚に対する正孔のピーク濃度の依存性を示したものである。
図6に示すように、第2の窒化物半導体層3の膜厚を厚くすると正孔のピーク濃度は増加する。第2の窒化物半導体層3の膜厚をさらに厚くすると、第2の窒化物半導体層3と第1の窒化物半導体層2との界面における伝導帯準位がフェルミ準位よりも低くなり、第2の窒化物半導体層3と第1の窒化物半導体層2との間においてキャリア(電子)が発生して当該キャリア濃度が増加するためダブルチャネル構造となり、リーク電流の増加、耐圧の低下が生じるため望ましくない。従って、第2の窒化物半導体層3の膜厚は1nm以上10nm以下とすることが望ましい。また、第2の窒化物半導体層3は、当該第2の窒化物半導体層3の上下層である第1の窒化物半導体層2および第3の窒化物半導体層4とのバンドギャップエネルギーの差が大きいため、第2の窒化物半導体層3の膜厚は、前記膜厚範囲1nm以上10nm以下のうちでも小さい(膜厚が薄い)方が急激なバンドギャップ差を生じさせることができるためさらに望ましい。このような構造とすることによって、第2の窒化物半導体層3と第1の窒化物半導体層2との界面における伝導帯準位がフェルミ準位よりも高くなるため、ダブルチャネル構造の形成を防ぎ、リーク電流の増加、耐圧の低下の発生を防ぐことができる。
図1では、第2の窒化物半導体層3としてInを含まないAlGa1−mN(図1では、Al0.03Ga0.97N)で構成したトランジスタ構造を示している。上述の通り、第2の窒化物半導体層3の膜厚は、正孔の発生を抑制し、かつダブルチャネル構造を形成しないためにも薄い方が望ましい。Inを含む窒化物半導体は、Inを含まないAlGaNに比べて成長温度が低いため、例えば膜厚1nm〜10nmといった薄い膜厚で均一な膜質を作製することは難しい。そこで、第2の窒化物半導体層3をInを含まないAlGa1−mNで構成することによって、膜厚1nm〜10nmで均一な膜質の第2の窒化物半導体層3を作製することが可能となる。このとき、第2の窒化物半導体層3のバンドギャップは、第4の窒化物半導体層5のバンドギャップエネルギー以上であり、かつAlNよりも小さいため、Al組成mは0≦m<1となる。
図7,8は、Al0.2Ga0.8N/GaN/Al0.2Ga0.8N/AlGa1−nN構造における、第1の窒化物半導体層2のAl組成nに対する、第2の窒化物半導体層3と第3の窒化物半導体層4との界面において生じる二次元正孔ガスのピーク濃度の依存性と、第3の窒化物半導体層4と第4の窒化物半導体層5との界面において生じる二次元電子ガスのピーク濃度依存性とを示したものである。ここで、第1の窒化物半導体層2をAlGa1−hNで膜厚300nm、第2の窒化物半導体層3をAl0.2Ga0.8Nで膜厚1nm、第3の窒化物半導体層4をGaNで膜厚120nm、第4の窒化物半導体層5をAl0.2Ga0.8Nで膜厚30nmとし、第1の窒化物半導体層2のバンドギャップは第3の窒化物半導体層4のバンドギャップ以上とし、各窒化物半導体層のキャリア濃度は1×1016cm−3とし、第4の窒化物半導体層5の表面ピニングエネルギーを1.42eVとして電子と正孔のピーク濃度を計算した。
図7に示すように、第1の窒化物半導体層2のAl組成が増加すると、正孔のピーク濃度が増加する。すなわち、第2の窒化物半導体層3と第3の窒化物半導体層4の界面において、価電子帯準位がフェルミ準位よりも高くなっていることを示している。
図7,8で示した構造では、二次元電子ガス11のピーク濃度はほぼ一定で約3×1019cm−3である。従って、正孔のピーク濃度を3×1019cm−3以下にするには、図8に示すように、第1の窒化物半導体層2のAl組成を0.073以下(n≦0.073)にすることが必要である。
また、Al組成がn=0の場合、すなわち第1の窒化物半導体層2と第3の窒化物半導体層4とのバンドギャップエネルギーが同じ(第1の窒化物半導体層2と第3の窒化物半導体層4が同じ窒化物半導体からなる場合であり、ここではGaNの場合)、第1の窒化物半導体層2と第2の窒化物半導体層3の界面にも二次元電子ガスが生じてダブルチャネル構造となり、リーク電流の増加や耐圧の低下が生じるため望ましくない。従って、ダブルチャネルが形成されないように、すなわち、第1の窒化物半導体層2と第2の窒化物半導体層3との界面において二次元電子ガスが生じないように、第1の窒化物半導体層2のバンドギャップを第3の窒化物半導体層4のバンドギャップよりも大きくする必要がある。第2の窒化物半導体層3のAl組成がn>0ではダブルチャネルを形成しないため、第2の窒化物半導体層3のAl組成はn>0である必要がある。
上記の図5では、第1の窒化物半導体層2のバンドギャップが第3の窒化物半導体層4のバンドギャップと同じになった場合に、第1の窒化物半導体層2と第2の窒化物半導体層3との界面にキャリアが発生するダブルチャネル構造を形成してトランジスタの特性を悪化させることについて説明した。これに対して、第2の窒化物半導体層3のバンドギャップエネルギーは第4の窒化物半導体層5のバンドギャップエネルギー以上であり、第4の窒化物半導体層5は第1の窒化物半導体層2よりもバンドギャップエネルギーが大きく、第1の窒化物半導体層2は第3の窒化物半導体層4よりもバンドギャップエネルギーが大きく、第2の窒化物半導体層3と第3の窒化物半導体層4との界面における価電子帯準位はフェルミ準位よりも低く、第1の窒化物半導体層2と第2の窒化物半導体層3との界面における伝導体準位をフェルミ準位よりも高くするという条件を満たすことによって、正孔を発生せずかつダブルチャネル構造を形成しないようにすることが可能となる。
窒化物半導体からなるヘテロ接合電界効果型トランジスタは、チャネル層に用いる半導体材料の絶縁破壊電界が高いほど耐圧が高くなる。従って、本実施の形態によるヘテロ接合電界効果型トランジスタにおいて、第2の窒化物半導体層3のバンドギャップエネルギーは第4の窒化物半導体層5のバンドギャップエネルギー以上であり、第4の窒化物半導体層5は第1の窒化物半導体層2よりもバンドギャップエネルギーが大きく、第1の窒化物半導体層2は第3の窒化物半導体層4よりもバンドギャップエネルギーが大きく、第2の窒化物半導体層3と第3の窒化物半導体層4との界面における価電子帯準位はフェルミ準位よりも低くするという条件を満たした上で、第3の窒化物半導体層4のバンドギャップエネルギーがGaNのバンドギャップエネルギー以上となるように、第3の窒化物半導体層4をAlInGa1−(x+y)NのAl、In、Gaの組成を決めた構造とすることによって、第3の窒化物半導体層4がGaNである場合の効果に加えてさらなる高耐圧化が可能になる。
さらに、Inを含む窒化物半導体層は、Inを含まない窒化物半導体層に比べて成長温度を低くする必要がある。従ってInを含む、第3の窒化物半導体層4を形成し、その上にInを含まない第4の窒化物半導体層5を形成する場合、第4の窒化物半導体層5の形成時に成長温度を上げる必要があるため、第3の窒化物半導体層4表面の原子(例えばIn)の離脱が起こり空孔が形成されることによって第4の窒化物半導体層5との界面に欠陥が形成され、移動度の低減、リーク電流の増加といったトランジスタ特性を悪化させる。そこで、第3の窒化物半導体層4にInを含まないAlGa1−xNのAl、Gaの組成を決めた構造とすることによって、高耐圧化の効果に加えて良好なチャネル界面の形成が可能となる。
また、第3の窒化物半導体層4を3元合金のAlGa1−xNから2元合金のGaNに構成することによって、合金散乱を低減することができ、さらに結晶性も向上するため、良好なチャネルを形成することが可能となり、キャリアの移動度の向上、電流値の増加、相互コンダクタンスが向上することによって、高出力・高周波特性を向上させることが可能となる。
なお、上記では、本実施の形態によるヘテロ接合電界効果型トランジスタの代表的な構造(図1参照)について説明したが、下記に示すような各構造にしても同様の効果が得られる。以下、本実施の形態によるヘテロ接合電界効果型トランジスタの各変形例(変形例1〜15)について説明する。
<変形例1>
図1では、Al0.2Ga0.8N/GaN/Al0.2Ga0.8N/Al0.03Ga0.97N構造の場合について説明したが、これに限るものではない。第2の窒化物半導体層3のバンドギャップエネルギーは第4の窒化物半導体層5のバンドギャップエネルギー以上であり、第4の窒化物半導体層5は第1の窒化物半導体層2よりもバンドギャップエネルギーが大きく、第1の窒化物半導体層2は第3の窒化物半導体層4よりもバンドギャップエネルギーが大きく、第2の窒化物半導体層3と第3の窒化物半導体層4との界面における価電子帯準位はフェルミ準位よりも低くなるように、第1の窒化物半導体層2、第2の窒化物半導体層3、第3の窒化物半導体層4、第4の窒化物半導体層5の各窒化物半導体層を形成するAlInGa1−(x+y)NのAl、In、Gaの組成を決めた構造とした場合であっても、上記と同様の効果が得られる。
<変形例2>
図3,4では、Al0.2Ga0.8N/GaN/Al0.2Ga0.8N/AlGa1−hN構造の場合について説明したが、これに限るものではない。第2の窒化物半導体層3のバンドギャップエネルギーは第4の窒化物半導体層5のバンドギャップエネルギー以上であり、第4の窒化物半導体層5は第1の窒化物半導体層2よりもバンドギャップエネルギーが大きく、第1の窒化物半導体層2のバンドギャップエネルギーは第3の窒化物半導体層4のバンドギャップエネルギーよりも大きくかつ第3の窒化物半導体層4のバンドギャップエネルギーとの差が0.17eV以下となるようにし、第2の窒化物半導体層3と第3の窒化物半導体層4との界面における価電子帯準位はフェルミ準位よりも低くなるように、第1の窒化物半導体層2、第2の窒化物半導体層3、第3の窒化物半導体層4、第4の窒化物半導体層5の各窒化物半導体層を形成するAlInGa1−(x+y)NのAl、In、Gaの組成を決めた構造とした場合であっても、上記と同様の効果が得られる。
<変形例3>
図6では、Al0.2Ga0.8N/GaN/Al0.2Ga0.8N/AlGaN構造において、第1の窒化物半導体層2と第3の窒化物半導体層4とのバンドギャップエネルギー差を0.07eVとして説明したが、これに限るものではない。第2の窒化物半導体層3のバンドギャップエネルギーは第4の窒化物半導体層5のバンドギャップエネルギー以上であり、第4の窒化物半導体層5は第1の窒化物半導体層2よりもバンドギャップエネルギーが大きく、第1の窒化物半導体層2は第3の窒化物半導体層4よりもバンドギャップエネルギーが大きく、第2の窒化物半導体層3の膜厚を1nm以上10nm以下とし、第2の窒化物半導体層3と第3の窒化物半導体層4との界面における価電子帯準位はフェルミ準位よりも低くなるように、第1の窒化物半導体層2、第2の窒化物半導体層3、第3の窒化物半導体層4、第4の窒化物半導体層5の各窒化物半導体層を形成するAlInGa1−(x+y)NのAl、In、Gaの組成を決めた構造とした場合であっても、上記と同様の効果が得られる。
<変形例4>
図1では、第3の窒化物半導体層4を2元合金のGaN層とすることによって、合金散乱を低減することができたが、図9に示すように、第3の窒化物半導体層4と第4の窒化物半導体層5との間にAlN層12を形成した構造とすることによって、合金散乱をさらに低減することができ、キャリアの移動度の向上、電流値の増加、相互コンダクタンスが向上し、高出力・高周波特性を向上させることが可能となる。
<変形例5>
第2の窒化物半導体層3のバンドギャップエネルギーは第4の窒化物半導体層5のバンドギャップエネルギー以上であり、第4の窒化物半導体層5は第1の窒化物半導体層2よりもバンドギャップエネルギーが大きく、第1の窒化物半導体層2は第3の窒化物半導体層4よりもバンドギャップエネルギーが大きく、第2の窒化物半導体層3と第3の窒化物半導体層4との界面における価電子帯準位はフェルミ準位よりも低くなるように、第1の窒化物半導体層2、第2の窒化物半導体層3、第3の窒化物半導体層4、第4の窒化物半導体層5の各窒化物半導体層を形成するAlInGa1−(x+y)NのAl、In、Gaの組成を決めた構造に対して、第4の窒化物半導体層5上に当該第4の窒化物半導体層5よりもバンドギャップが小さい第5の窒化物半導体層13を形成した構造(図10参照)とすることによって、ゲートリーク電流を改善することができる。例えば、AlGa1-xN(0<x<1)からなる第4の窒化物半導体層5の表面上にショットキー特性を有するゲート金属を形成したゲート構造では、半導体/金属接合の障壁高さが低く、ゲート金属からAlGa1-xNに電子が移動し、ゲートリーク電流が流れやすい。そこで、AlGa1-xNとゲート金属との間にAlGa1-xNより分極の小さい、例えばGaN層を第4の窒化物半導体層5とゲート金属との間に形成する、すなわち、第4の窒化物半導体層5上に第4の窒化物半導体層5よりバンドギャップが小さい第5の窒化物半導体層13を形成した構造を用いて実効的に障壁高さを高めることによって、ゲートリーク電流を改善することができる。
<変形例6>
図1における半絶縁性SiC基板1は、SiCに代えて、Si、サファイア、GaN、AlN等でもあってもよい。
<変形例7>
図1に示すソース電極6およびドレイン電極7の下側であって少なくとも一部の窒化物半導体層内において、例えば図11に示すように、窒化物半導体にとってn型不純物となるSiが高濃度にドーピングされた領域である高濃度n型不純物領域14が形成されていてもよい。このような構造とすることによって、ソース電極6およびドレイン電極7と、当該ソース電極6およびドレイン電極7に接触する第4の窒化物半導体層5との間における接触抵抗が低減されるだけでなく、第3の窒化物半導体層4と第4の窒化物半導体層5との界面にて発生する二次元電子ガス11と、ソース電極6およびドレイン電極7との間における抵抗を低減することができ、トランジスタの高効率化や大電流化による高出力化に有利であるため、より好ましい構造であるといえる。
なお、Siが高濃度にドーピングされた高濃度n型不純物領域14の不純物はSiに限らず、n型不純物が高濃度にドーピングされていればよく、窒化物半導体中でn型の不純物準位を形成する材料(O、C、N、空孔等)がドーピングされていればよい。また、ドーピングの方法としては、イオン注入法、熱拡散法を用いて高濃度n型不純物領域14を形成してもよく、ソース電極6およびドレイン電極7の下側の窒化物半導体層をエッチング等で除去後、その領域にn型不純物を添加した例えばn−GaNを再成長法で形成してもよい。また、図11において、n型不純物が高濃度にドーピングされた高濃度n型不純物領域14は、第4の窒化物半導体層5の表面から第3の窒化物半導体層4(チャネル層)に至る領域にまで形成されているが、当該領域に限らず、当該領域よりも大きいまたは小さい場合であっても、ソース電極6およびドレイン電極7の下側の少なくとも一部の窒化物半導体層内に形成されていれば上記と同様の効果が得られる。
<変形例8>
図1,11に示すソース電極6およびドレイン電極7の下側の少なくとも一部の窒化物半導体層は、図12に示すように除去してもよい。すなわち、例えば図12に示すように、ソース電極6およびドレイン電極7を第4の窒化物半導体層5に埋め込まれるように形成してもよい。このような構造とすることによって、第3の窒化物半導体層4と第4の窒化物半導体層5との界面において発生する二次元電子ガス11と、ソース電極6およびドレイン電極7間における抵抗とを低減することができ、トランジスタの高効率化または大電流化による高出力化に有利であるため、より好ましい構造であるといえる。
なお、図12において、第4の窒化物半導体層5は、当該第4の窒化物半導体層5の表面から第3の窒化物半導体層4の近くに至る領域までが除去されているが、除去する深さ方向(紙面上下方向)の限度は、第3の窒化物半導体層4と第4の窒化物半導体層5との界面までとし、ソース電極6およびドレイン電極7の下側の少なくとも一部の第4の窒化物半導体層5が除去されていれば、上記と同様の効果が得られる。
<変形例9>
図1,11,12に示すソース電極6およびドレイン電極7は、必ずしもTi/Alである必要はなく、オーミック特性が得られればTi,Al,Nb,Hf,Zr,Sr,Ni,Ta,Au,Pt,V,Mo,Wなどの金属、もしくはこれらから構成される多層膜で形成されていてもよい。
<変形例10>
図1,11,12に示すゲート電極8は、図13に示すように、ゲート電極8の底面が第4の窒化物半導体層5の表面と接触しないようにすることによって、ゲート電極8の底面が第4の窒化物半導体層5の表面と接触している場合に比べて、電流コラプスを抑制し相互コンダクタンスを増加させることができる。
<変形例11>
図1,11〜13に示すゲート電極8は、必ずしも断面が各図に示すような四角形である必要はなく、例えば、図14に示すようなT型やY型構造のゲート電極81であってもよい。このような構造とすることによって、ゲート電極81が窒化物半導体層と接触する面積を維持したまま、ゲート抵抗を低減することができる。
<変形例12>
図14では、T型のゲート電極81の傘下(ゲート電極81における傘部の第4の窒化物半導体層5側)が絶縁膜10と接触していない構造を示したが、図15に示すように、T型のゲート電極81の傘下が絶縁膜10と接触するような構造であってもよい。このような構造とすることによって、高電圧動作時においてゲート電極81のドレイン電極7側のエッジ部分に集中する電界を緩和させることができ、電流コラプスを抑制するとともに耐圧を高くすることができる。
<変形例13>
図16に示すように、絶縁膜10をゲート電極81の傘下のみに形成するようにしてもよい。このような構造とすることによって、ソース電極6とゲート電極81との間や、ゲート電極81とドレイン電極7との間にて発生する容量を低減できることができ、高周波動作時の利得や効率を向上させることが可能となる。
<変形例14>
図1,11〜16に示す絶縁膜10は、Al,Ga,Si,Hf,Ti,Zr,Ta,V等のうち少なくとも1種類以上の原子の酸化物、窒化物、酸窒化物等、もしくはこれらから構成される多層膜などで形成されていてもよい。
<変形例15>
図1,11〜16に示すゲート電極8,81は、必ずしもNi/Auである必要はなく、Ti,Al,Pt,Au,Ni,Pd等の金属、IrSi,PtSi,NiSi2等のシリサイド、あるいはTiN,WN,TaN等の窒化物金属、もしくはこれらから構成される多層膜などで形成されていてもよい。
なお、上述した構造は全て個々に採用する必要はなく、例えば図17に示すように、それぞれを組み合わせた構造としてもよい。
以上では、トランジスタとして動作する必要最小限の要素のみを記載したが、本実施の形態によるヘテロ接合電界効果型トランジスタは、最終的には配線、バイアホール等が形成された構造においてデバイスとして用いられる。
<製造工程>
次に、本実施の形態によるヘテロ接合電界効果型トランジスタの製造工程について説明する。
図18〜29は、本発明の実施の形態によるヘテロ接合電界効果型トランジスタの製造工程の一例を示す図である。なお、これらの図において、図1,11〜17と同一の符号を付した構成要素は同一または対応する構成要素を示すものとする。
まず、図18に示すように、例えば、サファイア、SiC(炭化シリコン)、GaN、またはSi等よりなる基板1を準備する。次に、例えば、MBE(Molecular Beam Epitaxy:分子線エピタキシャル成長法)またはCVD(Chemical Vapor Deposition:気相成長法)により、基板1の主表面上に、バッファ層である第1の窒化物半導体層2、障壁層である第2の窒化物半導体層3、チャネル層である第3の窒化物半導体層4、電子供給層である第4の窒化物半導体層5を順次に積層する。以下では、Al0.2Ga0.8N(第4の窒化物半導体層)/GaN(第3の窒化物半導体層)/Al0.2Ga0.8N(第2の窒化物半導体層)/Al0.03Ga0.97N(第1の窒化物半導体層)の構造をSiC基板上にエピタキシャル成長させる一例について説明する。
第1の窒化物半導体層2のバンドギャップエネルギーは、第1の窒化物半導体層2と第2の窒化物半導体層3との界面においてチャネルが形成しないようにするために、第3の窒化物半導体層4のバンドギャップエネルギーよりも大きく、第1の窒化物半導体層2と第3の窒化物半導体層4とのバンドギャップエネルギー差を0.17eV以下とすることによって、第2の窒化物半導体層3と第3の窒化物半導体層4との界面において発生する二次元正孔ガスのピーク濃度を、第3の窒化物半導体層4と第4の窒化物半導体層5との界面(チャネル)において発生する二次元電子ガス11のピーク濃度と同等かそれ以下に抑えることが可能となる。
また、第1の窒化物半導体層2の膜厚は、基板1との格子不整合による転移を上層のエピタキシャル結晶層(第2の窒化物半導体層3)に及ぼさない厚さであることが望ましい。ここでは、第1の窒化物半導体層2のバンドギャップエネルギーを第3の窒化物半導体層4のバンドギャップエネルギーよりも0.07eV大きいAl0.03Ga0.97Nとし膜厚を300nmとした。
第2の窒化物半導体層3は、各窒化物半導体層のうちで最もバンドギャップエネルギーが大きいため、第2の窒化物半導体層3の伝導帯は電子に対する障壁(障壁層)となる。一方、第2の窒化物半導体層3のバンドギャップエネルギーが大きいと、第2の窒化物半導体層3と第3の窒化物半導体層4との界面において発生する二次元正孔ガスのピーク濃度が高くなる。本実施の形態では、第2の窒化物半導体層3のバンドギャップエネルギーは、取り得る最小値である第4の窒化物半導体層5のバンドギャップエネルギーと同じとした。
また、第2の窒化物半導体層3の膜厚は1nm以上10nm以下が望ましく、隣接する上下の層(第1の窒化物半導体層2および第3の窒化物半導体層4)との界面で急激なバンドギャップ差を生じさせることができるため薄いほうがより望ましい。本実施の形態では、第2の窒化物半導体層3のバンドギャップエネルギーを第4の窒化物半導体層5のバンドギャップエネルギーと同じとし(Al0.2Ga0.8N)、その膜厚を1nmとした。また、第3の窒化物半導体層4(チャネル層)はGaNとし膜厚を120nmとした。また、第4の窒化物半導体層5(電子供給層)はAl0.2Ga0.8Nとし膜厚を30nmとした。
なお、第1の窒化物半導体層2、第2の窒化物半導体層3、第3の窒化物半導体層4、および第4の窒化物半導体層5の不純物濃度は1×1018cm−3以下であればよく、特に第4の窒化物半導体層5(電子供給層)の不純物濃度は、高耐圧層とするために1×1018cm−3以下に設定される。ここで、不純物の導電型は常にn型である。窒化物半導体層では、意図的に不純物を導入しない場合(ノンドープ)であっても、成長炉や雰囲気ガス中から不純物が窒化物半導体中に入り、窒化物半導体はn型の不純物を含むことになる。従って、結晶成長時においてノンドープであっても、実際の不純物濃度が1×1018cm−3以下であればよい。
また、第3の窒化物半導体層4の形成後、AlN層12を形成し(図9参照)、続けて電子供給層としての第4の窒化物半導体層5を形成することによって、上述のエピタキシャル構造を形成することができる。このときのAlN層17の厚さは、4nm以下の薄い層の方が急激なバンドギャップ差を生じさせることができるため望ましく、特に1nm〜2nmとすることがより望ましい。
また、図10に示すように、第4の窒化物半導体層5(電子供給層)の形成後、第4の窒化物半導体層5のバンドギャップエネルギーよりも小さい第5の窒化物半導体層13(例えばGaN層)を形成することによって、上述のエピタキシャル構造を形成することができる。
このようなエピタキシャル構造を備えたエピ基板に、後述するトランジスタの製造方法によって、上述のような構造の窒化物半導体ヘテロ接合電界効果型トランジスタを作製することができる。
次に、図19に示すように、レジストパターン等をマスク15として用い、ソース電極6およびドレイン電極7を形成する領域の下側の少なくとも一部の窒化物半導体層内に対して、イオン注入法などを用いて、注入ドーズ量1×1013〜1×1017(cm−2)、注入エネルギー10〜1000(keV)の条件下で、各窒化物半導体層においてn型となるSi等のイオン16を所望の領域に打ち込み、その後の熱処理によって高濃度n型不純物領域14を形成する。高濃度n型不純物領域14の不純物濃度は、結晶成長時に意図的にn型のGaNやAlGaNを形成するときに用いられるのと同等かそれ以上が望ましく、例えば1×1018cm−3以上、より好ましくは1×1019cm−3以上、またはより高い濃度である。高濃度n型不純物領域14内の不純物の望ましい分布の一つとしては、ソース電極6およびドレイン電極7の下の半導体表面から電子が流れる第4の窒化物半導体層5(電子供給層)と第3の窒化物半導体層4(チャネル層)との界面とそれよりチャネル層側に、10nm程度までの領域で1×1018cm−3以上といった高い不純物濃度を有する構造が挙げられるが、このような不純物分布を形成する注入量と注入エネルギーの決め方としては、モンテカルロ計算によって注入エネルギーや照射対象物の構造をパラメータにしてイオンの飛程をシミュレートすることによって、上記条件を満たす注入エネルギーや注入ドーズ量を決めることができる。また、注入されたイオンにより第4の窒化物半導体層5を構成する原子(Al、Ga、In、N等)が真空中に跳ね飛ばされるのを抑制するために、第4の窒化物半導体層5上に10nm〜100nm程度の窒化膜(SiN、AlN等)あるいは酸化膜等(SiO、Al等)の絶縁膜10を形成した後、注入マスクとしてのレジストパターンを形成しても良い(図20参照)。その後、熱処理を行ない注入したイオンを活性化させることによって、ソース電極6およびドレイン電極7の下側の高濃度n型不純物領域14を低抵抗化する。この熱処理の際に、半導体表面からの窒素原子が抜けることを防止するために、第4の窒化物半導体層5上に10nm〜100nm程度の窒化膜(SiN、AlN等)、酸化膜等(SiO、Al等)で窒化物半導体の表面を被った後に熱処理を行ってもよい。
次に、図21に示すように、マスク15を除去した後、例えばTi,Al,Nb,Hf,Zr,Sr,Ni,Ta,Au,Pt,V,Mo,Wなどの金属、もしくはこれらから構成される多層膜から成るソース電極6およびドレイン電極7を蒸着法やスパッタ法を用いて堆積し、リフトオフ法などにより形成する。なお、電極形成後に熱処理を行い半導体層との反応層(合金層)を形成し、接触抵抗およびアクセス抵抗のさらなる低減を行ってもよい。
次に、図22に示すように、レジストパターン等をマスク15として、トランジスタを作製する領域外の第1の窒化物半導体層2から第4の窒化物半導体層5にかけて、例えばHe,N,O,Mg,Ar,Ca,Fe,Zn,Sr,Ba等のイオン16を照射するイオン注入法(図22参照)や、エッチングによる半導体層の除去によって素子分離領域9を形成する。
次に、図23に示すように、マスク15を除去した後、Ti,Al,Pt,Au,Ni,Pd等の金属、あるいはIrSi,PtSi,NiSi等のシリサイド、あるいはTiN,WN,TaN等の窒化物金属、もしくはこれらから構成される多層膜からなるゲート電極8を、蒸着法やスパッタ法を用いて堆積し、リフトオフ法やイオンミリング法などにより形成する。
次に、図24に示すように、Al,Ga,Si,Hf,Ti,Zr,Ta,V等のうち少なくとも1種類以上の原子の酸化物、窒化物、酸窒化物等、もしくはこれらから構成される多層膜からなる絶縁膜10を蒸着法、プラズマCVD法、Cat‐CVD法、ALD法(Atomic Layer Deposition)あるいはスパッタ法によって形成する。
以上の方法により、図1に示す構造を持ったヘテロ接合電界効果型トランジスタが作製できる。以上では、トランジスタとして動作する必要最小限の要素しか記載していないが、最終的には配線やバイアホール等の形成プロセスを経てデバイスとして用いられる。また以上では、エピタキシャル結晶作製後の製造工程順の一例として、ソース電極6およびドレイン電極7の下に低抵抗層(高濃度n型不純物領域14)の形成、当該低抵抗層の上にソース電極6およびドレイン電極7の形成、素子分離領域9の形成、ゲート電極8の形成、絶縁膜10の形成の順に製造することについて説明したが、ゲート電極8の形成後に素子分離を行ってもよく、また、絶縁膜10を形成し、ゲート形成領域の絶縁膜10を除去した後に、ゲート電極8を形成してもよく、また、絶縁膜10の形成後に素子分離を行い、ゲート形成領域の絶縁膜10を除去した後に、ゲート電極8を形成してもよい。
なお、図18に示した構造をMOCVD法を用いて基板1上にエピタキシャル成長する時に、窒化物半導体の原料ガスとなるトリメチルアンモニウム、トリメチルガリウム、トリメチルインジウム、アンモニア、あるいは、n型ドーパントの原料ガスとなるシラン等の流量や圧力、温度、時間を調整し、各窒化物半導体層を所望の組成、膜厚、ドーピング濃度とすることによって、図1に示した種々の窒化物半導体ヘテロ接合電界効果型トランジスタを作製することができる。
また、図19,20に示すソース電極6およびドレイン電極7の形成領域へのn型不純物となるイオン注入前に、図25に示すように、レジストパターン等をマスク15として、Cl等を用いたドライエッチング法などによって、ソース電極6およびドレイン電極7を形成する領域の下側の少なくとも一部の窒化物半導体層内を除去することによって、図12に示すような構造の窒化物半導体ヘテロ接合電界効果型トランジスタを作製することができる。なお、ソース電極6およびドレイン電極7の形成領域の下側への低抵抗層の形成工程は、図25に示すエッチング工程の前後いずれであってもよい。形成した低抵抗層上にリフトオフ法等によりソース電極6ドレイン電極7を形成することによって、図12に示すような構造の窒化物半導体ヘテロ接合電界効果型トランジスタが作製できる。
また、図23に示すゲート電極8を形成する前に、図26に示すように、レジストパターン等をマスク151として、Cl等を用いたドライエッチング法などによってゲート電極8を形成するゲート形成領域17の第4の窒化物半導体層5の一部を除去する。このエッチングを行なう際に、エッチング時間やガス流量を調整することによって、ゲート形成領域17の深さを所望のエッチング深さに形成することができ、その後、図23で示した方法でゲート電極8を形成することで、図13に示すようなゲートリセス深さを有する構造の窒化物半導体へテロ接合電界効果型トランジスタを作製することができる。
また、図23に示すゲート電極8の形成前に、図27に示すように、窒化物半導体層の表面を、例えば蒸着法,プラズマCVD法、Cat‐CVD法、ALD法あるいはスパッタ法などを用いて、Al,Ga,Si,Hf,Ti,Zr,Ta,V等のうち少なくとも1種類以上の原子を含む酸化物、窒化物、酸窒化物等からなる絶縁膜10を堆積し、ゲート電極8を形成するゲート形成領域17に開口を持つレジストのマスク151や酸化膜マスク等を介してドライエッチングあるいはウェットエッチングによってゲート形成領域17の絶縁膜10を除去する。マスク除去後、エッチングによって開口した絶縁膜10の開口よりも広い開口を有するレジストパターンを利用して蒸着法によってゲートメタルとなる電極金属を堆積し、リフトオフ法等によってゲート電極81を形成することによって、図15に示す構造の窒化物半導体電界効果型トランジスタを作製することができる。
このとき、絶縁膜10上に形成したゲート形成領域17に開口を持つマスクの除去(レジストマスクや酸化膜マスク)後、このゲート形成領域17の開口を含む絶縁膜10の表面に、蒸着法やスパッタ法を用いてゲート電極8を構成する金属(Ti,Al,Pt,Au,Ni,Pd等の金属、あるいはIrSi,PtSi,NiSi等のシリサイド、あるいはTiN,WN,TaN等の窒化物金属、もしくはこれらから構成される多層膜)を全面に堆積する。その後、レジストのマスク151や酸化膜マスク等によってゲート形成領域17の開口を覆い、マスクされていない領域のゲート電極金属をイオンミリング等の方法で除去し(図28)、レジストのマスク151を除去することによってゲート電極81を形成することによって、図15に示す構造の窒化物半導体電界効果型トランジスタを作製することができる。
また、最終的にデバイスとして使用するには、ソース電極6およびドレイン電極7上を覆うように形成された絶縁膜10の一部が残っている場合、例えばフッ酸等を用いてウェットエッチングして除去した後、配線電極を形成する必要がある。
また、絶縁膜10を形成後にウェットエッチングで容易に除去できる絶縁膜、例えばSiOのような絶縁膜110を形成する。その後、図29に示すように、ゲート電極8を形成するゲート形成領域17に開口を持つレジストマスク等を介してドライエッチングやウェットエッチングによってゲート形成領域17の絶縁膜110および絶縁膜10を順次除去する。マスク151の除去後、エッチングによって開口した絶縁膜110および絶縁膜10の開口よりも広い開口を有するレジストパターンを利用して蒸着法によってゲートメタルとなる電極金属を堆積し、リフトオフ法等によってゲート電極81を形成する。そして、ウェットエッチングされやすい絶縁膜110を例えばバッファドフッ酸によって除去することによって、ゲート電極81の傘下の絶縁膜110がない構造である、図14に示す構造の窒化物半導体電界効果型トランジスタを作製することができる。さらに、ウェットエッチングの処理条件(時間や濃度)を調整することによって、所望の領域に絶縁膜110を残した図16に示す構造の窒化物半導体電界効果型トランジスタを作製することができる。
また、ゲートリセス構造を形成した後に、種々の形状のゲート電極8を形成してもよい。
また、図19,20に示すソース・ドレイン電極形成領域下の低抵抗領域(高濃度n型不純物領域14)の形成およびソース電極6およびドレイン電極7の形成工程(図21)、図22に示す素子分離領域9の形成工程、図23,26〜29に示すゲート電極8,81の形成工程の3つの工程は必ずしもこの順に行なう必要はなく、工程の順番を入れ替えてもよい。例えば、ソース電極6およびドレイン電極7を形成する前に、素子分離領域9を形成してもよい。また、リセス形成、絶縁膜形成、ゲート電極形成の順に形成した後に、再度絶縁膜形成を行い、ゲート電極と第4の窒化物半導体層5との側面における絶縁性を高めても良い。
また、上述したプロセスは全て個々に採用する必要はなく、それぞれを組み合わせたプロセスによって図17に示すような構造が形成できる。
以上のことから、本実施の形態によれば、窒化物半導体よりなるヘテロ接合電界効果型トランジスタにおいて、第1の窒化物半導体層2(バッファ層)のバンドギャップエネルギーを第3の窒化物半導体層4(チャネル層)のバンドギャップエネルギーよりも0.02eV以上0.17eV以下とする構造にすることによって、第2の窒化物半導体層3と第3の窒化物半導体層4との界面において発生する二次元正孔ガスのピーク濃度を、第3の窒化物半導体層4と第4の窒化物半導体層5との界面(チャネル)において発生する二次元電子ガス11のピーク濃度と同等かそれ以下に抑えることが可能となるため、正孔によるインパクトイオン化は引き起こされず、耐圧の低下、ドレイン電流−電圧特性におけるキンクの発生、またはパルス特性の劣化などの問題を解決することが可能になる。また、第1の窒化物半導体層2と第2の窒化物半導体層3との界面におけるダブルチャネル構造の形成を回避することができるため、リーク電流の減少または耐圧を向上させることができる。
第2の窒化物半導体層3のバンドギャップエネルギーをAlNよりも小さくかつ、第4の窒化物半導体層5と同じかそれ以上とし、その膜厚は1nm以上10nm以下とする構造にすることによって、隣接する上下層(第1の窒化物半導体層2および第3の窒化物半導体層4)との界面で急激なバンドギャップ差を生じさせることが可能となり、二次元電子ガス11の閉じ込め幅を広くすることなく正孔濃度を低減できるため、ゲート長を短くしても短チャンネル効果が抑制される。
また、二次元電子ガス11の閉じ込め幅を広くすることなく第3の窒化物半導体層4(チャネル層)を厚くすることができるため、第3の窒化物半導体層4(チャネル層)の結晶性を向上させ、第4の窒化物半導体層5(電子供給層)とのヘテロ界面の結晶性や表面モフォロジーが向上し、移動度の向上が可能となる。これにより、高周波特性の向上、高効率化、移動度向上による高出力化が可能となる。
なお、本発明は、その発明の範囲内において、実施の形態を適宜、変形、省略することが可能である。
1 半絶縁性SiC基板、2 第1の窒化物半導体層、3 第2の窒化物半導体層、4 第3の窒化物半導体層、5 第4の窒化物半導体層、6 ソース電極、7 ドレイン電極、8 ゲート電極、9 素子分離領域、10 絶縁膜、11 二次元電子ガス、12 Al層、13 第5の窒化物半導体層、14 高濃度n型不純物領域、15 マスク、16 イオン、17 ゲート形成領域、20 半絶縁性SiC基板、21 バッファ層、22 AlN障壁層、23 チャネル層、24 電子供給層、25 ソース電極、26 ドレイン電極、27 ゲート電極、28 素子分離領域、29 絶縁膜、30 二次元電子ガス、31 二次元正孔ガス、81 ゲート電極、110 絶縁膜、151 マスク。

Claims (11)

  1. 窒化物半導体からなるヘテロ接合電界効果型トランジスタであって、
    基板上に形成されたバッファ層である第1の窒化物半導体層と、
    前記第1の窒化物半導体層上に形成された障壁層である第2の窒化物半導体層と、
    前記第2の窒化物半導体層上に形成されたチャネル層である第3の窒化物半導体層と、
    前記第3の窒化物半導体層上に形成された電子供給層である第4の窒化物半導体層と、
    を備え、
    前記第1の窒化物半導体層は、AlInGa1−(a+b)N(0≦a<1、0≦b≦1、0≦a+b≦1)であり、
    前記第2の窒化物半導体層は、AlInGa1−(c+d)N(0≦c<1、0≦d≦1、0≦c+d≦1)であり、
    前記第3の窒化物半導体層は、AlInGa1−(e+f)N(0≦e<1、0≦f≦1、0≦e+f≦1)であり、
    前記第4の窒化物半導体層は、AlInGa1−(g+h)N(0≦g<1、0≦h≦1、0≦g+h≦1)であり、
    前記第2の窒化物半導体層のバンドギャップエネルギーは、前記第4の窒化物半導体層のバンドギャップエネルギー以上、かつAlNのバンドギャップエネルギーよりも小さく、
    前記第4の窒化物半導体層のバンドギャップエネルギーは、前記第1の窒化物半導体層のバンドギャップエネルギーよりも大きく、
    前記第1の窒化物半導体層のバンドギャップエネルギーは、前記第3の窒化物半導体層のバンドギャップエネルギーよりも大きく、
    前記第2の窒化物半導体層と前記第3の窒化物半導体層との界面における価電子帯準位は、フェルミ準位よりも低いことを特徴とする、ヘテロ接合電界効果型トランジスタ。
  2. 前記第4の窒化物半導体層上の予め定められた領域であって、前記第4の窒化物半導体層に対してショットキー接触するように形成されたゲート電極と、
    前記第4の窒化物半導体層上であって、前記第4の窒化物半導体層に対してオーミック接触するように前記ゲート電極の一方側と他方側とに各々形成されたソース電極およびドレイン電極と、
    前記第4の窒化物半導体層の表面から前記第1の窒化物半導体層に渡って形成された素子分離領域と、
    をさらに備えることを特徴とする、請求項1に記載のヘテロ接合電界効果型トランジスタ。
  3. 前記第1の窒化物半導体層のバンドギャップエネルギーと前記第3の窒化物半導体層のバンドギャップエネルギーとの差は、0.17eV以下であることを特徴とする、請求項1または2に記載のヘテロ接合電界効果型トランジスタ。
  4. 前記第2の窒化物半導体層の膜厚は、1nm以上10nm以下であることを特徴とする、請求項1から3のいずれか1項に記載のヘテロ接合電界効果型トランジスタ。
  5. 前記第2の窒化物半導体層は、AlGa1−mN(0≦m<1)であることを特徴とする、請求項1から4のいずれか1項に記載のヘテロ接合電界効果型トランジスタ。
  6. 前記第1の窒化物半導体層は、AlGa1−nN(0<n≦0.073)であることを特徴とする、請求項1から5のいずれか1項に記載のヘテロ接合電界効果型トランジスタ。
  7. 前記第1の窒化物半導体層と前記第2の窒化物半導体層との界面における伝導帯準位は、フェルミ準位よりも高いことを特徴とする、請求項1から6のいずれか1項に記載のヘテロ接合電界効果型トランジスタ。
  8. 前記第3の窒化物半導体層のバンドギャップエネルギーは、GaNのバンドギャップエネルギー以上であることを特徴とする、請求項1から7のいずれか1項に記載のヘテロ接合電界効果型トランジスタ。
  9. 前記第3の窒化物半導体層は、AlGa1−xN(0<x<1)であることを特徴とする、請求項1から7のいずれか1項に記載のヘテロ接合電界効果型トランジスタ。
  10. 前記第3の窒化物半導体層は、GaNであることを特徴とする、請求項1から7のいずれか1項に記載のヘテロ接合電界効果型トランジスタ。
  11. 窒化物半導体からなるヘテロ接合電界効果型トランジスタの製造方法であって、
    (a)基板上にバッファ層である第1の窒化物半導体層を形成する工程と、
    (b)前記第1の窒化物半導体層上に障壁層である第2の窒化物半導体層を形成する工程と、
    (c)前記第2の窒化物半導体層上にチャネル層である第3の窒化物半導体層を形成する工程と、
    (d)前記第3の窒化物半導体層上に電子供給層である第4の窒化物半導体層を形成する工程と、
    を備え、
    前記第1の窒化物半導体層は、AlInGa1−(a+b)N(0≦a<1、0≦b≦1、0≦a+b≦1)であり、
    前記第2の窒化物半導体層は、AlInGa1−(c+d)N(0≦c<1、0≦d≦1、0≦c+d≦1)であり、
    前記第3の窒化物半導体層は、AlInGa1−(e+f)N(0≦e<1、0≦f≦1、0≦e+f≦1)であり、
    前記第4の窒化物半導体層は、AlInGa1−(g+h)N(0≦g<1、0≦h≦1、0≦g+h≦1)であり、
    前記第2の窒化物半導体層のバンドギャップエネルギーは、前記第4の窒化物半導体層のバンドギャップエネルギー以上、かつAlNのバンドギャップエネルギーよりも小さく、
    前記第4の窒化物半導体層のバンドギャップエネルギーは、前記第1の窒化物半導体層のバンドギャップエネルギーよりも大きく、
    前記第1の窒化物半導体層のバンドギャップエネルギーは、前記第3の窒化物半導体層のバンドギャップエネルギーよりも大きく、
    前記第2の窒化物半導体層と前記第3の窒化物半導体層との界面における価電子帯準位は、フェルミ準位よりも低いことを特徴とする、ヘテロ接合電界効果型トランジスタの製造方法。
JP2014236195A 2014-11-21 2014-11-21 ヘテロ接合電界効果型トランジスタおよびその製造方法 Pending JP2016100450A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014236195A JP2016100450A (ja) 2014-11-21 2014-11-21 ヘテロ接合電界効果型トランジスタおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014236195A JP2016100450A (ja) 2014-11-21 2014-11-21 ヘテロ接合電界効果型トランジスタおよびその製造方法

Publications (1)

Publication Number Publication Date
JP2016100450A true JP2016100450A (ja) 2016-05-30

Family

ID=56075524

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014236195A Pending JP2016100450A (ja) 2014-11-21 2014-11-21 ヘテロ接合電界効果型トランジスタおよびその製造方法

Country Status (1)

Country Link
JP (1) JP2016100450A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107195773A (zh) * 2017-06-26 2017-09-22 中国科学技术大学 空穴型半导体异质结霍尔棒、其制备和使用方法及用途
JP6293394B1 (ja) * 2017-07-04 2018-03-14 三菱電機株式会社 半導体装置、および、半導体装置の製造方法
JP2019096739A (ja) * 2017-11-22 2019-06-20 富士通株式会社 半導体装置及び半導体装置の製造方法
CN113130642A (zh) * 2021-02-26 2021-07-16 西安电子科技大学 基于AlN基板的p沟道增强型GaN/AlN异质结场效应管及制备方法
JP2023503944A (ja) * 2020-04-29 2023-02-01 広東致能科技有限公司 Iii族窒化物半導体集積回路構造、その製造方法および使用

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008243881A (ja) * 2007-03-26 2008-10-09 Mitsubishi Electric Corp 半導体装置及びその製造方法
WO2009001888A1 (ja) * 2007-06-27 2008-12-31 Nec Corporation 電界効果トランジスタ、ならびに、該電界効果トランジスタの作製に供される多層エピタキシャル膜
JP2011171422A (ja) * 2010-02-17 2011-09-01 Nippon Telegr & Teleph Corp <Ntt> 電界効果型トランジスタ
JP2013149732A (ja) * 2012-01-18 2013-08-01 Mitsubishi Electric Corp へテロ接合電界効果型トランジスタおよびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008243881A (ja) * 2007-03-26 2008-10-09 Mitsubishi Electric Corp 半導体装置及びその製造方法
WO2009001888A1 (ja) * 2007-06-27 2008-12-31 Nec Corporation 電界効果トランジスタ、ならびに、該電界効果トランジスタの作製に供される多層エピタキシャル膜
JP2011171422A (ja) * 2010-02-17 2011-09-01 Nippon Telegr & Teleph Corp <Ntt> 電界効果型トランジスタ
JP2013149732A (ja) * 2012-01-18 2013-08-01 Mitsubishi Electric Corp へテロ接合電界効果型トランジスタおよびその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107195773A (zh) * 2017-06-26 2017-09-22 中国科学技术大学 空穴型半导体异质结霍尔棒、其制备和使用方法及用途
JP6293394B1 (ja) * 2017-07-04 2018-03-14 三菱電機株式会社 半導体装置、および、半導体装置の製造方法
JP2019096739A (ja) * 2017-11-22 2019-06-20 富士通株式会社 半導体装置及び半導体装置の製造方法
JP7009952B2 (ja) 2017-11-22 2022-01-26 富士通株式会社 半導体装置及び半導体装置の製造方法
JP2023503944A (ja) * 2020-04-29 2023-02-01 広東致能科技有限公司 Iii族窒化物半導体集積回路構造、その製造方法および使用
JP7450719B2 (ja) 2020-04-29 2024-03-15 広東致能科技有限公司 Iii族窒化物半導体集積回路構造、その製造方法および使用
CN113130642A (zh) * 2021-02-26 2021-07-16 西安电子科技大学 基于AlN基板的p沟道增强型GaN/AlN异质结场效应管及制备方法

Similar Documents

Publication Publication Date Title
US11699748B2 (en) Normally-off HEMT transistor with selective generation of 2DEG channel, and manufacturing method thereof
JP5495257B2 (ja) Iii族窒化物系電界効果トランジスタおよびその製造方法
JP5641821B2 (ja) ヘテロ接合電界効果トランジスタの製造方法
JP2011044647A (ja) Iii族窒化物系電界効果トランジスタおよびその製造方法
JP5300514B2 (ja) 半導体装置
CN113380623A (zh) 通过p型钝化实现增强型HEMT的方法
JP2011233612A (ja) 半導体装置及びその製造方法
JP2011146613A (ja) ヘテロ接合電界効果型トランジスタおよびその製造方法
JP2013149732A (ja) へテロ接合電界効果型トランジスタおよびその製造方法
CN109950323A (zh) 极化超结的ⅲ族氮化物二极管器件及其制作方法
JP2016100450A (ja) ヘテロ接合電界効果型トランジスタおよびその製造方法
JP2013055224A (ja) 半導体装置およびその製造方法
JP2015079806A (ja) へテロ接合電界効果型トランジスタおよびその製造方法
JP2013120871A (ja) ヘテロ接合電界効果型トランジスタおよびその製造方法
JP2010251391A (ja) 半導体装置
KR101172857B1 (ko) 인헨스먼트 노멀리 오프 질화물 반도체 소자 및 그 제조방법
JP2009152353A (ja) ヘテロ接合電界効果型トランジスタおよびその製造方法
JP5509544B2 (ja) 半導体装置及びその製造方法
JP6650867B2 (ja) ヘテロ接合電界効果型トランジスタの製造方法
JP2014099523A (ja) ヘテロ接合電界効果型トランジスタおよびその製造方法
JP4517077B2 (ja) 窒化物半導体材料を用いたヘテロ接合電界効果型トランジスタ
CN111326577B (zh) 功率器件外延结构的制备方法及功率器件外延结构
JP2015008244A (ja) ヘテロ接合電界効果型トランジスタおよびその製造方法
JP2006059956A (ja) 半導体装置の製造方法
JP2012043964A (ja) ヘテロ接合電界効果トランジスタ及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161026

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170706

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170711

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180403