JP2016212871A - タッチパネル - Google Patents

タッチパネル Download PDF

Info

Publication number
JP2016212871A
JP2016212871A JP2016092889A JP2016092889A JP2016212871A JP 2016212871 A JP2016212871 A JP 2016212871A JP 2016092889 A JP2016092889 A JP 2016092889A JP 2016092889 A JP2016092889 A JP 2016092889A JP 2016212871 A JP2016212871 A JP 2016212871A
Authority
JP
Japan
Prior art keywords
conductive layer
layer
transistor
touch panel
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016092889A
Other languages
English (en)
Other versions
JP6713820B2 (ja
JP2016212871A5 (ja
Inventor
英明 宍戸
Hideaki Shishido
英明 宍戸
平形　吉晴
Yoshiharu Hirakata
吉晴 平形
大介 久保田
Daisuke Kubota
大介 久保田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2016212871A publication Critical patent/JP2016212871A/ja
Publication of JP2016212871A5 publication Critical patent/JP2016212871A5/ja
Application granted granted Critical
Publication of JP6713820B2 publication Critical patent/JP6713820B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0443—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04164—Connections between sensors and controllers, e.g. routing lines between electrodes and connection pads
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04166—Details of scanning methods, e.g. sampling time, grouping of sub areas or time sharing with display driving
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0445—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using two or more layers of sensing electrodes, e.g. using two layers of electrodes separated by a dielectric layer
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04102—Flexible digitiser, i.e. constructional details for allowing the whole digitising part of a device to be flexed or rolled like a sheet of paper
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04107—Shielding in digitiser, i.e. guard or shielding arrangements, mostly for capacitive touchscreens, e.g. driven shields, driven grounds
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04111—Cross over in capacitive digitiser, i.e. details of structures for connecting electrodes of the sensing pattern where the connections cross each other, e.g. bridge structures comprising an insulating layer, or vias through substrate
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04112—Electrode mesh in capacitive digitiser: electrode for touch sensing is formed of a mesh of very fine, normally metallic, interconnected lines that are almost invisible to see. This provides a quite large but transparent electrode surface, without need for ITO or similar transparent conductive material
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/03—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes specially adapted for displays having non-planar surfaces, e.g. curved displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Liquid Crystal (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Position Input By Displaying (AREA)

Abstract

【課題】厚さの薄いタッチパネルを提供する。または、視認性の高いタッチパネルを提供する。または、軽量なタッチパネルを提供する。または、消費電力が低減されたタッチパネルを提供する。【解決手段】静電容量式のタッチセンサを構成する一対の導電層を複数の開口を有するメッシュ状の形状とする。さらに平面視において、２つの表示素子の間の領域と重ねて配置する。また、タッチセンサを構成する一対の導電層を、タッチパネルが有する一対の基板の内側に配置し、当該一対の導電層と、表示素子を駆動する回路との間に、定電位を供給可能な導電層を設ける。【選択図】図２

Description

本発明の一態様は、入力装置に関する。本発明の一態様は、表示装置に関する。本発明の一態様は、入出力装置に関する。本発明の一態様は、タッチパネルに関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様は、物、方法、又は、製造方法に関する。本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、電子機器、照明装置、入力装置、入出力装置、それらの駆動方法、又は、それらの製造方法、を一例として挙げることができる。
なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶装置は、半導体装置の一態様である。撮像装置、表示装置、液晶表示装置、発光装置、入力装置、入出力装置、電気光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、及び電子機器は、半導体装置を有している場合がある。
近年、位置入力手段としてタッチセンサを搭載した表示装置が実用化されている。タッチセンサを搭載した表示装置は、タッチパネル、またはタッチスクリーンなどと呼ばれている（以下、これを単に「タッチパネル」とも呼ぶ）。例えば、タッチパネルを備える携帯情報端末としては、スマートフォン、タブレット端末などがある。
表示装置の一つとして、液晶素子を備える液晶表示装置がある。例えば、画素電極をマトリクス状に配置し、画素電極の各々に接続するスイッチング素子としてトランジスタを用いたアクティブマトリクス型液晶表示装置が注目を集めている。
例えば、画素電極の各々に接続するスイッチング素子として、金属酸化物をチャネル形成領域とするトランジスタを用いるアクティブマトリクス型液晶表示装置が知られている（特許文献１及び特許文献２）。
アクティブマトリクス型液晶表示装置には大きく分けて透過型と反射型の二種類のタイプが知られている。
透過型の液晶表示装置は、冷陰極蛍光ランプなどのバックライトを用い、液晶の光学変調作用を利用して、バックライトからの光が液晶を透過して液晶表示装置外部に出力される状態と、出力されない状態とを選択し、明と暗の表示を行わせ、さらにそれらを組み合わせることで、画像表示を行うものである。
また、反射型の液晶表示装置は、液晶の光学変調作用を利用して、外光、即ち入射光が画素電極で反射して装置外部に出力される状態と、入射光が装置外部に出力されない状態とを選択し、明と暗の表示を行わせ、さらにそれらを組み合わせることで、画像表示を行うものである。反射型の液晶表示装置は、透過型の液晶表示装置と比較して、バックライトを使用しないため、消費電力が少ないといった長所を有する。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報
ユーザーインターフェースとして画面に指やスタイラス等で触れることで入力する機能を表示パネルに付加したタッチパネルが望まれている。
また、タッチパネルが適用された電子機器の薄型化、軽量化が求められている。そのため、タッチパネル自体の薄型化、軽量化が求められている。
例えば、タッチパネルは、表示パネルの視認側（表示面側）にタッチセンサを設ける構成とすることができる。
ここで、表示パネルの表示面側に静電容量方式のタッチセンサを重ねて設けたタッチパネルの構成とする場合に、表示パネルを構成する画素や配線と、タッチセンサを構成する電極や配線との距離が小さくなると、タッチセンサが表示パネルを駆動した時に生じるノイズの影響を受けやすくなり、その結果としてタッチパネルの検出感度が低下してしまう場合がある。
本発明の一態様は、厚さの薄いタッチパネルを提供することを課題の一とする。または、視認性の高いタッチパネルを提供することを課題の一とする。または、軽量なタッチパネルを提供することを課題の一とする。または、消費電力が低減されたタッチパネルを提供することを課題の一とする。
または、新規な入力装置を提供することを課題の一とする。または、新規な入出力装置を提供することを課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの課題の全てを解決する必要はない。なお、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、第１の基板と、第１の導電層と、第２の導電層と、第３の導電層と、第４の導電層と、液晶層と、を有するタッチパネルである。第３の導電層は、第１の基板上に位置する。第４の導電層は、第３の導電層と同一面上に離間して位置する。液晶層は、第３の導電層よりも上側に位置する。第２の導電層は、液晶層よりも上側に位置する。第１の導電層は、第２の導電層よりも上側に位置する。第１の導電層は、複数の開口を有するメッシュ状の形状を有する。第２の導電層は、可視光を透過する機能を有し、且つ第３の導電層と重なる部分、及び第４の導電層と重なる部分を有する。第３の導電層及び第４の導電層は、可視光を透過する機能を有する。第３の導電層は、開口の一と重なる部分を有する。第４の導電層は、開口の他の一と重なる部分を有する。平面視において、第１の導電層は、第３の導電層と第４の導電層の間に位置する部分を有する。
また、上記において、第２の導電層は、共通電極として機能し、第３の導電層及び第４の導電層は、それぞれ画素電極として機能することが好ましい。
また、本発明の他の一態様は、第１の基板と、第１の導電層と、第２の導電層と、第３の導電層と、第４の導電層と、第５の導電層と、液晶層と、を有するタッチパネルである。第５の導電層は、第１の基板上に位置する。第５の導電層は、第３の導電層と重なる部分、及び第４の導電層と重なる部分を有する。第４の導電層は、第３の導電層と同一面上に離間して位置する。液晶層は、第３の導電層、及び第５の導電層よりも上側に位置する。第２の導電層は、液晶層よりも上側に位置する。第１の導電層は、第２の導電層よりも上側に位置する。第１の導電層は、複数の開口を有するメッシュ状の形状を有する。第２の導電層は、可視光を透過する機能を有し、且つ第３の導電層と重なる部分、及び第４の導電層と重なる部分を有する。第３の導電層は、開口の一と重なる部分を有する。第４の導電層は、開口の他の一と重なる部分を有する。第３の導電層及び第４の導電層と、第５の導電層の少なくとも一方は、可視光を透過する機能を有する。平面視において、第１の導電層は、第３の導電層と第４の導電層の間に位置する部分を有する。第３の導電層または第５の導電層は、櫛歯状の形状またはスリットを有する形状を有する。開口の一と、第３の導電層と、第５の導電層とが互いに重なる部分と、開口の一と、第３の導電層または第５の導電層の一方とが互いに重なり、且つ第３の導電層または第５の導電層の他の一方と重ならない部分と、を有する。
また、上記において、第３の導電層及び第４の導電層は、それぞれ画素電極として機能し、第５の導電層は、共通電極として機能することが好ましい。
また、上記において、第５の導電層は、第３の導電層及び第４の導電層よりも下側に位置することが好ましい。
また、上記において、第２の導電層は、定電位が供給される端子と電気的に接続されていることが好ましい。
また、上記において、第１の導電層よりも上側に第２の基板を有し、第１の導電層及び第２の導電層は、第２の基板に形成されていることが好ましい。
また、上記において、第１の導電層よりも上側に、遮光層を有し、遮光層と、第１の導電層とは、互いに重なる部分を有することが好ましい。
また、上記において、第１の導電層よりも上側に、円偏光板を有することが好ましい。
また、上記において、第３の導電層よりも上側に、第１の着色層及び第２の着色層を有し、第１の着色層は、開口の一と重なる領域を有し、第２の着色層は、開口の他の一と重なる領域を有することが好ましい。このとき、第１の導電層は、第１の着色層と第２の着色層の少なくとも一方と重なる部分を有することが好ましい。
また、上記において、第３の導電層よりも上側であって、第２の導電層よりも下側に、スペーサを有し、スペーサは、第１の導電層と重なる部分を有することが好ましい。
また、上記において、液晶層と、第１の基板との間にトランジスタを有し、トランジスタのソース又はドレインの一方と、第３の導電層とは、電気的に接続され、トランジスタは、酸化物半導体を含む半導体層を有することが好ましい。このとき、トランジスタは、第１のゲート電極及び第２のゲート電極を有し、第１のゲート電極は、半導体層よりも下側に位置し、第２のゲート電極は、半導体層よりも上側に位置し、第２のゲート電極と、半導体層と、第３の導電層とが、互いに重なる領域を有することが好ましい。また、第２のゲート電極と、半導体層とは、同一の金属元素を含むことが好ましい。
または、上記において、液晶層と、第１の基板との間にトランジスタを有し、トランジスタのソース又はドレインの一方と、第３の導電層とは、電気的に接続され、トランジスタは、アモルファスシリコン、多結晶シリコン、または単結晶シリコンを含む半導体層を有することが好ましい。このとき、トランジスタは、第１のゲート電極及び第２のゲート電極を有し、第１のゲート電極は、半導体層よりも下側に位置し、第２のゲート電極は、半導体層よりも上側に位置し、第２のゲート電極と、半導体層と、第３の導電層とが、互いに重なる領域を有することが好ましい。
本発明の一態様によれば、厚さの薄いタッチパネルを提供できる。または、視認性の高いタッチパネルを提供できる。または、軽量なタッチパネルを提供できる。または、消費電力が低減されたタッチパネルを提供できる。
なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
実施の形態に係る、タッチパネルモジュールの構成例。 実施の形態に係る、タッチパネルモジュールの構成例。 実施の形態に係る、タッチパネルモジュールの構成例。 実施の形態に係る、タッチパネルモジュールの構成例。 実施の形態に係る、タッチパネルモジュールの構成例。 実施の形態に係る、タッチパネルモジュールの構成例。 実施の形態に係る、タッチパネルモジュールの構成例。 実施の形態に係る、タッチパネルモジュールの構成例。 実施の形態に係る、タッチパネルモジュールの構成例。 実施の形態に係る、タッチパネルモジュールの構成例。 実施の形態に係る、タッチパネルモジュールの構成例。 実施の形態に係る、タッチパネルモジュールの構成例。 実施の形態に係る、タッチパネルモジュールの構成例。 実施の形態に係る、タッチパネルモジュールの構成例。 実施の形態に係る、タッチパネルモジュールの構成例。 実施の形態に係る、タッチパネルモジュールの構成例。 実施の形態に係る、タッチパネルモジュールの構成例。 実施の形態に係る、タッチパネルモジュールの構成例。 実施の形態に係る、タッチパネルモジュールの構成例。 実施の形態に係る、タッチパネルモジュールの構成例。 実施の形態に係る、タッチパネルモジュールの構成例。 実施の形態に係る、タッチパネルモジュールの構成例。 実施の形態に係る、タッチパネルモジュールの構成例。 実施の形態に係る、タッチパネルモジュールの構成例。 実施の形態に係る、タッチセンサの構成例。 実施の形態に係る、タッチセンサの構成例。 実施の形態に係る、タッチセンサの構成例。 実施の形態に係る、タッチパネルの構成例。 実施の形態に係る、タッチパネルの構成例。 実施の形態に係る、タッチセンサの回路図及びタイミングチャート図。 実施の形態に係る、タッチセンサを備える画素を説明する図。 実施の形態に係る、タッチセンサ及び画素の動作を説明する図。 トランジスタの一形態を説明する断面図。 トランジスタの一形態を説明する断面図。 トランジスタの一形態を説明する断面図。 トランジスタの一形態を説明する平面図および断面図。 トランジスタの一形態を説明する平面図および断面図。 トランジスタの一形態を説明する平面図および断面図。 トランジスタの一形態を説明する平面図および断面図。 トランジスタの一形態を説明する平面図および断面図。 エネルギーバンド構造を説明する図。 トランジスタの一形態を説明する平面図および断面図。 トランジスタの一形態を説明する平面図および断面図。 トランジスタの一形態を説明する平面図および断面図。 トランジスタの一形態を説明する平面図および断面図。 トランジスタの一形態を説明する平面図および断面図。 トランジスタの一形態を説明する断面図。 トランジスタの一形態を説明する平面図および断面図。 トランジスタの一形態を説明する平面図および断面図。 実施の形態に係る、タッチパネルモジュールのブロック図。 実施の形態に係る、タッチパネルモジュールの構成例。 実施の形態に係る表示モジュールを説明する図。 実施の形態に係る電子機器を説明する図。 実施の形態に係る電子機器を説明する図。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
なお、本明細書で説明する各図において、各構成の大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。
なお、本明細書等における「第１」、「第２」等の序数詞は、構成要素の混同を避けるために付すものであり、数的に限定するものではない。
なお、「膜」という言葉と、「層」という言葉とは、互いに入れ替えることが可能である場合がある。例えば、「導電層」という用語を、「導電膜」という用語に変更することや、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
（実施の形態１）
本実施の形態では、本発明の一態様の入力装置（タッチセンサ）の構成例、及び本発明の一態様の入力装置と表示装置（表示パネル）を備える入出力装置（タッチパネル）の構成例について、図面を参照して説明する。
以下では、本発明の一態様のタッチセンサとして、静電容量方式のタッチセンサを適用した場合について説明する。
なお、本明細書等において、タッチパネルは表示面に画像等を表示（出力）する機能と、表示面に指やスタイラスなどの被検知体が触れる、または近接することを検出するタッチセンサとしての機能と、を有する。したがってタッチパネルは入出力装置の一態様である。
また、本明細書等では、タッチパネルが有する基板に、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）もしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）などのコネクターが取り付けられたもの、または基板にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式によりＩＣ（集積回路）が実装されたものを、タッチパネルモジュール、または単にタッチパネルと呼ぶ場合がある。
本発明の一態様に適用できる静電容量方式のタッチセンサは、一対の導電層を備える。一対の導電層の間には容量結合が生じている。一対の導電層に被検知体が触れる、または近接することにより一対の導電層間の容量の大きさが変化することを利用して、検出を行うことができる。
静電容量方式としては、表面型静電容量方式、投影型静電容量方式等がある。投影型静電容量方式としては、主に駆動方式の違いから、自己容量方式、相互容量方式などがある。相互容量方式を用いると、同時多点検出が可能となるため好ましい。
またタッチセンサを構成する一対の導電層は、それぞれ開口を有することが好ましい。より好ましくは、複数の開口を有するメッシュ状の形状を有することが好ましい。そして当該開口と、表示素子とが互いに重なるように配置する構成とすることが好ましい。こうすることで、表示素子からの光が当該開口を介して外部に射出されるため、タッチセンサを構成する一対の導電層は、透光性を有する必要がなくなる。すなわち、タッチセンサを構成する一対の導電層の材料として、透光性導電性材料よりも低抵抗な金属や合金などの材料を適用することが可能となる。したがって検知信号の遅延などの影響が低減され、タッチパネルの検出感度を高めることができる。さらに、このような構成は、携帯型の機器だけでなくテレビジョン等の大型の表示装置にも好適に適用することができる。
また、タッチセンサを構成する一対の導電層は、平面視において、２つの表示素子の間の領域と重ねて配置することが好ましい。このとき、当該一対の導電層に可視光を遮光する材料を用いることがより好ましい。そうすることで当該一対の導電層は、隣接画素間の混色を抑制するための遮光層としても機能させることができる。そのため、遮光層としてブラックマトリクス等を別途形成する必要がなく、製造工程を簡略化することができ、歩留りの向上、及び生産コストの低減などが期待できる。またこのようなタッチセンサを適用することで、視認性に優れたタッチパネルを実現できる。
また、タッチセンサを構成する一対の導電層よりも表示面側に、遮光層、または円偏光板を備える構成とすることが好ましい。こうすることで、当該導電層による外光の反射を抑制する、または防ぐことができ、当該導電層が使用者に視認されてしまうことを防止することができる。
またこのとき、タッチセンサを構成する一対の導電層が、表示素子からの光の光路を避けて配置されているため、原理的にモアレが生じないという効果を奏する。ここでモアレとは、２以上の周期性を有するパターンを重ねたときに生じる干渉縞のことをいう。そのため、極めて表示品位の高いタッチパネルを実現することができる。
また、本発明の一態様のタッチパネルが有する表示素子としては、液晶素子、ＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ）を利用した光学素子、有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子や発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）等の発光素子、電気泳動素子など、様々な表示素子を用いることができる。
ここで、タッチパネルには表示素子として液晶素子を用いた、透過型の液晶表示装置を適用することが好ましい。
さらに、タッチセンサを構成する一対の導電層を、タッチパネルが有する一対の基板の内側に配置することが好ましい。この時特に、タッチセンサを構成する導電層として複数の開口を有する形状とすることが好ましい。このような導電層はその表面積を低減することができる。そのため例えばタッチセンサを構成する導電層に開口を有さない透光性を有する導電膜を用いた場合に比べて、表示素子を駆動させる際の電気的なノイズが当該導電層へ伝わりにくい構成とすることができる。すなわち、一対の基板の間に表示素子とタッチセンサを構成する導電膜の両方を挟持しても、高い検出感度を実現することができる。その結果、薄い厚さと、高い検出感度が両立されたタッチパネルを実現することができる。
そして、タッチセンサを構成する一対の導電層と、表示素子を駆動する回路との間に、定電位を供給可能な導電層を設けることがより好ましい。このような導電層は、シールド層として機能させることができる。具体的には、当該導電層により、表示素子を駆動する回路からのノイズがタッチセンサに伝わることを防ぐことができる。同時に、当該導電層により、タッチセンサを駆動した時のノイズが、表示素子や表示素子を駆動する回路、または当該回路を構成する配線などに伝わることを防ぐこともできる。そのため、例えば表示素子を駆動させるタイミングと、タッチセンサを駆動させるタイミングとをずらすことによりノイズの影響を抑制するなどといった対策を講じることなく、表示素子とタッチセンサの両方を同時に駆動させることや、これらの駆動のタイミングを同期させずに駆動することなどが可能となる。したがって、例えば表示素子の駆動周波数（フレームレートともいう）を高めることで滑らかな動画表示を行うことができる。また例えばタッチセンサの駆動周波数を高めることで、より検知精度を高めることが可能となる。また表示素子の駆動周波数と、タッチセンサの駆動周波数とをそれぞれ個別に自由に設定することができる。例えば、状況によりいずれか一方、または両方の駆動周波数を低く設定する期間を設けることで、消費電力の低減を図ることも可能となる。
特に、液晶素子の共通電極及び画素電極として機能する一対の導電層のうち、画素電極が一方の基板側に設けられ、共通電極が他方の基板側に設けられた縦電界方式の液晶素子を用いることが好ましい。すなわち、画素を構成するトランジスタや配線と、タッチセンサを構成する一対の導電層との間に、共通電極が位置するような構成とすることが好ましい。このような構成とすることで、共通電極をシールド層として機能させることができる。
以下では、本発明の一態様のより具体的な構成例について、図面を参照して説明する。
［構成例］
図１（Ａ）は、本発明の一態様のタッチパネルモジュール１０の斜視概略図である。また、図１（Ｂ）は、タッチパネルモジュール１０の一対の基板を分離した斜視概略図である。タッチパネルモジュール１０は、基板３１と、基板２１とが貼り合わされた構成を有する。タッチセンサ２２は、基板２１側に設けられている。
基板２１には、ＦＰＣ４１が設けられている。また基板２１の表示パネル側の面にタッチセンサ２２を有する。タッチセンサ２２は、導電層２３、導電層２４、導電層２５等を有する。またこれら導電層とＦＰＣ４１とを電気的に接続する配線２９を有する。ＦＰＣ４１は、タッチセンサ２２に外部からの信号を供給する機能を有する。または、ＦＰＣ４１は、タッチセンサ２２からの信号を外部に出力する機能を有する。なお、ＦＰＣ４１を備えない形態を、単にタッチパネルと呼ぶことがある。
なお、タッチセンサ２２が形成された基板２１は、単体でタッチセンサ基板、またはタッチセンサモジュールとして用いることもできる。例えば、このような基板を、表示パネルの表示面側に貼り付けることで、タッチパネルを形成することもできる。
タッチセンサ２２は、複数の導電層２３、複数の導電層２４、及び複数の導電層２５を有する。導電層２３は、一方向に延伸した形状を有する。また導電層２３は延伸方向と交差する方向に複数並べて配置されている。複数の導電層２４は、隣接する２つの導電層２３の間に位置するように設けられている。導電層２５は、導電層２３の延伸方向と交差する方向に沿って隣接する２つの導電層２４を電気的に接続する。すなわち導電層２３の延伸方向と交差する方向に沿って配置された複数の導電層２４は、複数の導電層２５によって電気的に接続されている。
ここで、導電層２３と導電層２５とは互いに重なる領域を有する。また導電層２３と導電層２５との間には絶縁層が設けられている。
隣接する導電層２３と導電層２４との間には容量結合が生じている。すなわち、導電層２３と導電層２４により、容量素子１１が形成されている。例えば投影型静電容量方式の駆動方法を用いる場合には、導電層２３と導電層２４のうち一方を送信側の電極として、他方を受信側の電極として用いることができる。
なお、ここでは複数の導電層２４を導電層２５によって電気的に接続する構成としたが、導電層２４を導電層２３と同様に一方向に延伸した形状とし、導電層２３と導電層２４との間に絶縁層を有する構成とすることで、導電層２５を設けない構成としてもよい。このとき、導電層２３と導電層２４の互いの一部が重なる。
なお、導電層２３、導電層２４、導電層２５などの導電膜、つまり、タッチパネルを構成する配線や電極に用いることのできる材料として、例えば、抵抗値が低いものが望ましい。一例として、銀、銅、アルミニウムなどの金属を用いてもよい。さらに、非常に細くした（例えば、直径または幅が数ナノメートル）多数の導電体を用いて構成されるような金属ナノワイヤを用いてもよい。一例としては、Ａｇナノワイヤ、Ｃｕナノワイヤ、Ａｌナノワイヤなどを用いてもよい。Ａｇナノワイヤの場合、例えば光透過率は８９％以上、シート抵抗値は４０Ω／□以上１００Ω／□以下を実現することができる。なお、このような金属ナノワイヤは透過率が高いため、表示素子に用いる電極、例えば、画素電極や共通電極に、当該金属ナノワイヤを用いてもよい。
または、導電層２３、導電層２４、及び導電層２５等のうち、少なくとも一つに導電性酸化物を用いることもできる。例えば酸化インジウム、酸化錫または酸化亜鉛を含む導電性材料を用いてもよい。また、導電層２３、導電層２４、または導電層２５に可視光を透過する材料を用いた場合、当該導電層と表示素子とが重なるように配置し、表示素子からの光が当該導電層を介して射出される構成としてもよい。すなわち、可視光を透過する材料を用いた場合では、当該導電層はメッシュ状の上面形状を有さなくてもよい。
基板３１上には、表示部３２が設けられている。表示部３２は、マトリクス状に配置された複数の画素３３を有する。画素３３は、複数の副画素回路を備えていることが好ましい。副画素回路は、それぞれ表示素子と電気的に接続する。また基板３１上には、表示部３２内の画素３３と電気的に接続する回路３４を備えることが好ましい。回路３４は、例えばゲート駆動回路として機能する回路を適用することができる。ＦＰＣ４２は、表示部３２または回路３４の少なくとも一に、外部からの信号を供給する機能を有する。なお、基板３１、またはＦＰＣ４２に、ソース駆動回路として機能するＩＣを実装することが好ましい。ＩＣは、ＣＯＧ方式により基板３１に実装してもよいし、ＩＣが実装されたＦＰＣ４２、またはＴＡＢ、ＴＣＰ等を取り付けることもできる。
本発明の一態様のタッチパネルモジュールは、タッチセンサ２２によりタッチ動作が行われた際の容量の変化に基づき、位置情報を出力することができる。また表示部３２により、画像を表示することができる。
［断面構成例］
以下では、タッチパネルモジュール１０の断面構成の例について、図面を参照して説明する。以下で例示するタッチパネルモジュール１０は、表示素子としてＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モードが適用された透過型の液晶素子を適用したものである。
〔断面構成例１〕
図２は、タッチパネルモジュール１０の断面概略図である。図２では、図１（Ａ）におけるＦＰＣ４２を含む領域、回路３４を含む領域、表示部３２を含む領域、ＦＰＣ４１を含む領域などの断面の一例を示している。
基板２１と、基板３１とは、接着層１４１によって貼り合わされている。また基板２１、基板３１、及び接着層１４１に囲まれた領域に、液晶１１２が封止されている。また、基板２１の外側の面には偏光板１３０ａを有する。また基板３１の外側の面には偏光板１３０ｂを有する。
また図示しないが、偏光板１３０ａよりも外側、または偏光板１３０ｂよりも外側に、バックライトを設けることができる。バックライトとしては、直下型のバックライトであってもよいし、エッジライト型のバックライトであってもよい。ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を備える直下型のバックライトを用いると、ローカルディミングが容易となり、コントラストを高めることができるため好ましい。また、エッジライト型のバックライトを用いると、バックライトを含めたタッチパネルモジュールの厚さを低減できるため好ましい。
基板３１と基板２１との間には、導電層２３及び導電層２４を含むタッチセンサ２２、接続部１０１、配線２９、表示素子６０、トランジスタ２０１、トランジスタ２０２、容量素子２０３、接続部２０４、配線３５等が設けられている。
基板３１上には、絶縁層２１１、絶縁層２１２、絶縁層２１３、絶縁層２１４等の絶縁層が設けられている。絶縁層２１１は、その一部が各トランジスタのゲート絶縁層として機能し、また他の一部は容量素子２０３の誘電体としての機能を有する。絶縁層２１２、絶縁層２１３、及び絶縁層２１４は、各トランジスタや容量素子２０３等を覆って設けられている。絶縁層２１４は、平坦化層としての機能を有する。なお、ここではトランジスタ等を覆う絶縁層として、絶縁層２１２、絶縁層２１３、絶縁層２１４の３層を有する場合を示しているが、これに限られず４層以上であってもいいし、単層、または２層であってもよい。また平坦化層として機能する絶縁層２１４は、不要であれば設けなくてもよい。
また、基板３１上には、導電層２２１、導電層２２２、導電層２２３、半導体層２３１、導電層１１１等が設けられている。ここでは、同一の導電膜を加工して得られる複数の層に同じ符号を付して説明する場合がある。
導電層２２１は、各トランジスタの一方のゲート電極や、容量素子２０３の一方の電極、または配線などに用いることができる。導電層２２２は、各トランジスタのソース電極またはドレイン電極、容量素子２０３の他方の電極、若しくは配線などに用いることができる。導電層２２３は、各トランジスタの他方のゲート電極や、配線などに用いることができる。半導体層２３１は、各トランジスタの半導体層などに用いることができる。
図２では、表示部３２の例として、副画素３３Ｒと、これに隣接する副画素３３Ｇ及び副画素３３Ｂの一部の断面を示している。例えば、副画素３３Ｒは赤色を呈する副画素、副画素３３Ｇは緑色を呈する副画素、副画素３３Ｂは青色を呈する副画素とすることで、フルカラーの表示を行うことができる。例えば副画素３３Ｒは、トランジスタ２０２と、容量素子２０３と、表示素子６０と、着色層１３１Ｒと、を有する。ここで、トランジスタ２０２、容量素子２０３、及び配線等により副画素回路が構成されている。
図２では、回路３４の例としてトランジスタ２０１が設けられている例を示している。
図２では、トランジスタ２０１及びトランジスタ２０２の例として、チャネルが形成される半導体層２３１を２つのゲート電極（導電層２２１、導電層２２３）で挟持する構成を適用した例を示している。このような構成とすることで、トランジスタのしきい値電圧を制御することができる。また導電層２２１と導電層２２３とを接続し、２つのゲート電極によって駆動してもよい。このようなトランジスタは他のトランジスタと比較して電界効果移動度を高めることが可能であり、オン電流を増大させることができる。その結果、高速動作が可能な回路を作製することができる。さらには回路部の占有面積を縮小することが可能となる。オン電流の大きなトランジスタを適用することで、表示パネルまたはタッチパネルを大型化、または高精細化したときに配線数が増大したとしても、各配線における信号遅延を低減することが可能であり、表示ムラを抑制することが可能である。
なお、図３に示すように、導電層２２３を設けない構成としてもよい。導電層２２３を設けないことにより、タッチパネルの作製工程を簡略化させ、製造コストを低減することができる。
なお、回路３４が有するトランジスタと、表示部３２が有するトランジスタは、同じ構造であってもよい。また回路３４が有する複数のトランジスタは、全て同じ構造であってもよいし、異なる構造のトランジスタを組み合わせて用いてもよい。また、表示部３２が有する複数のトランジスタは、全て同じ構造であってもよいし、異なる構造のトランジスタを組み合せて用いてもよい。
各トランジスタを覆う絶縁層２１２、絶縁層２１３のうち少なくとも一方は、水や水素などの不純物が拡散しにくい材料を用いることが好ましい。すなわち、絶縁層２１２または絶縁層２１３はバリア膜として機能させることができる。このような構成とすることで、トランジスタに対して外部から不純物が拡散することを効果的に抑制することが可能となり、信頼性の高いタッチパネルを実現できる。
絶縁層２１４上に導電層１１１が設けられている。導電層１１１は、絶縁層２１４、絶縁層２１３、絶縁層２１２等に形成された開口を介して、トランジスタ２０２のソース又はドレインの一方と電気的に接続されている。また導電層１１１は、容量素子２０３の一方の電極と電気的に接続されている。
基板２１の基板３１側の面には、導電層２３、導電層２４、導電層２５、配線２９、絶縁層１２１、オーバーコート１２３、スペーサ１２４、着色層１３１Ｇ（図示しない）、着色層１３１Ｒ、着色層１３１Ｂ、遮光層１３２、導電層１１３等が設けられている。
図２では、導電層２３と導電層２４の交差部の断面を示している。導電層２３と導電層２４とは同一面上に設けられている。導電層２５は、導電層２３及び導電層２４を覆う絶縁層１２１上に設けられ、その一部が導電層２３と重なっている。導電層２３を挟む２つの導電層２４は、絶縁層１２１に設けられた開口を介して導電層２５と電気的に接続している。
遮光層１３２、及び着色層１３１Ｒ等は、絶縁層１２１上に設けられている。また遮光層１３２、着色層１３１Ｒ等を覆ってオーバーコート１２３が設けられている。オーバーコート１２３上には、導電層１１３が設けられている。
図２では、表示素子６０が導電層１１１と、導電層１１３の一部と、これらに挟持された液晶１１２により構成されている。
なお、導電層１１１、導電層１１３、絶縁層２１４等において、液晶１１２と接する面には、液晶１１２の配向を制御するための配向膜が設けられていてもよい。
図２に示す構成では、導電層２３等が表示素子６０と重ならないように配置されている例を示している。言い換えると、導電層２３が有する開口と、表示素子６０とが重なるように、導電層２３が配置されている。または、導電層２３は隣接する２つの副画素が有する、２つの導電層１１１の間の領域と重なるように配置されている。なお、ここでは導電層２３の例を示しているが、導電層２４や導電層２５も同様に、表示素子６０と重ならないように配置されていることが好ましい。
表示素子６０において、導電層１１１及び導電層１１３は可視光を透過する機能を有する。このような構成により、表示素子６０を透過型の液晶素子とすることができる。例えばバックライトを基板３１側に配置した場合、偏光板１３０ｂにより偏光されたバックライトからの光は、基板３１及び導電層１１１、液晶１１２、及び導電層１１３、基板２１を透過し偏光板１３０ａに達する。このとき、導電層１１１と導電層１１３の間に与える電圧によって液晶１１２の配向を制御し、光の光学変調を制御することができる。すなわち、偏光板１３０ａを介して射出される光の強度を制御することができる。また入射される光は着色層１３１Ｒによって特定の波長領域以外の光が吸収されることにより、取り出される光は例えば赤色を呈する光となる。
ここで、偏光板１３０ａとして直線偏光板を用いてもよいが、円偏光板を用いることもできる。円偏光板としては、例えば直線偏光板と１／４波長位相差板を積層したものを用いることができる。特に図２に示すように、遮光層１３２よりも基板２１側にタッチセンサを構成する導電層２３、導電層２４（及び導電層２５）を配置した場合、当該導電層が外光を反射し、その反射光が視認されてしまう場合がある。このとき、偏光板１３０ａに円偏光板を用いることで、反射を抑制することができる。
なお、偏光板１３０ａとして円偏光板を用いた場合、偏光板１３０ｂにも円偏光板を用いてもよいし、通常の直線偏光板を用いることもできる。偏光板１３０ａ、偏光板１３０ｂに適用する偏光板の種類に応じて、表示素子６０に用いる液晶素子のセルギャップ、配向、駆動電圧等を調整することで、所望のコントラストが実現されるようにすればよい。
ここでは、表示素子６０として、タッチパネルモジュール１０の厚さ方向に一対の電極を配置し、液晶１１２に対して厚さ方向に電界をかける方式を示している。なお電極の配置方法としてはこれに限られず、厚さ方向に垂直な方向に電界をかける方式を適用してもよい。
特に、タッチパネルモジュール１０にノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した透過型の液晶表示装置を適用することが好ましい。垂直配向モードとしては、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ Ｖｉｅｗ）モードなどを用いることができる。
また、表示素子６０に適用可能な液晶素子としては、様々なモードが適用された液晶素子を用いることができる。例えばＶＡモードのほかに、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード等が適用された液晶素子を用いることができる。
なお、液晶素子は、液晶の光学的変調作用によって光の透過または非透過を制御する素子である。なお、液晶の光学的変調作用は、液晶にかかる電界（横方向の電界、縦方向の電界又は斜め方向の電界を含む）によって制御される。なお、液晶素子に用いる液晶としては、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶（ＰＤＬＣ：Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
また、液晶材料としては、ポジ型の液晶、またはネガ型の液晶のいずれを用いてもよく、適用するモードや設計に応じて最適な液晶材料を用いればよい。
ここで、導電層１１３は例えば共通電極として用いることができ、また導電層１１１は例えば画素電極として用いることができる。
図２において、導電層１１３は、導電層２３、導電層２４、導電層２５等と重ねて配置されている。そのため、導電層１１３に共通電位、接地電位、または任意の定電位を与えることにより、導電層２３、導電層２４、及び導電層２５を駆動させたときに、基板３１側に発せられる電気的なノイズを遮蔽することができる。また同時に、基板３１側に設けられた副画素回路を駆動させたときに、基板２１側に発せられる電気的なノイズを遮蔽することができる。
基板３１の端部に近い領域には、接続部２０４が設けられている。接続部２０４は、接続層２４２を介してＦＰＣ４２と電気的に接続されている。図２に示す構成では、配線３５の一部と、導電層２２３を積層することで接続部２０４を構成している例を示している。また基板２１の端部に近い領域には、接続部１０１が設けられている。接続部１０１は、接続層２４１を介してＦＰＣ４１と電気的に接続されている。図２に示す構成では、配線２９の一部と、導電層２５と同一の導電膜を加工して得られた導電層と、導電層１１３と同一の導電膜を加工して得られた導電層と、を積層して接続部１０１を構成している例を示している。
また図２では、一例として配線として機能する導電層２２１と、配線として機能する導電層２２２との交差部の断面構造を示している。例えば、導電層２２１を走査線として機能する配線、および容量線として機能する配線の一方または両方として用い、導電層２２２を信号線として機能する配線として用いることができる。
ここで、偏光板１３０ａよりも上部に、指またはスタイラスなどの被検知体が直接触れる基板を設けてもよい。その場合、当該基板上に保護層（セラミックコート等）を設けることが好ましい。保護層は、例えば酸化シリコン、酸化アルミニウム、酸化イットリウム、イットリア安定化ジルコニア（ＹＳＺ）などの無機絶縁材料を用いることができる。また、当該基板に強化ガラスを用いてもよい。強化ガラスは、イオン交換法や風冷強化法等により物理的、または化学的な処理が施され、その表面に圧縮応力を加えたものを用いることができる。
オーバーコート１２３は、着色層１３１Ｒ等に含まれる顔料などの不純物が液晶１１２に拡散することを防ぐ機能を有する。
スペーサ１２４は、導電層１１３上に設けられ、基板２１と基板３１との距離が一定以上近づくことを防ぐ機能を有する。図２ではスペーサ１２４と基板３１側の構造物（例えば導電層１１１や絶縁層２１４等）とが接触していない例を示すが、これらが接していてもよい。またここではスペーサ１２４が基板２１側に設けられている例を示したが、基板３１側に設けてもよい。例えば、隣接する２つの副画素が有する、２つの導電層１１１の間に配置すればよい。または、スペーサ１２４として粒状のスペーサを用いてもよい。粒状のスペーサとしては、シリカなどの材料を用いることもできるが、有機樹脂やゴムなどの弾性を有する材料を用いることが好ましい。このとき、粒状のスペーサは上下方向に潰れた形状となる場合がある。
ここで、図２に示すようにスペーサ１２４と導電層２３（または導電層２４、導電層２５）と重ねて配置することが好ましい。または、スペーサ１２４と遮光層１３２とを重ねて配置することが好ましい。こうすることで、表示素子６０が配置される部分にはスペーサ１２４が配置されないため、スペーサ１２４によって光が吸収、屈折または散乱などされることがないため、光の取り出し効率を向上させることができる。
本発明の一態様のタッチパネルモジュール１０において、導電層２３、導電層２４及び導電層２５は、隣接する副画素間の混色を抑制する遮光層として機能させることもできる。図３では、導電層２３、導電層２４及び導電層２５が遮光層を兼ね、遮光層１３２を有さない場合の例を示している。このとき、導電層２３、導電層２４及び導電層２５として、可視光を遮光する材料を用いることが好ましい。または、可視光を反射する材料を用いてもよい。また、可視光を反射する材料を含む層と、これよりも基板３１側に可視光の少なくとも一部を吸収する層を積層した構成とすると、導電層１１１を透過した光のうち、導電層２３等に達する光が再度基板３１側に反射することを抑制できるため好ましい。
また、図４に示すように、隣接する２つの着色層の端部を重ねて、導電層２３等と重ねて配置する構成とすることもできる。図４では、副画素３３Ｇと副画素３３Ｒの境界付近において、導電層２３と、着色層１３１Ｇの端部と、着色層１３１Ｒの端部が重ねて設けられている。また副画素３３Ｒと副画素３３Ｂの境界付近において、導電層２３と、着色層１３１Ｒの端部と、着色層１３１Ｂの端部が重ねて設けられている。こうすることで、新たに可視光を吸収する層を設ける必要がないため、製造コストを削減できる。また、導電層２３等と重ねて配置する着色層は１層のみでもよいが、２色以上の着色層を重ねることで、より効果的に可視光を吸収する効果を高めることができる。
また、図５に示すように、タッチセンサ２２を構成する導電層２３、導電層２４、及び導電層２５よりも基板２１側に、遮光層１３２や着色層１３１Ｒ等を配置する構成としてもよい。こうすることで、導電層２３、導電層２４、及び導電層２５に基板２１側からの外光が達することがないため、導電層２３、導電層２４、及び導電層２５が視認されてしまうことを防止することができる。また図５では、遮光層１３２や着色層１３１Ｒ等を覆って絶縁層１２６が設けられている。絶縁層１２６は、平坦化層として機能する材料を用いることが好ましい。
また、図６に示すように、タッチセンサ２２を構成する導電層２３、導電層２４、及び導電層２５よりも基板２１側に遮光層１３２を配置し、またこれらよりも基板３１側に着色層１３１Ｒ等を配置する構成としてもよい。
また、図７に示すように、着色層１３１Ｒ等を基板３１側に配置してもよい。またこのとき、遮光層１３２は、図７に示すように基板２１側に設けてもよいし、基板３１側に配置してもよい。または、遮光層１３２を設けない構成としてもよい。
また、図８に示すように、基板２１側に接続部１０１を設けない構成としてもよい。図８では、接続体２４３により、基板３１側に配置された導電層と、基板２１側に配置された導電層とを電気的に接続する構成を示している。これにより、基板２１側に配置される配線２９と、基板３１側に配置される配線とを電気的に接続することができる。また基板３１側に配置されるＦＰＣ（図示しない）やＩＣ（図示しない）から導電層２４に信号を供給する、または導電層２４からＦＰＣやＩＣに信号を送信することができる。
またこのとき、タッチセンサ２２を構成する導電層２３や導電層２４と電気的に接続する配線２９だけでなく、導電層１１３も同様に、接続体２４３により基板３１側に配置された配線と電気的に接続することができる。その場合には、基板３１側に配置されるＦＰＣやＩＣから、導電層１１３に電位や信号を供給することができる。
接続体２４３としては、例えば導電性の粒子を用いることができる。導電性の粒子としては、有機樹脂またはシリカなどの粒子の表面を金属材料で被覆したものを用いることができる。金属材料としてニッケルや金を用いると接触抵抗を低減できるため好ましい。またニッケルをさらに金で被覆するなど、２種類以上の金属材料を層状に被覆させた粒子を用いることが好ましい。また接続体２４３として弾性変形、または塑性変形する材料を用いることが好ましい。このとき導電性の粒子は図８に示すように上下方向に潰れた形状となる場合がある。こうすることで接続体２４３と、これと電気的に接続する導電層との接触面積が増大し、接触抵抗が低減できるほか、接続不良などの不具合の発生を抑制できる。
接続体２４３は接着層１４１に覆われるように配置することが好ましい。例えば接着層１４１となるペースト等を塗布した後に、接続体２４３を配置すればよい。例えば固体封止構造の表示装置や中空封止構造の表示装置のような、接着層１４１を周辺に用いる構成に、接着層１４１が設けられる部分に接続体２４３を配置する構成を適用することができる。
また、図９に示すように、容量素子２０３を導電層１１１と、導電層１１４と、これらの間に位置する絶縁層２１５により形成してもよい。図９では、絶縁層２１４上に導電層１１４が設けられ、導電層１１４を覆う絶縁層２１５が設けられ、絶縁層２１５上に導電層１１１が設けられている。ここで表示素子６０を透過型の液晶素子とする場合には、導電層１１４に導電層１１１と同様に透光性を有する材料を用いることができる。
以上が断面構成例１についての説明である。
〔断面構成例２〕
以下では、上記断面構成例１とは異なるモードの液晶素子が適用されたタッチパネルモジュール１０の断面構成例について説明する。なお以下では、上記と重複する部分については説明を省略し、相違点について説明する。
図１０には、表示素子６０にＦＦＳモードが適用された液晶素子を用いた場合の例を示している。表示素子６０は、導電層１５１、液晶１５２、及び導電層１５３を有する。
絶縁層２１４上に、導電層１５３が配置されている。また導電層１５３を覆って絶縁層２１５が設けられ、絶縁層２１５上に導電層１５１が設けられている。導電層１５１は、絶縁層２１５、絶縁層２１４、絶縁層２１３、絶縁層２１２に設けられた開口を介してトランジスタ２０２のソース又はドレインの一方と電気的に接続されている。
導電層１５１は、櫛歯状の上面形状、またはスリットが設けられた上面形状を有する。また、導電層１５３は導電層１５１と重ねて配置されている。また着色層１３１Ｒ等と重なる領域において、導電層１５３上に導電層１５１が配置されていない部分を有する。
図１０では、導電層１５１が画素電極として機能し、導電層１５３が共通電極として機能する。なお、上層に設けられ、櫛歯状またはスリット状の上面形状を有する導電層１５１を共通電極とし、下層に設けられる導電層１５３を画素電極として用いることもできる。その場合には、導電層１５３をトランジスタ２０２のソース又はドレインの一方と電気的に接続すればよい。
また、導電層１５１と導電層１５３とが絶縁層２１５を介して積層され、ここに容量素子２０３が形成されている。そのため容量素子を別途形成する必要がなく、画素の開口率を高めることができる。
ここで、ＦＦＳモードやＩＰＳモードのように横電界を用いるモードの場合であっても、導電層１１３を設けることで、これをノイズの影響を抑制するシールド層として機能させることができる。このとき、導電層１１３には液晶１５２のスイッチングに影響しない定電位を供給すればよい。例えば接地電位、共通電位、または任意の定電位を用いることができる。また例えば、導電層１５３と導電層１１３とを同電位としてもよい。
ここで、導電層１５３として可視光を透過する導電性材料を用いることで、透過型の液晶素子とすることができる。また導電層１５１及び導電層１５３の両方に、可視光を透過する導電性材料を用いると、開口率をより高めることができるため好ましい。
なお、反射型の液晶素子とする場合には、導電層１５１及び導電層１５３のいずれか、または両方に、可視光を反射する材料を用いればよい。これらの両方に可視光を反射する材料を用いると開口率を高めることができる。また、導電層１５３に可視光を反射する材料を用い、導電層１５１に可視光を透過する材料を用いてもよい。
または、導電層１５１に可視光を反射する材料を用い、導電層１５３に可視光を透過する材料を用いることで、半透過型の液晶素子を実現してもよい。このとき、導電層１５１で反射した光を用いる反射モードと、導電層１５１に設けられたスリットを介して透過するバックライトからの光を用いる透過モードと、を切り替えることができる。
また、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために数重量％以上のカイラル剤を混合させた液晶組成物を液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が短く、光学的等方性である。また、ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。
なお、図１０では、遮光層１３２を導電層２５の上面に接して設ける場合を示しているが、これらの間に絶縁層を設け、これらが接しない構成としてもよい。
図１１は、図１０に対して導電層２２３を有さない場合を示している。導電層１５３を共通電極として用いる場合には、図１１に示すように、トランジスタ２０２の半導体層２３１と、導電層１５１との間に導電層１５３を配置することが好ましい。これにより、導電層１５１の電界の影響が半導体層２３１に伝わることを抑制することができる。
また、接続部２０４は、配線３５の一部と、導電層２２４を積層することで構成している。導電層２２４としては、スパッタリング法を用い、酸素ガスを含む雰囲気にて成膜することが好ましい。こうすることで、導電層２２４の被形成面となる絶縁層２１２に酸素または過剰酸素を添加することができる。また、トランジスタ２０１、２０２の半導体層に酸化物半導体を適用した場合、当該過剰酸素により当該半導体層中の酸素欠損が補填され、信頼性の高いトランジスタを実現することができる。また、絶縁層２１２、酸化物半導体層、またはこれらの両方に過剰の酸素を供給する場合において、絶縁層２１３は、酸素の透過を抑制することができる材料を用いることが好ましい。
また、図１１では、接続部２０４以外の領域では、導電層２２４をエッチングにより除去している例を示しているが、図１０等に示す導電層２２３と同様に、トランジスタの他方のゲート電極等、他の電極や配線として利用してもよい。
なおここでは、表示素子６０を構成する一対の導電層（導電層１５１、導電層１５３）のうち、上側に位置する導電層１５３を画素電極として、下側に位置する導電層１５１を共通電極として用いる例を示したが、これに限られない。例えば下側に位置する導電層１５１を画素電極として、また上側に位置する導電層１５３を共通電極として用いることもできる。この時、導電層１５１としては島状の上面形状を有し、トランジスタ２０２のソース電極またはドレイン電極と電気的に接続すればよい。また導電層１５３としては、スリットが設けられた上面形状、または櫛歯状の上面形状を有し、隣接する２以上の画素間に亘って配置すればよい。
以上が断面構成例２についての説明である。
〔断面構成例３〕
以下では、上記断面構成例１及び２とは異なる構成を有するタッチセンサが適用されたタッチパネルモジュール１０の断面構成例について説明する。なお以下では、上記と重複する部分については説明を省略し、相違点について説明する。
図１２に示すタッチパネルモジュールは、図１０で例示した構成と比較し、導電層２５に代えて導電層１２５を有する点、及び絶縁層１２２を有する点で主に相違している。
図１２に示す導電層１２５は、金属酸化物を含む導電性材料を含んで構成される。
例えば、後述する透光性を有する導電性材料のうち、金属酸化物を用いることができる。
または、低抵抗化された酸化物半導体を含んで構成されていることが好ましい。特に、タッチパネルモジュール１０が有するトランジスタの半導体層に酸化物半導体を用いた場合、これよりも抵抗率の低い酸化物半導体を適用することが好ましい。
例えば、後述する酸化物半導体の抵抗率の制御方法により、導電層１２５を低抵抗化させることができる。
またこのとき、導電層１２５を覆う絶縁層１２２としては、水素を多く含む絶縁層を用いることが好ましい。例えば、窒化シリコンを含む絶縁膜を含むことが好ましい。
導電層１２５として導電性の金属酸化物、または低抵抗化された酸化物半導体を用いることにより、その表面の酸化が抑制され、信頼性の高いタッチパネルモジュール１０を実現できる。
また、導電層１２５の一部は、上記断面構成例２における導電層１１３と同様に、表示素子６０と重ねて配置されている。すなわち、導電層１２５の他の一部は、シールド層として機能させることができる。このような構成とすることで、タッチセンサ２２を構成する導電層と、シールド層として機能する導電層を、同時に形成することができるため、工程を簡略化できる。
以上が断面構成例３についての説明である。
［断面構成例４］
以下では、タッチパネルが有するトランジスタの構造がトップゲート型のトランジスタの例を図１３に示す。
図１３に示すタッチパネルモジュールは、図２で例示した構成と比較し、トランジスタ３０１、３０２の構造が主に相違している。トランジスタの構造以外は図２に示す構成とほぼ同一であるため、同一の箇所には同一の符号を用い、共通の部分の詳細な説明は省略することとする。
トランジスタ３０１、３０２は、バッファ層３００上に半導体層２３１と、ゲート絶縁層として機能する絶縁層２１１と、ゲート絶縁層を介して半導体層２３１と重なるゲート電極として機能する導電層２２１と、ゲート電極として機能する導電層２２１を覆う絶縁層２１２及び絶縁層２１３と、ソース電極またはドレイン電極として機能する導電層２２２と、を有する。また、ゲート電極と重ならない半導体層の領域はゲート電極と重なるチャネル形成領域よりも低抵抗化な領域（低抵抗領域２３２）とすることが好ましい。
本構成例では、半導体層２３１に酸化物半導体層を用いる場合、ゲート電極と重ならない半導体層の領域をチャネル形成領域よりも低抵抗化な領域とするため、ゲート電極と重ならない半導体層の領域に不純物元素（希ガスや、窒素や、リンや、ボロンや、水素など）を添加することが好ましい。希ガスとしてはヘリウム、アルゴンなどを用いることができる。また、不純物の添加方法としては、プラズマを用いる方法やイオン注入法などを用いることができる。イオン注入法を用いると、ゲート電極をマスクとして自己整合的に不純物元素を添加して酸化物半導体層の一部を低抵抗化させることができ、好ましい。
容量素子２０３は、導電層２２１と、低抵抗化された半導体層２３１と、これらの間に配置され、誘電体として機能する絶縁層２１１と、を有する。なお、容量素子２０３は、導電層２２１と、導電層２２２と、それらの間に配置される絶縁層２１２及び２１３を有する構成としてもよい。
また、接続部２０４は、配線３５の一部と、導電層１１１を積層することで構成している。
バッファ層３００としては酸化珪素や金属酸化物などの絶縁材料を用いる。バッファ層３００として用いる金属酸化物としては、アルミニウム、インジウム、ガリウム、亜鉛などを一種または複数種有する酸化物を用いる。また、バッファ層３００は水や水素などの不純物が拡散しにくい材料を用いることが好ましい。すなわち、バッファ層３００はバリア膜として機能させることができる。このような構成とすることで、トランジスタ３０１、３０２に対して外部から不純物が拡散することを効果的に抑制することが可能となり、信頼性の高いタッチパネルを実現できる。
ここで、トランジスタ３０１、トランジスタ３０２の半導体層２３１は、酸化物半導体膜以外の半導体膜から形成されてもよい。例えば半導体膜は、非晶質、微結晶、多結晶または単結晶とすることができる。また、半導体層２３１の半導体材料としては、例えば、第１４族の元素でなる半導体材料（シリコン、ゲルマニウム等）化合物半導体（炭化シリコン、Ｓｉ−Ｇｅ等）等が挙げられる。
例えば、非晶質シリコンを成膜し、これを結晶化した多結晶シリコン膜から半導体層２３１を形成することができる。非晶質シリコン膜の結晶化方法には、波長４００ｎｍ以下のレーザを照射するレーザ結晶化法、赤外光によるランプアニール結晶化法、４００℃乃至６００℃の熱処理による固相成長法、９５０℃程度の高温アニール結晶化法などがある。固相成長法では、非晶質シリコン膜に、ニッケル等の触媒元素を添加した後、加熱処理を行う方法がある。また、非晶質シリコン膜の複数の結晶化方法を用いて、非晶質シリコン膜を結晶化してもよい。例えば、ニッケル等の触媒元素を添加して、熱処理によって固相成長させて多結晶シリコン膜を得る。しかる後、多結晶シリコン膜中の欠陥を低減するため、レーザ光をこの多結晶シリコン膜に照射する。
また、単結晶シリコン膜を得るには、単結晶（または多結晶）シリコンウェハに水素イオン等を注入して表層部を剥離した膜を用いればよい。上記膜を半導体層２３１に用いることができる。
トランジスタ３０１、トランジスタ３０２の半導体層２３１には、チャネル形成領域と、チャネル形成領域を挟んで設けられる低抵抗領域２３２が形成されている。なお、低抵抗領域２３２が、低濃度不純物領域（ＬＤＤ：Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ領域）と、ソース領域またはドレイン領域として機能する高濃度不純物領域の両方を有していてもよい。ここで、低濃度不純物領域は、高濃度不純物領域よりも不純物の濃度が低く、且つチャネル形成領域よりも不純物の濃度が高い領域である。
トランジスタ３０１やトランジスタ３０２として、ｎ型のトランジスタとする場合には、低抵抗領域２３２をｐ型の領域とすればよい。例えばリン（Ｐ）、ヒ素（Ａｓ）等が添加された領域とすればよい。一方、トランジスタ３０１やトランジスタ３０２として、ｐ型のトランジスタとする場合には、低抵抗領域２３２をｎ型の領域とすればよい。例えばボロン（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）等が添加された領域とすればよい。また、トランジスタのしきい値電圧を制御するために、半導体層２３１のチャネル形成領域に、上述した不純物が低抵抗領域２３２よりも低い濃度で添加されていてもよい。
ゲート電極と重ならない半導体層２３１の領域をチャネル形成領域よりも低抵抗化な領域とするため、ゲート電極と重ならない半導体層２３１に不純物元素を添加することが好ましい。また、不純物の添加方法としては、代表的にはプラズマを用いる方法やイオン注入法などを用いることができる。イオン注入法を用いると、ゲート電極をマスクとして自己整合的に不純物元素を添加して半導体層２３１の一部を低抵抗化させることができ、好ましい。
また、トランジスタ３０１やトランジスタ３０２として、半導体層２３１に複数のチャネル形成領域を備える構造（マルチチャネル構造、マルチゲート構造とも呼ぶ）のトランジスタとしてもよい。例えば、半導体層２３１上に２以上のゲート電極を離間して配置する構成とすることができる。また隣り合う２つのチャネル形成領域の間の領域には、上述した低抵抗領域（低濃度不純物領域、高濃度不純物領域のいずれか一方、または両方）が設けられていてもよい。トランジスタをマルチチャネル構造とすることで、トランジスタのオフ状態でのリーク電流を低減することができる。
また、容量素子２０３として、半導体層２３１の低抵抗領域２３２の一部と絶縁層２１２と、導電層２２１が積層された構成を示している。なお容量素子２０３において、低抵抗領域２３２の不純物濃度は、トランジスタ３０２のソース領域及びドレイン領域の不純物濃度よりも高い濃度としてもよい。なお、容量素子２０３の構成はこれに限られず、他の導電層と絶縁層を組み合わせて形成されていてもよい。例えば、導電層２２１と、導電層２２２と、これらの間に絶縁層２１２及び絶縁層２１３が積層された構成としてもよい。
ここで、トランジスタ３０１及びトランジスタ３０２等は、図３乃至図１１に示すトランジスタ２０１及びトランジスタ２０２と置き換えることができる。図１４は、図３のトランジスタを置き換えた場合の断面概略図である。また図１５は、図４のトランジスタを置き換えた場合の断面概略図である。図１６は、図５のトランジスタを置き換えた場合の断面概略図である。図１７は、図６のトランジスタを置き換えた場合の断面概略図である。図１８は、図７のトランジスタを置き換えた場合の断面概略図である。図１９は、図８のトランジスタを置き換えた場合の断面概略図である。図２０は、図９のトランジスタを置き換えた場合の断面概略図である。図２１は、図１０のトランジスタを置き換えた場合の断面概略図である。
図２１等では、表示素子６０を構成する一対の導電層（導電層１５１、導電層１５３）のうち、上側に位置する導電層１５１を画素電極として、下側に位置する導電層１５３を共通電極として用いる例を示したが、これに限られない。図２２に、下側に位置する導電層１５１を画素電極として、また上側に位置する導電層１５３を共通電極として用いる場合の例を示している。図２２において、導電層１５１は島状の上面形状を有し、トランジスタ２０２のソース電極またはドレイン電極と電気的に接続している。また導電層１５３は、スリットが設けられた上面形状、または櫛歯状の上面形状を有し、隣接する２以上の画素間に亘って配置されている。
以上が断面構成例４についての説明である。
［断面構成例５］
以下では、タッチパネルが有するトランジスタの構造がボトムゲート型のトランジスタである場合の他の例を示す。
図２３に示すタッチパネルモジュールは、図１３で例示した構成と比較し、トランジスタ４０１、４０２の構造が主に相違している。トランジスタの構造以外は図１３に示す構成とほぼ同一であるため、同一の箇所には同一の符号を用い、共通の部分の詳細な説明は省略することとする。
トランジスタ４０１、４０２は、基板３１上にゲート電極として機能する導電層２２１と、当該導電層２２１を覆い、ゲート絶縁層として機能する絶縁層２１１と、絶縁層２１１上に導電層２２１と重なる半導体層２３１と、半導体層２３１に接し、ソース電極またはドレイン電極として機能する導電層２２２と、を有する。半導体層２３１は、チャネル形成領域と、当該チャネル形成領域よりも電気抵抗率の低い低抵抗領域２３２を有する。
容量素子２０３は、導電層２２１と、導電層２２２と、これらの間に配置され、誘電体として機能する絶縁層２１１と、を有する。なお、容量素子２０３の構成はこれに限られず、他の導電層と絶縁層を組み合わせて形成されていてもよい。例えば導電層２２１と、半導体層２３１の低抵抗領域２３２と、それらの間に配置され、誘電体として機能する絶縁層２１１と、を有していてもよい。
図２３では、トランジスタ４０１及びトランジスタ４０２の例として、チャネルが形成される半導体層２３１を２つのゲート電極（導電層２２１、導電層２２３）で挟持する構成を適用した例を示している。
また図２３では接続部２０４として、配線３５の一部と、導電層２２３と同一の導電膜を加工して得られた導電層を積層することで構成した例を示している。
なお、図２４に示すように、導電層２２３を設けない構成としてもよい。導電層２２３を設けないことにより、タッチパネルの作製工程を簡略化させ、製造コストを低減することができる。
上記で示した各構成例は、少なくともその一部を適宜組み合わせて実施することができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
〔各構成要素について〕
以下では、上記に示す各構成要素について説明する。
｛基板｝
タッチパネルが有する基板には、平坦面を有する材料を用いることができる。表示素子からの光を取り出す側の基板には、該光を透過する材料を用いる。例えば、ガラス、石英、セラミック、サファイヤ、有機樹脂などの材料を用いることができる。
厚さの薄い基板を用いることで、タッチパネルの軽量化、薄型化を図ることができる。さらに、可撓性を有する程度の厚さの基板を用いることで、可撓性を有するタッチパネルを実現できる。
ガラスとしては、例えば、無アルカリガラス、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス等を用いることができる。
可撓性及び可視光に対する透過性を有する材料としては、例えば、可撓性を有する程度の厚さのガラスや、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）等のポリエステル樹脂、ポリアクリロニトリル樹脂、ポリイミド樹脂、ポリメチルメタクリレート樹脂、ポリカーボネート（ＰＣ）樹脂、ポリエーテルスルホン（ＰＥＳ）樹脂、ポリアミド樹脂、シクロオレフィン樹脂、ポリスチレン樹脂、ポリアミドイミド樹脂、ポリ塩化ビニル樹脂、ポリテトラフルオロエチレン（ＰＴＦＥ）樹脂等が挙げられる。特に、熱膨張係数の低い材料を用いることが好ましく、例えば、ポリアミドイミド樹脂、ポリイミド樹脂、ＰＥＴ等を好適に用いることができる。また、ガラス繊維に有機樹脂を含浸した基板や、無機フィラーを有機樹脂に混ぜて熱膨張係数を下げた基板を使用することもできる。このような材料を用いた基板は、重量が軽いため、該基板を用いたタッチパネルも軽量にすることができる。
また、発光を取り出さない側の基板は、透光性を有していなくてもよいため、上記に挙げた基板の他に、金属基板、セラミック基板、または半導体基板等を用いることもできる。金属材料や合金材料は熱伝導性が高く、封止基板全体に熱を容易に伝導できるため、タッチパネルの局所的な温度上昇を抑制することができ、好ましい。可撓性や曲げ性を得るためには、金属基板の厚さは、１０μｍ以上２００μｍ以下が好ましく、２０μｍ以上５０μｍ以下であることがより好ましい。
金属基板を構成する材料としては、特に限定はないが、例えば、アルミニウム、銅、ニッケル等の金属、もしくはアルミニウム合金またはステンレス等の合金などを好適に用いることができる。
また、金属基板の表面を酸化する、又は表面に絶縁膜を形成するなどにより、絶縁処理が施された基板を用いてもよい。例えば、スピンコート法やディップ法などの塗布法、電着法、蒸着法、又はスパッタリング法などを用いて絶縁膜を形成してもよいし、酸素雰囲気で放置する又は加熱するほか、陽極酸化法などによって、基板の表面に酸化膜を形成してもよい。
可撓性を有する基板としては、上記材料を用いた層と、タッチパネルの表面を傷などから保護するハードコート層（例えば、窒化シリコン層など）や、押圧を分散可能な材質の層（例えば、アラミド樹脂層など）等が積層されていてもよい。また、水分等による表示素子の寿命の低下等を抑制するために、可撓性を有する基板に透水性の低い絶縁膜が積層されていてもよい。例えば、窒化シリコン、酸化窒化シリコン、酸化アルミニウム、窒化アルミニウム等の無機絶縁材料を用いることができる。
基板は、複数の層を積層して用いることもできる。特に、ガラス層を有する構成とすると、水や酸素に対するバリア性を向上させ、信頼性の高いタッチパネルとすることができる。
例えば、表示素子に近い側からガラス層、接着層、及び有機樹脂層を積層した基板を用いることができる。当該ガラス層の厚さとしては２０μｍ以上２００μｍ以下、好ましくは２５μｍ以上１００μｍ以下とする。このような厚さのガラス層は、水や酸素に対する高いバリア性と可撓性を同時に実現できる。また、有機樹脂層の厚さとしては、１０μｍ以上２００μｍ以下、好ましくは２０μｍ以上５０μｍ以下とする。このような有機樹脂層を設けることにより、ガラス層の割れやクラックを抑制し、機械的強度を向上させることができる。このようなガラス材料と有機樹脂の複合材料を基板に適用することにより、極めて信頼性が高いフレキシブルなタッチパネルとすることができる。
｛トランジスタ｝
トランジスタは、ゲート電極として機能する導電層と、半導体層と、ソース電極として機能する導電層と、ドレイン電極として機能する導電層と、ゲート絶縁層として機能する絶縁層と、を有する。上記では、ボトムゲートまたはトップゲート構造のトランジスタを適用した場合を示している。
なお、本発明の一態様のタッチパネルが有するトランジスタの構造は特に限定されない。例えば、スタガ型のトランジスタとしてもよいし、逆スタガ型のトランジスタとしてもよい。また、トップゲート型又はボトムゲート型のいずれのトランジスタ構造としてもよい。トランジスタに用いる半導体材料は特に限定されず、例えば、酸化物半導体、シリコン、ゲルマニウム等が挙げられる。
トランジスタに用いる半導体材料の結晶性についても特に限定されず、非晶質半導体、結晶性を有する半導体（微結晶半導体、多結晶半導体、単結晶半導体、又は一部に結晶領域を有する半導体）のいずれを用いてもよい。結晶性を有する半導体を用いると、トランジスタ特性の劣化を抑制できるため好ましい。
また、トランジスタに用いる半導体材料としては、例えば、第１４族の元素、化合物半導体又は酸化物半導体を半導体層に用いることができる。代表的には、シリコンを含む半導体、ガリウムヒ素を含む半導体又はインジウムを含む酸化物半導体などを適用できる。
特に、トランジスタのチャネルが形成される半導体に、シリコンよりもバンドギャップの大きな酸化物半導体を適用することが好ましい。シリコンよりもバンドギャップが広く、且つキャリア密度の小さい半導体材料を用いると、トランジスタのオフ状態における電流を低減できるため好ましい。
例えば、上記酸化物半導体として、少なくともインジウム（Ｉｎ）もしくは亜鉛（Ｚｎ）を含むことが好ましい。より好ましくは、Ｉｎ−Ｍ−Ｚｎ系酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、ＣｅまたはＨｆ等の金属）で表記される酸化物を含む。
特に、半導体層として、複数の結晶部を有し、当該結晶部はｃ軸が半導体層の被形成面、または半導体層の上面に対し概略垂直に配向し、且つ隣接する結晶部間には粒界が確認できない酸化物半導体膜を用いることが好ましい。
このような酸化物半導体は、結晶粒界を有さないために表示パネルを湾曲させたときの応力によって酸化物半導体膜にクラックが生じてしまうことが抑制される。したがって、可撓性を有し、湾曲させて用いるタッチパネルなどに、このような酸化物半導体を好適に用いることができる。
また半導体層としてこのような結晶性を有する酸化物半導体を用いることで、電気特性の変動が抑制され、信頼性の高いトランジスタを実現できる。
また、シリコンよりもバンドギャップの大きな酸化物半導体を用いたトランジスタは、その低いオフ電流により、トランジスタと直列に接続された容量素子に蓄積した電荷を長期間に亘って保持することが可能である。このようなトランジスタを画素に適用することで、各表示領域に表示した画像の階調を維持しつつ、駆動回路を停止することも可能となる。その結果、極めて消費電力の低減された表示装置を実現できる。
半導体層は、例えば少なくともインジウム（Ｉｎ）、亜鉛（Ｚｎ）及びＭ（Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＳｎまたはＨｆ等の金属）を含むＩｎ−Ｍ−Ｚｎ酸化物で表記される膜を含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすため、それらと共に、スタビライザーを含むことが好ましい。
スタビライザーとしては、上記Ｍで記載の金属を含め、例えば、ガリウム（Ｇａ）、スズ（Ｓｎ）、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、またはジルコニウム（Ｚｒ）等がある。また、他のスタビライザーとしては、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）等がある。
半導体層を構成する酸化物半導体として、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。
なお、ここで、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。
また、半導体層と、導電層は、上記酸化物のうち、同一の金属元素を有していてもよい。半導体層と、導電層を同一の金属元素とすることで、製造コストを低減させることができる。例えば、同一の金属組成の金属酸化物ターゲットを用いることで製造コストを低減させることができる。また半導体層と導電層を加工する際のエッチングガスまたはエッチング液を共通して用いることができる。ただし、半導体層と、導電層は、同一の金属元素を有していても、組成が異なる場合がある。例えば、トランジスタ及び容量素子の作製工程中に、膜中の金属元素が脱離し、異なる金属組成となる場合がある。
なお、半導体層がＩｎ−Ｍ−Ｚｎ酸化物であるとき、ＩｎとＭの原子数比率は、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが２５ａｔｏｍｉｃ％より高く、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％より高く、Ｍが６６ａｔｏｍｉｃ％未満とする。
半導体層は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。このように、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタのオフ電流を低減することができる。
半導体層の厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。
半導体層がＩｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝３：１：２が好ましい。なお、成膜される半導体層の原子数比はそれぞれ、誤差として上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。
半導体層としては、キャリア密度の低い酸化物半導体膜を用いる。例えば、半導体層は、キャリア密度が１×１０１７個／ｃｍ３以下、好ましくは１×１０１５個／ｃｍ３以下、さらに好ましくは１×１０１３個／ｃｍ３以下、より好ましくは１×１０１１個／ｃｍ３以下の酸化物半導体膜を用いる。
なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、半導体層のキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
半導体層において、第１４族元素の一つであるシリコンや炭素が含まれると、半導体層において酸素欠損が増加し、ｎ型化してしまう。このため、半導体層におけるシリコンや炭素の濃度（二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、半導体層において、二次イオン質量分析法により得られるアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため、半導体層のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。
また、半導体層に窒素が含まれていると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。従って、当該酸化物半導体膜において、窒素はできる限り低減されていることが好ましい。例えば、二次イオン質量分析法により得られる窒素濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以下にすることが好ましい。
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）および非晶質酸化物半導体などがある。
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物半導体と、に分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体およびｎｃ−ＯＳなどがある。
非晶質構造は、一般に、等方的であって不均質構造を持たない、準安定状態で原子の配置が固定化していない、結合角度が柔軟である、短距離秩序は有するが長距離秩序を有さない、などといわれている。
逆の見方をすると、安定な酸化物半導体を完全な非晶質（ｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈｏｕｓ）酸化物半導体とは呼べない。また、等方的でない（例えば、微小な領域において周期構造を有する）酸化物半導体を、完全な非晶質酸化物半導体とは呼べない。一方、ａ−ｌｉｋｅ ＯＳは、等方的でないが、鬆（ボイドともいう。）を有する不安定な構造である。不安定であるという点では、ａ−ｌｉｋｅ ＯＳは、物性的に非晶質酸化物半導体に近い。
まずは、ＣＡＡＣ−ＯＳ膜について説明する。
ＣＡＡＣ−ＯＳ膜は、ｃ軸配向した複数の結晶部を有する酸化物半導体膜の一つである。
透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳ膜の明視野像および回折パターンの複合解析像（高分解能ＴＥＭ像ともいう。）を観察することで複数の結晶部を確認することができる。一方、高分解能ＴＥＭ像によっても明確な結晶部同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ−ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
試料面と略平行な方向から、ＣＡＡＣ−ＯＳ膜の断面の高分解能ＴＥＭ像を観察すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹凸を反映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。
一方、試料面と略垂直な方向から、ＣＡＡＣ−ＯＳ膜の平面の高分解能ＴＥＭ像を観察すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。
ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）装置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることが確認できる。
なお、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さないことが好ましい。
ＣＡＡＣ−ＯＳ膜は、不純物濃度の低い酸化物半導体膜である。不純物は、水素、炭素、シリコン、遷移金属元素などの酸化物半導体膜の主成分以外の元素である。特に、シリコンなどの、酸化物半導体膜を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体膜から酸素を奪うことで酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体膜内部に含まれると、酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体膜に含まれる不純物は、キャリアトラップやキャリア発生源となる場合がある。
また、ＣＡＡＣ−ＯＳ膜は、欠陥準位密度の低い酸化物半導体膜である。例えば、酸化物半導体膜中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによってキャリア発生源となることがある。
不純物濃度が低く、欠陥準位密度が低い（酸素欠損の少ない）ことを、高純度真性または実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。したがって、当該酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリアトラップが少ない。そのため、当該酸化物半導体膜を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。なお、酸化物半導体膜のキャリアトラップに捕獲された電荷は、放出するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が高く、欠陥準位密度が高い酸化物半導体膜を用いたトランジスタは、電気特性が不安定となる場合がある。
また、ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。
次に、微結晶酸化物半導体膜について説明する。
微結晶酸化物半導体膜は、高分解能ＴＥＭ像において、結晶部を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有する。微結晶酸化物半導体膜に含まれる結晶部は、１ｎｍ以上１００ｎｍ以下、または１ｎｍ以上１０ｎｍ以下の大きさであることが多い。特に、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の微結晶であるナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）を有する酸化物半導体膜を、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜と呼ぶ。また、ｎｃ−ＯＳ膜は、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場合がある。
ｎｃ−ＯＳ膜は、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳ膜は、分析方法によっては、非晶質酸化物半導体膜と区別が付かない場合がある。例えば、ｎｃ−ＯＳ膜に対し、結晶部よりも大きい径のＸ線を用いるＸＲＤ装置を用いて構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、ｎｃ−ＯＳ膜に対し、結晶部よりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子回折（制限視野電子回折ともいう。）を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳ膜に対し、結晶部の大きさと近いか結晶部より小さいプローブ径の電子線を用いるナノビーム電子回折を行うと、スポットが観測される。また、ｎｃ−ＯＳ膜に対しナノビーム電子回折を行うと、円を描くように（リング状に）輝度の高い領域が観測される場合がある。また、ｎｃ−ＯＳ膜に対しナノビーム電子回折を行うと、リング状の領域内に複数のスポットが観測される場合がある。
ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも規則性の高い酸化物半導体膜である。そのため、ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳ膜は、ＣＡＡＣ−ＯＳ膜と比べて欠陥準位密度が高くなる。
次に、非晶質酸化物半導体膜について説明する。
非晶質酸化物半導体膜は、膜中における原子配列が不規則であり、結晶部を有さない酸化物半導体膜である。石英のような無定形状態を有する酸化物半導体膜が一例である。
非晶質酸化物半導体膜は、高分解能ＴＥＭ像において結晶部を確認することができない。
非晶質酸化物半導体膜に対し、ＸＲＤ装置を用いた構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、非晶質酸化物半導体膜に対し、電子回折を行うと、ハローパターンが観測される。また、非晶質酸化物半導体膜に対し、ナノビーム電子回折を行うと、スポットが観測されず、ハローパターンが観測される。
なお、酸化物半導体膜は、ｎｃ−ＯＳ膜と非晶質酸化物半導体膜との間の物性を示す構造を有する場合がある。そのような構造を有する酸化物半導体膜を、特に擬似非晶質酸化物半導体膜と呼ぶ。
ａ−ｌｉｋｅ ＯＳ膜は、高分解能ＴＥＭ像において鬆が観察される場合がある。また、高分解能ＴＥＭ像において、明確に結晶部を確認することのできる領域と、結晶部を確認することのできない領域と、を有する。ａ−ｌｉｋｅ ＯＳ膜は、ＴＥＭによる観察程度の微量な電子照射によって、結晶化が起こり、結晶部の成長が見られる場合がある。一方、良質なｎｃ−ＯＳ膜であれば、ＴＥＭによる観察程度の微量な電子照射による結晶化はほとんど見られない。
なお、ａ−ｌｉｋｅ ＯＳ膜およびｎｃ−ＯＳ膜の結晶部の大きさの計測は、高分解能ＴＥＭ像を用いて行うことができる。例えば、ＩｎＧａＺｎＯ４の結晶は層状構造を有し、Ｉｎ−Ｏ層の間に、Ｇａ−Ｚｎ−Ｏ層を２層有する。ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を６層有する、計９層がｃ軸方向に層状に重なった構造を有する。よって、これらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度であり、結晶構造解析からその値は０．２９ｎｍと求められている。そのため、高分解能ＴＥＭ像における格子縞に着目し、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所においては、それぞれの格子縞がＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応する。
また、酸化物半導体膜は、構造ごとに密度が異なる場合がある。例えば、ある酸化物半導体膜の組成がわかれば、該組成と同じ組成における単結晶の密度と比較することにより、その酸化物半導体膜の構造を推定することができる。例えば、単結晶の密度に対し、ａ−ｌｉｋｅ ＯＳ膜の密度は７８．６％以上９２．３％未満となる。また、例えば、単結晶の密度に対し、ｎｃ−ＯＳ膜の密度およびＣＡＡＣ−ＯＳ膜の密度は９２．３％以上１００％未満となる。なお、単結晶の密度に対し密度が７８％未満となる酸化物半導体膜は、成膜すること自体が困難である。
上記について、具体例を用いて説明する。例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体膜において、菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３となる。よって、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体膜において、ａ−ｌｉｋｅ ＯＳ膜の密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満となる。また、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体膜において、ｎｃ−ＯＳ膜の密度およびＣＡＡＣ−ＯＳ膜の密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３未満となる。
なお、同じ組成の単結晶が存在しない場合がある。その場合、任意の割合で組成の異なる単結晶を組み合わせることにより、所望の組成の単結晶に相当する密度を算出することができる。所望の組成の単結晶の密度は、組成の異なる単結晶を組み合わせる割合に対して、加重平均を用いて算出すればよい。ただし、密度は、可能な限り少ない種類の単結晶を組み合わせて算出することが好ましい。
なお、半導体層が、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域のいずれか二種以上を有する混合膜であってもよい。混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域のいずれか二種以上の領域を有する場合がある。また、混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域のいずれか二種以上の領域の積層構造を有する場合がある。
または、トランジスタのチャネルが形成される半導体に、シリコンを用いることが好ましい。シリコンとしてアモルファスシリコンを用いてもよいが、特に結晶性を有するシリコンを用いることが好ましい。例えば、微結晶シリコン、多結晶シリコン、単結晶シリコンなどを用いることが好ましい。特に、多結晶シリコンは、単結晶シリコンに比べて低温で形成でき、且つアモルファスシリコンに比べて高い電界効果移動度と高い信頼性を備える。このような多結晶半導体を画素に適用することで画素の開口率を向上させることができる。また表示パネルが極めて高精細な場合であっても、ゲート駆動回路とソース駆動回路を画素と同一基板上に形成することが可能となり、電子機器を構成する部品数を低減することができる。
本実施の形態で例示したボトムゲート構造のトランジスタは、作製工程を削減できるため好ましい。またこのときアモルファスシリコンや酸化物半導体を用いることで、多結晶シリコンよりも低温で形成できるため、半導体層よりも下層の配線や電極の材料、基板の材料として、耐熱性の低い材料を用いることが可能なため、材料の選択の幅を広げることができる。例えば、極めて大面積のガラス基板などを好適に用いることができる。一方、トップゲート型のトランジスタは、自己整合的に不純物領域を形成しやすいため、特性のばらつきなどを低減することができるため好ましい。このとき特に、酸化物半導体、多結晶シリコン、単結晶シリコンなどを用いる場合に適している。
｛導電層｝
トランジスタのゲート、ソースおよびドレインのほか、タッチパネルを構成する各種配線および電極などの導電層に用いることのできる材料としては、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンなどの金属、またはこれを主成分とする合金を単層構造または積層構造として用いる。例えば、シリコンを含むアルミニウム膜の単層構造、チタン膜上にアルミニウム膜を積層する二層構造、タングステン膜上にアルミニウム膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タングステン膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。また、マンガンを含む銅を用いると、エッチングによる形状の制御性が高まるため好ましい。
また、透光性を有する導電性材料としては、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などの導電性酸化物またはグラフェンを用いることができる。または、金、銀、白金、マグネシウム、ニッケル、タングステン、クロム、モリブデン、鉄、コバルト、銅、パラジウム、またはチタンなどの金属材料や、該金属材料を含む合金材料を用いることができる。または、該金属材料の窒化物（例えば、窒化チタン）などを用いてもよい。なお、金属材料、合金材料（またはそれらの窒化物）を用いる場合には、透光性を有する程度に薄くすればよい。また、上記材料の積層膜を導電層として用いることができる。例えば、銀とマグネシウムの合金とインジウムスズ酸化物の積層膜などを用いると、導電性を高めることができるため好ましい。
または、導電層として、半導体層と同様の酸化物半導体を用いることが好ましい。このとき導電層が、半導体層のチャネルが形成される領域よりも低い電気抵抗を呈するように、形成されていることが好ましい。
例えばこのような導電層を、トランジスタの第２のゲート電極として機能する導電層２２３に適用することができる。または、透光性を有する他の導電層にも適用することができる。
｛酸化物半導体の抵抗率の制御方法｝
半導体層及び導電層に用いることのできる酸化物半導体膜は、膜中の酸素欠損及び／又は膜中の水素、水等の不純物濃度によって、抵抗率を制御することができる半導体材料である。そのため、半導体層及び導電層へ酸素欠損及び／又は不純物濃度が増加する処理、または酸素欠損及び／又は不純物濃度が低減する処理を選択することによって、それぞれの酸化物半導体膜の抵抗率を制御することができる。
具体的には、導電層に用いる酸化物半導体膜にプラズマ処理を行い、該酸化物半導体の膜中の酸素欠損を増加させる、および／または酸化物半導体の膜中の水素、水等の不純物を増加させることによって、キャリア密度が高く、抵抗率が低い酸化物半導体膜とすることができる。また、酸化物半導体膜に水素を含む絶縁膜を接して形成し、該水素を含む絶縁膜から酸化物半導体膜に水素を拡散させることによって、キャリア密度が高く、抵抗率が低い酸化物半導体膜とすることができる。
一方、トランジスタのチャネル領域として機能する半導体層は、水素を含む絶縁膜と接しない構成とする。半導体層と接する絶縁膜の少なくとも一つに酸素を含む絶縁膜、別言すると、酸素を放出することが可能な絶縁膜を適用することで、半導体層に酸素を供給することができる。酸素が供給された半導体層は、膜中または界面の酸素欠損が補填され抵抗率が高い酸化物半導体膜となる。なお、酸素を放出することが可能な絶縁膜としては、例えば、酸化シリコン膜、または酸化窒化シリコン膜を用いることができる。
また、抵抗率が低い酸化物半導体膜を得るために、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いて、水素、ボロン、リン、または窒素を酸化物半導体膜に注入してもよい。
また、抵抗率が低い酸化物半導体膜を得るために、該酸化物半導体膜にプラズマ処理を行ってもよい。例えば、該プラズマ処理としては、代表的には、希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅ）、水素、及び窒素の中から選ばれた一種以上を含むガスを用いたプラズマ処理が挙げられる。より具体的には、Ａｒ雰囲気下でのプラズマ処理、Ａｒと水素の混合ガス雰囲気下でのプラズマ処理、アンモニア雰囲気下でのプラズマ処理、Ａｒとアンモニアの混合ガス雰囲気下でのプラズマ処理、または窒素雰囲気下でのプラズマ処理などが挙げられる。
上記プラズマ処理によって、酸化物半導体膜は、酸素が脱離した格子（または酸素が脱離した部分）に酸素欠損を形成する。該酸素欠損は、キャリアを発生する要因になる場合がある。また、酸化物半導体膜の近傍、より具体的には、酸化物半導体膜の下側または上側に接する絶縁膜から水素が供給されると、上記酸素欠損と水素が結合することで、キャリアである電子を生成する場合がある。
一方、酸素欠損が補填され、水素濃度が低減された酸化物半導体膜は、高純度真性化、又は実質的に高純度真性化された酸化物半導体膜といえる。ここで、実質的に真性とは、酸化物半導体膜のキャリア密度が、８×１０１１個／ｃｍ３未満、好ましくは１×１０１１個／ｃｍ３未満、さらに好ましくは１×１０１０個／ｃｍ３未満であることを指す。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度を低減することができる。
また、高純度真性または実質的に高純度真性である酸化物半導体膜は、オフ電流が著しく小さく、チャネル幅が１×１０６μｍでチャネル長が１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。したがって、上述した高純度真性または実質的に高純度真性である酸化物半導体膜を用いる半導体層をチャネル領域に用いるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。
導電層として用いる酸化物半導体膜と接する絶縁膜として、例えば、水素を含む絶縁膜、別言すると水素を放出することが可能な絶縁膜、代表的には窒化シリコン膜を用いることで、導電層に水素を供給することができる。水素を放出することが可能な絶縁膜としては、膜中の含有水素濃度が１×１０２２ａｔｏｍｓ／ｃｍ３以上であると好ましい。このような絶縁膜を導電層に接して形成することで、導電層に効果的に水素を含有させることができる。このように、半導体層及び導電層に接する絶縁膜の構成を変えることによって、酸化物半導体膜の抵抗率を制御することができる。
酸化物半導体膜に含まれる水素は、金属原子と結合する酸素と反応して水になると共に、酸素が脱離した格子（または酸素が脱離した部分）に酸素欠損を形成する。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合することで、キャリアである電子を生成する場合がある。したがって、水素が含まれている絶縁膜と接して設けられた導電層は、半導体層よりもキャリア密度の高い酸化物半導体膜となる。
トランジスタのチャネル領域が形成される半導体層は、水素ができる限り低減されていることが好ましい。具体的には、半導体層において、二次イオン質量分析法により得られる水素濃度を、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、５×１０１８ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下とする。
一方、導電層は、半導体層よりも水素濃度及び／又は酸素欠損量が多く、抵抗率が低い酸化物半導体膜である。導電層に含まれる水素濃度は、８×１０１９ａｔｏｍｓ／ｃｍ３以上、好ましくは１×１０２０ａｔｏｍｓ／ｃｍ３以上、より好ましくは５×１０２０ａｔｏｍｓ／ｃｍ３以上である。また、半導体層と比較して、導電層に含まれる水素濃度は２倍以上、好ましくは１０倍以上である。また、導電層の抵抗率が、半導体層の抵抗率の１×１０−８倍以上１×１０−１倍未満であることが好ましく、代表的には１×１０−３Ωｃｍ以上１×１０４Ωｃｍ未満、さらに好ましくは、抵抗率が１×１０−３Ωｃｍ以上１×１０−１Ωｃｍ未満であるとよい。
｛絶縁層｝
各絶縁層、オーバーコート、スペーサ等に用いることのできる絶縁材料としては、例えば、アクリル、エポキシなどの樹脂、シロキサン結合を有する樹脂の他、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウムなどの無機絶縁材料を用いることもできる。
｛接着層｝
接着層としては、熱硬化樹脂や光硬化樹脂、２液混合型の硬化性樹脂などの硬化性樹脂を用いることができる。例えば、アクリル樹脂、ウレタン樹脂、エポキシ樹脂、またはシロキサン結合を有する樹脂などを用いることができる。
｛接続層｝
接続層としては、異方性導電フィルム（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）や、異方性導電ペースト（ＡＣＰ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）などを用いることができる。
｛着色層｝
着色層に用いることのできる材料としては、金属材料、樹脂材料、顔料または染料が含まれた樹脂材料などが挙げられる。
｛遮光層｝
遮光層としては、発光素子からの発光を遮る材料を用いることができ、例えば、金属材料、顔料、または染料等を含む樹脂材料を用いることができる。または、金属薄膜、半導体薄膜などを用いてもよい。また、着色層を２層以上重ねて配置することにより遮光層として機能させてもよい。
以上が各構成要素についての説明である。
［タッチセンサの構成例］
続いて、本発明の一態様のタッチパネルモジュール１０に適用することのできるタッチセンサ２２の構成の例について、図面を参照して説明する。
図２５（Ａ）は、タッチセンサ２２の一部を示す上面概略図（平面概略図）である。また図２５（Ｂ）は、図２５（Ａ）中の一点鎖線で囲った領域を拡大した上面概略図である。
導電層２３及び導電層２４は、それぞれ格子状（メッシュ状ともいう）、または複数の開口が設けられた形状を有する構成とすることができる。図２５（Ａ）等では、導電層２３及び導電層２４の輪郭形状を説明するため、格子や開口は省略して示している。
図２５（Ａ）（Ｂ）に示すように、導電層２３は、導電層２５と交差する部分の幅が小さくなるようにくびれた形状を有することが好ましい。こうすることで、導電層２３と導電層２５とが重畳される部分に形成される容量の大きさを小さくすることが可能となる。例えば自己容量方式や相互容量方式のタッチセンサの場合には、当該容量は小さいほど検出感度を向上させることができる。
また、隣接する導電層２３と導電層２４との間には、これらと電気的に絶縁された導電層２６を有していてもよい。導電層２６を有することにより、タッチセンサ２２の厚さの薄い部分が形成されてしまうことを抑制できる。例えば導電層２３と導電層２４とを同一平面上に形成する場合には、同様に形成された導電層２６を設けることにより、これら導電層の形成工程よりも後に形成する薄膜の被覆性を高め、表面を平坦化することができる。また、タッチセンサ２２の厚さが均一化されることで、これを透過する画素からの光の輝度ムラが低減され、表示品位の高められたタッチパネルを実現することができる。
また、図２５（Ｃ）には、導電層２３と導電層２４とを異なる平面上に形成し、導電層２５を設けない場合について示している。このとき、導電層２６は導電層２３または導電層２４のいずれか一方と同一平面上に形成してもよいし、異なる平面上に形成してもよい。なお、導電層２６を設ける必要のない場合には、設けなくてもよい。
図２６（Ａ）は、複数の導電層２３と複数の導電層２４を有するタッチセンサ２２の回路図の一例を示している。図２６（Ａ）では、簡単のために６本の導電層２３と、６本の導電層２４とを有する構成を示しているが、その数に限られない。
１本の導電層２３と、１本の導電層２４によって、一つの容量素子１１が形成されている。したがって、容量素子１１がマトリクス状に配置されている。
容量素子１１は、導電層２３と導電層２４とが積層されること、または導電層２３と導電層２４とが近接して配置されることで形成される容量である。
投影型自己容量方式の場合、導電層２３及び導電層２４の各々にはパルス電圧を走査するように与えられる。その時に自己に流れる電流の値を検知する。被検知体が近づいた場合には、被検知体と導電層２３または導電層２４との間には容量性の結合が生じている。したがって、導電層２３または導電層２４に接続される容量の大きさが変化することにより、パルス電圧が与えられたときに流れる電流の大きさが変化する。この電流の変化を検知することで被検知体の位置情報を取得することができる。
また投影型相互容量方式の場合には、導電層２３または導電層２４のいずれか一方にパルス電圧を走査するように与えられ、他方に流れる電流を検知する。パルス電圧が与えられると、導電層２３と導電層２４との間には電界が生じる。被検知体が近づいた場合には、当該被検知体による遮蔽等により、導電層２３と導電層２４の間に生じる電界が変化するため、他方に流れる電流が変化する。この電流の変化を検知することにより、被検知体の位置情報を取得することができる。
なお電流の検知は、電流量の総和を検知してもよい。その場合には、積分回路等を用いて検知を行えばよい。または、電流のピーク値を検知してもよい。その場合には、電流を電圧に変換して、電圧値のピーク値を検知してもよい。
導電層２３及び導電層２４は、それぞれ複数の開口を有する格子状または網目状（メッシュ状）の形状を有することが好ましい。図２６（Ｂ）には、導電層２３の一部の上面形状の例を示している。
図２６（Ｂ）に示す導電層２３は、横方向の間隔Ｐ１、縦方向の間隔Ｐ２を有する格子状の形状を有する。図２６（Ｂ）では、間隔Ｐ１と間隔Ｐ２とが同程度である場合を示しているが、これらは異なる間隔で配置されていてもよい。例えば、図２６（Ｃ）に示すように横方向の間隔Ｐ１よりも縦方向の間隔Ｐ２を大きくしてもよいし、その逆としてもよい。なお導電層２４についても同様である。
導電層２３または導電層２４は、その開口率（単位面積当たりの導電層２３または導電層２４の開口面積の割合）が、例えば２０％以上１００％未満、好ましくは３０％以上１００％未満、より好ましくは５０％以上１００％未満である領域を有することが好ましい。
開口率は、例えば間隔Ｐ１、間隔Ｐ２及び導電層の幅によって容易に算出することができる。または、図２６（Ｂ）に示す周期単位の領域Ｒにおいて、領域Ｒの面積と、領域Ｒに含まれる導電層２３の面積の比によって、開口率を算出することができる。ここで領域Ｒは、周期性を有する導電層２３のパターンの周期単位となる領域であり、これを縦及び横方向に周期的に配列させることで導電層２３のパターンを形成することができる。
導電層２３及び導電層２４において、格子を構成するパターンの幅を、例えば５０ｎｍ以上１００μｍ以下、好ましくは１μｍ以上５０μｍ以下、より好ましくは１μｍ以上２０μｍ以下とすることが好ましい、このように、格子を構成するパターン幅を小さくすることで、後述するように開口と画素とを重ねる場合に、画素の間隔を狭めることが可能となるため、より高い精細度と高い開口率を有するタッチパネルを実現できる。
図２７（Ａ）は、導電層２３と導電層２４の境界部分をさらに拡大した上面概略図である。
導電層２３及び導電層２４は、それぞれ格子状または網目状（メッシュ状）の形状を有していることが好ましい。すなわち、導電層２３及び導電層２４は、それぞれ複数の開口（開口２３ａ及び開口２４ａ）を有する形状とすることが好ましい。後述のように、当該開口と画素とが重なるように設けることにより、画素が有する表示素子からの光を導電層２３及び導電層２４によって遮光される、若しくは導電層２３及び導電層２４を透過して輝度が低下してしまうことがない。その結果、画素の開口率や光取り出し効率を犠牲にすることなく、タッチパネルにタッチセンサ２２を適用することができる。また同様に導電層２５も画素と重ならないような形状とすることが好ましい。
また図２７（Ａ）に示すように、これらの境界において、導電層２３の一部と導電層２４の一部とに囲まれた開口２２ａが形成されるような形状としてもよい。このような構成とすることで、導電層２３と導電層２４との距離を限りなく小さくすることが可能で、これらの間の容量を大きくすることができる。特に、相互容量方式を採用する際には、２つの導電層の距離を小さくし、導電層２３と導電層２４との間に生じる電界強度を高めることが好ましい。
図２７（Ｂ）は、導電層２３と導電層２４の交差部を拡大した上面概略図である。ここでは隣接する２つの導電層２４を導電層２５によって電気的に接続した例を示している。導電層２３及び導電層２４と、導電層２５との間には、図示しない絶縁層１２１が設けられている。また、導電層２４と導電層２５とは、当該絶縁層１２１に設けられた開口を介して電気的に接続している。導電層２３と導電層２５とは、当該絶縁層１２１を介して互いに重なる領域を有する。
［導電層の開口と画素の配置例］
図２８の各図は、表示面側から見たときの画素及び画素に含まれる副画素と、導電層２３の位置関係を示す概略図である。なお、ここでは導電層２３を例に挙げて説明するが、導電層２４及び導電層２５についても、同様の構成とすることができる。
図２８（Ａ）では、画素３３は副画素３３Ｒ、副画素３３Ｇ及び副画素３３Ｂの３つの副画素から構成されている例を示している。例えば、副画素３３Ｒは赤色を表示し、副画素３３Ｇは緑色を表示し、副画素３３Ｂは青色を表示する機能を有していればよい。なお、画素３３が有する副画素の数、及び副画素の色の種類はこれに限られない。
画素３３に含まれる複数の副画素は、それぞれ表示素子を備える。表示素子としては、上述した透過型の液晶素子を用いることができる。そのほかにも、例えば有機ＥＬ素子などの発光素子、反射型または半透過型の液晶素子、電気泳動方式や電子粉流体（登録商標）方式などにより表示を行う表示素子（電子インクともいう）、シャッター方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表示素子等が挙げられる。また副画素は、当該表示素子に加えて、トランジスタや容量素子、及びこれらを電気的に接続する配線などを有していてもよい。
図２８（Ａ）に示す構成では、導電層２３の複数の開口のそれぞれが、副画素３３Ｒ、副画素３３Ｇ及び副画素３３Ｂの３つの副画素のいずれかと互いに重なるように配置されている。このように、導電層２３の開口は、一つの副画素と重なるように配置されていることが好ましい。
図２８（Ｂ）では、隣接する異なる色を呈する２つの副画素の間に、導電層２３を配置する構成を示している。図２８（Ｂ）に示すように、隣接する同じ色を呈する２つの副画素の間では混色の問題が生じないため、ここに導電層２３が設けられていない部分を有する構成としてもよい。
図２８（Ｃ）、（Ｄ）では、図２８（Ａ）、（Ｂ）に示す構成と比較して画素３３がさらに副画素３３Ｙを有している場合の例を示している。副画素３３Ｙは、例えば黄色を表示することができる画素を適用することができる。なお、副画素３３Ｙに代えて、白色を表示することのできる画素を適用することもできる。このように３色よりも多くの副画素を備える画素３３とすることで、消費電力を低減できる。
図２８（Ａ）〜（Ｄ）では、各々の副画素がストライプ状に配置された例を示したが、例えば図２８（Ｅ）に示すように、一方向に２色の副画素が交互に配置される構成としてもよい。
また、画素３３が有する副画素の大きさ（例えば表示に寄与する領域の面積）は、各々の副画素で異なっていてもよい。例えば視感度の比較的低い青を示す副画素を大きく、また視感度の比較的高い緑または赤を示す副画素を小さくすることもできる。
図２８（Ｆ）、（Ｇ）では、副画素３３Ｒ、副画素３３Ｇ及び副画素３３Ｂのうち、副画素３３Ｂの大きさを、他の副画素よりも大きくした場合の例を示している。ここでは副画素３３Ｒと副画素３３Ｇとが交互に配列する例を示しているが、図２８（Ａ）等に示すように３つの副画素のそれぞれをストライプ状に配置し、各々の大きさを異ならせた構成とすることもできる。
なお、上述のようにここでは導電層２３と副画素との位置関係について説明したが、導電層２４及び導電層２５についても同様である。すなわち、本発明の一態様のタッチパネルは、導電層２３の開口２３ａと、１以上の副画素とが互いに重なる領域を有し、且つ、導電層２４の開口２４ａと、他の１以上の副画素とが互いに重なる領域を有する。また上述のように各副画素は表示素子を有しているため、開口２３ａ及び開口２４ａは、それぞれ一以上の表示素子と互いに重なる領域を有するともいえる。
また図２９（Ａ）乃至（Ｇ）に示すように、平面視において、導電層２３と各副画素との間に隙間が生じないようにしてもよい。導電層２３等を遮光層として機能させる場合、このような配置とすることで副画素からの光漏れを抑制することができるため好ましい。例えば導電層２３を、副画素が有する着色層の端部や、画素電極の端部と重ねて設けることで、このような隙間が生じないように導電層２３を配置することができる。また、このような構成とすることで導電層２３の表面積を拡大できるため、導電層２３の配線抵抗が低減され、検出感度を高めることができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態２）
本実施の形態では、本発明の一態様の入力装置、または入出力装置の駆動方法の例について、図面を参照して説明する。
［センサの検知方法の例］
図３０（Ａ）は、相互容量方式のタッチセンサの構成を示すブロック図である。図３０（Ａ）では、パルス電圧出力回路６０１、電流検知回路６０２を示している。なお図３０（Ａ）では、パルス電圧が与えられる電極６２１、電流の変化を検知する電極６２２をそれぞれ、Ｘ１−Ｘ６、Ｙ１−Ｙ６のそれぞれ６本の配線として示している。なお、電極の数は、これに限定されない。また図３０（Ａ）は、電極６２１および電極６２２が重畳すること、または、電極６２１および電極６２２が近接して配置されることで形成される容量６０３を図示している。なお、電極６２１と電極６２２とはその機能を互いに置き換えてもよい。
パルス電圧出力回路６０１は、例えばＸ１−Ｘ６の配線に順にパルス電圧を印加するための回路である。Ｘ１−Ｘ６の配線にパルス電圧が印加されることで、容量６０３を形成する電極６２１および電極６２２の間には電界が生じ、容量６０３に電流が流れる。この電極間に生じる電界が、指やスタイラスなどのタッチによる遮蔽等により変化する。つまり、指やスタイラスなどのタッチなどにより、容量６０３の容量値に変化に変化が生じる。このことを利用して、被検知体の近接、または接触を検出することができる。
電流検知回路６０２は、容量６０３の容量値の変化による、Ｙ１−Ｙ６の配線での電流の変化を検知するための回路である。Ｙ１−Ｙ６の配線では、被検知体の近接、または接触がないと検知される電流値に変化はないが、検出する被検知体の近接、または接触により容量値が減少する場合には電流値が減少する変化を検知する。なお電流の検知は、電流量の総和を検知してもよい。その場合には、積分回路等を用いて検知を行えばよい。または、電流のピーク値を検知してもよい。その場合には、電流を電圧に変換して、電圧値のピーク値を検知してもよい。
次いで図３０（Ｂ）には、図３０（Ａ）で示す相互容量方式のタッチセンサにおける入出力波形のタイミングチャートを示す。図３０（Ｂ）では、１フレーム期間で各行列での被検知体の検出を行うものとする。また図３０（Ｂ）では、被検知体を検出しない場合（非タッチ）と被検知体を検出する場合（タッチ）との２つの場合について示している。なおＹ１−Ｙ６の配線については、検知される電流値に対応する電圧値とした波形を示している。なお、表示パネルにおいても、表示動作が行われている。この表示動作のタイミングと、タッチセンサの検出動作のタイミングとは、同期させて動作することが望ましい。なお、図３０（Ｂ）では、表示動作とは同期させていない場合の例を示す。
Ｘ１−Ｘ６の配線には、順にパルス電圧が与えられ、該パルス電圧にしたがってＹ１−Ｙ６の配線での波形が変化する。被検知体の近接または接触がない場合には、Ｘ１−Ｘ６の配線の電圧の変化に応じてＹ１−Ｙ６の波形が一様に変化する。一方、被検知体が近接または接触する箇所では、電流値が減少するため、これに対応する電圧値の波形も変化する。
このように、容量値の変化を検知することにより、被検知体の近接または接触を検出することができる。なお、指やスタイラスなどの被検知体は、タッチセンサやタッチパネルに接触せず、近接した場合でも、信号が検知される場合がある。
またパルス電圧出力回路６０１及び電流検知回路６０２は、例えば１個のＩＣチップの中に形成されていることが好ましい。当該ＩＣは、例えばタッチパネルに実装されること、若しくは電子機器の筐体内の基板に実装されることが好ましい。また可撓性を有するタッチパネルとする場合には、曲げた部分では寄生容量が増大し、ノイズの影響が大きくなってしまう恐れがあるため、ノイズの影響を受けにくい駆動方法が適用されたＩＣを用いることが好ましい。例えばシグナル−ノイズ比（Ｓ／Ｎ比）を高める駆動方法が適用されたＩＣを用いることが好ましい。
［インセル型のタッチパネルの構成例］
上記では、タッチセンサを構成する電極を、表示素子等が設けられる基板とは異なる基板上に形成した場合を示したが、表示素子等が設けられる基板上に、タッチセンサを構成する一対の電極のいずれか一方、または両方を設ける構成としてもよい。
以下では、複数の画素を有する表示部にタッチセンサを組み込んだタッチパネル（いわゆるインセル型のタッチパネル）の構成例について説明する。ここでは、画素に設けられる表示素子として、液晶素子を適用した例を示す。ただし、本発明の一態様は、これに限定されず、様々な表示素子を適用することができる。
図３１（Ａ）は、本構成例で例示するタッチパネルの表示部に設けられる画素回路の一部における等価回路図である。
一つの画素は少なくともトランジスタ３５０３と液晶素子３５０４を有する。なお、画素は、さらに、保持容量を有する場合もある。またトランジスタ３５０３のゲートに配線３５０１が、ソースまたはドレインの一方には配線３５０２が、それぞれ電気的に接続されている。
画素回路は、Ｘ方向に延在する複数の配線（例えば、配線３５１０＿１、配線３５１０＿２）と、Ｙ方向に延在する複数の配線（例えば、配線３５１１）を有し、これらは互いに交差して設けられ、容量結合している。
また、画素回路に設けられる画素のうち、一部の隣接する複数の画素は、それぞれに設けられる液晶素子の一方の電極が電気的に接続され、一つのブロックを形成する。当該ブロックは、島状のブロック（例えば、ブロック３５１５＿１、ブロック３５１５＿２）と、Ｙ方向に延在するライン状のブロック（例えば、ブロック３５１６）の、２種類に分類される。なお、図３１では、画素回路の一部のみを示しているが、実際にはこれら２種類のブロックがＸ方向及びＹ方向に繰り返し配置される。ここで、液晶素子の一方の電極としては、例えばコモン電極、または、対向電極などがあげられる。一方、液晶素子の他方の電極としては、例えば画素電極などがあげられる。
Ｘ方向に延在する配線３５１０＿１（または配線３５１０＿２）は、島状のブロック３５１５＿１（またはブロック３５１５＿２）と電気的に接続される。なお、図示しないが、Ｘ方向に延在する配線３５１０＿１は、ライン状のブロックを介してＸ方向に沿って不連続に配置される複数の島状のブロック３５１５＿１を電気的に接続する。また、Ｙ方向に延在する配線３５１１は、ライン状のブロック３５１６と電気的に接続される。
図３１（Ｂ）は、Ｘ方向に延在する複数の配線３５１０と、Ｙ方向に延在する複数の配線３５１１の接続構成を示した等価回路図である。なおここでは、投影型相互容量方式である場合を示している。Ｘ方向に延在する配線３５１０の各々には、入力電圧または共通電位を入力することができる。また、Ｙ方向に延在する配線３５１１の各々には接地電位（または基準電位）を入力する、または配線３５１１と検知回路と電気的に接続することができる。なお、配線３５１０と配線３５１１とは入れ替えることが可能である。
以下、図３２（Ａ）（Ｂ）を用いて、上述したタッチパネルの動作方法の一例について説明する。
ここでは１フレーム期間を、書き込み期間と検知期間とに分ける。書き込み期間は画素への画像データの書き込みを行う期間であり、配線３５０１（ゲート線、または走査線ともいう）が順次選択される。一方、検知期間は、タッチセンサによるセンシングを行う期間であり、Ｘ方向に延在する配線３５１０が順次選択され、入力電圧が入力される。
図３２（Ａ）は、書き込み期間における等価回路図である。書き込み期間では、Ｘ方向に延在する配線３５１０と、Ｙ方向に延在する配線３５１１の両方に、共通電位が入力される。
図３２（Ｂ）は、検知期間のある時点における等価回路図である。検知期間では、Ｙ方向に延在する配線３５１１の各々は、検知回路と電気的に接続する。また、Ｘ方向に延在する配線３５１０のうち、選択されたものには入力電圧が入力され、それ以外のものには共通電位が入力される。
なお、ここで例示した駆動方法は、インセル方式だけでなく上記で例示したタッチパネルにも適用することができる。
このように、画像の書き込み期間とタッチセンサによるセンシングを行う期間とを、独立して設けることが好ましい。これにより、画素の書き込み時のノイズに起因するタッチセンサの感度の低下を抑制することができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態３）
本実施の形態では、上記実施の形態に示したトランジスタ２０１やトランジスタ２０２（及びトランジスタ３０１、トランジスタ３０２、トランジスタ４０１、トランジスタ４０２）に置き換えて用いることができるトランジスタの一例について、図面を用いて説明する。
本発明の一態様のタッチパネルモジュール１０は、ボトムゲート型のトランジスタや、トップゲート型トランジスタなどの様々な形態のトランジスタを用いて作製することができる。よって、既存の製造ラインに合わせて、使用する半導体層の材料やトランジスタ構造を容易に置き換えることができる。
〔ボトムゲート型トランジスタ〕
図３３（Ａ１）は、ボトムゲート型のトランジスタの一種であるチャネル保護型のトランジスタ８１０の断面図である。図３３（Ａ１）において、トランジスタ８１０は基板７７１上に形成されている。また、トランジスタ８１０は、基板７７１上に絶縁層７７２を介して電極７４６を有する。また、電極７４６上に絶縁層７２６を介して半導体層７４２を有する。電極７４６はゲート電極として機能できる。絶縁層７２６はゲート絶縁層として機能できる。
また、半導体層７４２のチャネル形成領域上に絶縁層７４１を有する。また、半導体層７４２の一部と接して、絶縁層７２６上に電極７４４ａおよび電極７４４ｂを有する。電極７４４ａは、ソース電極またはドレイン電極の一方として機能できる。電極７４４ｂは、ソース電極またはドレイン電極の他方として機能できる。電極７４４ａの一部、および電極７４４ｂの一部は、絶縁層７４１上に形成される。
絶縁層７４１は、チャネル保護層として機能できる。チャネル形成領域上に絶縁層７４１を設けることで、電極７４４ａおよび電極７４４ｂの形成時に生じる半導体層７４２の露出を防ぐことができる。よって、電極７４４ａおよび電極７４４ｂの形成時に、半導体層７４２のチャネル形成領域がエッチングされることを防ぐことができる。本発明の一態様によれば、電気特性の良好なトランジスタを実現することができる。
また、トランジスタ８１０は、電極７４４ａ、電極７４４ｂおよび絶縁層７４１上に絶縁層７２８を有し、絶縁層７２８の上に絶縁層７２９を有する。
本実施の形態で開示するトランジスタを構成する電極、半導体層、絶縁層などは、他の実施の形態に開示した材料および方法を用いて形成することができる。
半導体層７４２に酸化物半導体を用いる場合、電極７４４ａおよび電極７４４ｂの、少なくとも半導体層７４２と接する部分に、半導体層７４２の一部から酸素を奪い、酸素欠損を生じさせることが可能な材料を用いることが好ましい。半導体層７４２中の酸素欠損が生じた領域はキャリア濃度が増加し、当該領域はｎ型化し、ｎ型領域（ｎ＋層）となる。したがって、当該領域はソース領域またはドレイン領域として機能することができる。半導体層７４２に酸化物半導体を用いる場合、半導体層７４２から酸素を奪い、酸素欠損を生じさせることが可能な材料の一例として、タングステン、チタン等を挙げることができる。
半導体層７４２にソース領域およびドレイン領域が形成されることにより、電極７４４ａおよび電極７４４ｂと半導体層７４２の接触抵抗を低減することができる。よって、電界効果移動度や、しきい値電圧などの、トランジスタの電気特性を良好なものとすることができる。
半導体層７４２にシリコンなどの半導体を用いる場合は、半導体層７４２と電極７４４ａの間、および半導体層７４２と電極７４４ｂの間に、ｎ型半導体またはｐ型半導体として機能する層を設けることが好ましい。ｎ型半導体またはｐ型半導体として機能する層は、トランジスタのソース領域またはドレイン領域として機能することができる。
絶縁層７２９は、外部からのトランジスタへの不純物の拡散を防ぐ、または低減する機能を有する材料を用いて形成することが好ましい。なお、必要に応じて絶縁層７２９を省略することもできる。
なお、半導体層７４２に酸化物半導体を用いる場合、絶縁層７２９の形成前または形成後、もしくは絶縁層７２９の形成前後に加熱処理を行ってもよい。加熱処理を行うことで、絶縁層７２９や他の絶縁層中に含まれる酸素を半導体層７４２中に拡散させ、半導体層７４２中の酸素欠損を補填することができる。または、絶縁層７２９を加熱しながら成膜することで、半導体層７４２中の酸素欠損を補填することができる。
なお、一般に、ＣＶＤ法は、プラズマを利用するプラズマＣＶＤ（ＰＥＣＶＤ：Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＣＶＤ）法、熱を利用する熱ＣＶＤ（ＴＣＶＤ：Ｔｈｅｒｍａｌ ＣＶＤ）法などに分類できる。さらに用いる原料ガスによって金属ＣＶＤ（ＭＣＶＤ：Ｍｅｔａｌ ＣＶＤ）法、有機金属ＣＶＤ（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ ＣＶＤ）法などに分類できる。
また、一般に、蒸着法は、抵抗加熱蒸着法、電子線蒸着法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、ＰＬＤ（Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、ＩＢＡＤ（Ｉｏｎ Ｂｅａｍ Ａｓｓｉｓｔｅｄ Ｄｅｐｏｓｉｔｉｏｎ）法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法などに分類できる。
プラズマＣＶＤ法は、比較的低温で高品質の膜が得られる。また、ＭＯＣＶＤ法や蒸着法などの、成膜時にプラズマを用いない成膜方法を用いると、被形成面にダメージが生じにくく、また、欠陥の少ない膜が得られる。
また、一般に、スパッタリング法は、ＤＣスパッタリング法、マグネトロンスパッタリング法、ＲＦスパッタリング法、イオンビームスパッタリング法、ＥＣＲ（Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）スパッタリング法、対向ターゲットスパッタリング法などに分類できる。
対向ターゲットスパッタリング法では、プラズマがターゲット間に閉じこめられるため、基板へのプラズマダメージを低減することができる。また、ターゲットの傾きによっては、スパッタリング粒子の基板への入射角度を浅くすることができるため、段差被覆性を高めることができる。
図３３（Ａ２）に示すトランジスタ８１１は、絶縁層７２９上にバックゲート電極として機能できる電極７２３を有する点が、トランジスタ８１０と異なる。電極７２３は、電極７４６と同様の材料および方法で形成することができる。
一般に、バックゲート電極は導電層で形成され、ゲート電極とバックゲート電極で半導体層のチャネル形成領域を挟むように配置される。よって、バックゲート電極は、ゲート電極と同様に機能させることができる。バックゲート電極の電位は、ゲート電極と同電位としてもよいし、接地電位（ＧＮＤ電位）や、任意の電位としてもよい。また、バックゲート電極の電位をゲート電極と連動させず独立して変化させることで、トランジスタのしきい値電圧を変化させることができる。
電極７４６および電極７２３は、どちらもゲート電極として機能することができる。よって、絶縁層７２６、絶縁層７２８、および絶縁層７２９は、それぞれがゲート絶縁層として機能することができる。なお、電極７２３は、絶縁層７２８と絶縁層７２９の間に設けてもよい。
なお、電極７４６または電極７２３の一方を、「ゲート電極」という場合、他方を「バックゲート電極」という。例えば、トランジスタ８１１において、電極７２３を「ゲート電極」と言う場合、電極７４６を「バックゲート電極」と言う。また、電極７２３を「ゲート電極」として用いる場合は、トランジスタ８１１をトップゲート型のトランジスタの一種と考えることができる。また、電極７４６および電極７２３のどちらか一方を、「第１のゲート電極」といい、他方を「第２のゲート電極」という場合がある。
半導体層７４２を挟んで電極７４６および電極７２３を設けることで、更には、電極７４６および電極７２３を同電位とすることで、半導体層７４２においてキャリアの流れる領域が膜厚方向においてより大きくなるため、キャリアの移動量が増加する。この結果、トランジスタ８１１のオン電流が大きくなる共に、電界効果移動度が高くなる。
したがって、トランジスタ８１１は、占有面積に対して大きいオン電流を有するトランジスタである。すなわち、求められるオン電流に対して、トランジスタ８１１の占有面積を小さくすることができる。本発明の一態様によれば、トランジスタの占有面積を小さくすることができる。よって、本発明の一態様によれば、集積度の高い半導体装置を実現することができる。
また、ゲート電極とバックゲート電極は導電層で形成されるため、トランジスタの外部で生じる電界が、チャネルが形成される半導体層に作用しないようにする機能（特に静電気などに対する電界遮蔽機能）を有する。なお、バックゲート電極を半導体層よりも大きく形成し、バックゲート電極で半導体層を覆うことで、電界遮蔽機能を高めることができる。
また、電極７４６および電極７２３は、それぞれが外部からの電界を遮蔽する機能を有するため、絶縁層７７２側もしくは電極７２３上方に生じる荷電粒子等の電荷が半導体層７４２のチャネル形成領域に影響しない。この結果、ストレス試験（例えば、ゲートに負の電荷を印加する−ＧＢＴ（Ｇａｔｅ Ｂｉａｓ−Ｔｅｍｐｅｒａｔｕｒｅ）ストレス試験）による劣化が抑制される。また、ドレイン電圧の大きさにより、オン電流が流れ始めるゲート電圧（立ち上がり電圧）が変化する現象を軽減することができる。なお、この効果は、電極７４６および電極７２３が、同電位、または異なる電位の場合において生じる。
なお、ＢＴストレス試験は加速試験の一種であり、長期間の使用によって起こるトランジスタの特性変化（経年変化）を短時間で評価することができる。特に、ＢＴストレス試験前後におけるトランジスタのしきい値電圧の変動量は、信頼性を調べるための重要な指標となる。しきい値電圧の変動量が少ないほど、信頼性が高いトランジスタであるといえる。
また、電極７４６および電極７２３を有し、且つ電極７４６および電極７２３を同電位とすることで、しきい値電圧の変動量が低減される。このため、複数のトランジスタにおける電気特性のばらつきも同時に低減される。
また、バックゲート電極を有するトランジスタは、ゲートに正の電荷を印加する＋ＧＢＴストレス試験前後におけるしきい値電圧の変動も、バックゲート電極を有さないトランジスタより小さい。
また、バックゲート電極を、遮光性を有する導電膜で形成することで、バックゲート電極側から半導体層に光が入射することを防ぐことができる。よって、半導体層の光劣化を防ぎ、トランジスタのしきい値電圧がシフトするなどの電気特性の劣化を防ぐことができる。
本発明の一態様によれば、信頼性の良好なトランジスタを実現することができる。また、信頼性の良好な半導体装置を実現することができる。
図３３（Ｂ１）に、ボトムゲート型のトランジスタの１つであるチャネル保護型のトランジスタ８２０の断面図を示す。トランジスタ８２０は、トランジスタ８１０とほぼ同様の構造を有しているが、絶縁層７４１が半導体層７４２を覆っている点が異なる。また、半導体層７４２と重なる絶縁層７４１の一部を選択的に除去して形成した開口部において、半導体層７４２と電極７４４ａが電気的に接続している。また、半導体層７４２と重なる絶縁層７４１の一部を選択的に除去して形成した他の開口部において、半導体層７４２と電極７４４ｂが電気的に接続している。絶縁層７４１の、チャネル形成領域と重なる領域は、チャネル保護層として機能できる。
図３３（Ｂ２）に示すトランジスタ８２１は、絶縁層７２９上にバックゲート電極として機能できる電極７２３を有する点が、トランジスタ８２０と異なる。
絶縁層７４１を設けることで、電極７４４ａおよび電極７４４ｂの形成時に生じる半導体層７４２の露出を防ぐことができる。よって、電極７４４ａおよび電極７４４ｂの形成時に半導体層７４２の薄膜化を防ぐことができる。
また、トランジスタ８２０およびトランジスタ８２１は、トランジスタ８１０およびトランジスタ８１１よりも、電極７４４ａと電極７４６の間の距離と、電極７４４ｂと電極７４６の間の距離が長くなる。よって、電極７４４ａと電極７４６の間に生じる寄生容量を小さくすることができる。また、電極７４４ｂと電極７４６の間に生じる寄生容量を小さくすることができる。本発明の一態様によれば、電気特性の良好なトランジスタを実現できる。
図３３（Ｃ１）に示すトランジスタ８２５は、ボトムゲート型のトランジスタの１つであるチャネルエッチング型のトランジスタである。トランジスタ８２５は、絶縁層７２９を用いずに電極７４４ａおよび電極７４４ｂを形成する。このため、電極７４４ａおよび電極７４４ｂの形成時に露出する半導体層７４２の一部がエッチングされる場合がある。一方、絶縁層７２９を設けないため、トランジスタの生産性を高めることができる。
図３３（Ｃ２）に示すトランジスタ８２６は、絶縁層７２９上にバックゲート電極として機能できる電極７２３を有する点が、トランジスタ８２５と異なる。
〔トップゲート型トランジスタ〕
図３４（Ａ１）に、トップゲート型のトランジスタの一種であるトランジスタ８３０の断面図を示す。トランジスタ８３０は、絶縁層７７２の上に半導体層７４２を有し、半導体層７４２および絶縁層７７２上に、半導体層７４２の一部に接する電極７４４ａ、および半導体層７４２の一部に接する電極７４４ｂを有し、半導体層７４２、電極７４４ａ、および電極７４４ｂ上に絶縁層７２６を有し、絶縁層７２６上に電極７４６を有する。
トランジスタ８３０は、電極７４６および電極７４４ａ、並びに、電極７４６および電極７４４ｂが重ならないため、電極７４６および電極７４４ａの間に生じる寄生容量、並びに、電極７４６および電極７４４ｂの間に生じる寄生容量を小さくすることができる。また、電極７４６を形成した後に、電極７４６をマスクとして用いて不純物７５５を半導体層７４２に導入することで、半導体層７４２中に自己整合（セルフアライメント）的に不純物領域を形成することができる（図３４（Ａ３）参照）。本発明の一態様によれば、電気特性の良好なトランジスタを実現することができる。
なお、不純物７５５の導入は、イオン注入装置、イオンドーピング装置またはプラズマ処理装置を用いて行うことができる。
不純物７５５としては、例えば、第１３族元素または第１５族元素のうち、少なくとも一種類の元素を用いることができる。また、半導体層７４２に酸化物半導体を用いる場合は、不純物７５５として、希ガス、水素、および窒素のうち、少なくとも一種類の元素を用いることも可能である。
図３４（Ａ２）に示すトランジスタ８３１は、電極７２３および絶縁層７２７を有する点がトランジスタ８３０と異なる。トランジスタ８３１は、絶縁層７７２の上に形成された電極７２３を有し、電極７２３上に形成された絶縁層７２７を有する。電極７２３は、バックゲート電極として機能することができる。よって、絶縁層７２７は、ゲート絶縁層として機能することができる。絶縁層７２７は、絶縁層７２６と同様の材料および方法により形成することができる。
トランジスタ８１１と同様に、トランジスタ８３１は、占有面積に対して大きいオン電流を有するトランジスタである。すなわち、求められるオン電流に対して、トランジスタ８３１の占有面積を小さくすることができる。本発明の一態様によれば、トランジスタの占有面積を小さくすることができる。よって、本発明の一態様によれば、集積度の高い半導体装置を実現することができる。
図３４（Ｂ１）に例示するトランジスタ８４０は、トップゲート型のトランジスタの１つである。トランジスタ８４０は、電極７４４ａおよび電極７４４ｂを形成した後に半導体層７４２を形成する点が、トランジスタ８３０と異なる。また、図３４（Ｂ２）に例示するトランジスタ８４１は、電極７２３および絶縁層７２７を有する点が、トランジスタ８４０と異なる。トランジスタ８４０およびトランジスタ８４１において、半導体層７４２の一部は電極７４４ａ上に形成され、半導体層７４２の他の一部は電極７４４ｂ上に形成される。
トランジスタ８１１と同様に、トランジスタ８４１は、占有面積に対して大きいオン電流を有するトランジスタである。すなわち、求められるオン電流に対して、トランジスタ８４１の占有面積を小さくすることができる。本発明の一態様によれば、トランジスタの占有面積を小さくすることができる。よって、本発明の一態様によれば、集積度の高い半導体装置を実現することができる。
図３５（Ａ１）に例示するトランジスタ８４２は、トップゲート型のトランジスタの１つである。トランジスタ８４２は、絶縁層７２９を形成した後に電極７４４ａおよび電極７４４ｂを形成する点がトランジスタ８３０やトランジスタ８４０と異なる。電極７４４ａおよび電極７４４ｂは、絶縁層７２８および絶縁層７２９に形成した開口部において半導体層７４２と電気的に接続する。
また、電極７４６と重ならない絶縁層７２６の一部を除去し、電極７４６と残りの絶縁層７２６をマスクとして用いて不純物７５５を半導体層７４２に導入することで、半導体層７４２中に自己整合（セルフアライメント）的に不純物領域を形成することができる（図３５（Ａ３）参照）。トランジスタ８４２は、絶縁層７２６が電極７４６の端部を越えて延伸する領域を有する。不純物７５５を半導体層７４２に導入する際に、半導体層７４２の絶縁層７２６を介して不純物７５５が導入された領域の不純物濃度は、絶縁層７２６を介さずに不純物７５５が導入された領域よりも小さくなる。よって、半導体層７４２中の、電極７４６と重なる部分に隣接する領域にＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域が形成される。
図３５（Ａ２）に示すトランジスタ８４３は、電極７２３を有する点がトランジスタ８４２と異なる。トランジスタ８４３は、基板７７１の上に形成された電極７２３を有し、絶縁層７７２を介して半導体層７４２と重なる。電極７２３は、バックゲート電極として機能することができる。
また、図３５（Ｂ１）に示すトランジスタ８４４および図３５（Ｂ２）に示すトランジスタ８４５のように、電極７４６と重ならない領域の絶縁層７２６を全て除去してもよい。また、図３５（Ｃ１）に示すトランジスタ８４６および図３５（Ｃ２）に示すトランジスタ８４７のように、絶縁層７２６を残してもよい。
トランジスタ８４２乃至トランジスタ８４７も、電極７４６を形成した後に、電極７４６をマスクとして用いて不純物７５５を半導体層７４２に導入することで、半導体層７４２中に自己整合的に不純物領域を形成することができる。本発明の一態様によれば、電気特性の良好なトランジスタを実現することができる。また、本発明の一態様によれば、集積度の高い半導体装置を実現することができる。
〔Ｓ−ｃｈａｎｎｅｌ型トランジスタ〕
図３６に、半導体層７４２として酸化物半導体を用いたトランジスタ構造の一例を示す。図３６に例示するトランジスタ８５０は、半導体層７４２ａの上に半導体層７４２ｂが形成され、半導体層７４２ｂの上面並びに半導体層７４２ｂ及び半導体層７４２ａの側面が半導体層７４２ｃに覆われた構造を有する。図３６（Ａ）はトランジスタ８５０の上面図である。図３６（Ｂ）は、図３６（Ａ）中のＸ１−Ｘ２の一点鎖線で示した部位の断面図（チャネル長方向の断面図）である。図３６（Ｃ）は、図３６（Ａ）中のＹ１−Ｙ２の一点鎖線で示した部位の断面図（チャネル幅方向の断面図）である。
また、トランジスタ８５０は、ゲート電極として機能する電極７４３を有する。電極７４３は、電極７４６と同様の材料および方法で形成することができる。本実施の形態では、電極７４３を２層の導電層の積層としている。
半導体層７４２ａ、半導体層７４２ｂ、および半導体層７４２ｃは、ＩｎもしくはＧａの一方、または両方を含む材料で形成する。代表的には、Ｉｎ−Ｇａ酸化物（ＩｎとＧａを含む酸化物）、Ｉｎ−Ｚｎ酸化物（ＩｎとＺｎを含む酸化物）、Ｉｎ−Ｍ−Ｚｎ酸化物（Ｉｎと、元素Ｍと、Ｚｎを含む酸化物。元素Ｍは、Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆから選ばれた１種類以上の元素で、Ｉｎよりも酸素との結合力が強い金属元素である。）がある。
半導体層７４２ａおよび半導体層７４２ｃは、半導体層７４２ｂを構成する金属元素のうち、１種類以上の同じ金属元素を含む材料により形成されることが好ましい。このような材料を用いると、半導体層７４２ａおよび半導体層７４２ｂとの界面、ならびに半導体層７４２ｃおよび半導体層７４２ｂとの界面に界面準位を生じにくくすることができる。よって、界面におけるキャリアの散乱や捕獲が生じにくく、トランジスタの電界効果移動度を向上させることが可能となる。また、トランジスタのしきい値電圧のばらつきを低減することが可能となる。よって、良好な電気特性を有する半導体装置を実現することが可能となる。
半導体層７４２ａおよび半導体層７４２ｃの厚さは、３ｎｍ以上１００ｎｍ以下、好ましくは３ｎｍ以上５０ｎｍ以下とする。また、半導体層７４２ｂの厚さは、３ｎｍ以上７００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。
また、半導体層７４２ｂがＩｎ−Ｍ−Ｚｎ酸化物であり、半導体層７４２ａおよび半導体層７４２ｃもＩｎ−Ｍ−Ｚｎ酸化物であるとき、半導体層７４２ａおよび半導体層７４２ｃをＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１［原子数比］、半導体層７４２ｂをＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２［原子数比］とすると、ｙ１／ｘ１がｙ２／ｘ２よりも大きくなるように半導体層７４２ａ、半導体層７４２ｃ、および半導体層７４２ｂを選択することができる。好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも１．５倍以上大きくなるように半導体層７４２ａ、半導体層７４２ｃ、および半導体層７４２ｂを選択する。さらに好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも２倍以上大きくなるように半導体層７４２ａ、半導体層７４２ｃ、および半導体層７４２ｂを選択する。より好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも３倍以上大きくなるように半導体層７４２ａ、半導体層７４２ｃおよび半導体層７４２ｂを選択する。ｙ１がｘ１以上であるとトランジスタに安定した電気特性を付与できるため好ましい。ただし、ｙ１がｘ１の３倍以上になると、トランジスタの電界効果移動度が低下してしまうため、ｙ１はｘ１の３倍未満であると好ましい。半導体層７４２ａおよび半導体層７４２ｃを上記構成とすることにより、半導体層７４２ａおよび半導体層７４２ｃを、半導体層７４２ｂよりも酸素欠損が生じにくい層とすることができる。
なお、半導体層７４２ａおよび半導体層７４２ｃがＩｎ−Ｍ−Ｚｎ酸化物であるとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたときのＩｎと元素Ｍの含有率は、好ましくはＩｎが５０ａｔｏｍｉｃ％未満、元素Ｍが５０ａｔｏｍｉｃ％以上、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、元素Ｍが７５ａｔｏｍｉｃ％以上とする。また、半導体層７４２ｂがＩｎ−Ｍ−Ｚｎ酸化物であるとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたときのＩｎと元素Ｍの含有率は好ましくはＩｎが２５ａｔｏｍｉｃ％以上、元素Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％以上、元素Ｍが６６ａｔｏｍｉｃ％未満とする。
例えば、ＩｎまたはＧａを含む半導体層７４２ａ、およびＩｎまたはＧａを含む半導体層７４２ｃとしてＩｎ：Ｇａ：Ｚｎ＝１：３：２、１：３：４、１：３：６、１：６：４、または１：９：６などの原子数比のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物や、Ｉｎ：Ｇａ＝１：９などの原子数比のターゲットを用いて形成したＩｎ−Ｇａ酸化物や、酸化ガリウムなどを用いることができる。また、半導体層７４２ｂとしてＩｎ：Ｇａ：Ｚｎ＝３：１：２、１：１：１、５：５：６、または４：２：４．１などの原子数比のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物を用いることができる。なお、半導体層７４２ａ、半導体層７４２ｂ、および半導体層７４２ｃの原子数比はそれぞれ、誤差として上記の原子数比のプラスマイナス２０％の変動を含む。
半導体層７４２ｂを用いたトランジスタに安定した電気特性を付与するためには、半導体層７４２ｂ中の不純物および酸素欠損を低減して高純度真性化し、半導体層７４２ｂを真性または実質的に真性と見なせる酸化物半導体層とすることが好ましい。また、少なくとも半導体層７４２ｂ中のチャネル形成領域が真性または実質的に真性と見なせる酸化物半導体層とすることが好ましい。
なお、実質的に真性と見なせる酸化物半導体層とは、酸化物半導体層中のキャリア密度が、８×１０１１個／ｃｍ３未満、好ましくは１×１０１１個／ｃｍ３未満、さらに好ましくは１×１０１０個／ｃｍ３未満であり、１×１０−９個／ｃｍ３以上である酸化物半導体層をいう。
図３７に、半導体層７４２として酸化物半導体を用いたトランジスタ構造の一例を示す。図３７に例示するトランジスタ８２２は、半導体層７４２ａの上に半導体層７４２ｂが形成されている。トランジスタ８２２は、バックゲート電極を有するボトムゲート型のトランジスタの一種である。図３７（Ａ）はトランジスタ８２２の上面図である。図３７（Ｂ）は、図３７（Ａ）中のＸ１−Ｘ２の一点鎖線で示した部位の断面図（チャネル長方向の断面図）である。図３７（Ｃ）は、図３７（Ａ）中のＹ１−Ｙ２の一点鎖線で示した部位の断面図（チャネル幅方向の断面図）である。
絶縁層７２９上に設けられた電極７２３は、絶縁層７２６、絶縁層７２８、および絶縁層７２９に設けられた開口７４７ａおよび開口７４７ｂにおいて、電極７４６と電気的に接続されている。よって、電極７２３と電極７４６には、同じ電位が供給される。また、開口７４７ａおよび開口７４７ｂは、どちらか一方を設けなくてもよい。また、開口７４７ａおよび開口７４７ｂの両方を設けなくてもよい。開口７４７ａおよび開口７４７ｂの両方を設けない場合は、電極７２３と電極７４６に異なる電位を供給することができる。
［酸化物半導体のエネルギーバンド構造］
ここで、半導体層７４２ａ、半導体層７４２ｂ、および半導体層７４２ｃの積層により構成される半導体層７４２の機能およびその効果について、図４１（Ａ）および図４１（Ｂ）に示すエネルギーバンド構造図を用いて説明する。図４１（Ａ）は、図３６（Ｂ）にＤ１−Ｄ２の一点鎖線で示す部位のエネルギーバンド構造図である。図４１（Ａ）は、トランジスタ８５０のチャネル形成領域のエネルギーバンド構造を示している。
図４１（Ａ）中、Ｅｃ８８２、Ｅｃ８８３ａ、Ｅｃ８８３ｂ、Ｅｃ８８３ｃ、Ｅｃ８８６は、それぞれ、絶縁層７７２、半導体層７４２ａ、半導体層７４２ｂ、半導体層７４２ｃ、絶縁層７２６の伝導帯下端のエネルギーを示している。
ここで、真空準位と伝導帯下端のエネルギーとの差（「電子親和力」ともいう。）は、真空準位と価電子帯上端のエネルギーとの差（イオン化ポテンシャルともいう。）からエネルギーギャップを引いた値となる。なお、エネルギーギャップは、分光エリプソメータ（例えば、ＨＯＲＩＢＡ ＪＯＢＩＮ ＹＶＯＮ社 ＵＴ−３００）を用いて測定できる。また、真空準位と価電子帯上端のエネルギー差は、紫外線光電子分光分析（ＵＰＳ：Ｕｌｔｒａｖｉｏｌｅｔ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）装置（例えば、ＰＨＩ社 ＶｅｒｓａＰｒｏｂｅ）を用いて測定できる。
なお、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：２のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．５ｅＶ、電子親和力は約４．５ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：４のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．４ｅＶ、電子親和力は約４．５ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：６のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．３ｅＶ、電子親和力は約４．５ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：６：２のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．９ｅＶ、電子親和力は約４．３ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：６：８のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．５ｅＶ、電子親和力は約４．４ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：６：１０のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．５ｅＶ、電子親和力は約４．５ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．２ｅＶ、電子親和力は約４．７ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝３：１：２のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約２．８ｅＶ、電子親和力は約５．０ｅＶである。
絶縁層７７２と絶縁層７２６は絶縁物であるため、Ｅｃ８８２とＥｃ８８６は、Ｅｃ８８３ａ、Ｅｃ８８３ｂ、およびＥｃ８８３ｃよりも真空準位に近い（電子親和力が小さい）。
また、Ｅｃ８８３ａは、Ｅｃ８８３ｂよりも真空準位に近い。具体的には、Ｅｃ８８３ａは、Ｅｃ８８３ｂよりも０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上または０．１５ｅＶ以上、かつ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下または０．４ｅＶ以下真空準位に近いことが好ましい。
また、Ｅｃ８８３ｃは、Ｅｃ８８３ｂよりも真空準位に近い。具体的には、Ｅｃ８８３ｃは、Ｅｃ８８３ｂよりも０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上または０．１５ｅＶ以上、かつ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下または０．４ｅＶ以下真空準位に近いことが好ましい。
また、半導体層７４２ａと半導体層７４２ｂとの界面近傍、および、半導体層７４２ｂと半導体層７４２ｃとの界面近傍では、混合領域が形成されるため、伝導帯下端のエネルギーは連続的に変化する。即ち、これらの界面において、準位は存在しないか、ほとんどない。
従って、当該エネルギーバンド構造を有する積層構造において、電子は半導体層７４２ｂを主として移動することになる。そのため、半導体層７４２ａと絶縁層７７２との界面、または、半導体層７４２ｃと絶縁層７２６との界面に準位が存在したとしても、当該準位は電子の移動にほとんど影響しない。また、半導体層７４２ａと半導体層７４２ｂとの界面、および半導体層７４２ｃと半導体層７４２ｂとの界面に準位が存在しないか、ほとんどないため、当該領域において電子の移動を阻害することもない。従って、上記酸化物半導体の積層構造を有するトランジスタは、高い電界効果移動度を実現することができる。
なお、図４１（Ａ）に示すように、半導体層７４２ａと絶縁層７７２の界面、および半導体層７４２ｃと絶縁層７２６の界面近傍には、不純物や欠陥に起因したトラップ準位８９０が形成され得るものの、半導体層７４２ａ、および半導体層７４２ｃがあることにより、半導体層７４２ｂと当該トラップ準位とを遠ざけることができる。
特に、本実施の形態に例示するトランジスタは、半導体層７４２ｂの上面と側面が半導体層７４２ｃと接し、半導体層７４２ｂの下面が半導体層７４２ａと接して形成されている。このように、半導体層７４２ｂを半導体層７４２ａと半導体層７４２ｃで覆う構成とすることで、上記トラップ準位の影響をさらに低減することができる。
ただし、Ｅｃ８８３ａまたはＥｃ８８３ｃと、Ｅｃ８８３ｂとのエネルギー差が小さい場合、半導体層７４２ｂの電子が該エネルギー差を越えてトラップ準位に達することがある。トラップ準位に電子が捕獲されることで、絶縁層の界面にマイナスの固定電荷が生じ、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。
従って、Ｅｃ８８３ａ、およびＥｃ８８３ｃと、Ｅｃ８８３ｂとのエネルギー差を、それぞれ０．１ｅＶ以上、好ましくは０．１５ｅＶ以上とすると、トランジスタのしきい値電圧の変動が低減され、トランジスタの電気特性を良好なものとすることができるため、好ましい。
また、半導体層７４２ａ、および半導体層７４２ｃのバンドギャップは、半導体層７４２ｂのバンドギャップよりも広いほうが好ましい。
図４１（Ｂ）は、図３７（Ｂ）にＤ３−Ｄ４の一点鎖線で示す部位のエネルギーバンド構造図である。図４１（Ｂ）は、トランジスタ８２２のチャネル形成領域のエネルギーバンド構造を示している。
図４１（Ｂ）中、Ｅｃ８８７は、絶縁層７２８の伝導帯下端のエネルギーを示している。半導体層７４２を半導体層７４２ａと半導体層７４２ｂの２層とすることで、トランジスタの生産性を高めることができる。なお、半導体層７４２ｃを設けない分、トラップ準位８９０の影響を受けやすくなるが、半導体層７４２を単層構造とした場合よりも高い電界効果移動度を実現することができる。
本発明の一態様によれば、電気特性のばらつきが少ないトランジスタを実現することができる。よって、電気特性のばらつきが少ない半導体装置を実現することができる。本発明の一態様によれば、信頼性の良好なトランジスタを実現することができる。よって、信頼性の良好な半導体装置を実現することができる。
また、酸化物半導体は、エネルギーギャップが３．０ｅＶ以上と大きく、可視光に対する透過率が大きい。また、酸化物半導体を適切な条件で加工して得られたトランジスタにおいては、オフ電流を使用時の温度条件下（例えば、２５℃）において、１００ｚＡ（１×１０−１９Ａ）以下、もしくは１０ｚＡ（１×１０−２０Ａ）以下、さらには１ｚＡ（１×１０−２１Ａ）以下とすることができる。このため、消費電力の少ない半導体装置を提供することができる。
本発明の一態様によれば、消費電力が少ないトランジスタを実現することができる。よって、消費電力が少ない表示素子や表示装置などの半導体装置を実現することができる。または、信頼性の良好な表示素子や表示装置などの半導体装置を実現することができる。
図３６に示すトランジスタ８５０の説明にもどる。絶縁層７７２に設けた凸部上に半導体層７４２ｂを設けることによって、半導体層７４２ｂの側面も電極７４３で覆うことができる。すなわち、トランジスタ８５０は、電極７４３の電界によって、半導体層７４２ｂを電気的に取り囲むことができる構造を有している。このように、導電膜の電界によって、チャネルが形成される半導体層を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（Ｓ−ｃｈａｎｎｅｌ）構造とよぶ。また、Ｓ−ｃｈａｎｎｅｌ構造を有するトランジスタを、「Ｓ−ｃｈａｎｎｅｌ型トランジスタ」もしくは「Ｓ−ｃｈａｎｎｅｌトランジスタ」ともいう。
Ｓ−ｃｈａｎｎｅｌ構造では、半導体層７４２ｂの全体（バルク）にチャネルを形成することもできる。Ｓ−ｃｈａｎｎｅｌ構造では、トランジスタのドレイン電流を大きくすることができ、さらに大きいオン電流を得ることができる。また、電極７４３の電界によって、半導体層７４２ｂに形成されるチャネル形成領域の全領域を空乏化することができる。したがって、Ｓ−ｃｈａｎｎｅｌ構造では、トランジスタのオフ電流をさらに小さくすることができる。
なお、絶縁層７７２の凸部を高くし、また、チャネル幅を小さくすることで、Ｓ−ｃｈａｎｎｅｌ構造によるオン電流の増大効果、オフ電流の低減効果などをより高めることができる。また、半導体層７４２ｂの形成時に、露出する半導体層７４２ａを除去してもよい。この場合、半導体層７４２ａと半導体層７４２ｂの側面が揃う場合がある。
また、図３８に示すトランジスタ８５１のように、半導体層７４２の下方に、絶縁層を介して電極７２３を設けてもよい。図３８（Ａ）はトランジスタ８５１の上面図である。図３８（Ｂ）は、図３８（Ａ）中のＸ１−Ｘ２の一点鎖線で示した部位の断面図である。図３８（Ｃ）は、図３８（Ａ）中のＹ１−Ｙ２の一点鎖線で示した部位の断面図である。
また、図３９に示すトランジスタ８５２のように、電極７４３の上方に絶縁層７７５を設け、絶縁層７７５上に層７２５を設けてもよい。図３９（Ａ）はトランジスタ８５２の上面図である。図３９（Ｂ）は、図３９（Ａ）中のＸ１−Ｘ２の一点鎖線で示した部位の断面図である。図３９（Ｃ）は、図３９（Ａ）中のＹ１−Ｙ２の一点鎖線で示した部位の断面図である。
なお、図３９では、層７２５を絶縁層７７５上に設けているが、絶縁層７２８上、または絶縁層７２９上に設けてもよい。層７２５を、遮光性を有する材料で形成することで、光照射によるトランジスタの特性変動や、信頼性の低下などを防ぐことができる。なお、層７２５を少なくとも半導体層７４２ｂよりも大きく形成し、層７２５で半導体層７４２ｂを覆うことで、上記の効果を高めることができる。層７２５は、有機物材料、無機物材料、又は金属材料を用いて作製することができる。また、層７２５を導電性材料で作製した場合、層７２５に電圧を供給してもよいし、電気的に浮遊した（フローティング）状態としてもよい。
図４０に、Ｓ−ｃｈａｎｎｅｌ構造を有するトランジスタの一例を示す。図４０に例示するトランジスタ８４８は、前述したトランジスタ８４７とほぼ同様の構成を有する。トランジスタ８４８は、絶縁層７７２に設けた凸部上に半導体層７４２が形成されている。トランジスタ８４８はバックゲート電極を有するトップゲート型のトランジスタの一種である。図４０（Ａ）はトランジスタ８４８の上面図である。図４０（Ｂ）は、図４０（Ａ）中のＸ１−Ｘ２の一点鎖線で示した部位の断面図である。図４０（Ｃ）は、図４０（Ａ）中のＹ１−Ｙ２の一点鎖線で示した部位の断面図である。
絶縁層７２９上に設けられた電極７４４ａは、絶縁層７２６、絶縁層７２８、および絶縁層７２９に設けられた開口７４７ｃにおいて、半導体層７４２と電気的に接続されている。また、絶縁層７２９上に設けられた電極７４４ｂは、絶縁層７２６、絶縁層７２８、および絶縁層７２９に設けられた開口７４７ｄにおいて、半導体層７４２と電気的に接続されている。
絶縁層７２６上に設けられた電極７４３は、絶縁層７２６、および絶縁層７７２に設けられた開口７４７ａおよび開口７４７ｂにおいて、電極７２３と電気的に接続されている。よって、電極７４３と電極７２３には、同じ電位が供給される。また、開口７４７ａおよび開口７４７ｂは、どちらか一方を設けなくてもよい。また、開口７４７ａおよび開口７４７ｂの両方を設けなくてもよい。開口７４７ａおよび開口７４７ｂの両方を設けない場合は、電極７２３と電極７４３に異なる電位を供給することができる。
なお、Ｓ−ｃｈａｎｎｅｌ構造を有するトランジスタに用いる半導体層は、酸化物半導体に限定されるものではない。
〔他の構成例〕
以下では、図４２−図４７を参照して、薄膜の多結晶シリコン（ポリシリコン）膜を用いたｎチャネル型のトランジスタの構成例を示す。
図４２（Ａ）はトランジスタ７０Ａの上面図である。図４２（Ｂ）は図４２（Ａ）のＬ１−Ｌ２線による断面図であり、図４２（Ｃ）は図４２（Ａ）の切断線Ｗ１−Ｗ２による断面図である。なお、図４２（Ｂ）は、チャネル長Ｌ方向のトランジスタ７０Ａの断面図であり、図４２（Ｃ）では、チャネル幅Ｗ方向のトランジスタ７０Ａの断面図である。
トランジスタ７０Ａは、絶縁表面を有する基板７２上に、ゲートとして機能する導電層７３と、導電層７３上の絶縁層７４と、絶縁層７４を間に介して導電層７３と重畳する半導体層７５と、半導体層７５上の絶縁層７６と、絶縁層７６を間に介して半導体層７５と重畳し、なおかつゲートとして機能する導電層７７と、導電層７７上の絶縁層７８と、絶縁層７８上の絶縁層７９と、絶縁層７６、絶縁層７８および絶縁層７９に設けられた開口において半導体層７５に電気的に接続され、なおかつソースまたはドレインとして機能する導電層８０および導電層８１とを有する。
また、半導体層７５は、導電層７７と重畳する位置にチャネル形成領域８２と、チャネル形成領域８２を間に挟むように位置する一対のＬＤＤ領域８３と、チャネル形成領域８２、ＬＤＤ領域８３を間に挟むように位置する一対の不純物領域８４とを有する。一対の不純物領域８４はソース領域またはドレイン領域として機能する。また、ＬＤＤ領域８３、および不純物領域８４は、ｎ型の導電型を半導体層７５に付与する不純物元素、例えば、リン（Ｐ）、ヒ素（Ａｓ）等が添加されている。
トランジスタ７０Ａは、第１の導電層（導電層７３）上に第１の絶縁層（絶縁層７４）を有し、第１の絶縁層（絶縁層７４）上にチャネル形成領域８２を有する半導体層７５を有し、半導体層７５上に第２の絶縁層（絶縁層７６）を有し、第２の絶縁層（絶縁層７６）上に第２の導電層（導電層７７）を有し、第２の導電層（導電層７７）は、第２の絶縁層（絶縁層７６）を介して半導体層７５の側面を覆い、半導体層７５は、チャネル幅方向の断面において、第１の導電層（導電層７３）と第２の導電層（導電層７７）とで囲まれた構造、即ちＳ−ｃｈａｎｎｅｌ構造を有する。
図４２（Ｃ）に示す構造とすることで、電流は半導体層７５の全体（バルク）を流れる。半導体層７５の内部を電流が流れることで、界面散乱の影響を受けにくいため、高いオン電流を得ることができる。なお、半導体層７５を厚くすると、オン電流を向上させることができる。
また、トランジスタ７０Ａにおいては、半導体層７５に垂直方向からのゲート電界に加えて、側面方向からのゲート電界が印加される。すなわち、半導体層７５の全体的にゲート電界が印加されることとなり、電流は半導体層７５のバルクを流れる。これによって、トランジスタ７０Ａの電界効果移動度の向上を図ることが可能となる。
また、トランジスタをＳ−ｃｈａｎｎｅｌ構造とすることで、上下からの半導体層７５への不純物混入の影響を排除できる効果などを併せて有する。また、第１の導電層（導電層７３）と第２の導電層（導電層７７）は、上下からの光が半導体膜に照射されることを遮光でき、光励起を抑えるため、オフ電流の増加を防止できる。
ここではｎチャネル型のトランジスタの例を示しているが、ｎ型の導電型を半導体層７５に付与する不純物元素に代えてｐ型の導電型を付与する不純物元素、例えば、ボロン（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）等を添加すれば、ｐチャネル型のトランジスタを作製することができる。また、ｎチャネル型のトランジスタ７０Ａのチャネル形成領域８２にｐ型の導電型を付与する不純物元素を微量に添加してもよい。
なお、半導体層７５は、様々な技術により結晶化しても良い。様々な結晶化方法として、レーザ光を用いたレーザ結晶化法、触媒元素を用いる結晶化法がある。或いは、触媒元素を用いる結晶化法とレーザ結晶化法とを組み合わせて用いることもできる。また、基板７２として石英のような耐熱性に優れている基板を用いる場合、電熱炉を使用した熱結晶化方法、赤外光を用いたランプアニール結晶化法、触媒元素を用いる結晶化法、９５０℃程度の高温アニールを組み合わせた結晶化法を用いても良い。
非晶質シリコン膜にレーザ光を照射して多結晶シリコン膜とし、多結晶シリコン膜をトランジスタ７０Ａのチャネル形成領域８２として用いる場合、レーザ光を照射して形成される粒界は、多結晶シリコン膜の下方まで到達しているため、電流は半導体膜界面よりも半導体膜のバルクを流れる。従ってレーザ光の照射エネルギーのばらつきによる影響が低減できる。
従来は、チャネル領域に低濃度の不純物元素を添加してしきい値制御を行っていたが、一対のゲート電極で半導体層を挟む構造の場合、半導体層と絶縁膜の界面にキャリアが発生する確率が高く、キャリアが絶縁膜や絶縁膜と半導体層との界面に注入され、しきい値が上昇してしまうという問題があった。また、このチャネル領域のエネルギーバンド構造によると、キャリアの通り道は、半導体層と絶縁膜との界面付近だけである。このため、ドレインに印加された電圧によって加速されたホットキャリアが絶縁膜と半導体層との界面や絶縁膜に注入されることによる移動度やドレイン電流の低下が大きな問題となっていた。
トランジスタ７０Ａには、半導体膜に垂直方向からのゲート電界に加えて、側面方向からのゲート電界が印加される。すなわち、半導体膜の全体的にゲート電界が印加されることとなり、電流は半導体膜のバルクを流れる。これによって、トランジスタの電界効果移動度の向上を図ることが可能となる。
なお、図４２（Ａ）では、ゲートとして機能する導電層７７と、バックゲート電極として機能する導電層７３を有する構成を示しているが、他の構成でもよい。例えば、用いる回路によっては、バックゲート電極として機能する導電層７３を省略したトランジスタを部分的に設けてもよい。
また、図４２（Ａ）では、ゲートとして機能する導電層７７は、テーパー部を有する構成としている。テーパー部を有するゲート電極を用い、半導体層に不純物元素をドーピングして自己整合的に不純物領域を形成すると、ホットキャリア劣化の少ない半導体装置を実現できる。
また、トランジスタ７０Ａでは、ゲートとして機能する導電層７７と、バックゲート電極として機能する導電層７３とを電気的に接続されているが、それぞれに異なる電位を与えるようにすることもできる。そのような例を図４３に示す。図４３（Ａ）はトランジスタ７０Ｂの上面図である。図４３（Ｂ）は図４３（Ａ）のＬ１−Ｌ２線による断面図であり、図４３（Ｃ）は図４３（Ａ）のＷ１−Ｗ２線による断面図である。
また、図４３に示すトランジスタ７０Ｂは、トランジスタ７０Ａとは絶縁層７４の種類が異なる。トランジスタ７０Ｂでは、絶縁層７４としてプラズマＣＶＤ法などで得られる絶縁膜が用いられている。バックゲート電極として機能する導電層７３の存在により絶縁膜表面に凸部が形成され、その上に半導体膜が形成されるため、半導体膜表面にも下地の表面形状が反映されている。
トランジスタ７０Ｂも、チャネル形成領域が、ゲートとして機能する導電層７７とバックゲート電極として機能する導電層７３で囲まれたＳ−ｃｈａｎｎｅｌ構造となっている。
また、図４４（Ａ）には、トランジスタ７０Ｃの上面図を示す。図４４（Ｂ）は、トランジスタ７０Ｃのチャネル長方向を表すＬ１−Ｌ２線による断面図である。図４４（Ｃ）は、トランジスタ７０Ｃのチャネル幅方向を表すＷ１−Ｗ２線による断面図である。
図４４（Ａ）には、導電層７７、導電層７３、半導体層７５、導電層８０、導電層８１、開口９３、開口９４、開口９５および開口９６を示している。導電層７７は、ゲートとして機能する。導電層７３はバックゲートとして機能する。開口９３、９４は、半導体層７５と、導電層８０、導電層８１とを接続するための開口である。開口９５、９６は、導電層７７と、導電層７３と電気的に接続するための開口である。
図４４（Ｂ）では、基板７２上に、導電層７３と、絶縁層７４と、絶縁層７４を間に介して導電層７３と重畳する半導体層７５と、半導体層７５上の絶縁層７６と、絶縁層７６を間に介して半導体層７５と重畳し、なおかつゲートとして機能する導電層７７ａおよび導電層７７ｂと、導電層７７ａおよび導電層７７ｂ上の絶縁層７８と、絶縁層７８上の絶縁層７９と、絶縁層７６、絶縁層７８および絶縁層７９に設けられた開口９３、９４において半導体層７５に電気的に接続され、なおかつソースまたはドレインとして機能する導電層８０および導電層８１とを有する。
図４４（Ｃ）では、基板７２上に、導電層７３と、絶縁層７４と、半導体層７５と、絶縁層７６と、開口９５、９６において導電層７３に電気的に接続された導電層７７ａおよび導電層７７ｂと、導電層７７ａおよび導電層７７ｂ上の絶縁層７８と、絶縁層７８上の絶縁層７９と、を有する。半導体層７５は、チャネル形成領域８２と、ＬＤＤ領域８３と、不純物領域８４とを有する。導電層７７ａおよび導電層７７ｂの構成により、導電層７７ｂと重なっていない導電層７７ａの領域を介してドーピングすることで自己整合的に不純物領域を形成することができる。導電層７７ａとオーバーラップするＬＤＤ領域の長さは、そのイオンドーピング時のマスクとなる導電層７７ｂによって制御される。導電層７７ａおよび導電層７７ｂをイオンドーピング時のマスクとして用い、導電層７７ａとオーバーラップするＬＤＤ領域を自己整合的に形成し、且つ、その長さ（Ｌｏｖ）を必要とする長さに調整することができる。また、導電層７７ａとオーバーラップするＬＤＤ領域の長さを正確に制御することができるようになり、ホットキャリア劣化に対する寿命時間を延長し、信頼性の高い半導体装置を歩留まり良く作製できる。
トランジスタ７０Ｃでは、ゲートである導電層７７、導電層７７と電気的に接続されたバックゲートである導電層７３によって、半導体層７５のチャネル形成領域８２のチャネル幅方向を電気的に取り囲む構造としている。つまり当該構造は、チャネル形成領域の上面、下面及び側面から、チャネル形成領域を包み込む構造とすることができる。そのため、オン電流を高めることができ、チャネル幅方向のサイズ縮小を図ることができる。また、チャネル形成領域を導電膜で取り囲む構成とするため、チャネル形成領域の遮光を容易に行うことができ、チャネル形成領域に意図しない光が照射されることによる光励起を抑制することができる。
またトランジスタ７０Ｃでは、半導体層７５におけるＷ１−Ｗ２方向での側端部における意図しない導電性の上昇による導通状態を抑制することができる。またＬＤＤ領域８３、及び不純物領域８４に添加した不純物元素の分布ばらつきの影響を小さくすることができる。
また図４４（Ａ）―図４４（Ｃ）に示す構成では、半導体層７５におけるＷ１−Ｗ２方向での側端部における意図しない導電性の上昇による導通状態を抑制することができる。また半導体層７５内に添加した不純物元素の分布ばらつきの影響を小さくすることができる。
また図４４（Ａ）―図４４（Ｃ）に示す構成では、ゲートとバックゲートとを電気的に接続する構成としたが、図４３に一例を示したように、別々の電位とする構成も有効である。当該構成は、特にｎチャネル型のみで構成する回路とする際に有効である。つまり、バックゲートに電圧を印加することでトランジスタの閾値電圧を制御できるため、閾値電圧の異なるトランジスタにより構成されたＥＤ−ＭＯＳでインバータ回路などのロジック回路を構成することができる。このようなロジック回路を、画素を駆動するための駆動回路に適用することで駆動回路が占める面積を縮小することができるため、表示装置の狭額縁化を実現することができる。また、バックゲートの電圧をトランジスタがオフになるような電圧にすることで、トランジスタをオフ状態にした際のオフ電流をより小さくすることができる。そのため、表示装置のリフレッシュレートを大きくしても、書き込んだ電圧を保持し続けさせることができる。そのため、書き込み回数を少なくすることによる表示装置の低消費電力化を見込むことができる。
なお図４４（Ａ）―図４４（Ｃ）に示す上面図及び断面図は、一例であり他の構成とすることもできる。例えば、図４５（Ａ）―図４５（Ｃ）に図４４（Ａ）―図４４（Ｃ）とは異なる上面図及び断面図を示す。
図４５（Ａ）―図４５（Ｃ）に示すトランジスタ７０Ｄが、図４４（Ａ）―図４４（Ｃ）に示すトランジスタ７０Ｃと異なる点は、ゲートとなる導電層７７を単層で形成している点にある。また開口９５，９６の位置を、よりチャネル形成領域８２側に近づけた点にある。このようにすることで、トランジスタ７０Ｄのチャネル形成領域の上面、下面及び側面から、チャネル形成領域に向けて電界をかけやすくすることができる。また、当該構成としても、図４４（Ａ）乃至（Ｃ）と同様にＳ−ｃｈａｎｎｅｌ構造であるため、その効果を奏することができる。
また別の構成として、図４６（Ａ）―図４６（Ｃ）に図４４（Ａ）―図４４（Ｃ）、及び図４５（Ａ）―図４５（Ｃ）とは異なる上面図及び断面図を示す。
図４６（Ａ）―図４６（Ｃ）に示す構成が、図４４（Ａ）―図４４（Ｃ）、及び図４５（Ａ）―図４５（Ｃ）に示す構成と異なる点は、トランジスタ７０Ｅのバックゲートとなる導電層７３を導電層７３ａおよび導電層７３ｂで構成し、導電層７３ｂを導電層７３ａで取り囲む構造としている点にある。当該構成としても、図４４（Ａ）乃至（Ｃ）と同様にＳ−ｃｈａｎｎｅｌ構造であるため、その効果を奏することができる。
加えて図４６（Ａ）―図４６（Ｃ）の構成では、導電層７３ｂに可動性の元素を有する金属（例えば、銅（Ｃｕ））を用いた場合においても、可動性の元素が半導体膜に進入し半導体膜が劣化することを防止できる。
なお配線の被形成面にある、バリア膜として機能する導電層７３ａの材料としては、高融点材料であるタングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、チタン（Ｔｉ）、タンタル（Ｔａ）のいずれか、あるいはその合金（例えば、Ｗ‐Ｍｏ、Ｍｏ‐Ｃｒ、Ｔａ‐Ｍｏ）、あるいはその窒化物（例えば、窒化タングステン、窒化チタン、窒化タンタル、チタンとシリコンを含む窒化物）等を用いることができる。形成方法としてはスパッタ法、ＣＶＤ法等を用いることができる。また導電層７３ｂの材料としては、銅（Ｃｕ）が好ましいが、低抵抗材料であれば特に限られない。例えば、銀（Ａｇ）、アルミニウム（Ａｌ）、金（Ａｕ）、及びそれらの合金等を用いることもできる。導電層７３ｂを形成する方法としてはスパッタ法が好ましいが、レジストマスクにダメージを与えない条件を選択することで、ＣＶＤ法を用いることもできる。
図４７（Ａ）、図４７（Ｂ）では、ｎチャネル型のトランジスタ７０と、ｐチャネル型のトランジスタ７１とを示す。
ここでは、同一基板上にｎチャネル型のトランジスタ７０と、ｐチャネル型のトランジスタ７１と構成する一例を示す。ｎチャネル型のトランジスタ７０と、ｐチャネル型のトランジスタ７１を組みわせることでＣＭＯＳ回路などを作製することができる。
トランジスタ７０は、絶縁表面を有する基板７２上に、ゲートとして機能する導電層７３と、導電層７３上の絶縁層７４と、絶縁層７４を間に介して導電層７３と重畳する半導体層７５と、半導体層７５上の絶縁層７６と、絶縁層７６を間に介して半導体層７５と重畳し、なおかつゲートとして機能する導電層７７ａおよび導電層７７ｂと、導電層７７ａおよび導電層７７ｂ上の絶縁層７８と、絶縁層７８上の絶縁層７９と、絶縁層７６、絶縁層７８および絶縁層７９に設けられた開口において半導体層７５に電気的に接続され、なおかつソースまたはドレインとして機能する導電層８０および導電層８１とを有する。
導電層７７ｂは、チャネル長方向における幅が導電層７７ａよりも短く、導電層７７ａおよび導電層７７ｂは、絶縁層７６側から順に積層されている。また、半導体層７５は、導電層７７ｂと重畳する位置にチャネル形成領域８２と、チャネル形成領域８２を間に挟むように位置する一対のＬＤＤ領域８３と、チャネル形成領域８２、ＬＤＤ領域８３を間に挟むように位置する一対の不純物領域８４とを有する。一対の不純物領域８４はソース領域またはドレイン領域として機能する。
また、トランジスタ７１は、絶縁表面を有する基板７２上に、ゲートとして機能する導電層８５と、導電層８５上の絶縁層７４と、絶縁層７４を間に介して導電層８５と重畳する半導体層８６と、半導体層８６上の絶縁層７６と、絶縁層７６を間に介して半導体層８６と重畳し、なおかつゲートとして機能する導電層８７ａおよび導電層８７ｂと、導電層８７ａおよび導電層８７ｂ上の絶縁層７８と、絶縁層７８上の絶縁層７９と、絶縁層７６、絶縁層７８および絶縁層７９に設けられた開口において半導体層８６に電気的に接続され、なおかつソースまたはドレインとして機能する導電層８８および導電層８９とを有する。
導電層８７ｂは、チャネル長方向における幅が導電層８７ａよりも短く、導電層８７ａおよび導電層８７ｂは、絶縁層７６側から順に積層されている。また、半導体層８６は、導電層８７ｂと重畳する位置にチャネル形成領域９０と、チャネル形成領域９０を間に挟むように位置する一対の不純物領域９１とを有する。一対の不純物領域９１はソース領域またはドレイン領域として機能する。
図４７（Ａ）では、ゲートとして機能する導電層７７ａ、７７ｂと、バックゲート電極として機能する導電層７３を有する構成を示しているが、他の構成でもよい。例えば、図４７（Ｂ）に図示するように、バックゲート電極として機能する導電層７３を省略してもよい。また、図４７（Ａ）では、ゲートとして機能する導電層８７ａ、８７ｂと、バックゲート電極として機能する導電層８５を有する構成を示しているが、他の構成でもよい。例えば、図４７（Ｂ）に図示するように、バックゲート電極として機能する導電層８５を省略してもよい。
図４７（Ａ）に示すｎチャネル型のトランジスタ７０は、実施の形態１と同様にＳ−ｃｈａｎｎｅｌ構造であり、図４４（Ｂ）のトランジスタ７０Ｃに対応する。また、図４７（Ａ）に示すｎチャネル型のトランジスタ７０の上面図は、図４４（Ｂ）のトランジスタ７０Ｃの上面図に対応する。また、図４７（Ａ）に示すｎチャネル型のトランジスタ７０のチャネル幅方向の断面図は、図４４（Ｃ）のトランジスタ７０Ｃの断面図に対応する。
図４８（Ａ）−（Ｃ）及び図４９（Ａ）−（Ｃ）に、上記とは構成の一部の異なるトランジスタの上面図及び断面図を示す。
図４８（Ａ）−（Ｃ）に示すトランジスタ７０Ｆは、所謂スタガ型構造である。
トランジスタ７０Ｆは、基板７２上の絶縁層７４と、絶縁層７４上の半導体層７５と、絶縁層７４及び半導体層７５上の絶縁層７６と、絶縁層７６上の導電層７７と、絶縁層７６及び導電層７７上の絶縁層７８と、絶縁層７８上の絶縁層７９と、絶縁層７９上の導電層８０、導電層８１と、を有する。半導体層７５は、チャネル形成領域８２と、不純物領域８４を有する。なお半導体層７５はＬＤＤ領域を有していてもよい。
なお、導電層８０は、絶縁層７６、絶縁層７８及び絶縁層７９に設けられた開口９３を介して、半導体層７５と電気的に接続される。また、導電層８１は、絶縁層７６、絶縁層７８及び絶縁層７９に設けられた開口９４を介して、半導体層７５と電気的に接続される。
なお、絶縁層７４は、下地絶縁層としての機能を有する。また、絶縁層７６は、その一部がゲート絶縁層としての機能を有し、導電層７７は、その一部がゲート電極としての機能を有する。また、絶縁層７８、及び絶縁層７９は、層間絶縁層としての機能を有する。また、導電層８０は、その一部がソース電極としての機能を有し、導電層８１は、その一部がドレイン電極としての機能を有する。なおトランジスタ７０Ｆは、半導体層７５の導電層７７と重ならない領域に不純物領域８４が形成された、いわゆるセルフアライン型の構造である。また、トランジスタ７０Ｆは、Ｓｉｎｇｌｅ Ｇａｔｅ構造のトランジスタである。
次に、図４９（Ａ）−（Ｃ）に示すトランジスタ７０Ｇは、所謂スタガ型構造であり、先に説明したトランジスタ７０Ｆにバックゲート電極を設けた構造である。
一部がバックゲート電極として機能する導電層７３は、絶縁層７４よりも下側に位置する。トランジスタ７０Ｇは導電層７３と導電層７７によりチャネル形成領域８２が挟持された構造を有する。ここで、導電層７３と導電層７７とが図示しない領域で電気的に接続していることが好ましい。
図４９（Ｂ）、（Ｃ）に示すように、絶縁層７４の半導体層７５と重ならない領域は、半導体層７５と重なる領域に比べて薄くなっている。このような構成とすることで、チャネル形成領域８２の側面を導電層７７が覆う構成とすることができる。そのためチャネル形成領域８２の側面方向から効果的にゲート電界を印加することができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態４）
本実施の形態では、本発明の一態様のタッチパネルと、ＩＣと、を有するタッチパネルモジュールの構成例について、図面を参照して説明する。
図５０に、タッチパネルモジュール６５００のブロック図を示す。タッチパネルモジュール６５００は、タッチパネル６５１０と、ＩＣ６５２０を有する。
タッチパネル６５１０は、表示部６５１１と、入力部６５１２と、走査線駆動回路６５１３を有する。表示部６５１１は、複数の画素、複数の信号線、複数の走査線を有し、画像を表示する機能を有する。入力部６５１２は、被検知体のタッチパネル６５１０への接触、または近接を検知する複数のセンサ素子を有し、タッチセンサとしての機能を有する。走査線駆動回路６５１３は、表示部６５１１が有する走査線に、走査信号を出力する機能を有する。
ここでは説明を容易にするため、タッチパネル６５１０の構成として、表示部６５１１と入力部６５１２を分けて明示しているが、画像を表示する機能と、タッチセンサとしての機能の両方の機能を有する、いわゆるインセル型のタッチパネルとすることが好ましい。
入力部６５１２として用いることのできるタッチセンサの方式としては、例えば静電容量方式を適用できる。静電容量方式としては、表面型静電容量方式、投影型静電容量方式等がある。また投影型静電容量方式としては、自己容量方式、相互容量方式等がある。相互容量方式を用いると、同時多点検出が可能となるため好ましい。
なおこれに限られず、指やスタイラスなどの被検知体の近接、または接触を検知することのできる様々な方式のセンサを入力部６５１２に適用することもできる。例えばセンサの方式としては、静電容量方式以外にも、抵抗膜方式、表面弾性波方式、赤外線方式、光学方式など様々な方式を用いることができる。
インセル型のタッチパネルとしては、代表的にはセミインセル型と、フルインセル型とがある。セミインセル型は、表示素子を支持する基板と対向基板の両方、または対向基板に、タッチセンサを構成する電極等が設けられた構成を言う。一方フルインセル型は、表示素子を支持する基板に、タッチセンサを構成する電極等を設けた構成を言う。フルインセル型のタッチパネルとすることで、対向基板の構成を簡略化できるため好ましい。特にフルインセル型として、表示素子を構成する電極が、タッチセンサを構成する電極を兼ねる構成とすると、作製工程を簡略化でき、作製コストを低減できるため好ましい。
表示部６５１１は、ＨＤ（画素数１２８０×７２０）、ＦＨＤ（画素数１９２０×１０８０）、ＷＱＨＤ（画素数２５６０×１４４０）、ＷＱＸＧＡ（画素数２５６０×１６００）、４Ｋ（画素数３８４０×２１６０）、８Ｋ（画素数７６８０×４３２０）といった極めて高い解像度を有していることが好ましい。特に４Ｋ、８Ｋ、またはそれ以上の解像度とすることが好ましい。また、表示部６５１１に設けられる画素の画素密度（精細度）が、３００ｐｐｉ以上、好ましくは５００ｐｐｉ以上、より好ましくは８００ｐｐｉ以上、より好ましくは１０００ｐｐｉ以上、より好ましくは１２００ｐｐｉ以上であることが好ましい。このように高い解像度で且つ高い精細度を有する表示部６５１１により、携帯型や家庭用途などのパーソナルユースにおいては、より臨場感や奥行き感などを高めることが可能となる。
ＩＣ６５２０は、回路ユニット６５０１、信号線駆動回路６５０２、センサ駆動回路６５０３、及び検知回路６５０４を有する。回路ユニット６５０１は、タイミングコントローラ６５０５と、画像処理回路６５０６等を有する。
信号線駆動回路６５０２は、表示部６５１１が有する信号線に、アナログ信号である映像信号（ビデオ信号ともいう）を出力する機能を有する。例えば信号線駆動回路６５０２として、シフトレジスタ回路とバッファ回路を組み合わせた構成を有することができる。また、タッチパネル６５１０は、信号線に接続するデマルチプレクサ回路を有していてもよい。
センサ駆動回路６５０３は、入力部６５１２が有するセンサ素子を駆動する信号を出力する機能を有する。センサ駆動回路６５０３としては、例えばシフトレジスタ回路とバッファ回路を組み合わせた構成を用いることができる。
検知回路６５０４は、入力部６５１２が有するセンサ素子からの出力信号を回路ユニット６５０１に出力する機能を有する。例えば検知回路６５０４として、増幅回路と、アナログデジタル変換回路（ＡＤＣ：Ａｎａｌｏｇ−Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｏｒ）を有する構成を用いることができる。このとき検知回路６５０４は、入力部６５１２から出力されるアナログ信号を、デジタル信号に変換して回路ユニット６５０１に出力する。
回路ユニット６５０１が有する画像処理回路６５０６は、タッチパネル６５１０の表示部６５１１を駆動する信号を生成して出力する機能と、入力部６５１２を駆動する信号を生成して出力する機能と、入力部６５１２から出力された信号を解析して、ＣＰＵ６５４０に出力する機能と、を有する。
より具体的な例としては、画像処理回路６５０６は、ＣＰＵ６５４０からの命令に従い、映像信号を生成する機能を有する。また画像処理回路６５０６は、表示部６５１１の仕様に合わせて映像信号に信号処理を施し、アナログ映像信号に変換し、信号線駆動回路６５０２に供給する機能を有する。また画像処理回路６５０６は、ＣＰＵ６５４０からの命令に従い、センサ駆動回路６５０３に出力する駆動信号を生成する機能を有する。また、画像処理回路６５０６は、検知回路６５０４から入力された信号を解析し、位置情報としてＣＰＵ６５４０に出力する機能を有する。
またタイミングコントローラ６５０５は、画像処理回路６５０６が処理を施した映像信号等に含まれる同期信号を基に、走査線駆動回路６５１３及びセンサ駆動回路６５０３に出力する信号（クロック信号、スタートパルス信号などの信号）を生成し、出力する機能を有する。またタイミングコントローラ６５０５は、検知回路６５０４が信号を出力するタイミングを規定する信号を生成し、出力する機能を有していてもよい。ここで、タイミングコントローラ６５０５は、走査線駆動回路６５１３に出力する信号と、センサ駆動回路６５０３に出力する信号とに、それぞれ同期させた信号を出力することが好ましい。特に、表示部６５１１の画素のデータを書き換える期間と、入力部６５１２でセンシングする期間を、それぞれ分けることが好ましい。例えば、１フレーム期間を、画素のデータを書き換える期間と、センシングする期間とに分けてタッチパネル６５１０を駆動することができる。また、例えば１フレーム期間中に２以上のセンシングの期間を設けることで、検出感度及び検知精度を高めることができる。
画像処理回路６５０６としては、例えばプロセッサを有する構成とすることができる。例えばＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、ＧＰＵ（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）等のマイクロプロセッサを用いることができる。またこれらマイクロプロセッサをＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）やＦＰＡＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ａｎａｌｏｇ Ａｒｒａｙ）といったＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）によって実現した構成としてもよい。プロセッサにより種々のプログラムからの命令を解釈し実行することで、各種のデータ処理やプログラム制御を行う。プロセッサにより実行しうるプログラムは、プロセッサが有するメモリ領域に格納されていてもよいし、別途設けられる記憶装置に格納されていてもよい。
なお、タッチパネル６５１０が有する表示部６５１１、走査線駆動回路６５１３や、ＩＣ６５２０が有する回路ユニット６５０１、信号線駆動回路６５０２、センサ駆動回路６５０３、検知回路６５０４、または外部に設けられるＣＰＵ６５４０等に、チャネル形成領域に酸化物半導体を用い、極めて低いオフ電流が実現されたトランジスタを利用することもできる。当該トランジスタは、オフ電流が極めて低いため、当該トランジスタを記憶素子として機能する容量素子に流入した電荷（データ）を保持するためのスイッチとして用いることで、データの保持期間を長期にわたり確保することができる。例えばこの特性を画像処理回路６５０６のレジスタやキャッシュメモリに用いることで、必要なときだけ画像処理回路６５０６を動作させ、他の場合には直前の処理の情報を当該記憶素子に待避させることにより、ノーマリーオフコンピューティングが可能となり、タッチパネルモジュール６５００、及びこれが実装される電子機器の低消費電力化を図ることができる。
なお、ここでは回路ユニット６５０１がタイミングコントローラ６５０５と画像処理回路６５０６を有する構成としたが、画像処理回路６５０６自体、または画像処理回路６５０６の一部の機能を有する回路を、ＩＣ６５２０の外部に設けてもよい。または、画像処理回路６５０６の機能、または一部の機能をＣＰＵ６５４０が担ってもよい。例えば回路ユニット６５０１が信号線駆動回路６５０２、センサ駆動回路６５０３、検知回路６５０４、及びタイミングコントローラ６５０５を有する構成とすることもできる。
なお、ここではＩＣ６５２０が回路ユニット６５０１を含む例を示したが、回路ユニット６５０１はＩＣ６５２０に含まれない構成とすることもできる。この時、ＩＣ６５２０は信号線駆動回路６５０２、センサ駆動回路６５０３、及び検知回路６５０４を有する構成とすることができる。例えばタッチパネルモジュール６５００にＩＣを複数実装する場合には、回路ユニット６５０１を別途設け、回路ユニット６５０１を有さないＩＣ６５２０を複数配置することもできるし、ＩＣ６５２０と、信号線駆動回路６５０２のみを有するＩＣを組み合わせて配置することもできる。
このように、タッチパネル６５１０の表示部６５１１を駆動する機能と、入力部６５１２を駆動する機能と、を１つのＩＣに組み込んだ構成とすることで、タッチパネルモジュール６５００に実装するＩＣの数を減らすことができるため、コストを低減することができる。
図５１（Ａ）、（Ｂ）、（Ｃ）は、ＩＣ６５２０を実装したタッチパネルモジュール６５００の概略図である。
図５１（Ａ）では、タッチパネルモジュール６５００は、基板６５３１、対向基板６５３２、複数のＦＰＣ６５３３、ＩＣ６５２０、ＩＣ６５３０等を有する。また基板６５３１と対向基板６５３２との間に表示部６５１１、入力部６５１２、及び走査線駆動回路６５１３を有している。ＩＣ６５２０及びＩＣ６５３０は、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式などの実装方法により基板６５３１に実装されている。
ＩＣ６５３０は、上述したＩＣ６５２０において、信号線駆動回路６５０２のみ、または信号線駆動回路６５０２及び回路ユニット６５０１を有するＩＣである。ＩＣ６５２０やＩＣ６５３０には、ＦＰＣ６５３３を介して外部から信号が供給される。またＦＰＣ６５３３を介してＩＣ６５２０やＩＣ６５３０から外部に信号を出力することができる。
図５１（Ａ）では表示部６５１１を挟むように走査線駆動回路６５１３を２つ設ける構成の例を示している。またＩＣ６５２０に加えてＩＣ６５３０を有する構成を示している。このような構成は、表示部６５１１として極めて高解像度の場合に、好適に用いることができる。
図５１（Ｂ）は、１つのＩＣ６５２０と１つのＦＰＣ６５３３を実装した例を示している。このように、機能を１つのＩＣ６５２０に集約させることで、部品点数を減らすことができるため好ましい。また図５１（Ｂ）では、走査線駆動回路６５１３を表示部６５１１の２つの短辺のうち、ＦＰＣ６５３３に近い側の辺に沿って配置した例を示している。
図５１（Ｃ）は、画像処理回路６５０６等が実装されたＰＣＢ（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ）６５３４を有する構成の例を示している。基板６５３１上のＩＣ６５２０及びＩＣ６５３０と、ＰＣＢ６５３４とは、ＦＰＣ６５３３によって電気的に接続されている。ここで、ＩＣ６５２０には、上述の画像処理回路６５０６を有さない構成を適用することができる。
なお図５１の各図において、ＩＣ６５２０やＩＣ６５３０は、基板６５３１ではなくＦＰＣ６５３３に実装されていてもよい。例えばＩＣ６５２０やＩＣ６５３０をＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）方式やＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方式などの実装方法によりＦＰＣ６５３３に実装すればよい。
図５１（Ａ）、（Ｂ）に示すように、表示部６５１１の短辺側にＦＰＣ６５３３やＩＣ６５２０（及びＩＣ６５３０）等を配置する構成は狭額縁化が可能であるため、例えばスマートフォン、携帯電話、またはタブレット端末などの電子機器に好適に用いることができる。また、図５１（Ｃ）に示すようなＰＣＢ６５３４を用いる構成は、例えばテレビジョン装置やモニタ装置、タブレット端末、またはノート型のパーソナルコンピュータなどに好適に用いることができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態５）
本実施の形態では、本発明の一態様の表示装置、または表示システムを有する表示モジュール及び電子機器について、図５２乃至図５４を用いて説明を行う。
図５２に示す表示モジュール８０００は、上部カバー８００１と下部カバー８００２との間に、ＦＰＣ８００３に接続されたタッチパネル８００４、フレーム８００９、プリント基板８０１０、バッテリ８０１１を有する。
本発明の一態様の表示パネル、タッチパネル、またはタッチパネルモジュールは、例えば、タッチパネル８００４に用いることができる。
上部カバー８００１及び下部カバー８００２は、タッチパネル８００４のサイズに合わせて、形状や寸法を適宜変更することができる。
タッチパネル８００４は、抵抗膜方式または静電容量方式のタッチパネルを表示パネルに重畳して用いることができる。また、タッチパネル８００４の対向基板（封止基板）に、タッチパネル機能を持たせるようにすることも可能である。また、タッチパネル８００４の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。
また、透過型、または半透過型の液晶素子を用いた場合には、図５２に示すようにバックライト８００７を設けてもよい。バックライト８００７は、光源８００８を有する。なお、図５２において、バックライト８００７上に光源８００８を配置する構成について例示したが、これに限定さない。例えば、バックライト８００７の端部に光源８００８を配置し、さらに光拡散板を用いる構成としてもよい。なお、有機ＥＬ素子等の自発光型の発光素子を用いる場合、または反射型パネル等の場合においては、バックライト８００７を設けない構成としてもよい。
フレーム８００９は、タッチパネル８００４の保護機能の他、プリント基板８０１０の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム８００９は、放熱板としての機能を有していてもよい。
プリント基板８０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であっても良いし、別途設けたバッテリ８０１１による電源であってもよい。バッテリ８０１１は、商用電源を用いる場合には、省略可能である。
また、タッチパネル８００４は、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。
図５３（Ａ）乃至図５３（Ｈ）、及び図５４（Ａ）、（Ｂ）は、電子機器を示す図である。これらの電子機器は、筐体５０００、表示部５００１、スピーカ５００３、ＬＥＤランプ５００４、操作キー５００５（電源スイッチ、又は操作スイッチを含む）、接続端子５００６、センサ５００７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン５００８、等を有することができる。
図５３（Ａ）はモバイルコンピュータであり、上述したものの他に、スイッチ５００９、赤外線ポート５０１０、等を有することができる。
図５３（Ｂ）は記録媒体を備えた携帯型の画像再生装置（たとえば、ＤＶＤ再生装置）であり、上述したものの他に、第２表示部５００２、記録媒体読込部５０１１、等を有することができる。
図５３（Ｃ）はテレビジョン装置であり、上述したものの他に、スタンド５０１２等を有することができる。また、テレビジョン装置の操作は、筐体５０００が備える操作スイッチや、別体のリモコン操作機５０１３により行うことができる。リモコン操作機５０１３が備える操作キーにより、チャンネルや音量の操作を行うことができ、表示部５００１に表示される映像を操作することができる。また、リモコン操作機５０１３に、当該リモコン操作機５０１３から出力する情報を表示する表示部を設ける構成としてもよい。
図５３（Ｄ）は携帯型遊技機であり、上述したものの他に、記録媒体読込部５０１１、等を有することができる。
図５３（Ｅ）はテレビ受像機能付きデジタルカメラであり、上述したものの他に、アンテナ５０１４、シャッターボタン５０１５、受像部５０１６、等を有することができる。
図５３（Ｆ）は携帯型遊技機であり、上述したものの他に、第２表示部５００２、記録媒体読込部５０１１、等を有することができる。
図５３（Ｇ）は持ち運び型テレビ受像器であり、上述したものの他に、信号の送受信が可能な充電器５０１７、等を有することができる。
図５３（Ｈ）は腕時計型情報端末であり、上述したもののほかに、バンド５０１８、留め金５０１９、等を有することができる。ベゼル部分を兼ねる筐体５０００に搭載された表示部５００１は、非矩形状の表示領域を有している。表示部５００１は、時刻を表すアイコン５０２０、その他のアイコン５０２１等を表示することができる。
図５４（Ａ）はデジタルサイネージ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｇｅ：電子看板）である。図５４（Ｂ）は円柱状の柱に取り付けられたデジタルサイネージである。
図５３（Ａ）乃至図５３（Ｈ）、及び図５４（Ａ）、（Ｂ）に示す電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信又は受信を行う機能、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能、等を有することができる。さらに、複数の表示部を有する電子機器においては、一つの表示部を主として画像情報を表示し、別の一つの表示部を主として文字情報を表示する機能、または、複数の表示部に視差を考慮した画像を表示することで立体的な画像を表示する機能、等を有することができる。さらに、受像部を有する電子機器においては、静止画を撮影する機能、動画を撮影する機能、撮影した画像を自動または手動で補正する機能、撮影した画像を記録媒体（外部又はカメラに内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有することができる。なお、図５３（Ａ）乃至図５３（Ｈ）、及び図５４（Ａ）、（Ｂ）に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。
本実施の形態において述べた電子機器は、何らかの情報を表示するための表示部を有することを特徴とする。該表示部に、本発明の一態様の表示パネル、タッチパネル、またはタッチパネルモジュール等を適用することができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
１０ タッチパネルモジュール
１１ 容量素子
２１ 基板
２２ タッチセンサ
２２ａ 開口
２３ａ 開口
２４ａ 開口
２３ 導電層
２４ 導電層
２５ 導電層
２６ 導電層
２９ 配線
３１ 基板
３２ 表示部
３３ 画素
３３Ｂ 副画素
３３Ｇ 副画素
３３Ｒ 副画素
３３Ｙ 副画素
３４ 回路
３５ 配線
４１ ＦＰＣ
４２ ＦＰＣ
６０ 表示素子
７０ トランジスタ
７０Ａ トランジスタ
７０Ｂ トランジスタ
７０Ｃ トランジスタ
７０Ｄ トランジスタ
７０Ｅ トランジスタ
７０Ｆ トランジスタ
７０Ｇ トランジスタ
７１ トランジスタ
７２ 基板
７３ 導電層
７３ａ 導電層
７３ｂ 導電層
７４ 絶縁層
７５ 半導体層
７６ 絶縁層
７７ 導電層
７７ａ 導電層
７７ｂ 導電層
７８ 絶縁層
７９ 絶縁層
８０ 導電層
８１ 導電層
８２ チャネル形成領域
８３ ＬＤＤ領域
８４ 不純物領域
８５ 導電層
８６ 半導体層
８７ａ 導電層
８７ｂ 導電層
８８ 導電層
８９ 導電層
９０ チャネル形成領域
９１ 不純物領域
９３ 開口
９４ 開口
９５ 開口
９６ 開口
１０１ 接続部
１１１ 導電層
１１２ 液晶
１１３ 導電層
１１４ 導電層
１２１ 絶縁層
１２２ 絶縁層
１２３ オーバーコート
１２４ スペーサ
１２５ 導電層
１２６ 絶縁層
１３０ａ 偏光板
１３０ｂ 偏光板
１３１Ｂ 着色層
１３１Ｇ 着色層
１３１Ｒ 着色層
１３２ 遮光層
１４１ 接着層
１５１ 導電層
１５２ 液晶
１５３ 導電層
２０１ トランジスタ
２０２ トランジスタ
２０３ 容量素子
２０４ 接続部
２１１ 絶縁層
２１２ 絶縁層
２１３ 絶縁層
２１４ 絶縁層
２１５ 絶縁層
２２１ 導電層
２２２ 導電層
２２３ 導電層
２２４ 導電層
２３１ 半導体層
２３２ 低抵抗領域
２４１ 接続層
２４２ 接続層
２４３ 接続体
３００ バッファ層
３０１ トランジスタ
３０２ トランジスタ
４０１ トランジスタ
４０２ トランジスタ
６０１ パルス電圧出力回路
６０２ 電流検知回路
６０３ 容量
６２１ 電極
６２２ 電極
７２３ 電極
７２５ 層
７２６ 絶縁層
７２７ 絶縁層
７２８ 絶縁層
７２９ 絶縁層
７４１ 絶縁層
７４２ 半導体層
７４２ａ 半導体層
７４２ｂ 半導体層
７４２ｃ 半導体層
７４３ 電極
７４４ａ 電極
７４４ｂ 電極
７４６ 電極
７４７ａ 開口
７４７ｂ 開口
７４７ｃ 開口
７４７ｄ 開口
７５５ 不純物
７７１ 基板
７７２ 絶縁層
７７５ 絶縁層
８１０ トランジスタ
８１１ トランジスタ
８２０ トランジスタ
８２１ トランジスタ
８２２ トランジスタ
８２５ トランジスタ
８２６ トランジスタ
８３０ トランジスタ
８３１ トランジスタ
８４０ トランジスタ
８４１ トランジスタ
８４２ トランジスタ
８４３ トランジスタ
８４４ トランジスタ
８４５ トランジスタ
８４６ トランジスタ
８４７ トランジスタ
８４８ トランジスタ
８５０ トランジスタ
８５１ トランジスタ
８５２ トランジスタ
８８２ Ｅｃ
８８３ａ Ｅｃ
８８３ｂ Ｅｃ
８８３ｃ Ｅｃ
８８６ Ｅｃ
８８７ Ｅｃ
８９０ トラップ準位
３５０１ 配線
３５０２ 配線
３５０３ トランジスタ
３５０４ 液晶素子
３５１０ 配線
３５１０＿１ 配線
３５１０＿２ 配線
３５１１ 配線
３５１５＿１ ブロック
３５１５＿２ ブロック
３５１６ ブロック
５０００ 筐体
５００１ 表示部
５００２ 表示部
５００３ スピーカ
５００４ ＬＥＤランプ
５００５ 操作キー
５００６ 接続端子
５００７ センサ
５００８ マイクロフォン
５００９ スイッチ
５０１０ 赤外線ポート
５０１１ 記録媒体読込部
５０１２ スタンド
５０１３ リモコン操作機
５０１４ アンテナ
５０１５ シャッターボタン
５０１６ 受像部
５０１７ 充電器
５０１８ バンド
５０１９ 留め金
５０２０ アイコン
５０２１ アイコン
６５００ タッチパネルモジュール
６５０１ 回路ユニット
６５０２ 信号線駆動回路
６５０３ センサ駆動回路
６５０４ 検知回路
６５０５ タイミングコントローラ
６５０６ 画像処理回路
６５１０ タッチパネル
６５１１ 表示部
６５１２ 入力部
６５１３ 走査線駆動回路
６５２０ ＩＣ
６５３０ ＩＣ
６５３１ 基板
６５３２ 対向基板
６５３３ ＦＰＣ
６５３４ ＰＣＢ
６５４０ ＣＰＵ
８０００ 表示モジュール
８００１ 上部カバー
８００２ 下部カバー
８００３ ＦＰＣ
８００４ タッチパネル
８００７ バックライト
８００８ 光源
８００９ フレーム
８０１０ プリント基板
８０１１ バッテリ

Claims (17)

  1. 第１の基板と、第１の導電層と、第２の導電層と、第３の導電層と、第４の導電層と、液晶層と、を有するタッチパネルであって、
    前記第３の導電層は、前記第１の基板上に位置し、
    前記第４の導電層は、前記第３の導電層と同一面上に離間して位置し、
    前記液晶層は、前記第３の導電層よりも上側に位置し、
    前記第２の導電層は、前記液晶層よりも上側に位置し、
    前記第１の導電層は、前記第２の導電層よりも上側に位置し、
    前記第１の導電層は、複数の開口を有するメッシュ状の形状を有し、
    前記第２の導電層は、可視光を透過する機能を有し、且つ前記第３の導電層と重なる部分、及び前記第４の導電層と重なる部分を有し、
    前記第３の導電層及び前記第４の導電層は、可視光を透過する機能を有し、
    前記第３の導電層は、前記開口の一と重なる部分を有し、
    前記第４の導電層は、前記開口の他の一と重なる部分を有し、
    平面視において、前記第１の導電層は、前記第３の導電層と前記第４の導電層の間に位置する部分を有する、
    タッチパネル。
  2. 請求項１において、
    前記第２の導電層は、共通電極として機能し、
    前記第３の導電層及び前記第４の導電層は、それぞれ画素電極として機能する、
    タッチパネル。
  3. 第１の基板と、第１の導電層と、第２の導電層と、第３の導電層と、第４の導電層と、第５の導電層と、液晶層と、を有するタッチパネルであって、
    前記第５の導電層は、前記第１の基板上に位置し、
    前記第５の導電層は、前記第３の導電層と重なる部分、及び前記第４の導電層と重なる部分を有し、
    前記第４の導電層は、前記第３の導電層と同一面上に離間して位置し、
    前記液晶層は、前記第３の導電層、及び前記第５の導電層よりも上側に位置し、
    前記第２の導電層は、前記液晶層よりも上側に位置し、
    前記第１の導電層は、前記第２の導電層よりも上側に位置し、
    前記第１の導電層は、複数の開口を有するメッシュ状の形状を有し、
    前記第２の導電層は、可視光を透過する機能を有し、且つ前記第３の導電層と重なる部分、及び前記第４の導電層と重なる部分を有し、
    前記第３の導電層は、前記開口の一と重なる部分を有し、
    前記第４の導電層は、前記開口の他の一と重なる部分を有し、
    前記第３の導電層及び前記第４の導電層と、前記第５の導電層の少なくとも一方は、可視光を透過する機能を有し、
    平面視において、前記第１の導電層は、前記第３の導電層と前記第４の導電層の間に位置する部分を有し、
    前記第３の導電層または前記第５の導電層は、櫛歯状の形状またはスリットを有する形状を有し、
    前記開口の一と、前記第３の導電層と、前記第５の導電層とが互いに重なる部分と、
    前記開口の一と、前記第３の導電層または前記第５の導電層の一方とが互いに重なり、且つ前記開口の一と、前記第３の導電層または前記第５の導電層の他の一方と重ならない部分と、を有する、
    タッチパネル。
  4. 請求項３において、
    前記第３の導電層及び前記第４の導電層は、それぞれ画素電極として機能し、
    前記第５の導電層は、共通電極として機能する、
    タッチパネル。
  5. 請求項３または請求項４において、
    前記第５の導電層は、前記第３の導電層及び前記第４の導電層よりも下側に位置する、
    タッチパネル。
  6. 請求項１乃至請求項５のいずれか一において、
    前記第２の導電層は、定電位が供給される端子と電気的に接続された、
    タッチパネル。
  7. 請求項１乃至請求項６のいずれか一において、
    前記第１の導電層よりも上側に第２の基板を有し、
    前記第１の導電層及び前記第２の導電層は、前記第２の基板に形成されていることを特徴とする、
    タッチパネル。
  8. 請求項１乃至請求項７のいずれか一において、
    前記第１の導電層よりも上側に、遮光層を有し、
    前記遮光層と、前記第１の導電層とは、互いに重なる部分を有する、
    タッチパネル。
  9. 請求項１乃至請求項８のいずれか一において、
    前記第１の導電層よりも上側に、円偏光板を有する、
    タッチパネル。
  10. 請求項１乃至請求項９のいずれか一において、
    前記第３の導電層よりも上側に、第１の着色層及び第２の着色層を有し、
    前記第１の着色層は、前記開口の一と重なる領域を有し、
    前記第２の着色層は、前記開口の他の一と重なる領域を有する、
    タッチパネル。
  11. 請求項１０において、
    前記第１の導電層は、前記第１の着色層と前記第２の着色層の少なくとも一方と重なる部分を有する、
    タッチパネル。
  12. 請求項１乃至請求項１１のいずれか一において、
    前記第３の導電層よりも上側であって、前記第２の導電層よりも下側に、スペーサを有し、
    前記スペーサは、前記第１の導電層と重なる部分を有する、
    タッチパネル。
  13. 請求項１乃至請求項１２のいずれか一において、
    前記液晶層と、前記第１の基板との間にトランジスタを有し、
    前記トランジスタのソース又はドレインの一方と、前記第３の導電層とは、電気的に接続され、
    前記トランジスタは、酸化物半導体を含む半導体層を有する、
    タッチパネル。
  14. 請求項１３において、
    前記トランジスタは、第１のゲート電極及び第２のゲート電極を有し、
    前記第１のゲート電極は、前記半導体層よりも下側に位置し、
    前記第２のゲート電極は、前記半導体層よりも上側に位置し、
    前記第２のゲート電極と、前記半導体層と、前記第３の導電層とが、互いに重なる領域を有する、
    タッチパネル。
  15. 請求項１４において、
    前記第２のゲート電極と、前記半導体層とは、同一の金属元素を含む、
    タッチパネル。
  16. 請求項１乃至請求項１２のいずれか一において、
    前記液晶層と、前記第１の基板との間にトランジスタを有し、
    前記トランジスタのソース又はドレインの一方と、前記第３の導電層とは、電気的に接続され、
    前記トランジスタは、アモルファスシリコン、多結晶シリコン、または単結晶シリコンを含む半導体層を有する、
    タッチパネル。
  17. 請求項１６において、
    前記トランジスタは、第１のゲート電極及び第２のゲート電極を有し、
    前記第１のゲート電極は、前記半導体層よりも下側に位置し、
    前記第２のゲート電極は、前記半導体層よりも上側に位置し、
    前記第２のゲート電極と、前記半導体層と、前記第３の導電層とが、互いに重なる領域を有する、
    タッチパネル。
JP2016092889A 2015-05-08 2016-05-05 タッチパネル Active JP6713820B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2015095796 2015-05-08
JP2015095796 2015-05-08
JP2015095745 2015-05-08
JP2015095745 2015-05-08

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2020097444A Division JP2020166281A (ja) 2015-05-08 2020-06-04 液晶表示装置

Publications (3)

Publication Number Publication Date
JP2016212871A true JP2016212871A (ja) 2016-12-15
JP2016212871A5 JP2016212871A5 (ja) 2019-06-13
JP6713820B2 JP6713820B2 (ja) 2020-06-24

Family

ID=57179309

Family Applications (5)

Application Number Title Priority Date Filing Date
JP2016092889A Active JP6713820B2 (ja) 2015-05-08 2016-05-05 タッチパネル
JP2020097444A Withdrawn JP2020166281A (ja) 2015-05-08 2020-06-04 液晶表示装置
JP2022035285A Withdrawn JP2022091784A (ja) 2015-05-08 2022-03-08 液晶表示装置
JP2024010784A Active JP7801379B2 (ja) 2015-05-08 2024-01-29 液晶表示装置
JP2025171881A Pending JP2026002874A (ja) 2015-05-08 2025-10-10 表示装置

Family Applications After (4)

Application Number Title Priority Date Filing Date
JP2020097444A Withdrawn JP2020166281A (ja) 2015-05-08 2020-06-04 液晶表示装置
JP2022035285A Withdrawn JP2022091784A (ja) 2015-05-08 2022-03-08 液晶表示装置
JP2024010784A Active JP7801379B2 (ja) 2015-05-08 2024-01-29 液晶表示装置
JP2025171881A Pending JP2026002874A (ja) 2015-05-08 2025-10-10 表示装置

Country Status (6)

Country Link
US (1) US10185449B2 (ja)
JP (5) JP6713820B2 (ja)
KR (1) KR102559122B1 (ja)
CN (1) CN106125971B (ja)
DE (1) DE102016206922A1 (ja)
TW (1) TWI696942B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019020732A (ja) * 2017-07-18 2019-02-07 エルジー ディスプレイ カンパニー リミテッド 表示装置
JP2019076645A (ja) * 2017-10-27 2019-05-23 株式会社三共 遊技機
JP2019153231A (ja) * 2018-03-06 2019-09-12 株式会社ジャパンディスプレイ 検出装置
JP2021056774A (ja) * 2019-09-30 2021-04-08 セイコーエプソン株式会社 静電容量タッチパネル付き表示装置
JP2021057039A (ja) * 2019-09-27 2021-04-08 株式会社半導体エネルギー研究所 表示装置、認証方法、及びプログラム

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102323242B1 (ko) * 2015-03-10 2021-11-08 삼성디스플레이 주식회사 가요성 표시 장치
CN104716270A (zh) * 2015-03-16 2015-06-17 上海和辉光电有限公司 一种薄膜封装结构和具有该结构的有机发光装置
US10684500B2 (en) 2015-05-27 2020-06-16 Semiconductor Energy Laboratory Co., Ltd. Touch panel
JP2017003976A (ja) 2015-06-15 2017-01-05 株式会社半導体エネルギー研究所 表示装置
US10268884B2 (en) * 2016-01-29 2019-04-23 Synaptics Incorporated Optical fingerprint sensor under a display
KR102365490B1 (ko) * 2016-07-13 2022-02-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 입출력 패널, 입출력 장치, 반도체 장치
KR102593838B1 (ko) * 2016-09-20 2023-10-26 삼성전자주식회사 디스플레이장치 및 그 제어방법
KR20180114771A (ko) 2017-04-11 2018-10-19 주식회사 아모센스 터치 스크린 센서 및 이를 구비한 터치 스크린 패널
KR102468879B1 (ko) * 2017-08-31 2022-11-21 삼성전자주식회사 디스플레이 패널의 구성을 이용한 안테나를 포함하는 전자 장치
CN110162199A (zh) * 2018-02-13 2019-08-23 宸美（厦门）光电有限公司 触控面板及其制作方法
CN110911382B (zh) * 2018-09-14 2021-06-25 群创光电股份有限公司 天线装置
US11139562B2 (en) * 2018-09-14 2021-10-05 Innolux Corporation Antenna device
CN109541834B (zh) * 2018-12-29 2021-11-02 厦门天马微电子有限公司 显示面板及显示装置
CN109683670B (zh) * 2019-01-10 2021-12-28 京东方科技集团股份有限公司 一种显示面板及显示装置
CN109841637A (zh) * 2019-01-30 2019-06-04 北京京东方传感技术有限公司 一种柔性平板探测器及其制作方法
US12278245B2 (en) 2019-07-19 2025-04-15 Semiconductor Energy Laboratory Co., Ltd. Display device
US11494016B2 (en) * 2020-02-20 2022-11-08 Novatek Microelectronics Corp. Touch integrated display device
CN114816101B (zh) * 2021-01-29 2025-07-29 宸美（厦门）光电有限公司 触控感应器以及触控显示模块
KR102524842B1 (ko) * 2021-03-12 2023-04-24 동우 화인켐 주식회사 터치 센서 및 이를 포함하는 화상 표시 장치
US12229373B2 (en) 2021-10-28 2025-02-18 Beijing Boe Optoelectronics Technology Co., Ltd. Liquid crystal handwriting panel, handwriting device, and method for controlling same
CN114597229B (zh) * 2022-03-22 2023-06-27 业成科技（成都）有限公司 触控式微型发光二极体显示器及其制造方法
KR20250122566A (ko) * 2024-02-06 2025-08-14 삼성디스플레이 주식회사 표시 장치
CN118645509A (zh) * 2024-06-26 2024-09-13 武汉华星光电技术有限公司 显示面板及显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011233880A (ja) * 2010-04-09 2011-11-17 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2014532192A (ja) * 2011-08-19 2014-12-04 アップル インコーポレイテッド アレイ上にカラーフィルタを伴うインセル又はオンセルタッチセンサ
WO2014203418A1 (ja) * 2013-06-19 2014-12-24 凸版印刷株式会社 表示装置用基板および表示装置
US20150070305A1 (en) * 2013-09-11 2015-03-12 Samsung Display Co., Ltd. Touch sensing display device
WO2015129057A1 (ja) * 2014-02-28 2015-09-03 凸版印刷株式会社 液晶表示装置

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8415208B2 (en) 2001-07-16 2013-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and peeling off method and method of manufacturing semiconductor device
TWI229878B (en) * 2003-03-12 2005-03-21 Tdk Corp Multilayer capacitor
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP4773252B2 (ja) * 2006-04-11 2011-09-14 太陽誘電株式会社 積層コンデンサ
EP1909332A1 (en) * 2006-10-05 2008-04-09 ABB Technology AG Power Semiconductor device
JP5103944B2 (ja) * 2007-03-02 2012-12-19 セイコーエプソン株式会社 入力機能付有機エレクトロルミネッセンス装置、及び電子機器
US8208080B2 (en) * 2007-03-07 2012-06-26 Chimei Innolux Corporation Liquid crystal display
JP5260083B2 (ja) * 2008-02-27 2013-08-14 ローム株式会社 半導体集積回路
KR101681882B1 (ko) * 2008-09-19 2016-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
US9244568B2 (en) 2008-11-15 2016-01-26 Atmel Corporation Touch screen sensor
JP2010198615A (ja) * 2009-02-20 2010-09-09 Acrosense Technology Co Ltd 静電容量タッチパネル
KR101733140B1 (ko) * 2010-09-14 2017-05-08 삼성디스플레이 주식회사 터치스크린패널 일체형 영상표시장치 및 그 제조방법
US20120299865A1 (en) 2011-05-25 2012-11-29 Hyunseok Yu Sensor for Capacitive Touch Panel Including Mesh Pattern and Capacitive Touch Panel Including the Same
US9400576B2 (en) * 2011-07-19 2016-07-26 Apple Inc. Touch sensor arrangements for organic light-emitting diode displays
US20130127775A1 (en) 2011-11-22 2013-05-23 Esat Yilmaz Single-Layer Touch Sensor with Crossovers
US9218098B2 (en) * 2011-12-12 2015-12-22 Sharp Kabushiki Kaisha Touch panel substrate and display device
US8890824B2 (en) * 2012-02-07 2014-11-18 Atmel Corporation Connecting conductive layers using in-mould lamination and decoration
US9154127B2 (en) 2012-03-06 2015-10-06 Atmel Corporation Touch sensor with conductive lines having portions with different widths
US9916793B2 (en) 2012-06-01 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of driving the same
JP6058355B2 (ja) 2012-07-19 2017-01-11 日本航空電子工業株式会社 コネクタ
KR101968929B1 (ko) * 2012-09-11 2019-04-16 삼성디스플레이 주식회사 센서 기판, 이의 제조 방법 및 이를 포함하는 센싱 표시 패널
KR102061569B1 (ko) * 2013-05-16 2020-01-03 삼성디스플레이 주식회사 표시장치 및 표시장치의 구동방법
JP2014071734A (ja) * 2012-09-28 2014-04-21 Dainippon Printing Co Ltd カラーフィルタ一体型タッチパネルセンサ用基板、カラーフィルタ一体型タッチパネルセンサおよびカラーフィルタ一体型タッチパネルモジュール
TW201426444A (zh) * 2012-12-27 2014-07-01 Wintek Corp 觸控顯示裝置
US9269315B2 (en) * 2013-03-08 2016-02-23 Semiconductor Energy Laboratory Co., Ltd. Driving method of semiconductor device
KR102098110B1 (ko) * 2013-04-11 2020-04-08 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 라이트 유닛
KR20180133562A (ko) 2013-04-15 2018-12-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
US20140374744A1 (en) * 2013-06-19 2014-12-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102725441B1 (ko) 2013-08-30 2024-11-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP5805165B2 (ja) 2013-11-12 2015-11-04 ミハル通信株式会社 放送システム
JP5642863B1 (ja) 2013-11-13 2014-12-17 日本電信電話株式会社 通信装置、通信方法、帯域分割回路および帯域合成回路
JP6596224B2 (ja) 2014-05-02 2019-10-23 株式会社半導体エネルギー研究所 発光装置及び入出力装置
TWI790965B (zh) 2014-05-30 2023-01-21 日商半導體能源研究所股份有限公司 觸控面板
CN104156110B (zh) * 2014-08-05 2018-10-12 京东方科技集团股份有限公司 具有触摸功能的显示器件及其制作方法、显示装置
KR102261128B1 (ko) * 2014-08-06 2021-06-07 삼성디스플레이 주식회사 터치 스크린 패널 및 터치 스크린 패널의 제조 방법
US9933903B2 (en) 2014-10-02 2018-04-03 Semiconductor Energy Laboratory Co., Ltd. Input device and input/output device
KR102500994B1 (ko) 2014-10-17 2023-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 터치 패널
US9933872B2 (en) 2014-12-01 2018-04-03 Semiconductor Energy Laboratory Co., Ltd. Touch panel
CN104571696B (zh) * 2014-12-23 2017-08-29 上海天马有机发光显示技术有限公司 触控显示面板和触控显示装置
JP6765199B2 (ja) 2015-03-17 2020-10-07 株式会社半導体エネルギー研究所 タッチパネル
WO2016147074A1 (en) 2015-03-17 2016-09-22 Semiconductor Energy Laboratory Co., Ltd. Touch panel
TWI723984B (zh) 2015-03-27 2021-04-11 日商半導體能源研究所股份有限公司 觸控面板
KR102810070B1 (ko) * 2016-12-27 2025-05-21 엘지디스플레이 주식회사 표시 장치
JP7153533B2 (ja) * 2018-10-30 2022-10-14 株式会社ジャパンディスプレイ 表示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011233880A (ja) * 2010-04-09 2011-11-17 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2014532192A (ja) * 2011-08-19 2014-12-04 アップル インコーポレイテッド アレイ上にカラーフィルタを伴うインセル又はオンセルタッチセンサ
WO2014203418A1 (ja) * 2013-06-19 2014-12-24 凸版印刷株式会社 表示装置用基板および表示装置
US20150070305A1 (en) * 2013-09-11 2015-03-12 Samsung Display Co., Ltd. Touch sensing display device
WO2015129057A1 (ja) * 2014-02-28 2015-09-03 凸版印刷株式会社 液晶表示装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019020732A (ja) * 2017-07-18 2019-02-07 エルジー ディスプレイ カンパニー リミテッド 表示装置
JP2019076645A (ja) * 2017-10-27 2019-05-23 株式会社三共 遊技機
JP2019153231A (ja) * 2018-03-06 2019-09-12 株式会社ジャパンディスプレイ 検出装置
JP7214351B2 (ja) 2018-03-06 2023-01-30 株式会社ジャパンディスプレイ 検出装置
JP2021057039A (ja) * 2019-09-27 2021-04-08 株式会社半導体エネルギー研究所 表示装置、認証方法、及びプログラム
JP7482733B2 (ja) 2019-09-27 2024-05-14 株式会社半導体エネルギー研究所 表示装置
US12153749B2 (en) 2019-09-27 2024-11-26 Semiconductor Energy Laboratory Co., Ltd. Display device, authentication method, and program
JP2021056774A (ja) * 2019-09-30 2021-04-08 セイコーエプソン株式会社 静電容量タッチパネル付き表示装置
JP7338375B2 (ja) 2019-09-30 2023-09-05 セイコーエプソン株式会社 静電容量タッチパネル付き表示装置

Also Published As

Publication number Publication date
TWI696942B (zh) 2020-06-21
JP6713820B2 (ja) 2020-06-24
JP2020166281A (ja) 2020-10-08
US20160328051A1 (en) 2016-11-10
KR102559122B1 (ko) 2023-07-26
TW201643658A (zh) 2016-12-16
DE102016206922A1 (de) 2016-11-10
JP2024045343A (ja) 2024-04-02
JP7801379B2 (ja) 2026-01-16
CN106125971B (zh) 2021-02-05
CN106125971A (zh) 2016-11-16
KR20160131931A (ko) 2016-11-16
JP2022091784A (ja) 2022-06-21
JP2026002874A (ja) 2026-01-08
US10185449B2 (en) 2019-01-22

Similar Documents

Publication Publication Date Title
JP7801379B2 (ja) 液晶表示装置
JP7780480B2 (ja) 液晶表示装置
JP7757488B2 (ja) 液晶表示装置
KR102867403B1 (ko) 터치 패널
US10095362B2 (en) Touch panel
JP2022109287A (ja) 表示装置
US10296157B2 (en) Display device and electronic device
JP2016189190A (ja) タッチパネル

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190429

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190429

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191211

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200526

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200604

R150 Certificate of patent or registration of utility model

Ref document number: 6713820

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250