JP2017005071A - 接合構造 - Google Patents

接合構造 Download PDF

Info

Publication number
JP2017005071A
JP2017005071A JP2015116479A JP2015116479A JP2017005071A JP 2017005071 A JP2017005071 A JP 2017005071A JP 2015116479 A JP2015116479 A JP 2015116479A JP 2015116479 A JP2015116479 A JP 2015116479A JP 2017005071 A JP2017005071 A JP 2017005071A
Authority
JP
Japan
Prior art keywords
convex portion
joined
structure according
shape
circuit layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015116479A
Other languages
English (en)
Inventor
裕輔 中田
Yusuke Nakata
裕輔 中田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Marelli Corp
Original Assignee
Calsonic Kansei Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Calsonic Kansei Corp filed Critical Calsonic Kansei Corp
Priority to JP2015116479A priority Critical patent/JP2017005071A/ja
Publication of JP2017005071A publication Critical patent/JP2017005071A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/073Connecting or disconnecting of die-attach connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/073Connecting or disconnecting of die-attach connectors
    • H10W72/07351Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/30Die-attach connectors

Landscapes

  • Die Bonding (AREA)

Abstract

【課題】比較的簡易な構成、且つ低コストで、半導体チップ等を破壊することなく、焼結接合材の焼結時に比較的高い圧力を付与することのできる接合構造を提供する。【解決手段】第1の被接合部材(第1の基板上回路層5、第2の基板上回路層9)と、第2の被接合部材(半導体チップC1、C2)とを導電性の焼結接合材M1、M2で接合する接合構造であって、第1の被接合部材および第2の被接合部材の少なくとも一方について、導電性の焼結接合材との当接面F1、F2に凸部100が設けられている。【選択図】図3

Description

本発明は、導電体としての被接合部材を接合する接合構造に関する。
例えば、半導体装置(パワーモジュール)においては、絶縁基板上に設けられた金属パターン(回路層等)と半導体チップとがハンダで構成される接合部を介して接続されている。
しかしながら、パワーモジュールは、高電圧、高電流の導通により半導体チップが高温となるため、接合部のハンダが熱劣化するなどして接合不良等を生じ易いという不都合があった。
そこで、接合部として高温耐久性に優れたAgナノ粒子等を含む焼結接合材を用いる接合構造が提案されている(例えば特許文献1等)。
特開2015−41716号公報
ところが、金属パターンと半導体チップとを焼結接合材で接合する場合に、焼結時に無加圧あるいは低加圧で焼成すると焼結層が粗となって、亀裂(クラック)等が入り易くなる。
そのため、焼結接合材の焼結時には、できるだけ高い圧力を加えて、焼結層を密とすることが望ましい。
しかしながら、焼結炉内において、金属パターンと半導体チップとの間に挟んだ焼結接合材に高圧を加えることは構造的に難しく、コストも嵩むという問題があった。
また、仮に高圧を付加できた場合であっても半導体チップ等が、外部からの圧力によって破壊される虞があるという難点もあった。
本発明は、上記課題に鑑みてなされたものであり、比較的簡易な構成、且つ低コストで、半導体チップ等を破壊することなく、焼結接合材の焼結時に比較的高い圧力を付与することのできる接合構造を提供することを目的とする。
上記目的を達成するため、本発明に係る接合構造は、第1の被接合部材と、第2の被接合部材とを導電性の焼結接合材で接合する接合構造であって、前記第1の被接合部材および前記第2の被接合部材の少なくとも一方について、前記導電性の焼結接合材との当接面に凸部が設けられていることを要旨とする。
本発明に係る接合構造によれば、当接面に凸部が設けられた位置において焼結接合材に比較的高い圧力が加わるので、比較的簡易な構成且つ低コストで、半導体チップ等を破壊することなく、焼結接合材の焼結時に比較的高い圧力を付与することができる。
これにより、焼結接合材を密な焼結層とすることができ、亀裂等が入り難くして、耐久性や導電性を向上させることができる。
実施の形態に係る接合構造を用いたパワーモジュールの構成例を示す斜視図である。 実施の形態に係る接合構造を示す説明図である。 実施の形態に係る接合構造の要部を示す拡大図である。 実施の形態に係る接合構造における凸部の設置領域の例を示す平面図である。 実施の形態に係る接合構造における凸部の高さの例を示す平面図である。 実施の形態に係る接合構造における凸部の設置パターンの例を示す平面図(a)および断面図(b)である。 実施の形態に係る接合構造における凸部の設置パターンの他の例を示す平面図(a)および断面図(b)である。 実施の形態に係る接合構造における凸部の断面形状の例を示す断面図である。 実施の形態に係る接合構造における凸部の設置パターンの他の例を示す平面図である。 施の形態に係る接合構造の他の例を示す説明図である。
以下、本発明の一例としての実施の形態を図面に基づいて詳細に説明する。ここで、添付図面において同一の部材には同一の符号を付しており、また、重複した説明は省略されている。なお、ここでの説明は本発明が実施される最良の形態であることから、本発明は当該形態に限定されるものではない。
[実施の形態に係る接合構造]
図1〜図10を参照して、実施の形態に係る接合構造について説明する。
図1は、実施の形態に係る接合構造を用いたパワーモジュール1の構成例を示す斜視図である。
パワーモジュール1は、絶縁材料で構成される基板3と、その基板3上に配設される2つの第1の被接合部材としての第1の基板上回路層5および第2の基板上回路層9と、第1の基板上回路層5および第2の基板上回路層9の上に導電性の焼結接合材M1、M2を介して接合される第2の被接合部材としての半導体チップ(半導体素子)C1、C2とを備えている。
なお、半導体チップC1、C2は、図示しない金属配線(リード等)を介して互いに接続されたり、或いは他の機器等に接続される。
また、第1の基板上回路層5および第2の基板上回路層9は、配線パターン等で構成される。
ここで、焼結接合材M1、M2としては、酸化銀粒子、酸化銅粒子、銀ナノ粒子、銅ナノ粒子等を焼結して得られる焼結物を用いることができる。
図2は、実施の形態に係る接合構造を示す説明図、図3は、その要部を示す拡大図である。
図2および図3に示すように、第1の被接合部材としての第1の基板上回路層5および第2の基板上回路層9の焼結接合材M1、M2との当接面F1には、凸部100が設けられている。
なお、図10を参照して後述するように、凸部100は、第1の被接合部材(第1の基板上回路層5、第2の基板上回路層9)および第2の被接合部材(半導体チップC1、C2)の少なくとも一方に設けられるようにできる。
このような凸部100を設けることにより、比較的簡易な構成、且つ低コストで、半導体チップC1、C2等を破壊することなく、焼結接合材M1、M2の焼結時に比較的高い圧力を付与することができる。
即ち、凸部100の頂点付近の領域において、第1の基板上回路層5(または第2の基板上回路層9)と半導体チップC1(またはC2)との間の距離は短くなる。そのため、第1の基板上回路層5(第2の基板上回路層9)と、半導体チップC1(C2)との間に挟まれる焼結接合材M1またはM2に対する圧力を高めることができる。
これにより、焼結接合材M1、M2を密な焼結層とすることができ、亀裂等が入り難くして、耐久性や導電性を向上させることができる。
なお、凸部100は、第1の基板上回路層5または第2の基板上回路層9の当接面F1に対してエッチング加工や切削加工等を施すことにより形成することができる。
図4は、実施の形態に係る接合構造における凸部100の設置領域の例を示す平面図である。
図4に示すように、第1の基板上回路層5または第2の基板上回路層9の当接面F1が方形である場合に、凸部100は、当接面F1の対角線Dの頂点D1a、D1bから15%以内の位置(即ち、対角線Dの長さLの15%以内)に設けるようにするとよい。
これにより、焼結層に亀裂等を生じた場合であっても、半導体チップC1(C2)の端子部等が存在する中心部へ亀裂等が広がる事態を回避することができる。
図5(a)、(b)は、実施の形態に係る接合構造における凸部100Aa、100Abの高さの例を示す平面図である。
図5(a)に示す例では、凸部100Aaの高さは、導電性の焼結接合材M1(M2)の厚さTの20%(即ち、0.2T)としている。
また、図5(b)に示す例では、凸部100Abの高さは、導電性の焼結接合材M1(M2)の厚さTの80%(即ち、0.8T)としている。
なお、図5(a)、(b)の例に限定されず、凸部100の高さは、導電性の焼結接合材M1(M2)の厚さTの20%〜80%(即ち、0.2〜0.8T)としてもよい。
これにより、外部から高い圧力を加えることなく、当接面F1に凸部100Aa、100Abが設けられた位置において焼結接合材M1(M2)に比較的高い圧力を付与することができる。
図6(a)は、実施の形態に係る接合構造における凸部100Baの設置パターンの例を示す平面図、図6(b)は断面図である。
図6(a)、(b)に示す設置パターンでは、凸部100Baの平面形状は、半導体チップC1(C2)の周縁Eを含んで、この半導体チップC1(C2)を囲繞する形状とされている。
図7(a)は、実施の形態に係る接合構造における凸部100Baの設置パターンの例を示す平面図、図7(b)は断面図である。
図7(a)、(b)に示す設置パターンでは、凸部100Bbの平面形状は、半導体チップC1(C2)の周縁Eの内側に沿って周回する形状とされている。
図8(a)〜(c)は、実施の形態に係る接合構造における凸部100Ca〜100Ccの断面形状の例を示す断面図である。
図8(a)に示す例では、凸部100Caの断面形状は、三角形とされている。なお、凸部100Caの稜線201が当接面F1と成す傾斜角θは、90度未満とするとよい。
図8(b)に示す例では、凸部100Cbの断面形状は、楕円形の一部とされている。なお、凸部100Cbの稜線202が当接面F1と成す傾斜角θは、90度未満とするとよい。
図8(c)に示す例では、凸部100Ccの断面形状は、台形とされている。なお、凸部100Ccの稜線203が当接面F1と成す傾斜角θは、90度未満とするとよい。
なお、凸部100の断面形状は、上述の例に限定されず、円形の一部等、他の形状とする場合であってもよい。
図9(a)〜(d)は、実施の形態に係る接合構造における凸部100Da〜100Ddの設置パターンの他の例を示す平面図である。
図9(a)に示す設置パターンの例では、凸部100Daは、当接面F1の隅部に設けられ、各凸部100Daの平面形状は、円状(立体形状は円柱状)とされている。
図9(b)に示す設置パターンの例では、凸部100Dbは、当接面F1の隅部に設けられ、各凸部100Dbの平面形状は、矩形状(立体形状は柱状)とされている。
図9(c)に示す設置パターンの例では、凸部100Dcは、当接面F1の隅部に設けられ、各凸部100Dcの平面形状は、円弧状(例えば、円弧の一部)とされている。
図9(d)に示す設置パターンの例では、凸部100Ddは、当接面F1の隅部に設けられ、各凸部100Ddの平面形状は、く字状とされている。
図10(a)、(b)は、実施の形態に係る接合構造の他の例を示す説明図である。
図10(a)に示す例では、凸部100Eを、第1の被接合部材としての第1の基板上回路層5(第2の基板上回路層9)の当接面F1ではなく、第2の被接合部材としての半導体チップC1(C2)の当接面F2に設けている。
なお、凸部100Eの形状や設置パターン等は、当接面F1側に設けた凸部100A〜100Dと同様とすることができる。
図10(b)に示す例では、図10(a)に示す凸部100Eに加えて、第1の被接合部材としての第1の基板上回路層5(第2の基板上回路層9)の当接面F2に凸部100Fを設けている。
なお、凸部100E、100Fの形状や設置パターン等は、上述の凸部100A〜100Dと同様とすることができる。
また、図10(b)に示す例では、凸部100Eと凸部100Fとは、対向しない位置に設けられているが、これに限らず、凸部100Eと凸部100Fとが対向するように設けるようにしてもよい。この場合には、導電性の焼結接合材M1(M2)に加える圧力をより大きくすることができる。
以上述べたように、本実施の形態に係る接合構造によれば、比較的簡易な構成、且つ低コストで、半導体チップC1、C2等を破壊することなく、焼結接合材M1、M2の焼結時に比較的高い圧力を付与することができる。
これにより、焼結接合材M1、M2を密な焼結層とすることができ、亀裂等が入り難くして、耐久性や導電性を向上させることができる。
以上本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本明細書で開示された実施の形態はすべての点で例示であって開示された技術に限定されるものではないと考えるべきである。すなわち、本発明の技術的な範囲は、前記の実施の形態における説明に基づいて制限的に解釈されるものでなく、あくまでも特許請求の範囲の記載にしたがって解釈すべきであり、特許請求の範囲の記載技術と均等な技術および特許請求の範囲内でのすべての変更が含まれる。
1…パワーモジュール
3…基板
5…第1の基板上回路層(第1の被接合部材)
9…第2の基板上回路層(第1の被接合部材)
100、100Aa、Ab、100Ba、Bb、100Ca〜Cc、100Da〜Dd、00E、100F…凸部
C1、C2…半導体チップ(第2の被接合部材)
F1、F2…当接面
M1、M2…導電性の焼結接合材

Claims (8)

  1. 第1の被接合部材(第1の基板上回路層5、第2の基板上回路層9)と、第2の被接合部材(半導体チップC1、C2)とを導電性の焼結接合材(M1、M2)で接合する接合構造であって、
    前記第1の被接合部材および前記第2の被接合部材の少なくとも一方について、前記導電性の焼結接合材との当接面(F1、F2)に凸部(100)が設けられていることを特徴とする接合構造。
  2. 前記当接面が方形である場合に、前記凸部は、前記当接面の対角線の頂点から15%以内の位置に設けられていることを特徴とする請求項1に記載の接合構造。
  3. 前記凸部の高さは、前記導電性の焼結接合材の厚さの20%から80%以内とされることを特徴とする請求項1または請求項2に記載の接合構造。
  4. 前記凸部の稜線が前記当接面と成す傾斜角は、90度未満であることを特徴とする請求項1から請求項3の何れか1項に記載の接合構造。
  5. 前記凸部の断面形状は、三角形、円形の一部、楕円形の一部および台形の何れかを含むことを特徴とする請求項1から請求項4の何れか1項に記載の接合構造。
  6. 前記凸部の平面形状は、前記第2の被接合部材の周縁(E)を含んで当該第2の被接合部材を囲繞する形状とされることを特徴とする請求項1から請求項5の何れか1項に記載の接合構造。
  7. 前記凸部の平面形状は、前記第2の被接合部材の周縁(E)の内側に沿って周回する形状とされることを特徴とする請求項1から請求項5の何れか1項に記載の接合構造。
  8. 前記凸部は、前記当接面の隅部に設けられ、各凸部の平面形状は、円状、矩形状、円弧状、く字状の何れかを含むことを特徴とする請求項1から請求項5の何れか1項に記載の接合構造。
JP2015116479A 2015-06-09 2015-06-09 接合構造 Pending JP2017005071A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015116479A JP2017005071A (ja) 2015-06-09 2015-06-09 接合構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015116479A JP2017005071A (ja) 2015-06-09 2015-06-09 接合構造

Publications (1)

Publication Number Publication Date
JP2017005071A true JP2017005071A (ja) 2017-01-05

Family

ID=57754774

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015116479A Pending JP2017005071A (ja) 2015-06-09 2015-06-09 接合構造

Country Status (1)

Country Link
JP (1) JP2017005071A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006120993A (ja) * 2004-10-25 2006-05-11 Toppan Forms Co Ltd Icチップおよびこれが実装されたシート
WO2009157160A1 (ja) * 2008-06-25 2009-12-30 パナソニック株式会社 実装構造体、及び実装構造体の製造方法
JP2013038224A (ja) * 2011-08-08 2013-02-21 Honda Motor Co Ltd 電子装置の製造方法及び電子装置
JP2014030829A (ja) * 2012-08-01 2014-02-20 Kyocera Corp 金属面同士の接合方法およびこれを用いた半導体素子実装体の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006120993A (ja) * 2004-10-25 2006-05-11 Toppan Forms Co Ltd Icチップおよびこれが実装されたシート
WO2009157160A1 (ja) * 2008-06-25 2009-12-30 パナソニック株式会社 実装構造体、及び実装構造体の製造方法
JP2013038224A (ja) * 2011-08-08 2013-02-21 Honda Motor Co Ltd 電子装置の製造方法及び電子装置
JP2014030829A (ja) * 2012-08-01 2014-02-20 Kyocera Corp 金属面同士の接合方法およびこれを用いた半導体素子実装体の製造方法

Similar Documents

Publication Publication Date Title
CN104335345B (zh) 布线基板以及电子装置
JP6140834B2 (ja) 配線基板および電子装置
JP2018113301A (ja) 半導体装置とその製造方法
JP2017188545A (ja) インターポーザ付き電子部品
JP5561380B2 (ja) 半導体装置の内部配線構造
JPWO2017018212A1 (ja) 配線基板および電子装置
JPWO2018021209A1 (ja) 半導体素子実装用基板および半導体装置
WO2018020729A1 (ja) 半導体モジュールおよび半導体モジュールの製造方法
JP6495740B2 (ja) 電子素子実装用基板および電子装置
US9883589B2 (en) Wiring board, and electronic device
JP6271867B2 (ja) 電子部品搭載用基板
JP2017005071A (ja) 接合構造
JP2013012674A (ja) 半導体チップの製造方法、回路実装体及びその製造方法
US10312168B2 (en) Electronic element mounting substrate, and electronic device
JP2018082141A (ja) 抵抗体を含む電子部品
JP5855822B2 (ja) 多数個取り配線基板
JP2012049194A (ja) 半導体装置
JP2020064925A (ja) 半導体装置、半導体装置の製造方法
JP2016006846A (ja) 配線基板および電子装置
CN104064538B (zh) 具有构造为膜复合物的连接装置的功率组件
JP7156141B2 (ja) 半導体モジュール
JP6235272B2 (ja) 半導体素子搭載用基板およびそれを備えた半導体装置
CN112054013A (zh) 功率电子开关装置及其生产方法
JP6647190B2 (ja) 半導体装置およびその製造方法
CN116034633B (zh) 构造体及其制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180524

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190219

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190827