JP2017005254A - フォトカプラ - Google Patents

Abstract

【課題】高出力電圧を有するフォトカプラを提供する。【解決手段】送信モジュールと受信モジュールとは、互いに電気的に分離されており、且つ、互いに光学的に結合されており、送信モジュールと受信モジュールとは、１つの共通のハウジング内に集積されており、受信モジュールは、電圧源を含み、電圧源は、半導体ダイオードとして構成され互いに直列に接続されたＮ個の部分電圧源を含み、それぞれの部分電圧源は、ｐｎ接合部を備える１つの半導体ダイオードを有し、個々の部分電圧源の部分電源電圧同士の相違は、２０％未満であり、それぞれ２つの連続する部分電圧源の間には、１つのトンネルダイオードが形成されており、部分電圧源とトンネルダイオードとは、一緒にモノリシックに集積されている。【選択図】図１

Description

本発明は、フォトカプラに関する。

フォトカプラは充分に知られている。簡単なフォトカプラは、送信モジュール及び受信モジュールを有し、これら２つのモジュールは、電気的には分離されているが、光学的には結合されている。このようなコンポーネントは、米国特許第４９９６５７７号明細書から公知である。米国特許出願公開第２００６／００４８８１１号明細書、米国特許第８３５０２０８号明細書、及び、国際公開第２０１３／０６７９６９号からも、光学的なコンポーネントが公知である。

さらには、米国特許第４１２７８６２号明細書、米国特許第６２３９３５４号明細書、独国特許出願公開第１０２０１０００１４２０号明細書から、及び、Nader M. Kalkhoran, et al著の“Cobalt disilicide intercell ohmic contacts for multijunction photovoltaic energy Converters”，Appl. Phys. Lett. 64，1980 (1994) から、及び、A. Bett et al著の“III-V Solar cells under monochromatic Illumination”，Photovoltaic Specialists Conference，2008，PVSC '08. 33rd IEEE，第1-5頁，ISBM:978-1-4244-1640-0から、スケーラブルな電圧源、又は、ＩＩＩ−Ｖ材料からなる太陽電池も公知である。

上記の背景を元にして、本発明の課題は、従来技術を発展させる装置を提供することである。

上記の課題は、請求項１に記載の特徴を有するフォトカプラによって解決される。本発明の有利な実施形態は、従属請求項の対象である。

本発明の１つの態様によれば、送信モジュール及び受信モジュールを有するフォトカプラであって、前記送信モジュールと前記受信モジュールとは、互いに電気的に分離されており、且つ、互いに光学的に結合されており、前記送信モジュールと前記受信モジュールとは、１つの共通のハウジング内に集積されており、前記受信モジュールは、電圧源を含み、前記電圧源は、半導体ダイオードとして構成され互いに直列に接続されたＮ個の部分電圧源を含み、それぞれの前記部分電圧源は、ｐｎ接合部を備える１つの半導体ダイオードを有し、それぞれの半導体ダイオードは、ｐ型ドープされたｐ型吸収層を有し、前記ｐ型吸収層は、該ｐ型吸収層のバンドギャップより大きいバンドギャップを有するｐ型ドープされたパッシベーション層によってパッシベーションされており、前記半導体ダイオードは、ｎ型吸収層を有し、前記ｎ型吸収層は、該ｎ型吸収層のバンドギャップより大きいバンドギャップを有するｎ型ドープされたパッシベーション層によってパッシベーションされており、個々の前記部分電圧源の部分電源電圧同士の相違は、２０％未満であり、それぞれ２つの連続する部分電圧源の間には、１つのトンネルダイオードが形成されており、前記トンネルダイオードは、前記ｐ／ｎ型吸収層の前記バンドギャップより大きいバンドギャップを有する複数の半導体層を有し、前記より大きいバンドギャップを有する前記半導体層は、それぞれ前記半導体ダイオードの前記ｐ／ｎ型の吸収層に対して変更された化学量論量及び／又は前記ｐ／ｎ型の吸収層とは異なる元素組成を有する材料からなり、前記部分電圧源と前記トンネルダイオードとは、一緒にモノリシックに集積されており、且つ、表側及び裏側を備える第１積層体を一緒に形成しており、前記部分電圧源の個数Ｎは、３以上であり、前記第１積層体の前記表側に光が入射し、前記積層体の前記表側における照明面積の大きさは、実質的に、前記第１積層体の前記表側の面積の大きさであり、前記第１積層体の全体厚さは、１２μｍ未満であり、３００Ｋにおいて、前記第１積層体に光子束が照射されている場合には、前記第１積層体は、３Ｖより大きい電源電圧を有し、前記積層体の前記表側から前記第１積層体の前記裏側への光入射方向において、１つの半導体ダイオードの前記ｐ型及びｎ型吸収層の全体厚さは、最も上にあるダイオードから最も下にあるダイオードへと増加していき、前記電圧源は、前記積層体の前記裏側の近傍において、周囲を取り囲むテラス状の縁部を有する、フォトカプラが提供される。

実質的に、積層体の表側における照明面積と、第１積層体の表側の面積の大きさとの比較に関連した表現は、面積の相違がとりわけ２０％未満、又は好ましくは１０％未満、又は好ましくは５％未満であること、又は最大で好ましくはこれら２つの面積が同じであることを意味することに留意すべきである。

積層体の表側を照射するための“光”という表現が、吸収層の吸収範囲内の波長のスペクトルを有する光を意味することにも留意すべきである。特定の波長、すなわち吸収波長、すなわち吸収層の吸収範囲内にある波長を有する単色の光も適していることを理解すべきである。

送信モジュールにて光子放出が変調を受ける場合には、この変調が交流電圧に起因するということ、換言すれば、電源電圧の大きさが時間と一緒に変化するということを理解すべきである。さらには、特定の波長の光が、好ましくは第１積層体の表側全体、すなわち表面全体又はほぼ表面全体に照射されることに留意すべきである。

特定の波長の光という表現が、とりわけＬＥＤの光を意味しており、この場合に、放射スペクトルが一般的にガウス形状であり、例えば一般的な８５０ｎｍのＬＥＤの場合には２０〜３０ｎｍの半値幅を有することを理解すべきである。光の波長が、少なくとも半導体ダイオードの吸収層のバンドギャップエネルギ以上であることも理解すべきである。

詳細な研究によれば驚くべくことに、本発明のモノリシックな積層体のアプローチにより、従来技術とは異なり、有利にも３Ｖを上回る電源電圧が得られることが判明したことに留意すべきである。

部分電圧源の個数Ｎは、好ましくは１０未満であり、第１積層体の電源電圧の大きさは、主にこれらの部分電源電圧の合計から決まることを理解すべきである。

本発明に係る装置の利点は、複数の部分電圧源を順次に接続することによって、４Ｖ以上もの電圧値を有する１つの電圧源を実現することが可能となること、及び、モノリシックに集積された構造によって、簡単で信頼性が高く低コストの電圧源を製造することが可能となることである。さらなる利点は、積層体の形状に配置することによって、従前のようにシリコンダイオードを水平方向に配置した場合に比べて、面積を格段に節約することができるということである。とりわけ、送信ダイオード又は光源から、受信モジュールの第１積層体の格段に小さい受信面積だけを照明すればよくなる。

好ましくは、部分電圧源の個数Ｎが３以上の場合には、第１積層体に特定の波長の光子束が照射されている場合、３００Ｋにおいて第１積層体は、３Ｖより大きい電源電圧を有する。

１つの発展形態においては、個々の部分電圧源の電源電圧同士の相違は、１０％未満である。こうすることによって、スケーラブルな電圧源としての、とりわけ基準電圧源としての置換可能性が格段に改善される。“スケーラビリティ”なる概念が、積層体全体の電源電圧の大きさに関連していることを理解すべきである。

別の１つの発展形態においては、各半導体ダイオードは、それぞれ同じ半導体材料を有し、この場合には、各半導体ダイオードの半導体材料同士は、同じ結晶組成を有し、好ましくは化学量論量がほぼ又は好ましくは厳密に同じである。第１積層体を基板上に配置することも有利である。１つの実施形態では、半導体材料及び／又は基板は、ＩＩＩ−Ｖ材料からなる。とりわけ、基板がゲルマニウム又はガリウムヒ素を含むこと、及び／又は、基板上の半導体層がヒ素及び／又はリンを有することが好ましい。換言すれば、半導体層は、Ａｓ含有層及びＰ含有層を含み、すなわち、ヒ素層の一例としてＧａＡｓ又はＡｌＧａＡｓ又はＩｎＧａＡｓからなる層を含み、リン層の一例としてＩｎＧａＰ層を含む。

第１積層体の裏側に第２電圧端子を形成し、とりわけこの第２電圧端子を基板によって構成することが好ましい。

別の１つの実施形態では、半導体ダイオードは、基板と同じ材料からなる。この場合には、とりわけ２つの部分の膨張係数が同じであることが利点である。半導体ダイオードは、基本的にＩＩＩ−Ｖ材料から形成することが有利である。とりわけ、複数の半導体ダイオードがそれぞれ同じ半導体材料を有することが有利である。とりわけ、ＧａＡｓを使用することが好ましい。

好ましい１つの実施形態では、第１積層体の表側には、縁部の近傍における周囲を取り囲む金属コンタクトとして、又は、縁部における個別のコンタクト面として、第１電圧端子が形成されている。

さらには、第１積層体の底面積が２ｍｍ^２未満、又は１ｍｍ^２未満であることが好ましい。研究の結果、底面を矩形に形成することが有利であることが判明した。積層体の底面は、好ましくは正方形に形成されている。

また別の研究の結果、より一層大きい電圧を実現するためには、第２積層体を形成し、２つの積層体を互いに直列に接続して、第１積層体の電源電圧と第２積層体の電源電圧とが合計されるようにすることが有利であることが判明した。好ましくは、第１積層体と第２積層体とは、１つの共通の支持体の上に隣り合って配置されている。

１つの発展形態においては、第１積層体の電源電圧と第２積層体の電源電圧との相違は、１５％未満である。

研究の結果、評価回路をハウジング内に集積し、電圧源を評価回路に電気的に作用接続させることが有利であることが判明した。好ましい１つの実施形態では、受信モジュールは、集積された半導体ミラーを含み、この半導体ミラーは、好ましくはモノリシックに、非常に好ましくはそれぞれの積層体内に集積されている。

半導体ミラーはさらに、積層体の最も下にある半導体ダイオードの下に形成されていることが好ましい。研究の結果、層を全面的に、好ましくはエピタキシャルに製造した後にいわゆるメサエッチングを実施することによって、複数の積層体を１つの半導体ウェハ又は１つの半導体円盤形基板上に隣り合って形成することが可能であることが判明した。このためには、マスキング工程によってレジストマスクが形成され、次いで、メサトレンチを形成するために好ましくは湿式化学エッチングが実施される。メサエッチングは、好ましくは基板内又は基板上で停止する。

１つの実施形態では、各ダイオードのｐ型吸収層とｎ型吸収層との間に真性層が形成されている。この場合、真性層とは、１Ｅ１６ １／ｃｍ^２未満、好ましくは５Ｅ１５ １／ｃｍ^２未満、非常に好ましくは１．５ Ｅ１５ １／ｃｍ^２未満のドーピングを有する半導体層であると理解される。

１つの発展形態では、それぞれの積層体が、裏側の近傍において、周囲を取り囲むテラス状の縁部を有することが好ましく、２つの積層体が直接隣接している場合には、積層体構造物の外側に、周囲を取り囲む１つの共通の縁部として、周囲を取り囲む縁部が形成されており、従って、複数の電圧源が、周囲を取り囲む１つの共通の縁部を有することとなる。

好ましくは、縁部は、テラス状に形成されているか、又は段差として形成されている。この場合には、縁部又は段差の表面は、好ましくは大部分が平坦な面を有しており、縁部又は段差の表面の法線は、第１積層体の表面の法線又は各積層体の表面の法線に対して平行に又はほぼ平行に形成されている。縁部又は段差の側面は、縁部又は段差の表面に対してほぼ又は厳密に垂直に形成されていることに留意すべきである。

又は段差のエッジは、第１積層体の４つの側面のそれぞれから、又は、複数の積層体の各側面からそれぞれ、少なくとも５μｍ、最大で５００μｍだけ離間している。好ましくは、それぞれのエッジと直接隣接する側面との間の離間範囲は、１０μｍ〜３００μｍにある。この離間範囲は、とりわけ５０μｍ〜２５０μｍの間にある。

好ましくは、第１積層体の側面、とりわけ積層体の全ての側面は平坦であり、とりわけ鉛直に又はほぼ鉛直に形成されている。とりわけ、側面上の法線は、隣接する縁部面の法線、又は、積層体の表面の法線に対して８０°〜１１０°の間の角度範囲にある。すなわち、側面の法線と、直接隣接する縁部面の法線とは互いにほぼ直交している。この角度範囲は、好ましくは８５°〜１０５°の間にある。

以下では、本発明を、図面を参照しながらより詳細に説明する。図面では、同じ種類の部分には、同一の参照符号が付される。図示された実施形態は、極めて概略的に図示されており、すなわち、間隔や、横方向及び垂直方向の長さは縮尺通りではなく、特に指定がない限り互いに導き出せる幾何学的な関係性を有さない。

１つの積層体を備えるスケーラブルな電圧源を有するフォトカプラの本発明に係る第１実施形態を示す図である。 複数の積層体を備えるスケーラブルな電圧源を有するフォトカプラの本発明に係る第２実施形態を示す図である。 吸収領域の厚さがそれぞれ異なる合計５つのダイオードを備える１つの実施形態を示す図である。 周囲を取り囲むテラス状の段差を備える積層体を示す図である。 送信モジュールと受信モジュールとが垂直方向に配置されている断面図である。 送信モジュールと受信モジュールとが水平方向に配置されている断面図である。

図１は、送信ダイオードＳＤを備える送信モジュールＳと、受信モジュールＥＭと、を有するフォトカプラＯＰＫを有する第１実施形態の概略図を示す。受信モジュールＥＭは、スケーラブルな電圧源ＶＱと、評価ユニットＡＷＥと、を有する。“スケーラビリティ”なる概念が、積層体全体の電源電圧の大きさに関連していることを理解すべきである。送信ダイオードＳＤの光Ｌは、ミラーＳＰを介してスケーラブルな電圧源ＶＱの表面に導かれる。本発明において、フォトカプラＯＰＫがハウジング内に収容されていること、すなわち上述した各コンポーネントが１つの共通のハウジング内に集積されていることを理解すべきである。

電圧源ＶＱは、表側及び裏側を備える第１積層体ＳＴ１を有し、この第１積層体ＳＴ１は、３に等しい個数Ｎのダイオードを備える。第１積層体ＳＴ１は、第１ダイオードＤ１と、第１トンネルダイオードＴ１と、第２ダイオードＤ２と、第２トンネルダイオードＴ２と、第３ダイオードＤ３と、からなる直列回路を有する。第１積層体ＳＴ１の表側には第１電圧端子ＶＳＵＰ１が形成されており、第１積層体ＳＴ１の裏側には第２電圧端子ＶＳＵＰ２が形成されている。本発明では、電源電圧は、個々のダイオードＤ１〜Ｄ３の各部分電圧から構成されている。このために第１積層体ＳＴ１は、送信ダイオードＳＤの光子束Ｌに曝されている。送信ダイオードＳＤが、変調された光子束を送出した場合には、第１積層体ＳＴ１において、第１積層体ＳＴ１の電源電圧ＶＱ１も同様に変調される。

ダイオードＤ１〜Ｄ３と、トンネルダイオードＴ１及びＴ２と、を含む第１積層体ＳＴ１は、モノリシックに構成されたブロックとして実現されている。評価ユニットＡＷＥは、集積回路（図示せず）を含む。送信モジュールＳ及び受信モジュールＥＭは、それぞれ２つの互いに電気的に分離された端子を有する。

図２には、第１積層体ＳＴ１と第２積層体ＳＴ２とが有利に連続的に配列されている、図１のフォトカプラの別の１つの実施形態が実現されている。以下では、図１との相違点についてのみ説明する。第２積層体ＳＴ２は、第１積層体ＳＴ１と同様に３つのダイオードからなる直列回路を有し、これらのダイオードの間には、それぞれトンネルダイオードが形成されている。２つの積層体ＳＴ１及びＳＴ２は互いに直列に接続されており、従って、これら２つの積層体ＳＴ１及びＳＴ２が送信ダイオードＳＤの光子束Ｌに曝されている場合には、第１積層体ＳＴ１の電源電圧ＶＱ１と、第２積層体ＳＴ２の電源電圧ＶＱ２と、が合計される。本実施形態では、受信モジュールＥＭは評価装置を有しておらず、従って、第１電圧端子ＶＳＵＰ１及び第２電圧端子ＶＳＵＰ３は直接外部に導かれている。

図示されていない１つの実施形態では、２つの積層体ＳＴ１及びＳＴ２のそれぞれの直列回路に接続されているダイオードの個数は、互いに異なっている。図示されていない別の１つの実施形態では、少なくとも第１積層体ＳＴ１及び／又は第２積層体ＳＴ２は、各直列回路に接続されているダイオードを４つ以上有する。こうすることによって、電圧源ＶＱの電圧の大きさをスケーラブルにすることができる。個数Ｎは、好ましくは４〜８の範囲にある。

図３では、第１積層体ＳＴ１を形成するために複数の半導体層が有利に連続的に配列されている１つの実施形態が図示されている。以下では、図１との相違点についてのみ説明する。第１積層体ＳＴ１は、ダイオードＤ１〜Ｄ５として構成されている合計５つの直列接続された部分電圧源を含む。光Ｌは、第１ダイオードＤ１の表面ＯＢに入射する。表面ＯＢは、ほぼ又は完全に照光される。連続する２つのダイオードＤ１〜Ｄ５の間には、それぞれ１つのトンネルダイオードＴ１〜Ｔ４が形成されている。個々のダイオードＤ１〜Ｄ５が表面ＯＢから離れるにつれて吸収領域の厚さは増していき、従って、最も下にあるダイオードＤ５が最も厚い吸収領域を有する。第１積層体ＳＴ１の全体厚さは、合計して１２μｍ以下である。最も下にあるダイオードＤ５の下には基板ＳＵＢが形成されている。

図４には、第１積層体ＳＴ１を形成するために複数の半導体層が有利に連続的に配列されており、周囲を取り囲むテラス状の段差が設けられている、１つの実施形態が図示されている。以下では、図３との相違点についてのみ説明する。第１積層体ＳＴ１の表面ＯＢの縁部Ｒに、金属製の第１端子コンタクトＫ１が形成されている。第１端子コンタクトＫ１は、第１電圧端子ＶＳＵＰ１に接続されている（図示せず）。基板ＳＵＢは、表側ＯＳを有する。基板ＳＵＢの表側ＯＳは、最も下にあるダイオード、すなわち第５ダイオードＤ５に材料結合（材料による束縛）によって接続されている。この場合、基板上に第５ダイオードを配置し、この第５ダイオードを材料結合によって基板の表側ＯＳに接続させる前に、この基板上に、薄い核形成層とバッファ層とがエピタキシャルに形成されるということを理解すべきである。基板ＳＵＢの表側ＯＳは、第１積層体ＳＴ１の裏側の面積より大きい表面を有する。こうすることによって、周囲を取り囲む段差ＳＴＵが形成される。段差ＳＴＵの縁部は、段差の第１積層体ＳＴ１の直接隣接する側面から、５μｍより長く５００μｍより短い距離だけ離れており、参照符号ＳＴＵの長さとして図示されている。基板ＳＵＢの裏側には、金属製の全面的な第２コンタクトＫ２が形成されている。第２端子コンタクトＫ２は、第２電圧端子ＶＳＵＰ２に接続されている（図示せず）。

図５ａには、送信モジュールＳと受信モジュールＥＭとが垂直方向に配置されている断面図が図示されており、図５ｂには、送信モジュールＳと受信モジュールＥＭとが水平方向に配置されている断面図が図示されており、これらの場合には、それぞれ第１積層体ＳＴ１を備える送信モジュールＳは、周囲を取り囲むテラス状の段差を含む。以下では、先行する各図に図示された実施形態との相違点についてのみ説明する。垂直方向の配置の場合にはミラーＳＰが不要であることが示されている。図面に示された光Ｌの平行な光線は、光Ｌの基本的な進行だけを図示したものであることを理解すべきである。送信モジュールの光は、一般的に発散光束を有する。

Claims (16)

1. 送信モジュール（Ｓ）及び受信モジュール（ＥＭ）を有するフォトカプラ（ＯＰＫ）であって、
   前記送信モジュール（Ｓ）と前記受信モジュール（ＥＭ）とは、互いに電気的に分離されており、且つ、互いに光学的に結合されており、前記送信モジュール（Ｓ）と前記受信モジュール（ＥＭ）とは、１つの共通のハウジング内に集積されており、
   前記受信モジュール（ＥＭ）は、
   ・電圧源のＮ個の部分電圧源であって、半導体ダイオードとして形成され互いに直列に接続されたＮ個の部分電圧源を有し、それぞれの前記部分電圧源は、ｐｎ接合部を備える１つの半導体ダイオード（Ｄ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５）を有し、
   前記半導体ダイオード（Ｄ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５）は、ｐ型ドープされたｐ型吸収層を有し、
   前記半導体ダイオード（Ｄ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５）は、ｎ型吸収層を有し、前記ｎ型吸収層は、前記ｎ型吸収層のバンドギャップより大きいバンドギャップを有するｎ型ドープされたパッシベーション層によってパッシベーションされており、個々の前記部分電圧源の前記部分電源電圧同士の相違は、２０％未満であり、それぞれ２つの連続する部分電圧源の間には、１つのトンネルダイオード（Ｔ１，Ｔ２，Ｔ３，Ｔ４）が形成されており、
   前記トンネルダイオード（Ｔ１，Ｔ２，Ｔ３，Ｔ４）は、前記ｐ／ｎ型吸収層の前記バンドギャップより大きいバンドギャップを有する複数の半導体層を有し、前記より大きいバンドギャップを有する前記半導体層は、それぞれ前記半導体ダイオード（Ｄ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５）の前記ｐ／ｎ型吸収層に対して変更された化学量論量及び／又は前記ｐ／ｎ型吸収層とは異なる元素組成を有する材料からなり、
   ・前記部分電圧源と前記トンネルダイオード（Ｔ１，Ｔ２，Ｔ３，Ｔ４）とは、一緒にモノリシックに集積されており、且つ、表側及び裏側を備える第１積層体（ＳＴ１）を一緒に形成しており、前記部分電圧源の個数Ｎは、３以上であり、
   ・前記第１積層体（ＳＴ１）上において、前記第１積層体（ＳＴ１）の前記表側の表面（ＯＢ）に光（Ｌ）が入射し、前記第１積層体（ＳＴ１）の前記表側において照明される前記表面（ＯＢ）の大きさは、前記第１積層体（ＳＴ１）の前記表側の面積の大きさにほぼ又は少なくとも相当し、
   前記第１積層体（ＳＴ１）の全体厚さは、１２μｍ未満であり、
   ・３００Ｋにおいて、前記第１積層体（ＳＴ１）に光（Ｌ）が照射されている場合には、前記第１積層体（ＳＴ１）は、３Ｖより大きい電源電圧（ＶＱ１）を有し、前記第１積層体（ＳＴ１）の前記表側から前記第１積層体（ＳＴ１）の前記裏側への光入射方向において、１つの半導体ダイオードの前記ｐ型吸収層及び前記ｎ型吸収層の全体厚さは、最も上にあるダイオード（Ｄ１）から最も下にあるダイオード（Ｄ３〜Ｄ５）へと増加していき、前記半導体ダイオード（Ｄ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５）の各ｐ型吸収層は、前記ｐ型吸収層のバンドギャップより大きいバンドギャップを有するｐ型ドープされたパッシベーション層によってパッシベーションされており、
   前記電圧源は、前記第１積層体（ＳＴ１）の前記裏側の近傍において、周囲を取り囲むテラス状の縁部を有する、
   ことを特徴とするフォトカプラ（ＯＰＫ）。
2. 前記受信モジュール（ＥＭ）の前記部分電圧源の前記部分電源電圧同士の相違は、１０％未満である、
   請求項１記載のフォトカプラ（ＯＰＫ）。
3. 前記受信モジュール（ＥＭ）の前記半導体ダイオード（Ｄ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５）は、それぞれ同じ半導体材料を有する、
   請求項１又は２記載のフォトカプラ（ＯＰＫ）。
4. 前記第１積層体（ＳＴ１）は、基板（ＳＵＢ）上に配置されており、
   前記基板（ＳＵＢ）は、半導体材料を含む、
   請求項１から３のいずれか１項に記載のフォトカプラ（ＯＰＫ）。
5. 前記第１積層体（ＳＴ１）の底面積は、２ｍｍ^２未満、又は１ｍｍ^２未満である、
   請求項１から４のいずれか１項に記載のフォトカプラ（ＯＰＫ）。
6. 前記受信モジュール（ＥＭ）の前記第１積層体（ＳＴ１）の前記表側には、前記縁部の近傍における周囲を取り囲む金属製コンタクトとして、又は、前記縁部（Ｒ）における個別のコンタクト面（Ｋ１）として、第１電圧端子（ＶＳＵＰ）が形成されている、
   請求項１から５のいずれか１項に記載のフォトカプラ（ＯＰＫ）。
7. 前記受信モジュール（ＥＭ）の前記第１積層体（ＳＴ１）の前記裏側に、第２電圧端子（ＶＳＵＰ２）が形成されている、
   請求項１から６のいずれか１項に記載のフォトカプラ（ＯＰＫ）。
8. 前記受信モジュール（ＥＭ）の前記第２電圧端子（ＶＳＵＰ２）は、前記基板によって形成されている、
   請求項７記載のフォトカプラ（ＯＰＫ）。
9. 前記受信モジュール（ＥＭ）内に、第２積層体（ＳＴ２）が形成されており、
   前記第１積層体（ＳＴ１）と前記第２積層体（ＳＴ２）とは、１つの共通の支持体上に互いに隣り合って配置されており、
   前記第１積層体（ＳＴ１）と前記第２積層体（ＳＴ２）とは、互いに直列に接続されており、これによって、前記第１積層体（ＳＴ１）の電源電圧（ＶＱ１）と前記第２積層体（ＳＴ２）の電源電圧（ＶＱ２）とが合計される、
   請求項１から８のいずれか１項に記載のフォトカプラ（ＯＰＫ）。
10. 前記受信モジュール（ＥＭ）の各前記ダイオードの前記ｐ型吸収層と前記ｎ型吸収層との間に、真性層が形成されている、
    請求項１から９のいずれか１項に記載のフォトカプラ（ＯＰＫ）。
11. 前記受信モジュール（ＥＭ）の半導体材料及び／又は基板は、ＩＩＩ−Ｖ材料からなる、
    請求項１から１０のいずれか１項に記載のフォトカプラ（ＯＰＫ）。
12. 前記受信モジュール（ＥＭ）の基板は、ゲルマニウム又はガリウムヒ素を含む、
    請求項１から１１のいずれか１項に記載のフォトカプラ（ＯＰＫ）。
13. 前記ハウジング内に、評価回路（ＡＷＥ）が集積されており、
    前記電圧源は、前記評価回路（ＡＷＥ）に電気的に作用接続されている、
    請求項１から１２のいずれか１項に記載のフォトカプラ（ＯＰＫ）。
14. 前記受信モジュール（ＥＭ）の前記第１積層体（ＳＴ１）の最も下にある半導体ダイオードの下に、半導体ミラーが形成されている、
    請求項１から１３のいずれか１項に記載のフォトカプラ（ＯＰＫ）。
15. 前記受信モジュール（ＥＭ）の前記第１積層体（ＳＴ１）の前記半導体層は、ヒ化物含有層とリン化物含有層とを同時に含む、
    請求項１から１４のいずれか１項に記載のフォトカプラ（ＯＰＫ）。
16. 前記縁部のエッジは、前記積層体の直接隣接する側面から少なくとも５μｍ、最大で５００μｍだけ離間している、
    請求項１から１５のいずれか１項に記載のフォトカプラ（ＯＰＫ）。

Images