JP2017011093A - プリント配線板 - Google Patents

プリント配線板 Download PDF

Info

Publication number
JP2017011093A
JP2017011093A JP2015124755A JP2015124755A JP2017011093A JP 2017011093 A JP2017011093 A JP 2017011093A JP 2015124755 A JP2015124755 A JP 2015124755A JP 2015124755 A JP2015124755 A JP 2015124755A JP 2017011093 A JP2017011093 A JP 2017011093A
Authority
JP
Japan
Prior art keywords
land
conductor layer
conductor
hole
solid pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015124755A
Other languages
English (en)
Inventor
治彦 森田
Haruhiko Morita
治彦 森田
忍 加藤
Shinobu Kato
忍 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2015124755A priority Critical patent/JP2017011093A/ja
Priority to US15/189,221 priority patent/US9661741B2/en
Publication of JP2017011093A publication Critical patent/JP2017011093A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/025Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/0242Structural details of individual signal conductors, e.g. related to the skin effect
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/036Multilayers with layers of different types
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • H05K1/116Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09536Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】 高周波数の信号の減衰を軽減できるプリント配線板を提供する。【解決手段】 第3導体層のスルーホールランドL3Lに対応し、第2導体層のベタパターンL2Sに該スルーホールランドL3Lと同心円状の開口L2hが設けられる。第8導体層のスルーホールランドL8Lに対応し、第9導体層のベタパターンL9Sに該スルーホールランドL8Lと同心円状の開口L9hが設けられている。開口L2hによって第3導体層のスルーホールランドL3Lと第1面上のベタパターンL2Sとの間で浮遊容量が生じず、スルーホール導体36のインピーダンスが高まり、配線との間のインピーダンス整合が取られ、高周波数の信号の減衰を軽減することが可能となる。【選択図】 図1

Description

本発明は、高周波数の信号に対応できる多層のプリント配線板に関する。
特許文献1は、ビルドアップ式の多層プリント配線板で、コア基板上の導体層の厚みを厚くすることで、導体抵抗を低下させ、高周波数に対応している。
特開2011−258997号公報
高周波数の信号の減衰を軽減するために、インピーダンス整合を取ることが重要となる。ここで、図7に示される多層の樹脂絶縁層を貫通するスルーホール136で、インピーダンスが樹脂絶縁層上の配線よりも低くなることが判明した。スルーホール136は、信号線L4Si、L8Siに接続されている。インピーダンスは、√(L/C)で簡易に表される。図中に示されるように、スルーホールの上端のランドL3Lが、上側のベタパターン(Solid Pattern)L2との間で浮遊容量Cを持ち、下端のランドL8Lが、下側のベタパターンL9Sとの間で浮遊容量Cを持ち、スルーホールが各樹脂絶縁層R3、R4、R5、R6、R7を貫通しているランドL4L、L5L、L6L、L7Lが、隣接するベタパターンL4S、L5S、L6S、L7S、L8Sとの間で浮遊容量Cを持つ。これら浮遊容量によってインピーダンスが下がり、配線とのインピーダンス整合が取れなくなっていると考えられる。
本発明に係るプリント配線板は、導体層と樹脂絶縁層とを積層して成り、樹脂絶縁層を貫通するスルーホール導体を備え第1面と該第1面の反対側の第2面を有する。そして、信号線に接続される前記スルーホール導体の第1面側端部のランドの第1面上にベタパターンが配置されると共に、前記スルーホール導体の第2面側端部のランドの第2面上にベタパターンが配置され、前記スルーホール導体の前記第1面側端部のランドに対応し、前記第1面上のベタパターンに前記第1面側端部のランドと同心円状の開口が設けられ、前記スルーホール導体の前記第2面側端部のランドに対応し、前記第2面側上のベタパターンに前記第2面側端部のランドと同心円状の開口が設けられている。
実施形態のプリント配線板は、スルーホール導体の第1面側端部のランドに対応し、第1面上のベタパターンに第1面側端部のランドと同心円状の開口が設けられる。スルーホール導体の第2面側端部のランドに対応し、第2面側上のベタパターンに第2面側端部のランドと同心円状の開口が設けられている。スルーホール導体の第1面側端部のランドと第1面上のベタパターンとの間で浮遊容量が生じず、スルーホール導体の第2面側端部のランドと第2面上のベタパターンとの間で浮遊容量が生じない。このため、スルーホール導体のインピーダンスが高まり、配線との間のインピーダンス整合が取られ、高周波数の信号の減衰を軽減することが可能となる。
図1(A)は本発明の実施形態に係るプリント配線板の断面図であり、図1(B)は、F面側から見た第2導体層及び第3導体層の平面図であり、図1(C)は、スルーホールランドL4Lと信号線L4Siとの平面図であり、図1(D)は、S面側から見た第9導体層及び第8導体層の平面図である。 実施形態の第1改変例に係るプリント配線板の断面図。 図3(A)は実施形態の第2改変例に係るプリント配線板の断面図であり、図3(B)はF面側から見た第4導体層及び第5導体層の平面図であり、図3(C)はS面側から見た第7導体層及び第6導体層の平面図である。 スタックドビア部、スルーホール導体による挿入損失をシミュレーションした結果を示す図表。 インピーダンスZ0をシミュレーションした結果を示す図表。 図6(A)は実施形態の第3改変例に係るプリント配線板の断面図であり、図6(B)は実施形態の第4改変例に係るプリント配線板の断面図である。 従来技術のプリント配線板の断面図。
[実施形態]
図1(A)は実施形態のプリント配線板10のスルーホール導体36を示す断面図である。
プリント配線板10は、積層基板から成り、第1面(上面)Fと第2面(下面)Sとを備える。プリント配線板には、第1導体層L1、第2導体層L2、第3導体層L3、第4導体層L4、第5導体層L5、第6導体層L6、第7導体層L7、第8導体層L8、第9導体層L9、第10導体層L10が設けられている。プリント配線板の第1導体層L1と第2導体層L2との間には第1樹脂絶縁層R1が設けられている。第2導体層L2と第3導体層L3との間には第2樹脂絶縁層R2が設けられている。第3導体層L3と第4導体層L4との間には第3樹脂絶縁層R3が設けられている。第4導体層L4と第5導体層L5との間には第4樹脂絶縁層R4が設けられている。第5導体層L5と第6導体層L6との間には第5樹脂絶縁層R5が設けられている。第5樹脂絶縁層R5はプリント配線板の中心のコア基板を構成する。第6導体層L6と第7導体層L7との間には第6樹脂絶縁層R6が設けられている。第7導体層L7と第8導体層L8との間には第7樹脂絶縁層R7が設けられている。第8導体層L8と第9導体層L9との間には第8樹脂絶縁層R8が設けられている。第9導体層L7と第10導体層L10との間には第9樹脂絶縁層R9が設けられている。第1導体層L1上には上側のソルダーレジスト層SRUが設けられている。第10導体層L10上には下側のソルダーレジスト層SRDが設けられている。スルーホール導体36は、第3樹脂絶縁層R3、第4樹脂絶縁層R4、第5樹脂絶縁層R5、第6樹脂絶縁層R6、第7樹脂絶縁層R7を貫通している。
第1導体層L1、第10導体層L10は全面ベタパターンである。第2導体層L2は、開口L2hを備えるベタパターンL2Sから成る。第3導体層L3は、スルーホールランドL3Lと、ベタパターンL3Sから成る。図1(B)は、F面側から見た第2導体層及び第3導体層L3の平面図である。ベタパターンL2Sの開口L2hは、スルーホールランドL3Lと同心円状に形成されている。第4導体層L4は、スルーホールランドL4LとスルーホールランドL4Lに接続された信号線L4SiとベタパターンL4Sとから成る。図1(C)は、スルーホールランドL4Lと信号線L4Siとの平面図である。第5導体層L5は、開口L5hの設けられたベタパターンL5Sから成る。第6導体層L6は、開口L6hの設けられたベタパターンL6Sから成る。第7導体層L7は、開口L7hの設けられたベタパターンL7Sから成る。第8導体層L8は、スルーホールランドL8LとスルーホールランドL8Lに接続された信号線L8SiとベタパターンL8Sとから成る。第9導体層L9は、開口L9hを備えるベタパターンL9Sから成る。図1(D)は、S面側から見た第9導体層及び第8導体層L8の平面図である。ベタパターンL9Sの開口L9hは、スルーホールランドL8Lと同心円状に形成されている。
図1(A)中に示されるように、スルーホール導体36の外形(スルーホール導体用の貫通孔28の直径)d1は200μmである。スルーホール導体表面から開口L5hまでの距離f5は400μmである。第2樹脂絶縁層R2の厚み(第3導体層L3上面から第2導体層L2下面までの距離)t2は60μmである。他の樹脂絶縁層の厚みも第2樹脂絶縁層の厚みと等しい。第1導体層〜第10導体層の厚みt1は25μmである。図1(B)、(C)、(D)中に示される第3導体層のスルーホールランドL3Lの半径d3、第4導体層のスルーホールランドL4Lの半径d4、第8導体層のスルーホールランドL8Lの半径d8は225μmである。第2導体層の開口L2hの半径d2と、第9導体層の開口L9hの半径d9は500μmである。
スルーホール導体の第1面F側のスルーホールランドL3Lの第1面上の開口L2hの設けられる第2導体層のベタパターンL2Sは、スルーホールランドL3Lと1層の樹脂絶縁層R2を介して対向して設けられている。スルーホール導体の第2面S側の第8導体層のスルーホールランドL8Lの第2面上の開口L9hの設けられる第9導体層のベタパターンL9Sは、スルーホールランドL8Lと1層の樹脂絶縁層R8を介して対向して設けられる。
第1樹脂絶縁層〜第9樹脂絶縁層は、はガラスなどの無機粒子とエポキシ系熱硬化樹脂を含む。各樹脂絶縁層はさらにガラスクロスなどの心材を有してもよい。第1樹脂絶縁層〜第9樹脂絶縁層、及び、上側のソルダーレジスト層SRU、下側のソルダーレジスト層SRDの誘電率は3.6〜4.3の範囲内である。
実施形態のプリント配線板では、スルーホール導体36の第1面F側の第3導体層のスルーホールランドL3Lに対応し、第1面上の第2導体層のベタパターンL2Sに該スルーホールランドL3Lと同心円状の開口L2hが設けられる。スルーホール導体の第2面S側の第8導体層のスルーホールランドL8Lに対応し、第2面側上の第9導体層のベタパターンL9Sに該スルーホールランドL8Lと同心円状の開口L9hが設けられている。開口L2hによって第3導体層のスルーホールランドL3Lと第1面上のベタパターンL2Sとの間で浮遊容量が生じず、開口L9hによって第8導体層のスルーホールランドL8Lと第2面上の第9導体層のベタパターンL9Sとの間で浮遊容量が生じない。このため、スルーホール導体36のインピーダンスが高まり、配線との間のインピーダンス整合が取られ、高周波数の信号の減衰を軽減することが可能となる。
第2導体層の開口L2hの半径d2と第3導体層のスルーホールランドL3Lの半径d3、第9導体層の開口L9hの半径d9と第8導体層のスルーホールランドL8Lの半径d8は2倍以上3倍以下であることが望ましい。2倍未満であると、スルーホールランドとベタパターンとの間に浮遊容量が生じてインピーダンス整合が取れ難い。3倍超の場合、インピーダンス上昇の効果は高まらない。また、ベタパターンの面積が小さくなる。
実施形態のプリント配線板では、スルーホール導体36は、複数層の導体層L4、L5、L6、L7と樹脂絶縁層R3、R4、R5、R6、R7とを貫通している。スルーホール導体には、第1面側端部のスルーホールランドL3L、第2面側端部のスルーホールランドL8Lを除き、電源にもアースにも繋がらないダミーランドが接続されない。実施形態で、第1面側端部のスルーホールランドL3Lは、スルーホール用貫通孔28を形成するための位置決め用のランドであり、電源にもアースにも繋がらないダミーランドである。第2面側端部のスルーホールランドL8Lは、スルーホール用貫通孔28を形成するための位置決め用のランドであると共に、信号線L8Siに接続されるランドである。
実施形態のプリント配線板では、スルーホール導体の途中に電源にもアースにも繋がらないダミーランドが接続されない。このため、図7に示された同一導体層のダミーランドとベタ層との間の浮遊容量が生じない。このため、スルーホール導体36のインピーダンスが高まり、配線との間のインピーダンス整合が取られ、高周波数の信号の減衰を軽減することが可能となる。
図1(A)に示されるプリント配線板の配線構成をシミュレーションした結果、スルーホールランドに対応する開口をベタパターンに設けることで、インピーダンス不整合を16.9%改善できることが判明した。また、スルーホール導体の途中に電源にもアースにも繋がらないダミーランドが接続されないことで、インピーダンス不整合を8.1%改善できることが判明した。両方を実施することで、インピーダンス不整合を21%改善できることが明らかになった。
[実施形態の第1改変例]
図2は実施形態の第1改変例に係るプリント配線板の構成を示す。
実施形態の1改変例のプリント配線板は、コア基板を構成する第5樹脂絶縁層R5の第1面F側に樹脂絶縁層R1、R2、R3、R4、導体層L1、L2、L3、L4がビルドアップ積層され、第2面S側に樹脂絶縁層R6、R7、R8、R9、導体層L7、L8、L9、L10がビルドアップ積層されて成る。第5樹脂絶縁層R5の第1面側には第5導体層L5が、第2面側には第6導体層L6が形成されている。スルーホール導体36は、第4樹脂絶縁層R4、第5樹脂絶縁層R5、第6樹脂絶縁層R6を貫通している。第1導体層L1には、第1樹脂絶縁層R1を貫通するビア導体601が形成されている。第2導体層L2には、第2樹脂絶縁層R2を貫通するビア導体602が形成されている。第3導体層L3には、第3樹脂絶縁層R3を貫通するビア導体603が形成されている。ビア導体601、602、603は、直線状にスタックドビア60Fとして配置されている。ビア導体603の底部は第4導体層L4に形成されたランドL4lに接続されている。ランドL4lは信号線L4Siを介してスルーホールランドL4Lに接続されている。スルーホール導体36の第2面S側には第7導体層としてスルーホールランドL7Lが形成されている。スルーホールランドL7L上には、第8導体層L8に第7樹脂絶縁層R7を貫通するビア導体608が形成されている。第9導体層L9には、第8樹脂絶縁層R8を貫通するビア導体609が形成されている。第10導体層L10には、第9樹脂絶縁層R9を貫通するビア導体6010が形成されている。ビア導体608、609、6010は、直線状にスタックドビア60Sとして配置されている。
実施形態の第1改変例では、スルーホール導体の第1面F側のスルーホールランドL4Lの上層である第3導体層L3には、スルーホールランドL4Lと浮遊容量を持つベタパターンは配置されない。第3導体層L3の上層の第2導体層L2のベタパターンL2Sに開口L2hが設けられ、スルーホールランドL4LとベタパターンL2Sとの間で浮遊容量が生じるのを防いでいる。
スルーホール導体の第2面S側のスルーホールランドL7Lの上層である第8導体層L8には、ベタパターンL8Sに開口L8hが設けられる。更に、第8導体層の上層の第9導体層L9にも、ベタパターンL9Sに開口L9hが設けられ、スルーホールランドL7LとベタパターンL8S、L9Sとの間で浮遊容量が生じるのを防いでいる。
[実施形態の第2改変例]
図3(A)は実施形態の第2改変例に係るプリント配線板の構成を示す。
実施形態の2改変例のプリント配線板は、コア基板を構成する第5樹脂絶縁層R5の第1面F側に樹脂絶縁層R1、R2、R3、R4、導体層L1、L2、L3、L4がビルドアップ積層され、第2面S側に樹脂絶縁層R6、R7、R8、R9、導体層L7、L8、L9、L10がビルドアップ積層されて成る。第5樹脂絶縁層R5の第1面側には第5導体層L5が、第2面側には第6導体層L6が形成されている。スルーホール導体36は、第4樹脂絶縁層R4、第5樹脂絶縁層R5、第6樹脂絶縁層R6を貫通している。
実施形態の第2改変例のプリント配線板では、直線状のスタックドビア60Fの最下のビア導体603の底部に接続される第4導体層L4に形成されたランドL4lに対向するベタパターンL5Sに開口L5Hが形成されている。図3(B)は第1面F側から見た第4導体層L4及び第5導体層L5の平面図である。第4導体層L4に形成されたランドL4lに対して、ベタパターンL5Sの開口L5Hは同心円状に形成されている。直線状のスタックドビア60Sの最下のビア導体608の底部に接続される第7導体層L7に形成されたランドL7lに対向するベタパターンL6Sに開口L6Hが形成されている。図3(C)は第2面S側から見た第7導体層L7及び第6導体層L6の平面図である。第7導体層L7に形成されたランドL7lに対して、ベタパターンL6Sの開口L6Hは同心円状に形成されている。
実施形態の第2改変例に係るプリント配線板では、直線状のスタックドビア60Fの最下のビア導体603の底部に接続される第4導体層L4に形成されたランドL4lに対向するベタパターンL5Sに開口L5Hが形成されている。直線状のスタックドビア60Sの最下のビア導体608の底部に接続される第7導体層L7に形成されたランドL7lに対向するベタパターンL6Sに開口L6Hが形成されている。開口L5Hによって第4導体層のランドL4lとベタパターンL5Sとの間で浮遊容量が生じず、開口L6Hによって第7導体層のランドL7lと第6導体層のベタパターンL6Sとの間で浮遊容量が生じない。このため、スタックドビア60F、60Sのインピーダンスが高まり、配線との間のインピーダンス整合が取られ、高周波数の信号の減衰を軽減することが可能となる。
第4導体層L4に形成されたランドL4lの半径d44は50μmであり、第7導体層L7に形成されたランドL7lの半径d7は50μmである。第5導体層の開口L5Hの半径d5と第4導体層のランドL4lの半径d44、第6導体層の開口L6Hの半径d6と第7導体層のランドL7lの半径d7は2倍以上3倍以下であることが望ましい。2倍未満であると、ランドとベタパターンとの間に浮遊容量が生じてインピーダンス整合が取れ難い。3倍超の場合、インピーダンス上昇の効果は高まらない。また、ベタパターンの面積が小さくなる。
図5は、インピーダンスZ0をシミュレーションした結果を示す図表である。縦軸にインピーダンスZ0が取られ、横軸に時間[ps]が取られている。図中で点線は、スルーホールランドに対応するベタパターンの開口、スタックドビア底部のランドに対応するベタパターンの開口が設けれていない場合(改善前)を表し、実線は実施形態の第2改変例の構成を採用した場合(改善後)を表している。0〜20[ps]でのインピーダンスZ0が低下しているのは、スタックドビア部でのインピーダンスの低下を表している。30〜125[ps]でのインピーダンスZ0が安定しているのは、配線部を表している。125〜160[ps]でのインピーダンスZ0が低下しているのは、スルーホール部でのインピーダンスの低下を表している。実線で表される実施形態の第2改変例の構成では、0〜20[ps]でのスタックドビア部でのインピーダンスの低下が1/3程度に改善されている。また、125〜160[ps]でのスルーホール部でのインピーダンスの低下が1/3程度に改善されている。
図4は、スタックドビア部、スルーホール導体による挿入損失をシミュレーションした結果を示す図表である。縦軸に挿入損失[dB]が取られ、横軸に周波数[GHz]が取られている。図中で点線は、スルーホールランドに対応するベタパターンの開口、スタックドビア底部のランドに対応するベタパターンの開口が設けられていない場合(改善前)を表し、実線は実施形態の第2改変例の構成を採用した場合(改善後)を表している。5[GHz]において(改善前)は0.61[dB]の損失が出ていたのに対して、(改善後)は0.39[dB]の損失まで改善できている。10[GHz]において(改善前)は1.11[dB]の損失が出ていたのに対して、(改善後)は0.67[dB]の損失まで改善できている。
[実施形態の第3改変例]
図6(A)は、実施形態の第3改変例に係るプリント配線板を示している。
実施形態の第3改変例のプリント配線板では、コア基板R3に設けられスルーホール導体36を構成する貫通孔28が、第1面F側から第2面S側に向かって径が縮小すると共に、第2面側から第1面側に向かって径が縮小する砂時計形状に形成されている。スルーホール導体の第1面側のスルーホールランドL3Lの上層の第2導体層L2のベタパターンL2Sに、該スルーホールランドL3Lと同心円状の開口L2hが設けられている。スルーホール導体の第2面側のスルーホールランドL4Lの上層の第5導体層L5のベタパターンL5Sに、該スルーホールランドL4Lと同心円状の開口L5hが設けられている。実施形態の第3改変例のプリント配線板においても、スルーホールでのインピーダンス低下が改善される。
[実施形態の第4改変例]
図6(B)は、実施形態の第4改変例に係るプリント配線板を示している。
実施形態の第4改変例のプリント配線板では、コア基板R3は、5層の樹脂絶縁層から成り、スルーホール導体36は、5層の樹脂絶縁層に形成されたビアからなるスタックビア構造である。スルーホール導体の第1面側のスルーホールランドL3Lの上層の第2導体層L2のベタパターンL2Sに、該スルーホールランドL3Lと同心円状の開口L2hが設けられている。スルーホール導体の第2面側のスルーホールランドL4Lの上層の第5導体層L5のベタパターンL5Sに、該スルーホールランドL4Lと同心円状の開口L5hが設けられている。実施形態の第4改変例のプリント配線板においても、スルーホールでのインピーダンス低下が改善される。
L1〜L10 導体層
R1〜R9 樹脂絶縁層
L2S ベタパターン
L2h 開口
L3L スルーホールランド
L8L スルーホールランド
L9S ベタパターン
L9h 開口
28 貫通孔
36 スルーホール導体

Claims (7)

  1. 導体層と樹脂絶縁層とを積層して成り、樹脂絶縁層を貫通するスルーホール導体を備え第1面と該第1面の反対側の第2面を有するプリント配線板であって、
    信号線に接続される前記スルーホール導体の第1面側端部のランドの第1面上にベタパターンが配置されると共に、前記スルーホール導体の第2面側端部のランドの第2面上にベタパターンが配置され、
    前記スルーホール導体の前記第1面側端部のランドに対応し、前記第1面上のベタパターンに前記第1面側端部のランドと同心円状の開口が設けられ、
    前記スルーホール導体の前記第2面側端部のランドに対応し、前記第2面側上のベタパターンに前記第2面側端部のランドと同心円状の開口が設けられている。
  2. 請求項1のプリント配線板であって、
    前記同心円状の開口の径は、前記ランドの径の2〜3倍である。
  3. 請求項1のプリント配線板であって、
    前記スルーホール導体の第1面側端部のランドの第1面上の前記開口の設けられる前記ベタパターンは、前記第1面側端部のランドと1層の樹脂絶縁層を介して対向して設けられ、
    前記スルーホール導体の第2面側端部のランドの第2面上の前記開口の設けられる前記ベタパターンは、前記第2面側端部のランドと1層の樹脂絶縁層を介して対向して設けられる。
  4. 請求項1のプリント配線板であって、
    前記第1面上の前記同心円状の開口が設けられる前記ベタパターン、又は、前記第2面上の前記同心円状の開口が設けられる前記ベタパターンは複数層設けられる。
  5. 請求項1のプリント配線板であって、
    前記スルーホール導体は、複数層の導体層と前記樹脂絶縁層とを貫通し、前記スルーホール導体には、前記第1面側端部のランド、前記第2面側端部のランドを除き、電源にもアースにも繋がらないダミーランドが接続されない。
  6. 請求項1のプリント配線板であって、
    前記スルーホール導体は、前記信号線を介してスタックドビアに接続され、
    前記スタックドビアの最下層のビアの底部にランドが接続され、
    前記ランドの下層のベタ層に、前記ランドと同心円状の開口が設けられる。
  7. 請求項1のプリント配線板であって、
    前記樹脂絶縁層の誘電率は3.6〜4.3である。
JP2015124755A 2015-06-22 2015-06-22 プリント配線板 Pending JP2017011093A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015124755A JP2017011093A (ja) 2015-06-22 2015-06-22 プリント配線板
US15/189,221 US9661741B2 (en) 2015-06-22 2016-06-22 Printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015124755A JP2017011093A (ja) 2015-06-22 2015-06-22 プリント配線板

Publications (1)

Publication Number Publication Date
JP2017011093A true JP2017011093A (ja) 2017-01-12

Family

ID=57588790

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015124755A Pending JP2017011093A (ja) 2015-06-22 2015-06-22 プリント配線板

Country Status (2)

Country Link
US (1) US9661741B2 (ja)
JP (1) JP2017011093A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024253055A1 (ja) * 2023-06-05 2024-12-12 イビデン株式会社 配線基板

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108633172B (zh) 2018-08-23 2019-11-26 合肥鑫晟光电科技有限公司 印刷电路板和显示装置
CN112312642B (zh) * 2019-07-31 2022-05-27 庆鼎精密电子(淮安)有限公司 电路板

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6617526B2 (en) * 2001-04-23 2003-09-09 Lockheed Martin Corporation UHF ground interconnects
JP2002353588A (ja) * 2001-05-29 2002-12-06 Mitsubishi Electric Corp 配線基板及び配線基板の製造方法
US6747217B1 (en) * 2001-11-20 2004-06-08 Unisys Corporation Alternative to through-hole-plating in a printed circuit board
US6937120B2 (en) * 2003-04-02 2005-08-30 Harris Corporation Conductor-within-a-via microwave launch
KR101131759B1 (ko) * 2003-04-07 2012-04-06 이비덴 가부시키가이샤 다층프린트배선판
US8119920B2 (en) 2004-02-04 2012-02-21 Ibiden Co., Ltd. Multilayer printed wiring board
JP5003359B2 (ja) * 2007-08-31 2012-08-15 日本電気株式会社 プリント配線基板
US8586875B2 (en) * 2010-02-26 2013-11-19 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JP5990828B2 (ja) * 2010-03-09 2016-09-14 日立化成株式会社 電磁結合構造、多層伝送線路板、電磁結合構造の製造方法、及び多層伝送線路板の製造方法
US20130146345A1 (en) * 2011-12-12 2013-06-13 Kazuki KAJIHARA Printed wiring board and method for manufacturing the same
JP2013229526A (ja) * 2012-04-26 2013-11-07 Ngk Spark Plug Co Ltd 多層配線基板及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024253055A1 (ja) * 2023-06-05 2024-12-12 イビデン株式会社 配線基板

Also Published As

Publication number Publication date
US20160374192A1 (en) 2016-12-22
US9661741B2 (en) 2017-05-23

Similar Documents

Publication Publication Date Title
TWI615065B (zh) 柔性線路板及其製作方法
US9635761B2 (en) Sleeved coaxial printed circuit board vias
JP5056080B2 (ja) 多層プリント配線板及びその製造方法
TWI429343B (zh) 電路板
CN108289368A (zh) 高频信号传输结构及其制作方法
CN105321889B (zh) 布线基板
CN106470523A (zh) 柔性电路板及其制作方法
CN107369673A (zh) 设置有天线的集成电路封装装置及其制造方法
CN103889145B (zh) 线路板及电子总成
JP2017011093A (ja) プリント配線板
US9565750B2 (en) Wiring board for mounting a semiconductor element
US9917047B2 (en) Wiring board
US8227699B2 (en) Printed circuit board
CN105323956A (zh) 布线基板
US20120247826A1 (en) Circuit board having circumferential shielding layer
JP5981265B2 (ja) 配線基板
JP2017011094A (ja) プリント配線板
JP2012033529A (ja) 配線基板
CN101170866A (zh) 印刷电路板
US20160192475A1 (en) Wiring board
US20140360770A1 (en) Printed circuit board
JP6536057B2 (ja) 配線基板およびその製造方法
JP6725378B2 (ja) アンテナモジュール
CN102215627B (zh) 多层电路板
JP5306551B1 (ja) 多層回路基板