JP2017017152A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2017017152A
JP2017017152A JP2015131484A JP2015131484A JP2017017152A JP 2017017152 A JP2017017152 A JP 2017017152A JP 2015131484 A JP2015131484 A JP 2015131484A JP 2015131484 A JP2015131484 A JP 2015131484A JP 2017017152 A JP2017017152 A JP 2017017152A
Authority
JP
Japan
Prior art keywords
bonding pad
passivation film
wiring layer
semiconductor device
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015131484A
Other languages
English (en)
Other versions
JP6571414B2 (ja
Inventor
洸一 島崎
Koichi Shimazaki
洸一 島崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Priority to JP2015131484A priority Critical patent/JP6571414B2/ja
Priority to TW105117628A priority patent/TWI672781B/zh
Priority to US15/193,386 priority patent/US10504867B2/en
Priority to KR1020160081644A priority patent/KR20170003453A/ko
Priority to CN201610500365.XA priority patent/CN106328626B/zh
Publication of JP2017017152A publication Critical patent/JP2017017152A/ja
Application granted granted Critical
Publication of JP6571414B2 publication Critical patent/JP6571414B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00—Arrangements for protection of devices
    • H10W42/121—Arrangements for protection of devices protecting against mechanical damage
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/131—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/8303—Diamond
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01354—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/072—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/321—Structures or relative sizes of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/331—Shapes of die-attach connectors
    • H10W72/332—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/341—Dispositions of die-attach connectors, e.g. layouts
    • H10W72/344—Dispositions of die-attach connectors, e.g. layouts relative to underlying supporting features, e.g. bond pads, RDLs or vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】パッシベーション膜が配線層膜より薄く、ボンディング時のストレス耐性の高い半導体装置を提供する。【解決手段】ボンディングパッド３０１と空隙６０１を介し配線層３０３が配置され、パッシベーション膜４０１はボンディングパッド３０１を形成する配線層の膜厚より薄く、空隙の幅はパッシベーション膜厚の２倍以下とする。ボンディングパッド３０１の側壁を覆うパッシベーション膜４０１の縦方向の厚みはボンディングパッド３０１の縦方向の厚みよりも厚いものとなり、ボンディング時のストレス耐性が高くなり、パッシベーション膜４０１のクラック発生を抑制する。【選択図】図２

Description

本発明は、ボンディングパッドを備える半導体装置に関する。
従来の半導体装置におけるボンディングパッド周辺の構造は、図６に示すように、半導体基板１０１上に絶縁膜２０１を設け、絶縁膜２０１上に最上層の配線層によってボンディングパッド３０１が形成されており、ボンディングパッド３０１の周辺に空隙を介してダミー配線３０２を設置し、半導体装置を保護するためのパッシベーション膜４０１はボンディングパッド３０１の膜厚以上の膜厚であり、ボンディングパッド３０１とボンディングワイヤとを接続するための開口部５０１をボンディングパッド３０１上に露出させる構造である（例えば、特許文献１参照）。
ワイヤボンディング時のストレスや、熱応力によってパッシベーション膜にクラックが発生するのを防止するために、ボンディングパッドの周辺のパッシベーション膜の強度を高くすることでパッシベーションクラックを抑制できることが知られている。
特開平５−２２６３６９号公報
しかしながら、パッシベーション膜の膜厚がボンディングパッドの膜厚より薄い場合、パッシベーション膜の強度は低下し、ワイヤボンディングや熱応力によってパッシベーションクラックが発生してしまうことがある。
本発明は、上記不具合に鑑みてなされ、パッシベーション膜がボンディングパッド膜厚より薄い場合でも、ボンディング時のストレスや熱応力耐性の高い半導体装置を提供することを課題とする。
本発明は、上記課題を解決するため、ボンディングパッドと空隙を介し配線層が配置され、パッシベーション膜は前記ボンディングパッドを形成する配線層の膜厚より薄く、前記空隙の幅は前記パッシベーション膜厚以上かつ前記パッシベーション膜厚の２倍以下であり、前記パッシベーション膜堆積後の前記空隙に充填された前記パッシベーション膜厚は前記ボンディングパッド上部のパッシベーション膜より厚くなっていることを特徴とする半導体装置とした。
本発明では、ボンディングパッドの上部に堆積したパッシベーション膜より、ボンディングパッド側壁のパッシベーション膜を厚くすることで、ボンディング時のストレス耐性が高くなる。
本発明の第１の実施形態を示す半導体装置の断面図である。 本発明の第２の実施形態を示す半導体装置の断面図である。 本発明の第３の実施形態を示す半導体装置の断面図である。 本発明の第４の実施形態を示す半導体装置の平面図である。 本発明の第５の実施形態を示す半導体装置の平面図である。 従来の半導体装置におけるボンディングパッドの断面図である。
以下、本発明の第１の実施形態について、図１を参照して説明する。
図１に示すように、第１の実施形態によるボンディングパッドとその周辺は、半導体基板１０１の表面に設けられた絶縁膜２０１と、絶縁膜２０１上に形成されたボンディングパッド３０１と、ボンディングパッド３０１の脇の空隙６０１を介して配置された最上層の配線層３０３と、ボンディングパッド３０１と配線層３０３上に設置された半導体基板１０１を保護するためのパッシベーション膜４０１と、ボンディングワイヤを接続するためにボンディングパッド３０１を露出させている開口部５０１とを有する構造となっている。
最上層の配線層３０３は、ボンディングパッド３０１の一辺に沿って部分的に１列を配置しても良く、ボンディングパッド３０１の周囲を一重に取り囲んで配置しても良い。図１はボンディングパッド３０１の対向する２辺に沿って最上層の配線層３０３がそれぞれ配置された状態を示している。
ここで、最上層の配線層３０３およびボンディングパッド３０１の厚みは、最上層の配線層上のパッシベーション膜４０１の縦方向厚みより厚いことが特徴であり、ボンディングパッド３０１と最上層の配線層３０３との空隙６０１の幅は、最上層の配線層上のパッシベーション膜４０１の縦方向の厚み以上であり、そのパッシベーション膜が最上層の配線層３０３からなる孤立したパターンの側壁に堆積された場合の厚みである側壁厚の２倍以下である。このような設定とすることでボンディングパッド３０１と最上層の配線層との空隙６０１にはパッシベーション膜４０１が埋め込まれ、ボンディングパッド３０１の側壁を覆うパッシベーション膜４０１の厚みは、最上層の配線層３０３が配置されていることにより、ボンディングパッド３０１の上部のパッシベーション膜４０１より厚くなる。そして、ボンディングパッド３０１の側壁を覆うパッシベーション膜４０１の縦方向の厚みはボンディングパッド３０１の縦方向の厚みよりも厚いものとなる。
なお、絶縁膜２０１内には他の配線層が含まれていても構わない。また、最上層の配線層の電位はボンディングパッド３０１と同電位でも、異なる電位でも、浮遊電位でも構わない。
また、一般にボンディングパッド３０１は長方形あるいは正方形の矩形であるが、他の形状であっても構わない。さらに、パッシベーション膜４０１上にさらにポリイミドなどの樹脂が堆積されていても構わない。
ワイヤボンディングがボンディングパッド３０１上になされた時、ボンディングパッド３０１は変形し、ボンディングパッド３０１の側壁から水平方向にパッシベーション膜４０１を押し込む圧力がかかるが、ボンディングパッド３０１の側壁を覆うパッシベーション膜４０１の膜厚が厚いために、ボンディング時のストレス耐性が高くパッシベーション膜４０１のクラック発生を抑制することができる。さらには、ボンディングパッドの側壁を覆うパッシベーション膜の高さが一様であるため、パッシベーション膜の上部で破壊され易いという従来の欠点も解消できる。
図２は本発明の第２の実施形態を示す半導体装置の断面図である。第１の実施形態は最上層の配線層３０３をボンディングパッド３０１に隣接して１列もしくは１重に配置した。これに対して、第２の実施形態は最上層の配線層３０３を少なくとも２列もしくは２重以上設置している。このようにすることでボンディングパッド３０１の側壁を覆うパッシベーション膜４０１および最上層の配線層３０３の横方向の厚みは第一の実施形態よりも厚くなり、一層パッシベーション膜４０１のクラック発生をより効果的に抑制することができる。
図３は本発明の第３の実施形態を示す半導体装置の断面図である。第１の実施形態では最上層の配線層３０３上のパッシベーション膜４０１は分断されることなく最上層の配線層３０３を覆っていた。これに対して、第３の実施形態は最上層の配線層３０３上の一部においてパッシベーション膜４０１がスリット７０１により分断されている。即ち、ボンディングパッドとは異なる配線層３０３の上においてパッシベーション膜４０１が除去された領域であるスリットが設けられている。パッシベーション膜４０１を分断している領域であるスリットが変形のストレスを緩和するので、本構造においても第一の実施形態同様にパッシベーション膜４０１のクラック発生を抑制することができる。
図４は本発明の第４の実施形態を示す半導体装置の平面図である。ボンディングパッド３０１の周囲には空隙６０１を介して設置された最上層の配線層３０３が１重で分断されることなく環状に設置されている。パッシベーション膜４０１のクラック発生を抑制することができる。
図５は本発明の第５の実施形態を示す半導体装置の平面図である。ボンディングパッド３０１の周囲には空隙６０１を介して設置された最上層の配線層３０３が１重で分断して設置されている。最上層の配線層３０３が分断されていても、パッシベーション膜４０１のクラック発生を抑制することができる。
図１から図５に示した実施形態の組み合わせによって形成される半導体装置も、同様にパッシベーション膜４０１のクラック発生を抑制することができる。
１０１ 半導体基板
２０１ 絶縁膜
３０１ ボンディングパッド
３０２ ダミー配線
３０３ 最上層の配線層
４０１ パッシベーション膜
５０１ 開口部
６０１ 配線層の間の空隙
７０１ パッシベーション膜に設けられたスリット

Claims (6)

  1. 半導体基板の表面に設けられた絶縁膜の上に設けられたボンディングパッドを覆うパッシベーション膜の膜厚が前記ボンディングパッドの膜厚よりも薄い半導体装置であって、前記ボンディングパッドの周囲に空隙を介して最上層の配線層が配置され、前記空隙の幅が、前記パッシベーション膜の膜厚以上であり前記パッシベーション膜の側壁厚の２倍以下であることを特徴とする半導体装置。
  2. 前記最上層の配線層が前記ボンディングパッドの周囲に環状に配置されていることを特徴とする請求項１記載の半導体装置。
  3. 前記最上層の配線層が一部分断されていることを特徴とする請求項２記載の半導体装置。
  4. 前記最上層の配線層が前記ボンディングパッドの周囲に２重以上に配置されていることを特徴とする請求項２または請求項３記載の半導体装置。
  5. 前記空隙上のパッシベーション膜の縦方向膜厚が前記ボンディングパッド上のパッシベーション膜の縦方向膜厚より厚いことを特徴とする請求項１乃至４のいずれか１項記載の半導体装置。
  6. 前記ボンディングパッドの周囲に空隙を介して配置された最上層の配線層の上に前記パッシベーション膜が除去されたスリットが設けられていることを特徴とする請求項１乃至５のいずれか１項記載の半導体装置。
JP2015131484A 2015-06-30 2015-06-30 半導体装置 Expired - Fee Related JP6571414B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2015131484A JP6571414B2 (ja) 2015-06-30 2015-06-30 半導体装置
TW105117628A TWI672781B (zh) 2015-06-30 2016-06-03 半導體裝置
US15/193,386 US10504867B2 (en) 2015-06-30 2016-06-27 Semiconductor device having a bonding pad
KR1020160081644A KR20170003453A (ko) 2015-06-30 2016-06-29 반도체 장치
CN201610500365.XA CN106328626B (zh) 2015-06-30 2016-06-30 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015131484A JP6571414B2 (ja) 2015-06-30 2015-06-30 半導体装置

Publications (2)

Publication Number Publication Date
JP2017017152A true JP2017017152A (ja) 2017-01-19
JP6571414B2 JP6571414B2 (ja) 2019-09-04

Family

ID=57682952

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015131484A Expired - Fee Related JP6571414B2 (ja) 2015-06-30 2015-06-30 半導体装置

Country Status (5)

Country Link
US (1) US10504867B2 (ja)
JP (1) JP6571414B2 (ja)
KR (1) KR20170003453A (ja)
CN (1) CN106328626B (ja)
TW (1) TWI672781B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019152625A (ja) * 2018-03-06 2019-09-12 株式会社デンソー 電子装置
JP2023049555A (ja) * 2021-09-29 2023-04-10 ルネサスエレクトロニクス株式会社 半導体装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109422234B (zh) * 2017-09-01 2021-04-09 中芯国际集成电路制造(上海)有限公司 测试结构及其制造方法
WO2020098470A1 (en) 2018-11-15 2020-05-22 Changxin Memory Technologies, Inc. Redistribution layer (rdl) structure, semiconductor device and manufacturing method thereof
JP2020141100A (ja) * 2019-03-01 2020-09-03 キオクシア株式会社 半導体装置およびその製造方法
JP7500208B2 (ja) * 2020-02-04 2024-06-17 ラピスセミコンダクタ株式会社 半導体装置
KR102714218B1 (ko) 2020-05-04 2024-10-08 삼성전자주식회사 반도체 패키지

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62214633A (ja) * 1986-03-14 1987-09-21 Nec Corp 半導体集積回路装置
JPH0353843U (ja) * 1989-09-29 1991-05-24
JPH05226339A (ja) * 1992-01-28 1993-09-03 Nec Corp 樹脂封止半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3053843B2 (ja) 1990-05-25 2000-06-19 ヤマハ発動機株式会社 ヘリコプタの降着装置
KR100280553B1 (ko) * 1999-01-22 2001-01-15 김영환 반도체 장치 및 그 제조방법
JP5111878B2 (ja) * 2007-01-31 2013-01-09 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5034740B2 (ja) * 2007-07-23 2012-09-26 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
KR101185886B1 (ko) * 2007-07-23 2012-09-25 삼성전자주식회사 유니버설 배선 라인들을 포함하는 반도체 칩, 반도체패키지, 카드 및 시스템

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62214633A (ja) * 1986-03-14 1987-09-21 Nec Corp 半導体集積回路装置
JPH0353843U (ja) * 1989-09-29 1991-05-24
JPH05226339A (ja) * 1992-01-28 1993-09-03 Nec Corp 樹脂封止半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019152625A (ja) * 2018-03-06 2019-09-12 株式会社デンソー 電子装置
JP2023049555A (ja) * 2021-09-29 2023-04-10 ルネサスエレクトロニクス株式会社 半導体装置
JP7653885B2 (ja) 2021-09-29 2025-03-31 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
TW201705411A (zh) 2017-02-01
KR20170003453A (ko) 2017-01-09
CN106328626B (zh) 2020-03-17
JP6571414B2 (ja) 2019-09-04
US20170005024A1 (en) 2017-01-05
CN106328626A (zh) 2017-01-11
TWI672781B (zh) 2019-09-21
US10504867B2 (en) 2019-12-10

Similar Documents

Publication Publication Date Title
JP6571414B2 (ja) 半導体装置
JP5175066B2 (ja) 半導体装置
JP4303547B2 (ja) 半導体装置
CN106229321A (zh) 一种阵列基板及显示面板
US9215804B2 (en) Circuit stack structure
JP6027452B2 (ja) 半導体装置
JP2018066819A5 (ja)
JP2020038758A5 (ja)
JP5613290B2 (ja) 半導体装置
JP5300814B2 (ja) 半導体装置
JP2009176833A (ja) 半導体装置とその製造方法
JP6098412B2 (ja) 半導体装置
TWI731431B (zh) 接墊結構
US11062984B2 (en) Methods for forming semiconductor devices
JP5483772B2 (ja) 半導体装置
JP2009218503A (ja) 半導体装置及びその製造方法
JP6154583B2 (ja) 半導体装置およびその製造方法
JP5726989B2 (ja) 半導体装置
JP2010161217A (ja) 半導体装置
JP2012156252A (ja) 半導体装置
JP5814554B2 (ja) 半導体装置の製造方法
JP2012243916A (ja) 半導体装置、半導体装置の製造方法、及び、半導体装置のレイアウト方法
JP6154582B2 (ja) 半導体装置およびその製造方法
TWI446468B (zh) 凸塊製程及其結構
KR20110079339A (ko) 이미지 센서의 실링

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20160112

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180510

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190424

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190723

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190808

R150 Certificate of patent or registration of utility model

Ref document number: 6571414

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees