JP2017017193A - 半導体光素子を作製する方法、半導体光素子 - Google Patents

Abstract

【課題】所望の品質の劈開面を光導波路のために提供できると共に素子のための基板に所望の支持能を提供できる、半導体光素子を作製する方法を提供する。【解決手段】この作製方法は、複数の第１溝２７及び複数の第２溝３１を備える裏面に有しており、素子区画ＳＥＣＴの各々に設けられ光導波路のための半導体構造体３７を含む基板生産物ＳＰ３を準備して、基板生産物ＳＰ３の裏面への押圧によって、別の基板生産物（ＳＰ４）と半導体バーＳＢとを形成する。半導体バーＳＢの一端面は、押圧による分離によって形成され、半導体構造体３７は一端面に到達する。第１溝２７は、第１方向に延在すると共に該第１方向に交差する第２方向に第１ピッチで配列される。第２溝３１は、第２方向に延在している。第２溝３１の幅は、第１溝２７の幅より小さい、第１溝２７の各々は、底面２７ａ並びに第１側面２７ｂ及び第２側面２７ｃを有する。【選択図】図１１

Description

本発明は、半導体光素子を作製する方法、及び半導体光素子に関する。

特許文献１は、半導体レーザチップを製造する方法を開示する。

特開２０００−１２４５３７号公報

特許文献１の作製方法では、生産物の一方の面にスクライブ傷を形成すると共に生産物の他方の面に分割刃を用いて押圧することによって、生産物を分割する。劈開面を形成すべき位置における基板の厚さは、生産物の全体における基板の厚さと同じであり、劈開面を形成すべき位置の基板を薄くするためには、生産物の全体にわたって基板の厚さを薄くすることが必要である。厚い基板は、劈開における難しさ、及び劈開面の品質の均一性に関する難易度を高める。薄い基板は、ハンドリングに関する煩雑さを高める。

また、半導体光素子を作製する方法に用いられる基板は、そのおもて面及び／又はうら面上に形成される半導体層、絶縁層及び金属層といった一又は複数の薄膜の成長及び堆積のための下地を提供する。これ故に、基板は、製造工程における熱履歴に応じて、単一の薄膜及び／又は薄膜の積層から熱応力を受ける。基板は、おもて面及び／又はうら面上に形成された薄膜及び積層を支持する機能を有する。薄い基板は、半導体チップにおいて基板に求められる支持能を低下させる。

本発明の一側面は、このような背景の下に為されたものであり、所望の品質の劈開面を光導波路に提供できると共に所望の支持能を素子のための基板に提供できる、半導体光素子を作製する方法を提供することを目的とする。また、本発明の別の側面は、所望の品質の劈開端面を光導波路に提供できると共に所望の支持能を基板に提供できる半導体光素子を提供することを目的とする。

本発明の一側面によれば、半導体光素子を作製する方法は、劈開性を有する支持基体と、該支持基体の主面上に配列された複数の素子区画の各々に設けられ光導波路のための半導体構造物とを含んでおり、複数の第１溝及び複数の第２溝を備える裏面を有する基板生産物を準備する工程と、前記複数の第１溝のうちの一の第１溝の位置において前記基板生産物の前記裏面を押圧することによって、別の基板生産物と半導体バーとを形成する工程と、を備え、前記半導体バーの一端面は、前記押圧による分離によって形成され、前記半導体構造物は前記一端面に到達しており、前記複数の第１溝は、第１方向に延在すると共に、該第１方向に交差する第２方向に第１ピッチで配列されており、前記複数の第２溝は、前記第２方向に延在しており、前記第２溝の幅は、前記第１溝の幅より小さく、前記第１溝の各々は、第１側面、第２側面及び底面を有しており、前記第１側面、前記第２側面及び前記底面は前記第１方向に延在する。

本発明の別の側面によれば、半導体光素子は、劈開性を示す半導体からなり主面を有する支持体と、一又は複数の半導体層を含み前記支持体の前記主面上に設けられ光導波路のための半導体構造物と、を備え、前記支持体は、第１方向に延在する第１縁を有し、前記支持体は、前記第１方向に交差する第２方向に延在する第２縁を有し、前記支持体は、前記主面の反対側にある裏面と、前記第１縁に対応する第１素子端面を前記支持体の前記裏面に繋ぐ第１斜面と、前記第２縁に対応する第２素子端面から延在するテラス面と、前記テラス面を前記支持体の前記裏面に繋ぐ第２斜面と、を含み、前記第１斜面は、第１基準面に沿って延在する部分を有しており、前記第２斜面は、第２基準面に沿って延在する部分を有しており、前記支持体の前記裏面は、前記法線軸に交差する第３基準面に沿って延在しており、前記半導体構造物は、前記第２素子端面に到達しており、前記第１基準面及び前記第２基準面は前記第３基準面に対して傾斜し、前記法線軸の方向に関して、前記支持体の前記主面と前記テラス面との間隔は、前記支持体の前記主面と前記裏面との間隔より小さい。

本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。

以上説明したように、本発明の一側面によれば、所望の品質の劈開面を光導波路に提供できると共に所望の支持能を素子のための基板に提供できる、半導体光素子を作製する方法が提供される。また、本発明の別の側面によれば、所望の品質の劈開端面を光導波路に提供できると共に所望の支持能を基板に提供できる半導体光素子が提供される。

図１は、本実施形態に係る半導体光素子を作製する方法における主要な工程を示す図面である。 図２は、本実施形態に係る製造方法におけるいくつかの工程における生産物を模式的に示す斜視図である。 図３は、本実施形態に係る第１生産物における素子区画の配列を示す図面である。 図４は、本実施形態に係る素子区画の配列を示す図面である。 図５は、本実施形態に係る生産物のうら面上に設けられたマスクのパターンと素子区画との配置を模式的に示す図面である。 図６は、図５に示されたいくつかの断面線における生産物及び支持体の断面を示す図面である。 図７は、本実施形態に係る製造方法内のいくつかの工程における生産物を模式的に示す斜視図である。 図８は、本実施形態に係る第２生産物のおもて面及びうら面を模式的に示す図面である。 図９は、図８に示された典型的な断面線における断面を示す図面である。 図１０は、本実施形態に係る基板生産物のおもて面及びうら面を示す図面である。 図１１は、実施例における基板生産物への分割刃の押し当てを模式的に表す図面である。 図１２は、実施例における半導体バーへの分割刃の押し当てを模式的に表す図面である。 図１３は、本実施形態に係る作製方法により形成された半導体チップを模式的に示す図面である。

引き続き、いくつかの具体例を説明する。

一形態に係る半導体光素子を作製する方法は、（ａ）劈開性を有する支持基体と、該支持基体の主面上に配列された複数の素子区画の各々に設けられ光導波路のための半導体構造物とを含んでおり、複数の第１溝及び複数の第２溝を備える裏面を有する基板生産物を準備する工程と、（ｂ）前記複数の第１溝のうちの一の第１溝の位置において前記基板生産物の前記裏面を押圧することによって、別の基板生産物と半導体バーとを形成する工程と、を備え、前記半導体バーの一端面は、前記押圧による分離によって形成され、前記半導体構造物は前記一端面に到達しており、前記複数の第１溝は、第１方向に延在すると共に、該第１方向に交差する第２方向に第１ピッチで配列されており、前記複数の第２溝は、前記第２方向に延在しており、前記第２溝の幅は、前記第１溝の幅より小さく、前記第１溝の各々は、第１側面、第２側面及び底面を有しており、前記第１側面、前記第２側面及び前記底面は前記第１方向に延在する。

この半導体光素子を作製する方法によれば、基板生産物の裏面のエッチングにより第１溝及び第２溝を形成できる。第１溝の幅が第２溝の幅より大きいので、各第１溝は、エッチングによる形成により実質的に平坦な底面を有する。第１溝の底面と支持基体主面との距離は、基板生産物の裏面と支持基体主面との距離より小さい。したがって、支持基体の劈開のための厚さが、第１溝では小さい。

一形態に係る半導体光素子を作製する方法では、別の基板生産物と半導体バーとを形成する前記工程では、前記基板生産物の前記第１溝の前記底面にブレードを当てる。

半導体光素子を作製する方法によれば、ブレードが底面に押し当てられるので、押圧力が第１溝の底面に的確に加えられる。

一形態に係る半導体光素子を作製する方法では、前記支持基体の半導体は、ＩｎＰ、ＧａＡｓ、ＧａＳｂ、及びＩｎＡｓのいずれかである。

半導体光素子を作製する方法によれば、これらの材料は、半導体光素子の作製に有用である。

一形態に係る半導体光素子を作製する方法は、前記素子区画の配列を備える生産物を準備する工程と、前記第１溝のための第１開口パターン及び前記第２溝のための第２開口パターンを有するマスクを前記生産物の裏面に形成する工程と、前記マスクを用いて前記生産物の前記裏面のエッチングを行うと共に、前記生産物から前記基板生産物を形成する工程と、を更に備え、前記基板生産物は、前記第１溝及び前記第２溝を有しており、前記第１開口パターンの幅は、前記第２開口パターンの幅より大きく、前記支持基体は、［０１−１］方向及び［０−１−１］方向に劈開性を有する半導体を備え、前記第１方向は、前記支持基体の前記半導体の［０１−１］方向及び［０−１−１］方向のいずれか一方である。

半導体光素子を作製する方法によれば、劈開性を示す半導体に、［０１−１］方向及び［０−１−１］方向のいずれか一方に延在する第１溝を形成できる。

一形態に係る半導体光素子を作製する方法では、前記支持基体は、ＩｎＰからなり、前記エッチングのエッチャントは、ＨＢｒを含む。

半導体光素子を作製する方法によれば、ＩｎＰ基板の裏面に、第１溝として台形断面の溝を形成でき、第２溝としてＶ字形断面の溝を形成できる。

一形態に係る半導体光素子は、（ａ）劈開性を示す半導体からなり主面を有する支持体と、（ｂ）一又は複数の半導体層を含み前記支持体の前記主面上に設けられ光導波路のための半導体構造物と、を備え、前記支持体は、第１方向に延在する第１縁を有し、前記支持体は、前記第１方向に交差する第２方向に延在する第２縁を有し、前記支持体は、前記主面の反対側にある裏面と、前記第１縁に対応する第１素子端面を前記支持体の前記裏面に繋ぐ第１斜面と、前記第２縁に対応する第２素子端面から延在するテラス面と、前記テラス面を前記支持体の前記裏面に繋ぐ第２斜面と、を含み、前記第１斜面は、第１基準面に沿って延在する部分を有しており、前記第２斜面は、第２基準面に沿って延在する部分を有しており、前記支持体の前記裏面は、前記主面の法線軸に交差する第３基準面に沿って延在しており、前記第１基準面及び前記第２基準面は前記第３基準面に対して傾斜し、前記半導体構造物は、前記第２素子端面に到達しており、前記法線軸の方向に関して、前記支持体の前記主面と前記テラス面との間隔は、前記支持体の前記主面と前記裏面との間隔より小さい。

この半導体光素子によれば、半導体構造物の光導波路構造が、支持体の第２縁に対応する素子端面に到達しており、また、支持体の半導体は劈開性を示すので、素子端面は劈開面を備える。支持体の第２縁において、支持体の主面とテラス面との間隔の最大値が支持体の主面と裏面との間隔の最小値より小さいので、素子端面の形成に際して生成される素子端面付近の厚さは、素子端面から離れた位置の支持体厚に比べて小さく、これ故に、偶発的な事象に起因して生じる端面の乱れが少ない。第２素子端面付近における厚さを薄くするために、素子端面から離れた位置の支持体厚を薄くすることがない。この裏面構造は、支持体に半導体構造物に対する支持能を提供できると共に、支持体の厚さ方向に関する劈開面の長さを小さくできる。

本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、半導体光素子を作製する方法、及び半導体光素子に係る本発明の実施形態を説明する。可能な場合には、同一の部分には同一の符号を付する。

図１は、本実施形態に係る半導体光素子を作製する方法における工程フローを示す図面である。図２は、本実施形態に係る製造方法におけるいくつかの工程における生産物を模式的に示す斜視図である。図２の（ａ）部に示されるように、工程Ｓ１０１では、第１生産物ＳＰ１を準備する。第１生産物ＳＰ１は、複数の素子区画ＳＥＣＴの配列を含む。第１生産物ＳＰ１は、劈開性を有する材料からなる基板１１と、劈開性を有する材料からなる半導体を備える構造物１３とを備え、必要な場合には、この構造物１３に電気信号を与える金属構造物１５を更に備えることができる。基板１１は、半導体のエピタキシャル成長のために半導体主面１１ａと、半導体主面１１ａの反対側の裏面１１ｂとを有する。基板１１は、例えばインチサイズの半導体ウエハであることができ、半導体ウエハは、導電性又は半絶縁性の半導体を備える。半導体ウエハは、例えばＩｎＰ、ＧａＡｓ、ＧａＳｂ、及びＩｎＡｓ等の半導体ウエハであることができる。これらの材料は、半導体光素子の作製に有用であって、また劈開性を有する。基板１１は、例えば（１００）面の半導体主面を有することができる。図２の（ａ）部を参照すると、代表として一の素子区画ＳＥＣＴに導波路構造（１３ａ又は１３ｂ）が示されている。構造物１３は、例えばマッハツェンダ変調器のための導波路構造１３ａを含むことができ、また例えば９０度ハイブリットのための多モード干渉器及びフォトダイオードのための導波路構造１３ｂを含むことができる。また、構造物１３は、量子カスケード半導体レーザのための導波路を含むことができる。マッハツェンダ変調器、多モード干渉器及びフォトダイオード、並びに量子カスケード半導体レーザに光学的に結合される半導体導波路構造は、素子区画の境界に到達しており、また境界を横切っている。構造物１３は、光導波路のための半導体積層構造１７を有する。半導体積層構造１７は、基板１１の半導体主面１１ａ上に設けられる。半導体積層構造１７は、例えば導波路構造１３ａのために複数の半導体層１９（例えば、下部クラッド層、コア層、上部クラッド層及びコンタクト層）を含むことができ、また導波路構造１３ｂのフォトダイオードのために複数の半導体層１９（例えば、カソード領域、受光層、アノード領域及びコンタクト層）を含むことができる。構造物１３は、半導体積層構造１７の保護のために、及び／又は金属構造物１５を半導体積層構造１７から絶縁するために無機絶縁膜及び／又は樹脂膜を含むことができる。無機絶縁膜は、例えばＳｉＮ、ＳｉＯＮ、ＳｉＯ_２といったシリコン系無機絶縁体を備え、また樹脂膜は、例えばベンゾシクロブテン（ＢＣＢ）、ポリイミドを備えることができる。引き続く説明における参照のために、第１生産物ＳＰ１のエピ面をおもて面Ｆとして参照すると共に、第１生産物ＳＰ１の基板１１の裏面１１ｂをうら面Ｂとして参照する。第１生産物ＳＰ１の作製は、半導体のエピタキシャル成長、フォトリソグラフィ、エッチング、絶縁膜の気相成長、樹脂のスピン塗布、金属膜の堆積といった半導体素子の製造手法によって行われる。

図３は、第１生産物ＳＰ１における素子区画の配列を示す図面である。図３の（ａ）部は、第１生産物ＳＰ１のおもて面Ｆにおける素子区画の配列を示す平面図である。第１生産物ＳＰ１では、素子区画ＳＥＣＴは二次元に配列されている。本実施例では、第１生産物ＳＰ１の基板１１の半導体主面１１ａは、例えば（１００）面を有する。本製造工程において、半導体バーとして分離されるバー区画ＳＢＡＲも、二次元に配列されている。バー区画ＳＢＡＲは、素子区画ＳＥＣＴの一次元配列と、この配列の一端に設けられたハンドリング区画Ｈとを含む。図３の（ａ）部には、結晶座標系ＣＲが示されており、本実施例では、（１００）面の半導体主面上に素子構造が形成される。［０−１１］方向（又は［０１−１］方向）にバー区画ＳＢＡＲが配列されている。具体的には、［０−１１］方向（又は［０１−１］方向）に所定の数だけ連続して素子区画ＳＥＣＴが並ぶと共に、この並びの端にハンドリング区画Ｈが設けられて、バー区画ＳＢＡＲを構成する。［０−１−１］方向（又は［０１１］方向）にもバー区画ＳＢＡＲが配列されている。具体的には、個々のバー区画ＳＢＡＲ内の素子区画ＳＥＣＴが［０−１−１］方向（又は［０１１］方向）に連続して並ぶと共に、個々のバー区画ＳＢＡＲ内のハンドリング区画Ｈが連続して並ぶ。図３の（ｂ）部は、バー区画ＳＢＡＲのおもて面を示す図面であり、図３の（ｃ）部は、バー区画ＳＢＡＲのうら面を示す図面である。バー区画ＳＢＡＲのおもて面には、素子区画ＳＥＣＴの各々において、構造物１３として２本の光導波路が描かれており、これらの光導波路は、素子区画ＳＥＣＴの境界を横切って延在している。本実施例では、バー区画ＳＢＡＲのうら面には、基板１１の裏面１１ｂが現れている。

図２の（ｂ）部に示されるように、工程Ｓ１０２では、第１生産物ＳＰ１を支持板２１に固定する。この固定において、第１生産物ＳＰ１のおもて面Ｆは、ワックスといった接着部材２３により支持板２１の主面２１ａに貼り付けられる。支持板２１に固定された第１生産物ＳＰ１のうら面Ｂは、露出されている。第１生産物ＳＰ１を支持板２１に固定した後に、必要な場合には、工程Ｓ１０３では、第１生産物ＳＰ１の基板１１の裏面１１ｂを研磨して、第１生産物ＳＰ１における基板１１の厚さを薄くする。また、必要な場合には、工程Ｓ１０４では、第１生産物ＳＰ１のうら面Ｂ上に裏面メタルを形成することができる。図４は、素子区画の配列を示す図面である。図４の（ａ）部は、第１生産物ＳＰ１のおもて面Ｆの一部分における素子区画ＳＥＣＴの配列を示し、図４の（ｂ）部は、図４の（ａ）部に対応するように第１生産物ＳＰ１のうら面Ｂにおける素子区画ＳＥＣＴの配列を示す。裏面メタル２８は、素子区画ＳＥＣＴの各々に設けられており、各素子区画ＳＥＣＴにおける裏面メタル２８は、当該素子区画ＳＥＣＴにおける境界から離れており、各裏面メタル２８は素子区画ＳＥＣＴ毎に設けられている。素子区画ＳＥＣＴの境界上に裏面メタル２８の空隙が延在している。本実施例では、ハンドリング区画Ｈの裏面にも裏面メタル２８が設けられている。引き続く説明において、理解の容易のために、必要がある場合を除き裏面メタル２８を描かない。

図２の（ｃ）部に示されるように、工程Ｓ１０５では、支持板２１上の第１生産物ＳＰ１のうら面Ｂ上にマスク２５を形成する。第１生産物ＳＰ１の基板１１の厚さは、例えば１５０〜６００μｍであることができる。マスク２５はフォトレジスト製であることができる。図５は、生産物のうら面上に設けられたマスクのパターンと素子区画との配置を模式的に示す図面である。図５の（ａ）部は、第１生産物ＳＰ１のうら面Ｂの一部分におけるマスクのパターンの配列を示し、図５の（ｂ）部は、図５の（ａ）部に対応するように第１生産物ＳＰ１のおもて面Ｆにおける素子区画ＳＥＣＴの配列を示す。既に説明したように、図５の（ａ）部において、裏面メタル２８を描くことなくマスク２５のパターンの理解を容易にしている。第１生産物ＳＰ１のうら面Ｂにおいて、マスク２５は、素子区画ＳＥＣＴに設けられた第１パターン２５ａと、ハンドリング区画Ｈに設けられた第２パターン２５ｂとを有する。引き続く説明から理解されるように、素子区画ＳＥＣＴの境界に溝を形成するために、第１パターン２５ａは素子区画ＳＥＣＴ毎に設けられて、第１パターン２５ａは二次元に配列されている。導波路のための構造物１３の延在方向に関して、素子区画ＳＥＣＴの配列のうちの一の素子区画ＳＥＣＴ上の第１パターン２５ａは、この隣の素子区画ＳＥＣＴ上の第１パターン２５ａから第１間隔Ｄ１で離れており、第１間隔Ｄ１の大きさは、形成されるべき溝の形状に関連している。上記の延在方向に直交する方向に関して、素子区画ＳＥＣＴの配列のうちの一の素子区画ＳＥＣＴ上の第１パターン２５ａは、この隣の素子区画ＳＥＣＴ上の第１パターン２５ａから第２間隔Ｄ２で離れており、第２間隔Ｄ２の大きさは、形成されるべき溝の形状に関連している。ハンドリング区画Ｈは、形成されるべき半導体バーの一端に位置するように配列されている。導波路のための構造物１３の延在方向に関して、ハンドリング区画Ｈの配列のうちの一のハンドリング区画Ｈ上の第２パターン２５ｂは、この隣のハンドリング区画Ｈ上の第２パターン２５ｂから第３間隔Ｄ３で離れている。第３間隔Ｄ３の大きさは、形成されるべき溝の形状に関連している。素子区画ＳＥＣＴの配列のうちの一の素子区画ＳＥＣＴ上の第１パターン２５ａと、この隣のハンドリング区画Ｈ上の第２パターン２５ｂから第４間隔Ｄ４で離れている。第４間隔Ｄ４の大きさは、形成されるべき溝の形状に関連している。したがって、マスク２５は、第１パターン２５ａ及び第２パターン２５ｂの配列を可能にする開口パターンを有する。第１間隔Ｄ１は、第２間隔Ｄ２、第３間隔Ｄ３及び第４間隔Ｄ４より大きく、一例では、第２間隔Ｄ２、第３間隔Ｄ３及び第４間隔Ｄ４は同じ幅であることができるが、これに限定されるものではない。第１間隔Ｄ１は、ブレードを押し当て可能な程度の幅の底面を有する溝が素子区画ＳＥＣＴと素子区画ＳＥＣＴとの境界に形成されるように決定される。このような溝は、底面だけでなく第１側面及び第２側面を有する。これに対して、第２間隔Ｄ２、第３間隔Ｄ３及び第４間隔Ｄ４は、例えばハンドリング区画Ｈと素子区画ＳＥＣＴとの境界、及び素子区画ＳＥＣＴと素子区画ＳＥＣＴとの境界に、底面無しの溝（例えばＶ溝）が形成されるように決定されることが好ましい。このような溝は、底線を共有する第１側面及び第２側面を有する。

図６は、図５に示されたいくつかの断面線における生産物及び支持体の断面を示す。図６の（ａ）部は、図５におけるＶＩａ−ＶＩａ線に沿って取られた断面を示しており、図６の（ｂ）部は、図５におけるＶＩｂ−ＶＩｂ線に沿って取られた断面を示しており、図６の（ｃ）部は、図５におけるＶＩｃ−ＶＩｃ線に沿って取られた断面を示している。図６の（ａ）部を参照すると、個々の第１パターン２５ａは、第１間隔Ｄ１を取って、素子サイズのピッチで配列される。光導波路のための構造物１３が、素子区画ＳＥＣＴの一の境界を横切って延在している。この境界において、第１パターン２５ａの二次元配列のうちの一の第１パターン２５ａは、別の第１パターン２５ａから第１ストライプ開口２５ｃによって分離されている。第１ストライプ開口２５ｃは、素子区画の境界線上を延在する。第１ストライプ開口２５ｃの幅は第１間隔Ｄ１に等しい。図６の（ｂ）部を参照すると、第２パターン２５ｂが、素子サイズのピッチで配列される。光導波路のための構造物１３は設けられておらず、個々の第２パターン２５ｂは、第３間隔Ｄ３で離れている。第２パターン２５ｂの一次元配列のうちの一の第２パターン２５ｂは、別の第２パターン２５ｂから第３ストライプ開口２５ｅによって分離されている。第３ストライプ開口２５ｅは、素子区画の境界線上を延在する。第３ストライプ開口２５ｅの幅は第３間隔Ｄ３に等しい。図６の（ｃ）部を参照すると、個々の第１パターン２５ａは、第２間隔Ｄ２で離れており、第２パターン２５ｂが、第１パターン２５ａから第４間隔Ｄ４で離れている。第１パターン２５ａの二次元配列のうちの一の第１パターン２５ａは、隣の第１パターン２５ａから第２ストライプ開口２５ｄによって分離されている。第２ストライプ開口２５ｄは、素子区画の境界線上を延在する。第１パターン２５ａの二次元配列のうちの一の第１パターン２５ａは、第２パターン２５ｂの一次元配列のうちの一の第２パターン２５ｂから第４ストライプ開口２５ｆによって分離されている。第４ストライプ開口２５ｆは、素子区画の境界線上を延在する。第４ストライプ開口２５ｆの幅は第４間隔Ｄ４に等しい。

図７は、本実施形態に係る製造方法におけるいくつかの工程における生産物を模式的に示す斜視図である。図７の（ａ）部に示されるように、工程Ｓ１０６では、エッチング装置１０を用いて、第１生産物ＳＰ１のうら面Ｂをエッチングして第２生産物ＳＰ２を形成する。第１生産物ＳＰ１のおもて面Ｆは、該第１生産物ＳＰ１を支持板２１に固定するワックスにより覆われているので、第１生産物ＳＰ１のうら面Ｂがエッチャントに曝される。エッチャントは、例えばＨＢｒ、ＨＢｒ及びＨ_３ＰＯ_４の混合液を用いることができる。このエッチャントは、基板１１の半導体のエッチングにおいて異方性を有するので、エッチングにより特定の結晶面が現れてくる。このエッチングにより、マスクの開口サイズに応じて、例えばＶ字形断面、や台形断面の溝を形成できる。

エッチングの後に、工程Ｓ１０７では、マスク２５を除去する。

次いで、図７の（ｂ）部に示されるように、工程Ｓ１０８では、第２生産物ＳＰ２を支持板２１から取り外す。支持板２１による被覆のお陰で、第１生産物ＳＰ１のおもて面Ｆの構造物１３は、第２生産物ＳＰ２のおもて面Ｆにおいてもそのまま保たれている。一方、第２生産物ＳＰ２のうら面Ｂは、エッチングにより形成された格子状の溝を有する。

図８は、第２生産物のおもて面及びうら面を模式的に示す図面である。図８の（ａ）部を参照すると、第２生産物ＳＰ２のおもて面Ｆは、素子区画ＳＥＣＴの境界を横切るように延在する導波路のための構造物１３を有する。図８の（ｂ）部を参照すると、第２生産物ＳＰ２のうら面Ｂは、素子区画の境界線上を延在する格子状の、エッチングにより形成された溝を有する。図９は、図８に示された典型的な断面線における断面を示す図面である。図９の（ａ）部は、図８におけるＩＸａ−ＩＸａ線に沿って取られた断面を示しており、図９の（ｂ）部は、図８におけるＩＸｂ−ＩＸｂ線に沿って取られた断面を示しており、図９の（ｃ）部は、図８におけるＩＸｃ−ＩＸｃ線に沿って取られた断面を示している。図８の（ｂ）部及び図９の（ａ）部を参照すると、マスク２５の第１間隔Ｄ１が、ブレードを押し当て可能な程度の幅の底面を有する溝が素子区画ＳＥＣＴと素子区画ＳＥＣＴとの境界に形成されるように決定されたので、素子区画ＳＥＣＴと素子区画ＳＥＣＴとの境界線上に第１溝２７が形成される。第１溝２７は、この境界線上を延在する底面２７ａ並びに第１側面２７ｂ及び第２側面２７ｃを有する。上記の境界線の方向に、第１溝２７の底面２７ａと第１側面２７ｂによって共有される底線、及び底面２７ａと第２側面２７ｃとによって共有される底線が延在する。第１溝２７は、いくつかの素子区画の並びの一端から他端まで延在する。ＩｎＰ半導体においては、第１側面２７ｂ及び第２側面２７ｃは、例えば｛１１１｝面であることができ、底面２７ａは、例えば｛１００｝面であることができる。第１溝２７の幅は、ほかの溝の幅より広く、十分な長時間のエッチングにより溝の断面形状はＶ形状になる。しかしながら、エッチング時間の調整により、Ｖ形状の断面になる前にエッチングを停止することによって、第１溝２７は、第１側面２７ｂ及び第２側面２７ｃだけでなく底面２７ａも有する形状にできる。

これに対して、第３間隔Ｄ３が第１間隔Ｄ１の幅より小さい幅を有するようには決定されたので、図８の（ｂ）部及び図９の（ｂ）部を参照すると、ハンドリング区画Ｈとハンドリング区画Ｈとの境界線上に第３溝２９が形成されて、第３溝２９は、この境界線上を延在する第１側面２９ａ及び第２側面２９ｂを有する。上記の境界線の方向に、第３溝２９の第１側面２９ａと第２側面２９ｂとによって共有される底線が延在する。第３溝２９は第１溝２７につながる。同様に、第２溝３１も第１溝２７につながる。第４溝３３は第１溝２７及び第３溝２９につながる。

また、図８の（ｂ）部及び図９の（ｃ）部を参照すると、第２間隔Ｄ２が、第１間隔Ｄ１の幅より小さい幅を有するように決定されたので、導波路のための構造物１３の延在方向に交差する方向に関して、素子区画ＳＥＣＴと素子区画ＳＥＣＴとの境界線上に第２溝３１が形成されて、第２溝３１は、この境界線上を延在する第１側面３１ａ及び第２側面３１ｂを有する。上記の境界線の方向に、第２溝３１の第１側面３１ａと第２側面３１ｂとによって共有される底線が延在する。第４間隔Ｄ４が、第１間隔Ｄ１の幅より小さい幅を有するようには決定されたので、ハンドリング区画Ｈと素子区画ＳＥＣＴとの境界線上に第４溝３３が形成されて、第４溝３３は、この境界線上を延在する第１側面３３ａ及び第２側面３３ｂを有する。上記の境界線の方向に、第４溝３３の第１側面３３ａと第２側面３３ｂとによって共有される底線が延在する。
ＩｎＰ半導体をＨＢｒによってエッチングする実施例における具体例。
第１溝２７：例えば、幅３２０μｍ、２３０〜４７０μｍの範囲であっても良い。 深さ２００μｍ程度。
第２溝３１：例えば、幅２３０μｍ、１４０〜３８０μｍの範囲であっても良い。深さ１５０μｍ程度。
第３溝２９：例えば、幅２３０μｍ、１４０〜３８０μｍの範囲であっても良い。深さ１５０μｍ程度。
第４溝３３：例えば、幅２３０μｍ、１４０〜３８０μｍの範囲であっても良い。深さ１５０μｍ程度。
第１溝２７、第２溝３１、第３溝２９及び第４溝３３の側面は、基板１１の裏面１１ｂに対して、約５５度。
ハンドリング区画Ｈの幅；例えば１．５ｍｍ。
溝の位置及び幅の正確さは、フォトリソグラフィの精度に依存しており、スクライブの精度に依存しない。エッチャントとしてＨＢｒが用いられ、エッチング時間は例えば３０分であることができる。

工程Ｓ１０９では、第２生産物ＳＰ２の分割を行って、半導体チップを形成する。図７の（ｃ）部に示されるように、工程Ｓ１１０では、第２生産物ＳＰ２を加工して、基板生産物ＳＰ３を形成する。具体的には、第２生産物ＳＰ２の加工においては、第１生産物ＳＰ１及び第２生産物ＳＰ２の作製に際して用いられたウエハといった支持体の形状から第２生産物ＳＰ２の周辺部分を分割により取り除いて、基板生産物ＳＰ３を形成する。この分割により、上記の第１溝２７、第３溝２９、第４溝３３を利用することができる（必要な場合には、第２溝３１も用いることができる）。基板生産物ＳＰ３は、半導体バーに残されるべき素子区画ＳＥＣＴ及びハンドリング区画Ｈの一次元又は二次元の配列を含む。好ましくは、基板生産物ＳＰ３は、実質的な直方体又は立方体の形状を有しており、その縁に劈開面を有する。基板生産物ＳＰ３においても、基板１１からの支持基体３５、及び導波路のための構造物１３から半導体構造体３７を含む。基板生産物ＳＰ３における素子区画ＳＥＣＴは、［０１−１］方向及び［０−１−１］方向に配列される。図１０は、基板生産物ＳＰ３のおもて面Ｆ及びうら面Ｂを示す図面である。図１０の（ａ）部に示されるように、基板生産物ＳＰ３のおもて面Ｆの構造は、基板生産物ＳＰ３の外形の点を除いて、第２生産物ＳＰ２のおもて面Ｆの構造と同じである。また、図１０の（ｂ）部に示されるように、基板生産物ＳＰ３のうら面Ｂの構造は、基板生産物ＳＰ３の外形の点を除いて、第２生産物ＳＰ２のうら面Ｂの構造と同じである。

これらの工程により、基板生産物ＳＰ３が準備された。この基板生産物ＳＰ３は、劈開性を有する支持基体３５と、複数の素子区画ＳＥＣＴの各々に設けられ光導波路のための半導体構造体３７とを含む。半導体構造体３７は、支持基体３５の支持基体主面３５ａ上に設けられる。支持基体３５の裏面３５ｂは、複数の第１溝２７、複数の第２溝３１、複数の第３溝２９、及び複数の第４溝３３を有する。

引き続き、工程Ｓ１１１では、基板生産物ＳＰ３から半導体バーＳＢの作製を行う。図１１は、本実施例における基板生産物への分割刃の押し当てを模式的に表す図面である。本実施例では、基板生産物ＳＰ３のおもて面Ｆにスクライブ溝を形成していない。基板生産物ＳＰ３の第１溝２７の底面２７ａに、ブレードといった分割刃３９を当てて押圧する。分割刃３９の押し当てにより押当位置において劈開ＢＲＫが生じる。この劈開の結果、基板生産物ＳＰ３の裏面３５ｂへの押圧によって別の基板生産物（ＳＰ４）と半導体バーＳＢとが形成される。このバーの形成の手法は、第２生産物ＳＰ２から基板生産物ＳＰ３を形成する上記の分割に適用されることができる。

基板生産物ＳＰ３のうら面のエッチングにより第１溝２７及び第２溝３１を形成でき、第１溝２７の幅が第２溝３１、第３溝２９及び第４溝３３の幅より大きい。各第１溝２７は、エッチングによる形成により実質的に平坦な底面２７ａを有する。第１溝２７の底面２７ａと支持基体主面３５ａとの間隔は、支持基体主面３５ａと支持基体３５の裏面３５ｂとの間隔より小さい。したがって、支持基体３５の劈開のための厚さが、第１溝２７では小さい。このため、半導体構造体３７から形成される光導波路端面に乱れが少ない。また、分割刃３９が第１溝２７の底面２７ａに押し当てられるので、押圧力が第１溝２７の底面２７ａに的確に加えられて、この押当位置が、第一義的には劈開の起点になる。

必要な場合には、工程Ｓ１１２では、第１溝２７に対応する劈開端面に端面コーティングを行う。この端面コーティングでは、例えば反射防止膜が堆積される。反射防止膜は、具体的にはＡｌ_２Ｏ_３とＳｉの多層膜であることができる。

次いで、工程Ｓ１１３では、半導体バーＳＢの分離により、半導体チップの作製を行う。図１２は、本実施例における半導体バーへの分割刃の押し当てを模式的に表す図面である。半導体バーＳＢの一端にはハンドリング区画Ｈが位置しており、ハンドリング区画Ｈに続いて複数の素子区画ＳＥＣＴの一次元配列がある。本実施例では、半導体バーＳＢ（基板生産物ＳＰ３）のおもて面Ｆにスクライブ溝を形成していない。半導体バーＳＢのうら面Ｂの第２溝３１の位置に合わせて、ブレードといった分割刃３９を半導体バーＳＢのうもて面Ｆに当てておもて面Ｆを押圧する。分割刃３９の押圧により第２溝３１が押し広げられて、第２溝３１の底線の位置において劈開ＢＲＫ２が生じる。この劈開の結果、半導体バーＳＢから単一の半導体チップＣＰ及び残りの半導体バー（ＳＢ１）が形成される。この押圧を順次に繰り返すことによって、ハンドリング区画Ｈの反対端の素子区画から、順に半導体チップＣＰに分離される。この作製方法によれば、基板生産物ＳＰ３から半導体バーＳＢの作製において、第１溝２７内に押圧を行ってブレードの押し当てにより正確に劈開の位置を決定する一方で、半導体バーＳＢから半導体チップＣＰの形成では、第２溝３１の位置する面の反対側の面に押圧を行って、第２溝３１の底線の位置で分離を行う。この作製の手順を第２生産物ＳＰ２から基板生産物ＳＰ３の作製に適用することができる。

これらの工程により、第１生産物ＳＰ１から、半導体光素子のための半導体チップＣＰが形成される。

支持基体３５の劈開のための厚さが、第１溝２７では小さいので、半導体構造体３７から形成される光導波路端面に乱れが少ない。また、支持基体３５においては、半導体チップＣＰの底面の四辺の近傍を除いて、支持のために必要な厚さが保持されて、引き続く工程における処理によるチップ反り（半導体チップＣＰの反り）の低減に寄与する。

図１３は、本実施形態に係る作製方法により形成された半導体光素子のための半導体チップを模式的に示す図面である。図１３の（ａ）部は、本実施形態に係る半導体チップのおもて面を示す平面図であり、図１３の（ｂ）部は、本実施形態に係る半導体チップの一端を示す正面図であり、図１３の（ｃ）部は、本実施形態に係る半導体チップの側面を示す側面図であり、図１３の（ｄ）部は、本実施形態に係る半導体チップのうら面を示す背面図である。半導体光素子のための半導体チップＣＰは、劈開性を示す半導体からなる支持体５１と、支持体５１の主面５１ａ上に設けられ光導波路のための半導体構造物５３とを備える。半導体構造物５３は、一又は複数の半導体層を含むことができ、例えば上部クラッド層５５ａ、コア層５５ｂ及び下部クラッド層５５ｃを含む。支持体５１は、第１方向（例えば［０−１−１］方向）に延在する第１縁５１ｃを有し、支持体５１は、第１方向に交差する第２方向（例えば［０１−１］方向）に延在する第２縁５１ｄを有する。半導体構造物５３は、支持体５１の第２縁５１ｄに対応する第２素子端面ＣＰ２Ｅに到達している。支持体５１は、主面５１ａの反対側にある裏面５１ｂと、第１縁５１ｃに対応する第１素子端面ＣＰ１Ｅを支持体５１の裏面５１ｂに繋ぐ第１斜面５１ｅ（３１ａ、３１ｂ）と、第２縁５１ｄに対応する第２素子端面ＣＰ２Ｅから延在するテラス面５１ｆ（２７ａ）と、テラス面５１ｆを支持体５１の裏面５１ｂに繋ぐ第２斜面５１ｇ（２７ｂ、２７ｃ）と、を含む。第１斜面５１ｅ（３１ｂ）は、第１基準面Ｒ１に沿って延在する部分を有しており、第２斜面５１ｇは、第２基準面Ｒ２に沿って延在する部分を有している。支持体５１の裏面５１ｂは、主面５１ａの法線軸ＮＸに交差する第３基準面Ｒ３に沿って延在しており、テラス面５１ｆは、主面５１ａの法線軸ＮＸに交差する第４基準面Ｒ４に沿って延在している。第３基準面Ｒ３は、第１基準面Ｒ１及び第２基準面Ｒ２に対して傾斜している。法線軸ＮＸの方向に関して、支持体５１の主面５１ａとテラス面５１ｆとの間隔は、支持体５１の主面５１ａと裏面５１ｂとの間隔より小さい。一実施例では、第３基準面Ｒ３及び第４基準面Ｒ４は法線軸ＮＸに直交しており、また第１基準面Ｒ１及び第２基準面Ｒ２に対して５５度で傾斜している。半導体チップＣＰの支持体５１の主面５１ａと裏面５１ｂとの間隔（支持体５１の厚さ）は、例えば１５０〜６００μｍであることができ、支持体５１の主面５１ａとテラス面５１ｆとの間隔は、例えば５０〜２００μｍであることができる。

また、半導体チップＣＰがある程度大きなサイズを有するとき、チップ全体としての反りが大きくなる可能性がある。この反りに敏感な半導体光デバイスを半導体チップＣＰがモノリシックに集積するとき、チップ全体の反りの低減が求められる。一方で、半導体光デバイスの光入力及び／又は光出力のための導波路端の品質の均一（例えばロット内の均一性）が求められる。発明者らの知見によれば、支持体５１の裏面５１ｂの縦サイズ及び横サイズの少なくとも一方が２ｍｍ以上であるとき、光デバイスに対する反りの影響が光デバイスの特性の変化に現れることがある。また、支持体５１の裏面５１ｂの面積が０．６ｍｍ^２以上であるとき、光デバイスに対する反りの影響が光デバイスの特性の変化に現れることがある。
半導体チップＣＰによれば、半導体構造物５３の光導波路構造が支持体５１の第２縁５１ｄに対応する第２素子端面ＣＰ２Ｅに到達しており、支持体５１の半導体は劈開性を示すので、素子端面は劈開面を備える。支持体５１の第２縁５１ｄにおいて、支持体５１の主面５１ａとテラス面５１ｆ（２７ａ）との間隔の最大値が支持体５１の主面５１ａと裏面５１ｂとの間隔の最小値より小さいので、第２素子端面ＣＰ２Ｅの形成に際して劈開されるべき支持体５１の厚さは、第２素子端面ＣＰ２Ｅから離れた位置の支持基体厚に比べて小さく、これ故に、偶発的な事象に起因して生じる端面の乱れが少ない。一方で、第２素子端面ＣＰ２Ｅにおける厚さに起因する制約が、第２素子端面ＣＰ２Ｅから離れた位置の支持基体厚に対して緩和されるので、この裏面構造は、支持体５１に半導体構造物５３に対する支持能を提供でき、実装によって生じる可能性があるチップの反りを低減できる。

支持体５１の半導体は、ＩｎＰ、ＧａＡｓ、ＧａＳｂ、及びＩｎＡｓのいずれかであることができる。これらの材料は、劈開性を有しており、また半導体光素子の支持体として有用である。これ故に、第１素子端面ＣＰ１Ｅは劈開面を備え、第２素子端面ＣＰ２Ｅは劈開面を備える。

具体的な例示では、半導体構造物５３は、多モード干渉器のための導波路構造、マッハツェンダー変調器のための導波路構造、及び量子カスケード半導体レーザのための導波路構造の少なくともいずれか一つを含むことができる。半導体チップＣＰの裏面構造は、これらの半導体デバイスに、優れた光結合を達成するための導波路端面と半導体構造物５３に対する支持能とを提供できる。

既に説明したことが理解されるように、半導体チップＣＰは、裏面５１ｂ上に設けられた裏面金属体５５を更に備えることができる。裏面金属体５５は、支持体５１の第１縁５１ｃ及び第２縁５１ｄの構造が裏面金属体５５の配置から独立するように、裏面５１ｂの４つの縁から離れている。

好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。

以上説明したように、本実施形態によれば、所望の品質の劈開面を光導波路のために提供できると共に素子のための基板に所望の支持能を提供できる、半導体光素子を作製する方法が提供される。また、本実施形態によれば、所望の品質の劈開端面を光導波路に付与できると共に基板に所望の支持能を付与できる半導体光素子が提供される。

ＳＰ１…第１生産物、ＳＰ２…第２生産物、１１…基板、１３…構造物、１５…金属構造物、ＳＥＣＴ…素子区画、Ｈ…ハンドリング区画、ＳＢＡＲ…バー区画、２１…支持板、２３…接着部材、２５…マスク、２５ａ…第１パターン、２５ｂ…第２パターン、２５ｃ…第１ストライプ開口、２５ｄ…第２ストライプ開口、２５ｅ…第３ストライプ開口、２８…裏面メタル、２７…第１溝、２９…第３溝、３１…第２溝、３３…第４溝、ＳＰ３…基板生産物、ＳＢ…半導体バー、３９…分割刃、ＢＲＫ…劈開、３５…支持基体、３７…半導体構造体、ＣＰ…半導体チップ。

Claims (6)

1. 半導体光素子を作製する方法であって、
   劈開性を有する支持基体と、該支持基体の主面上に配列された複数の素子区画の各々に設けられ光導波路のための半導体構造物とを含んでおり、複数の第１溝及び複数の第２溝を備える裏面を有する基板生産物を準備する工程と、
   前記複数の第１溝のうちの一の第１溝の位置において前記基板生産物の前記裏面を押圧することによって、別の基板生産物と半導体バーとを形成する工程と、
   を備え、
   前記半導体バーの一端面は、前記押圧による分離によって形成され、前記半導体構造物は前記一端面に到達しており、
   前記複数の第１溝は、第１方向に延在すると共に該第１方向に交差する第２方向に第１ピッチで配列されており、前記複数の第２溝は、前記第２方向に延在しており、前記第２溝の幅は、前記第１溝の幅より小さく、
   前記第１溝の各々は、第１側面、第２側面及び底面を有しており、前記第１側面、前記第２側面及び前記底面は前記第１方向に延在する、半導体光素子を作製する方法。
2. 別の基板生産物と半導体バーとを形成する前記工程では、前記基板生産物の前記第１溝の前記底面にブレードを当てる、請求項１に記載された半導体光素子を作製する方法。
3. 前記支持基体の半導体は、ＩｎＰ、ＧａＡｓ、ＧａＳｂ、及びＩｎＡｓのいずれかである、請求項１又は請求項２に記載された半導体光素子を作製する方法。
4. 前記素子区画の配列を備える生産物を準備する工程と、
   前記第１溝のための第１開口パターン及び前記第２溝のための第２開口パターンを有するマスクを前記生産物の裏面に形成する工程と、
   前記マスクを用いて前記生産物の前記裏面のエッチングを行うと共に、前記生産物から前記基板生産物を形成する工程と、
   を更に備え、
   前記基板生産物は、前記第１溝及び前記第２溝を有しており、
   前記第１開口パターンの幅は、前記第２開口パターンの幅より大きく、
   前記支持基体は、［０１−１］方向及び［０−１−１］方向に劈開性を有する半導体を備え、
   前記第１方向は、前記支持基体の前記半導体の［０１−１］方向及び［０−１−１］方向のいずれか一方である、請求項１〜請求項３のいずれか一項に記載された半導体光素子を作製する方法。
5. 前記支持基体は、ＩｎＰからなり、
   前記エッチングのエッチャントは、ＨＢｒを含む、請求項４に記載された半導体光素子を作製する方法。
6. 半導体光素子であって、
   劈開性を示す半導体からなり主面を有する支持体と、
   一又は複数の半導体層を含み前記支持体の前記主面上に設けられ光導波路のための半導体構造物と、
   を備え、
   前記支持体は、第１方向に延在する第１縁を有し、前記支持体は、前記第１方向に交差する第２方向に延在する第２縁を有し、
   前記支持体は、前記主面の反対側にある裏面と、前記第１縁に対応する第１素子端面を前記支持体の前記裏面に繋ぐ第１斜面と、前記第２縁に対応する第２素子端面から延在するテラス面と、前記テラス面を前記支持体の前記裏面に繋ぐ第２斜面と、を含み、前記第１斜面は、第１基準面に沿って延在する部分を有しており、前記第２斜面は、第２基準面に沿って延在する部分を有しており、前記支持体の前記裏面は、前記主面の法線軸に交差する第３基準面に沿って延在しており、前記第１基準面及び前記第２基準面は前記第３基準面に対して傾斜し、前記半導体構造物は、前記第２素子端面に到達しており、
   前記法線軸の方向に関して、前記支持体の前記主面と前記テラス面との間隔は、前記支持体の前記主面と前記裏面との間隔より小さい、半導体光素子。

Images