JP2017017570A - 電力分配合成回路 - Google Patents

Abstract

【課題】異なる３以上の周波数帯域において動作する電力分配合成回路を提供する。
【解決手段】電力分配合成回路１０は、互いに並列に接続された複数の直列共振回路を有する第１直列共振回路１１と、第１直列共振回路１１に含まれる複数の直列共振回路と同一の値のキャパシタ及びインダクタを含み、互いに並列に接続された複数の直列共振回路を有する第２直列共振回路１２と、互いに直列に接続された複数の並列共振回路を有する第１並列共振回路１３と、第１並列共振回路１３と同一の値のキャパシタ及びインダクタを含み、互いに直列に接続された複数の並列共振回路を有する第２並列共振回路１４と、第１並列共振回路１３が含むキャパシタの２倍の値のキャパシタと、第１並列共振回路１３が含むインダクタの１／２の値のインダクタとを含み、互いに直列に接続された複数の並列共振回路を有する第３並列共振回路１５と、アイソレーション抵抗１６とを備える。
【選択図】図１

Description

本発明は、複数の周波数帯の信号の電力を分配するための電力分配合成回路に関する。

近年、携帯電話や無線ＬＡＮのような高周波通信装置が、急激な普及を続けている。そして、これら高周波通信装置において、利用者数の急増に伴って、周波数資源の逼迫が問題となっている。そのため、当初は８００ＭＨｚ帯だけが使用されていた携帯電話網においては、１．５ＧＨｚ帯及び２ＧＨｚ帯が新たな周波数帯として割り当てられ、使用されるようになり、当初は２．４ＧＨｚ帯だけが使用されていた無線ＬＡＮにおいては、５ＧＨｚ帯が、新たな周波数帯として割り当てられている。

このような中、携帯電話機及び無線ＬＡＮ装置のように複数の周波数帯が割り当てられた高周波通信装置に対して、割り当てられた複数の周波数帯に対応することが求められている。すなわち、一台の携帯電話機において、８００ＭＨｚ帯及び２ＧＨｚ帯のいずれにおいても通信できることが求められ、一台の無線ＬＡＮ装置において、２．４ＧＨｚ帯及び５ＧＨｚ帯のいずれにおいても通信できることが求められている。

このように２つの周波数帯に対応可能な通信装置で用いられる従来の電力分配合成回路は、３つの入出力端子と、伝送線路と、アイソレーション抵抗と、並列共振回路又は直列共振回路により構成される。これにより、第１の周波数帯と第２の周波数帯において電力分配合成回路として動作させている（例えば、非特許文献１及び非特許文献２を参照）。

ところで、従来の電力分配合成回路においては、電力分配合成回路に伝送線路を用いているため、特に低周波数帯用の回路において、回路面積が大きくなってしまうという課題があった。このような課題を解決するために、直並列共振回路とアイソレーション抵抗により小形に回路を構成し、且つ異なる２つの周波数帯域において動作する電力分配合成回路が提案されている（例えば、特許文献１及び非特許文献３を参照）。また、非特許文献５では、特許文献２及び非特許文献４で開示されている集中定数素子で構成される広帯域電力分配合成回路に特許文献１と同様の手法を適用し、直並列共振回路とアイソレーション抵抗により、異なる２つの周波数帯域において動作する電力分配器が開示されている。

特許第４７６２９２０号公報 特許第３７９５２９５号公報

Ｌ．Ｗｕ，Ｚ．Ｓｕｎ，Ｈ．Ｙｉｌｍａｚ，ａｎｄ Ｍ．Ｂｅｒｒｏｔｈ，"Ａ ｄｕａｌ−ｆｒｅｑｕｅｎｃｙ Ｗｉｌｋｉｎｓｏｎ ｐｏｗｅｒ ｄｉｖｉｄｅｒ，"ＩＥＥＥ Ｔｒａｎｓ． Ｍｉｃｒｏｗａｖｅ Ｔｈｅｏｒｙ Ｔｅｃｈ．，ｖｏｌ．５４，ｐｐ．２７８−２８４，２００６年１月 河合正，中島康晃，小久保吉裕，太田勲，山崎淳，"ＬＣ直列共振回路を用いた２周波数帯ウィルキンソン電力分配合成回路の設計法，"２００６年電子情報通信学会エレクトロニクスソサイエティ大会，Ｃ−２−４４，２００６年． 大島毅，深沢徹，大塚昌孝，宮下裕章，"集中定数形2周波共用ウィルキンソン分配回路の構成及び設計式，" 電子情報通信学会技術研究報告，ＭＷ２００９−８７，ｐｐ．７９−８２，２００９年 Ｈ．Ｈａｙａｓｈｉ，Ｔ．Ｎａｋａｇａｗａ，Ｋ．Ｕｅｈａｒａ，ａｎｄ Ｙ．Ｔａｋｉｇａｗａ，"Ｍｉｎｉａｔｕｒｉｚｅｄ ｂｒｏａｄｂａｎｄ ｌｕｍｐｅｄ−ｅｌｅｍｅｎｔ ｉｎ−ｐｈａｓｅ ｐｏｗｅｒ ｄｉｖｉｄｅｒｓ，"ＩＥＩＣＥ Ｔｒａｎｓ． Ｅｌｅｃｔｒｏｎｉｃｓ，ｖｏｌ．Ｅ９０−Ｃ，ｐｐ．１２２２−１２２７，２００７年６月 水野裕之，河合正，太田勲，榎原晃，"周波数変換を用いた集中定数型２周波数帯ウィルキンソン電力分配器の設計法，" 電子情報通信学会技術研究報告，ＭＷ２０１０−２１，ｐｐ．３９−４３，２０１０年

従来の無線通信回線においては、異なる２つの周波数帯域を使用することが想定されていた。したがって、従来の電力分配合成回路は、異なる２つの周波数帯域において動作させる構成を有していた。

ところが、近年は、無線通信回線を用いて伝送されるデータ容量の増加、及び無線通信装置の増加に伴い、周波数帯域が不足しており、更なるマルチバンド化が求められている。その結果、無線通信装置には、より多くの周波数帯域、すなわち異なる３つ以上の周波数帯域を用いて通信することが求められている。

本発明は上記のような課題を解決するためになされたものであり、直並列共振回路とアイソレーション抵抗により小形に回路を構成し、且つ異なる３以上の周波数帯域において動作する電力分配合成回路を提供することを目的とする。

本発明の第１の態様においては、第１の入出力端子に接続された第１の接続部に一端が接続されているとともに、第２の入出力端子に接続された第２の接続部に他端が接続されており、且つ互いに並列に接続された複数の直列共振回路を有する第１直列共振回路と、前記第１の入出力端子に接続された前記第１の接続部に一端が接続されているとともに、第３の入出力端子に接続された第３の接続部に他端が接続されており、且つ前記第１直列共振回路に含まれる複数の直列共振回路が含むキャパシタ及びインダクタと同一の値のキャパシタ及びインダクタを含み、互いに並列に接続された複数の直列共振回路を有する第２直列共振回路と、前記第２の接続部に一端が接続されているとともに他端が接地されており、且つ互いに直列に接続された複数の並列共振回路を有する第１並列共振回路と、前記第３の接続部に一端が接続されているとともに他端が接地されており、且つ前記第１並列共振回路が含むキャパシタ及びインダクタと同一の値のキャパシタ及びインダクタを含み、互いに直列に接続された複数の並列共振回路を有する第２並列共振回路と、前記第１の接続部に一端が接続されているとともに他端が接地されており、且つ前記第１並列共振回路が含むキャパシタの２倍の値のキャパシタと、前記第１並列共振回路が含むインダクタの１／２の値のインダクタとを含み、互いに直列に接続された複数の並列共振回路を有する第３並列共振回路と、前記第２の接続部と前記第３の接続部の間に接続されたアイソレーション抵抗とを備え、所望の第１の周波数帯の近傍周波数ｆ_１から第ｎの周波数帯の近傍周波数ｆ_ｎと（ｎは４以上の偶数）、前記第１の入出力端子、前記第２の入出力端子及び前記第３の入出力端子に接続される負荷インピーダンスＺ_０（実数）とを用いて、下式により、前記第１直列共振回路のキャパシタの値Ｃ_２ｋ−１（ｋは自然数、ｎ−１≧２ｋ−１）及びインダクタの値Ｌ_２ｋ−１（ｋは自然数、ｎ−１≧２ｋ−１）と、前記第１並列共振回路のキャパシタの値Ｃ_２ｋ（ｋは自然数、ｎ≧２ｋ）及びインダクタの値Ｌ_２ｋ（ｋは自然数、ｎ≧２ｋ）と、アイソレーション抵抗の値Ｒ_１と、が定められることを特徴とする電力分配合成回路を提供する。

本発明の第２の態様においては、第１の態様に係る電力分配合成回路において、前記第１直列共振回路が有する前記複数の直列共振回路のうち、いずれか１つの直列共振回路がキャパシタ又はインダクタのいずれか一方を有しておらず、前記第２直列共振回路が有する前記複数の直列共振回路のうち、いずれか１つの直列共振回路が、キャパシタ又はインダクタのうち前記第１直列共振回路が有するいずれか１つの直列共振回路が有していない素子と同じ素子を有しておらず、前記第１並列共振回路が有する前記複数の並列共振回路のうち、いずれか１つの並列共振回路が、キャパシタ又はインダクタのうち前記第１直列共振回路が有するいずれか１つの直列共振回路が有していない素子と異なる素子を有しておらず、前記第２並列共振回路が有する前記複数の並列共振回路のうち、いずれか１つの並列共振回路が、キャパシタ又はインダクタのうち前記第１直列共振回路が有するいずれか１つの直列共振回路が有していない素子と異なる素子を有しておらず、前記第３並列共振回路が有する前記複数の並列共振回路のうち、いずれか１つの並列共振回路が、キャパシタ又はインダクタのうち前記第１直列共振回路が有するいずれか１つの直列共振回路が有していない素子と異なる素子を有していないことを特徴とする電力分配合成回路を提供する。

本発明の第３の態様においては、第１の入出力端子に接続された第１の接続部に一端が接続されているとともに、第２の入出力端子に接続された第２の接続部に他端が接続されており、且つ互いに直列に接続された複数の並列共振回路を有する第１並列共振回路と、前記第１の入出力端子に接続された前記第１の接続部に一端が接続されているとともに、第３の入出力端子に接続された第３の接続部に他端が接続されており、且つ前記第１並列共振回路に含まれる複数の並列共振回路が含むキャパシタ及びインダクタと同一の値のキャパシタ及びインダクタを含み、互いに直列に接続された複数の並列共振回路を有する第２並列共振回路と、前記第２の接続部に一端が接続されているとともに他端が接地されており、且つ互いに並列に接続された複数の直列共振回路を有する第１直列共振回路と、前記第３の接続部に一端が接続されているとともに他端が接地されており、且つ前記第１直列共振回路が含むキャパシタ及びインダクタと同一の値のキャパシタ及びインダクタを含み、互いに並列に接続された複数の直列共振回路を有する第２直列共振回路と、前記第１の接続部に一端が接続されているとともに他端が接地されており、且つ前記第１直列共振回路が含むキャパシタの２倍の値のキャパシタと、前記第１直列共振回路が含むインダクタの１／２の値のインダクタとを含み、互いに並列に接続された複数の直列共振回路を有する第３直列共振回路と、前記第２の接続部と前記第３の接続部の間に接続されたアイソレーション抵抗とを備え、所望の第１の周波数帯の近傍周波数ｆ_１から第ｎの周波数帯の近傍周波数ｆ_ｎと（ｎは４以上の偶数）、前記第１の入出力端子、前記第２の入出力端子及び前記第３の入出力端子に接続される負荷インピーダンスＺ_０（実数）とを用いて、下式により、前記第１並列共振回路のキャパシタの値Ｃ_２ｋ−１（ｋは自然数、ｎ−１≧２ｋ−１）及びインダクタの値Ｌ_２ｋ−１（ｋは自然数、ｎ−１≧２ｋ−１）と、前記第１直列共振回路のキャパシタの値Ｃ_２ｋ（ｋは自然数、ｎ≧２ｋ）及びインダクタの値Ｌ_２ｋ（ｋは自然数、ｎ≧２ｋ）と、アイソレーション抵抗の値Ｒ_１と、が定められることを特徴とする電力分配合成回路を提供する。

本発明の第４の態様においては、第３の態様に係る電力分配合成回路において、前記第１並列共振回路が有する前記複数の並列共振回路のうち、いずれか１つの並列共振回路がキャパシタ又はインダクタのいずれか一方を有しておらず、前記第２並列共振回路が有する前記複数の並列共振回路のうち、いずれか１つの並列共振回路が、キャパシタ又はインダクタのうち前記第１並列共振回路が有するいずれか１つの並列共振回路が有していない素子と同じ素子を有しておらず、前記第１直列共振回路が有する前記複数の直列共振回路のうち、いずれか１つの直列共振回路が、キャパシタ又はインダクタのうち前記第１並列共振回路が有するいずれか１つの並列共振回路が有していない素子と異なる素子を有しておらず、前記第２直列共振回路が有する前記複数の直列共振回路のうち、いずれか１つの直列共振回路が、キャパシタ又はインダクタのうち前記第１並列共振回路が有するいずれか１つの並列共振回路が有していない素子と異なる素子を有しておらず、前記第３直列共振回路が有する前記複数の直列共振回路のうち、いずれか１つの直列共振回路が、キャパシタ又はインダクタのうち前記第１並列共振回路が有するいずれか１つの並列共振回路が有していない素子と異なる素子を有していないことを特徴とする電力分配合成回路を提供する。

本発明の第５の態様においては、第１の入出力端子に接続された第１の接続部に一端が接続されているとともに、第２の入出力端子に接続された第２の接続部に他端が接続されており、且つ互いに並列に接続された複数の直列共振回路を有する第１直列共振回路と、前記第１の入出力端子に接続された前記第１の接続部に一端が接続されているとともに、第３の入出力端子に接続された第３の接続部に他端が接続されており、且つ前記第１直列共振回路に含まれる複数の直列共振回路が含むキャパシタ及びインダクタと同一の値のキャパシタ及びインダクタを含み、互いに並列に接続された複数の直列共振回路を有する第２直列共振回路と、前記第２の接続部と前記第３の接続部の間に接続されたアイソレーション抵抗と、前記第２の接続部と前記第３の接続部の間において、前記アイソレーション抵抗と直列に接続されており、且つ互いに直列に接続された複数の並列共振回路を有する第１並列共振回路と、前記第１の接続部に一端が接続されているとともに他端が接地されており、且つ前記第１並列共振回路が含むキャパシタ及びインダクタと同一の値のキャパシタ及びインダクタを含み、互いに直列に接続された複数の並列共振回路を有する第２並列共振回路と、を備え、所望の第１の周波数帯の近傍周波数ｆ_１から第ｎの周波数帯の近傍周波数ｆ_ｎと（ｎは４以上の偶数）、前記第１の入出力端子、前記第２の入出力端子及び前記第３の入出力端子に接続される負荷インピーダンスＺ_０（実数）とを用いて、下式により、前記第１直列共振回路のキャパシタの値Ｃ_２ｋ−１（ｋは自然数、ｎ−１≧２ｋ−１）及びインダクタの値Ｌ_２ｋ−１（ｋは自然数、ｎ−１≧２ｋ−１）と、前記第１並列共振回路のキャパシタの値Ｃ_２ｋ（ｋは自然数、ｎ≧２ｋ）及びインダクタの値Ｌ_２ｋ（ｋは自然数、ｎ≧２ｋ）と、アイソレーション抵抗の値Ｒ_１と、が定められることを特徴とする電力分配合成回路を提供する。

本発明の第６の態様においては、第５の態様に係る電力分配合成回路において、前記第１直列共振回路が有する前記複数の直列共振回路のうち、いずれか１つの直列共振回路がキャパシタ又はインダクタのいずれか一方を有しておらず、前記第２直列共振回路が有する前記複数の直列共振回路のうち、いずれか１つの直列共振回路が、キャパシタ又はインダクタうち前記第１直列共振回路が有するいずれか１つの直列共振回路が有していない素子と同じ素子を有しておらず、前記第１並列共振回路が有する前記複数の並列共振回路のうち、いずれか１つの並列共振回路が、キャパシタ又はインダクタのうち前記第１直列共振回路が有するいずれか１つの直列共振回路が有していない素子と異なる素子を有しておらず、前記第２並列共振回路が有する前記複数の並列共振回路のうち、いずれか１つの並列共振回路が、キャパシタ又はインダクタのうち前記第１直列共振回路が有するいずれか１つの直列共振回路が有していない素子と異なる素子を有していないことを特徴とする電力分配合成回路を提供する。

本発明の第７の態様においては、第１の入出力端子に接続された第１の接続部に一端が接続されているとともに、第２の入出力端子に接続された第２の接続部に他端が接続されており、且つ互いに直列に接続された複数の並列共振回路を有する第１並列共振回路と、前記第１の入出力端子に接続された前記第１の接続部に一端が接続されているとともに、第３の入出力端子に接続された第３の接続部に他端が接続されており、且つ前記第１並列共振回路に含まれる複数の並列共振回路が含むキャパシタ及びインダクタと同一の値のキャパシタ及びインダクタを含み、互いに直列に接続された複数の並列共振回路を有する第２並列共振回路と、前記第２の接続部と前記第３の接続部の間に接続されたアイソレーション抵抗と、前記第２の接続部と前記第３の接続部の間において、前記アイソレーション抵抗と直列に接続されており、且つ互いに並列に接続された複数の直列共振回路を有する第１直列共振回路と、前記第１の接続部に一端が接続されているとともに他端が接地されており、且つ前記第１直列共振回路が含むキャパシタ及びインダクタと同一の値のキャパシタ及びインダクタを含み、互いに並列に接続された複数の直列共振回路を有する第２直列共振回路と、を備え、所望の第１の周波数帯の近傍周波数ｆ_１から第ｎの周波数帯の近傍周波数ｆ_ｎと（ｎは４以上の偶数）、前記第１の入出力端子、前記第２の入出力端子及び前記第３の入出力端子に接続される負荷インピーダンスＺ_０（実数）とを用いて、下式により、前記第１並列共振回路のキャパシタの値Ｃ_２ｋ−１（ｋは自然数、ｎ−１≧２ｋ−１）及びインダクタの値Ｌ_２ｋ−１（ｋは自然数、ｎ−１≧２ｋ−１）と、前記第１直列共振回路のキャパシタの値Ｃ_２ｋ（ｋは自然数、ｎ≧２ｋ）及びインダクタの値Ｌ_２ｋ（ｋは自然数、ｎ≧２ｋ）と、アイソレーション抵抗の値Ｒ_１と、が定められることを特徴とする電力分配合成回路を提供する。

本発明の第８の態様においては、第７の態様に係る電力分配合成回路において、前記第１並列共振回路が有する前記複数の並列共振回路のうち、いずれか１つの並列共振回路がキャパシタ又はインダクタのいずれか一方を有しておらず、前記第２並列共振回路が有する前記複数の並列共振回路のうち、いずれか１つの並列共振回路が、キャパシタ又はインダクタのうち前記第１並列共振回路が有するいずれか１つの並列共振回路が有していない素子と同じ素子を有しておらず、前記第１直列共振回路が有する前記複数の直列共振回路のうち、いずれか１つの直列共振回路が、キャパシタ又はインダクタのうち前記第１並列共振回路が有するいずれか１つの並列共振回路が有していない素子と異なる素子を有しておらず、前記第２直列共振回路が有する前記複数の直列共振回路のうち、いずれか１つの直列共振回路が、キャパシタ又はインダクタのうち前記第１並列共振回路が有するいずれか１つの並列共振回路が有していない素子と異なる素子を有していないことを特徴とする電力分配合成回路を提供する。

上記の各電力分配合成回路においては、例えば、前記キャパシタ、前記インダクタ及び前記アイソレーション抵抗がチップ部品であり、前記チップ部品は誘電体基板に配置されるとともに前記誘電体基板上に形成したストリップ導体パターンにより接続されている。

本発明によれば、直並列共振回路とアイソレーション抵抗により小形に回路を構成し、且つ異なる３以上の周波数帯域において動作する電力分配合成回路を提供することができるという効果を奏する。

第１の実施形態に係る電力分配合成回路１０の構成を示す回路図である。 電力分配合成回路１０のＳパラメータ（Ｓ２１）の周波数特性を示す図である。 電力分配合成回路１０のＳパラメータ（Ｓ１１，Ｓ２２）の周波数特性を示す図である。 電力分配合成回路１０のＳパラメータ（Ｓ３２）の周波数特性を示す図である。 第２の実施形態に係る電力分配合成回路２０の構成を示す回路図である。 電力分配合成回路２０のＳパラメータ（Ｓ２１）の周波数特性を示す図である。 電力分配合成回路２０のＳパラメータ（Ｓ１１，Ｓ２２）の周波数特性を示す図である。 電力分配合成回路２０のＳパラメータ（Ｓ３２）の周波数特性を示す図である。 第３の実施形態に係る電力分配合成回路３０の構成を示す回路図である。 電力分配合成回路３０のＳパラメータ（Ｓ２１）の周波数特性を示す図である。 電力分配合成回路３０のＳパラメータ（Ｓ１１，Ｓ２２）の周波数特性を示す図である。 電力分配合成回路３０のＳパラメータ（Ｓ３２）の周波数特性を示す図である。 第４の実施形態に係る電力分配合成回路４０の構成を示す回路図である。 電力分配合成回路４０のＳパラメータ（Ｓ２１）の周波数特性を示す図である。 電力分配合成回路４０のＳパラメータ（Ｓ１１，Ｓ２２）の周波数特性を示す図である。 電力分配合成回路４０のＳパラメータ（Ｓ３２）の周波数特性を示す図である。 第５の実施形態に係る電力分配合成回路５０の構成を示す回路図である。 電力分配合成回路５０のＳパラメータ（Ｓ２１）の周波数特性を示す図である。 電力分配合成回路５０のＳパラメータ（Ｓ１１，Ｓ２２）の周波数特性を示す図である。 電力分配合成回路５０のＳパラメータ（Ｓ３２）の周波数特性を示す図である。 第６の実施形態に係る電力分配合成回路６０の構成を示す回路図である。 第７の実施形態に係る電力分配合成回路７０の構成を示す回路図である。 第８の実施形態に係る電力分配合成回路８０の構成を示す回路図である。

＜第１の実施形態＞
図１は、第１の実施形態に係る電力分配合成回路１０の構成を示す回路図である。図１に示す電力分配合成回路１０は、請求項１に係る電力分配合成回路においてｎ＝６の場合に対応する。

電力分配合成回路１０は、第１の入出力端子１と、第２の入出力端子２と、第３の入出力端子３とを有する。また、電力分配合成回路１０は、第１直列共振回路１１と、第２直列共振回路１２と、第１並列共振回路１３と、第２並列共振回路１４と、第３並列共振回路１５と、アイソレーション抵抗１６と、を有する。第１の入出力端子１から入力された高周波信号は、第２の入出力端子２及び第３の入出力端子３に分配される。また、第２の入出力端子２及び第３の入出力端子３から入力された高周波信号は、同相で合成されて第１の入出力端子１から出力される。

第１直列共振回路１１は、第１の入出力端子１に接続された第１の接続部４に一端が接続されているとともに、第２の入出力端子２に接続された第２の接続部５に他端が接続されている。第１直列共振回路１１は、互いに並列に接続された、複数の直列共振回路を有している。具体的には、第１直列共振回路１１は、インダクタＬ_１及びキャパシタＣ_１が直列に接続された直列共振回路、インダクタＬ_３及びキャパシタＣ_３が直列に接続された直列共振回路、及びインダクタＬ_５及びキャパシタＣ_５が直列に接続された直列共振回路を有している。

第２直列共振回路１２は、第１の入出力端子１に接続された第１の接続部４に一端が接続されているとともに、第３の入出力端子３に接続された第３の接続部６に他端が接続されている。第２直列共振回路１２は、第１直列共振回路１１に含まれる複数の直列共振回路と同一のキャパシタンス及びインダクタンスを有する複数の直列共振回路を有する。具体的には、第２直列共振回路１２は、第１直列共振回路１１と同様に、インダクタＬ_１及びキャパシタＣ_１が直列に接続された直列共振回路、インダクタＬ_３及びキャパシタＣ_３が直列に接続された直列共振回路、及びインダクタＬ_５及びキャパシタＣ_５が直列に接続された直列共振回路を有している。

第１並列共振回路１３は、第２の接続部５に一端が接続されているとともに、他端が接地されている。第１並列共振回路１３は、互いに直列に接続された複数の並列共振回路を有している。具体的には、第１並列共振回路１３は、インダクタＬ_２及びキャパシタＣ_２が並列に接続された並列共振回路、インダクタＬ_４及びキャパシタＣ_４が並列に接続された並列共振回路、及びインダクタＬ_６及びキャパシタＣ_６が並列に接続された並列共振回路を有している。

第２並列共振回路１４は、第３の接続部６に一端が接続されているとともに他端が接地されている。また、第２並列共振回路１４は、互いに直列に接続されており、第１並列共振回路１３と同一のキャパシタンス及びインダクタンスを有する複数の並列共振回路を有する。具体的には、第２並列共振回路１４は、インダクタＬ_２及びキャパシタＣ_２が並列に接続された並列共振回路、インダクタＬ_４及びキャパシタＣ_４が並列に接続された並列共振回路、及びインダクタＬ_６及びキャパシタＣ_６が並列に接続された並列共振回路を有している。

第３並列共振回路１５は、第１の接続部４に一端が接続されているとともに他端が接地されている。第３並列共振回路１５においては、第１並列共振回路１３に含まれる複数の並列共振回路が含むキャパシタの２倍のキャパシタンス値のキャパシタと、第１並列共振回路１３に含まれる複数の並列共振回路が含むインダクタの１／２のインダクタンス値のインダクタとを有する複数の並列共振回路が直列に接続されている。具体的には、第３並列共振回路１５は、インダクタ０．５Ｌ_２及びキャパシタ２Ｃ_２が並列に接続された並列共振回路、インダクタ０．５Ｌ_４及びキャパシタ２Ｃ_４が並列に接続された並列共振回路、及びインダクタ０．５Ｌ_６及びキャパシタ２Ｃ_６が並列に接続された並列共振回路を有している。

キャパシタ２Ｃ_２、２Ｃ_４及び２Ｃ_６は、それぞれキャパシタＣ_２、Ｃ_４及びＣ_６の２倍のキャパシタンス値を有するキャパシタであることを示している。インダクタ０．５Ｌ_２、０．５Ｌ_４及び０．５Ｌ_６は、それぞれインダクタＬ_２、Ｌ_４及びＬ_６の１／２のインダクタンス値を有するインダクタであることを示している。

アイソレーション抵抗１６は、第２の接続部５と第３の接続部６との間に直列に接続されている。アイソレーション抵抗１６は、第２の入出力端子２と第３の入出力端子３との間を電気的に絶縁するための抵抗である。

電力分配合成回路１０に含まれる各素子の値は、以下のようにして定められた値である。
まず、電力分配合成回路１０を動作させて通過帯域とする周波数帯を第１周波数帯から第ｎ周波数帯とし（ｎは４以上の偶数）、第１周波数帯の近傍周波数をｆ_１、第ｎ周波数帯の近傍周波数をｆ_ｎとする。また、第１の入出力端子１、第２の入出力端子２及び第３の入出力端子３に接続される負荷インピーダンスをＺ_０（実数）とする。

ここで、本明細書における「近傍周波数」は、隣接する周波数帯よりも自周波数帯に近い範囲の周波数であるものとする。例えば、第１の周波数帯が２ＧＨｚから３ＧＨｚであり、第２の周波数帯が４ＧＨｚから５ＧＨｚであり、第３の周波数帯が６ＧＨｚから７ＧＨｚである場合に、第２の周波数帯の近傍周波数は、３ＧＨｚから６ＧＨｚまでの間に含まれている。

この場合、第１直列共振回路１１の各直列共振回路に含まれるキャパシタのキャパシタンスＣ_２ｋ−１（ｋは自然数、ｎ−１≧２ｋ−１）及び各インダクタのインダクタンスＬ_２ｋ−１（ｋは自然数、ｎ−１≧２ｋ−１）と、第１並列共振回路１３の各並列共振回路に含まれる各キャパシタのキャパシタンスＣ_２ｋ（ｋは自然数、ｎ≧２ｋ）及びインダクタンスＬ_２ｋ（ｋは自然数、ｎ≧２ｋ）と、アイソレーション抵抗Ｒ_１とは、以下の式により定められる。

次に、電力分配合成回路１０の動作について説明する。電力分配合成回路１０を動作させる異なる第１の周波数帯、第２の周波数帯、第３の周波数帯、第４の周波数帯、第５の周波数帯、第６の周波数帯のそれぞれの周波数帯の近傍周波数をｆ_１、ｆ_２、ｆ_３、ｆ_４、ｆ_５、ｆ_６とする。周波数ｆ_１、ｆ_２、ｆ_３、ｆ_４、ｆ_５、ｆ_６を含む周波数帯で電力分配合成回路１０として動作させるための、電力分配合成回路１０に含まれるキャパシタのキャパシタンス値、インダクタのインダクタンス値、及び抵抗の抵抗値は、式（１．１）〜（１．５）により与えられる。

ここでは、説明の便宜上、入出力端子１、２、３に接続される負荷インピーダンスＺ_０（実数）の値を５０Ωとする。また、第１の周波数帯の近傍周波数ｆ_１を０．９ＧＨｚ、第２の周波数帯の近傍周波数ｆ_２を２ＧＨｚ、第３の周波数帯の近傍周波数ｆ_３を３．４ＧＨｚ、第４の周波数帯の近傍周波数ｆ_４を５．８ＧＨｚ、第５の周波数帯の近傍周波数ｆ_５を６ＧＨｚ、第６の周波数帯の近傍周波数ｆ_６を８ＧＨｚに選択する。なお、図中の記号は、ｆ_１、ｆ_２、ｆ_３、ｆ_４、ｆ_５、ｆ_６ではなく、それぞれｍ_１、ｍ_２、ｍ_３、ｍ_４、ｍ_５、ｍ_６と表記している。

図２〜図４は、上記の条件に基づいて各素子の定数が定められた電力分配合成回路１０のＳパラメータの周波数特性（計算値）を示す図である。図２〜図４における矢印は、第１の周波数帯の中心周波数Ｆ１、第２の周波数帯の中心周波数Ｆ２、第３の周波数帯の中心周波数Ｆ３、第４の周波数帯の中心周波数Ｆ４、第５の周波数帯の中心周波数Ｆ５、第６の周波数帯の中心周波数Ｆ６を示している。

図２において、横軸は周波数を表し、縦軸は入出力端子１から高周波信号を入力した場合に入出力端子２及び入出力端子３にそれぞれ分配される高周波信号の大きさ、すなわち分配振幅｜Ｓ２１｜（＝｜Ｓ３１｜）を示している。入出力端子１から入力された高周波信号が入出力端子２及び入出力端子３に分配されているので、Ｓ２１の大きさは、約−３ｄＢとなっている。図２に示すＳ２１の周波数特性から、第１の周波数帯Ｆ１〜第６の周波数帯Ｆ６において、入出力端子１から入力した高周波信号は反射することなく、入出力端子２、３へ等分配で伝送されることがわかる。

図３は、入出力端子１、２、３から高周波信号を入力した場合の反射係数の大きさ、すなわち反射振幅｜Ｓ１１｜、｜Ｓ２２｜（＝｜Ｓ３３｜）を示している。Ｆ１〜Ｆ６の全ての周波数で、Ｓ１１及びＳ２２の値は十分に小さくなっており、反射が生じないことを確認できる。

図４は、入出力端子２から高周波信号を入力した場合に入出力端子３へ伝送される高周波信号の大きさ、及び入出力端子３から高周波信号を入力した場合に入出力端子２へ伝送される高周波信号の大きさ、すなわちアイソレーション｜Ｓ３２｜（＝｜Ｓ２３｜）を示している。Ｆ１〜Ｆ６の全ての周波数で、Ｓ３２の値は小さくなっており、入出力端子２と入出力端子３とは完全にアイソレーションを確保できていることを確認できる。したがって、仮に、入出力端子２、３に接続されたアンテナ等の負荷との間に不整合が生じて反射波が生じても、その反射波は、入出力端子２、３の互いの端子へ伝送されることなく、安定した電力分配合成回路として動作する。

このような電力分配合成回路１０は、例えばキャパシタ、インダクタ及び抵抗をチップ部品により実現し、これらのチップ部品を誘電体基板上にそれぞれ配置して、チップ部品間を誘電体基板上に形成したストリップ導体パターンで接続することにより、小形に構成できる。

以上のとおり、第１の実施形態によれば、キャパシタとインダクタの集中定数素子からなる直列共振回路及び並列共振回路、並びにアイソレーション抵抗により回路を構成しているので、小形に回路を構成でき、且つ異なる６つの周波数帯域において動作する電力分配合成回路１０が得られるという効果を奏する。

＜第２の実施形態＞
図５は、第２の実施形態に係る電力分配合成回路２０の構成を示す回路図である。図５に示す電力分配合成回路２０は、請求項３に係る電力分配合成回路においてｎ＝６の場合に対応する。

電力分配合成回路２０は、第１の入出力端子１と、第２の入出力端子２と、第３の入出力端子３とを有する。また、電力分配合成回路２０は、第１並列共振回路２１と、第２並列共振回路２２と、第１直列共振回路２３と、第２直列共振回路２４と、第３直列共振回路２５と、アイソレーション抵抗２６と、を有する。

第１並列共振回路２１は、第１の入出力端子１に接続された第１の接続部４に一端が接続されているとともに、第２の入出力端子２に接続された第２の接続部５に他端が接続されている。第１並列共振回路２１は、互いに直列に接続された、複数の並列共振回路を有している。具体的には、第１並列共振回路２１は、インダクタＬ_１及びキャパシタＣ_１が並列に接続された並列共振回路、インダクタＬ_３及びキャパシタＣ_３が並列に接続された並列共振回路、及びインダクタＬ_５及びキャパシタＣ_５が並列に接続された並列共振回路を有している。

第２並列共振回路２２は、第１の入出力端子１に接続された第１の接続部４に一端が接続されているとともに、第３の入出力端子３に接続された第３の接続部６に他端が接続されている。第２並列共振回路２２は、第１並列共振回路２１に含まれる複数の並列共振回路と同一のキャパシタンス及びインダクタンスを有する複数の並列共振回路を有する。具体的には、第２並列共振回路２２は、第１並列共振回路２１と同様に、インダクタＬ_１及びキャパシタＣ_１が並列に接続された並列共振回路、インダクタＬ_３及びキャパシタＣ_３が並列に接続された並列共振回路、及びインダクタＬ_５及びキャパシタＣ_５が並列に接続された並列共振回路を有している。

第１直列共振回路２３は、第２の接続部５に一端が接続されているとともに、他端が接地されている。第１直列共振回路２３は、互いに並列に接続された複数の直列共振回路を有している。具体的には、第１直列共振回路２３は、インダクタＬ_２及びキャパシタＣ_２が直列に接続された直列共振回路、インダクタＬ_４及びキャパシタＣ_４が直列に接続された直列共振回路、及びインダクタＬ_６及びキャパシタＣ_６が直列に接続された直列共振回路を有している。

第２直列共振回路２４は、第３の接続部６に一端が接続されているとともに他端が接地されている。また、第２直列共振回路２４は、互いに並列に接続されており、第１直列共振回路２３と同一のキャパシタンス及びインダクタンスを有する複数の直列共振回路を有する。具体的には、第２直列共振回路２４は、インダクタＬ_２及びキャパシタＣ_２が直列に接続された直列共振回路、インダクタＬ_４及びキャパシタＣ_４が直列に接続された直列共振回路、及びインダクタＬ_６及びキャパシタＣ_６が直列に接続された直列共振回路を有している。

第３直列共振回路２５は、第１の接続部４に一端が接続されているとともに他端が接地されている。第３直列共振回路２５においては、第１直列共振回路２３に含まれる複数の直列共振回路が含むキャパシタの２倍のキャパシタンス値のキャパシタと、第１直列共振回路２３に含まれる複数の直列共振回路が含むインダクタの１／２のインダクタンス値のインダクタとを有する複数の直列共振回路が並列に接続されている。具体的には、第３直列共振回路２５は、インダクタ０．５Ｌ_２及びキャパシタ２Ｃ_２が直列に接続された直列共振回路、インダクタ０．５Ｌ_４及びキャパシタ２Ｃ_４が直列に接続された直列共振回路、及びインダクタ０．５Ｌ_６及びキャパシタ２Ｃ_６が直列に接続された直列共振回路を有している。

アイソレーション抵抗２６は、第２の接続部５と第３の接続部６との間に接続されている。アイソレーション抵抗２６は、第２の入出力端子２と第３の入出力端子３との間を電気的に絶縁するための抵抗である。

電力分配合成回路２０に含まれる各素子の値は、以下のようにして定められた値である。
まず、電力分配合成回路２０を動作させて通過帯域とする周波数帯を第１周波数帯から第ｎ周波数帯とし（ｎは４以上の偶数）、第１周波数帯の近傍周波数をｆ_１、第ｎ周波数帯の近傍周波数をｆ_ｎとする。また、第１の入出力端子１、第２の入出力端子２及び第３の入出力端子３に接続される負荷インピーダンスをＺ_０（実数）とする。

この場合、第１並列共振回路２１の各並列共振回路に含まれるキャパシタのキャパシタンスＣ_２ｋ−１（ｋは自然数、ｎ−１≧２ｋ−１）及び各インダクタのインダクタンスＬ_２ｋ−１（ｋは自然数、ｎ−１≧２ｋ−１）と、第１直列共振回路２３の各直列共振回路に含まれる各キャパシタのキャパシタンスＣ_２ｋ（ｋは自然数、ｎ≧２ｋ）及びインダクタンスＬ_２ｋ（ｋは自然数、ｎ≧２ｋ）と、アイソレーション抵抗Ｒ_１とは、以下の式により定められる。

次に、電力分配合成回路２０の動作について説明する。電力分配合成回路２０を動作させる異なる第１の周波数帯、第２の周波数帯、第３の周波数帯、第４の周波数帯、第５の周波数帯、第６の周波数帯のそれぞれの周波数帯の近傍周波数をｆ_１、ｆ_２、ｆ_３、ｆ_４、ｆ_５、ｆ_６とする。周波数ｆ_１、ｆ_２、ｆ_３、ｆ_４、ｆ_５、ｆ_６で電力分配合成回路２０として動作させるための、電力分配合成回路２０に含まれるキャパシタのキャパシタンス値、インダクタのインダクタンス値、及び抵抗の抵抗値は、式（２．１）〜（２．５）により与えられる。

ここでは、説明の便宜上、入出力端子１、２、３に接続される負荷インピーダンスＺ_０（実数）の値を５０Ωとし、また、第１の周波数帯の近傍周波数ｆ_１を０．９ＧＨｚ、第２の周波数帯の近傍周波数ｆ_２を２ＧＨｚ、第３の周波数帯の近傍周波数ｆ_３を３．４ＧＨｚ、第４の周波数帯の近傍周波数ｆ_４を５．８ＧＨｚ、第５の周波数帯の近傍周波数ｆ_５を６ＧＨｚ、第６の周波数帯の近傍周波数ｆ_６を８ＧＨｚに選択する。

図６〜図８は、上記の条件に基づいて各素子の定数が定められた電力分配合成回路２０のＳパラメータの周波数特性（計算値）を示す図である。図６は、図２と同様に、入出力端子１から高周波信号を入力した場合に入出力端子２及び入出力端子３にそれぞれ分配される高周波信号の大きさ、すなわち分配振幅｜Ｓ２１｜（＝｜Ｓ３１｜）を示している。図６に示すＳ２１の周波数特性及び図７に示すＳ１１及びＳ２２の周波数特性から、周波数ｆ_１〜ｆ_６の近傍の第１〜第６の周波数帯（Ｆ１〜Ｆ６に対応）において、入出力端子１から入力した高周波信号は反射することなく、入出力端子２、３へ等分配で伝送されることがわかる。

また、図８に示すＳ３２の周波数特性から、第１〜第６の周波数帯（Ｆ１〜Ｆ６に対応）において、入出力端子２、３は完全にアイソレーションされることがわかる。したがって、仮に、入出力端子２、３に接続されたアンテナ等の負荷との間に不整合が生じて反射波が生じても、その反射波は、入出力端子２、３の互いの端子へ伝送されることなく、安定した電力分配合成回路として動作する。

以上のとおり、第２の実施形態によれば、キャパシタとインダクタの集中定数素子からなる直列共振回路及び並列共振回路、並びにアイソレーション抵抗により回路を構成しているので、小形に回路を構成でき、且つ異なる６つの周波数帯域において動作する電力分配合成回路２０が得られるという効果を奏する。

＜第３の実施形態＞
図９は、第３の実施形態による電力分配合成回路３０の構成を示す回路図である。図９に示す電力分配合成回路３０は、請求項５においてｎ＝６の場合に対応する。

電力分配合成回路３０は、第１の入出力端子１と、第２の入出力端子２と、第３の入出力端子３とを有する。また、電力分配合成回路３０は、第１直列共振回路３１と、第２直列共振回路３２と、第１並列共振回路３３と、第２並列共振回路３４と、アイソレーション抵抗３５と、を有する。

第１直列共振回路３１は、第１の入出力端子１に接続された第１の接続部４に一端が接続されているとともに、第２の入出力端子２に接続された第２の接続部５に他端が接続されている。第１直列共振回路３１は、互いに並列に接続された、複数の直列共振回路を有している。具体的には、第１直列共振回路３１は、インダクタＬ_１及びキャパシタＣ_１が直列に接続された直列共振回路、インダクタＬ_３及びキャパシタＣ_３が直列に接続された直列共振回路、及びインダクタＬ_５及びキャパシタＣ_５が直列に接続された直列共振回路を有している。

第２直列共振回路３２は、第１の入出力端子１に接続された第１の接続部４に一端が接続されているとともに、第３の入出力端子３に接続された第３の接続部６に他端が接続されている。第２直列共振回路３２は、第１直列共振回路３１に含まれる複数の直列共振回路と同一のキャパシタンス及びインダクタンスを有する複数の直列共振回路を有する。具体的には、第２直列共振回路３２は、第１直列共振回路３１と同様に、インダクタＬ_１及びキャパシタＣ_１が直列に接続された直列共振回路、インダクタＬ_３及びキャパシタＣ_３が直列に接続された直列共振回路、及びインダクタＬ_５及びキャパシタＣ_５が直列に接続された直列共振回路を有している。

第１並列共振回路３３は、第２の接続部５と第３の接続部６との間で、アイソレーション抵抗３５と直列に接続されている。第１並列共振回路３３は、互いに直列に接続された複数の並列共振回路を有している。具体的には、第１並列共振回路３３は、インダクタＬ_２及びキャパシタＣ_２が並列に接続された並列共振回路、インダクタＬ_４及びキャパシタＣ_４が並列に接続された並列共振回路、及びインダクタＬ_６及びキャパシタＣ_６が並列に接続された並列共振回路を有している。

第２並列共振回路３４は、第１の接続部４に一端が接続されているとともに他端が接地されている。第２並列共振回路３４においては、第１並列共振回路３３に含まれる複数の並列共振回路と同一のキャパシタンスと、第１並列共振回路３３に含まれる複数の並列共振回路と同一のインダクタンスとを有する複数の並列共振回路が直列に接続されている。具体的には、第２並列共振回路３４は、インダクタＬ_２及びキャパシタＣ_２が並列に接続された並列共振回路、インダクタＬ_４及びキャパシタＣ_４が並列に接続された並列共振回路、及びインダクタＬ_６及びキャパシタＣ_６が並列に接続された並列共振回路を有している。

アイソレーション抵抗３５は、第２の接続部５と第３の接続部６との間において、第１並列共振回路３３と直列に接続されている。アイソレーション抵抗３５は、第２の入出力端子２と第３の入出力端子３との間を電気的に絶縁するための抵抗である。

電力分配合成回路３０に含まれる各素子の値は、以下のようにして定められた値である。
まず、電力分配合成回路３０を動作させて通過帯域とする周波数帯を第１周波数帯から第ｎ周波数帯とし（ｎは４以上の偶数）、第１周波数帯の近傍周波数をｆ_１、第ｎ周波数帯の近傍周波数をｆ_ｎとする。また、第１の入出力端子１、第２の入出力端子２及び第３の入出力端子３に接続される負荷インピーダンスをＺ_０（実数）とする。

この場合、第１直列共振回路３１の各直列共振回路に含まれるキャパシタのキャパシタンスＣ_２ｋ−１（ｋは自然数、ｎ−１≧２ｋ−１）及び各インダクタのインダクタンスＬ_２ｋ−１（ｋは自然数、ｎ−１≧２ｋ−１）と、第１並列共振回路３３の各並列共振回路に含まれる各キャパシタのキャパシタンスＣ_２ｋ（ｋは自然数、ｎ≧２ｋ）及びインダクタンスＬ_２ｋ（ｋは自然数、ｎ≧２ｋ）と、アイソレーション抵抗Ｒ_１とは、以下の式により定められる。

次に、電力分配合成回路３０の動作について説明する。電力分配合成回路３０を動作させる異なる第１の周波数帯、第２の周波数帯、第３の周波数帯、第４の周波数帯、第５の周波数帯、第６の周波数帯のそれぞれの周波数帯の近傍周波数をｆ_１、ｆ_２、ｆ_３、ｆ_４、ｆ_５、ｆ_６とする。周波数ｆ_１、ｆ_２、ｆ_３、ｆ_４、ｆ_５、ｆ_６で電力分配合成回路３０として動作させるための、電力分配合成回路３０に含まれるキャパシタのキャパシタンス値、インダクタのインダクタンス値、及び抵抗の抵抗値は、式（３．１）〜（３．５）により与えられる。

ここでは、説明の便宜上、入出力端子１、２、３に接続される負荷インピーダンスＺ_０（実数）の値を５０Ωとし、また、第１の周波数帯の近傍周波数ｆ_１を０．９ＧＨｚ、第２の周波数帯の近傍周波数ｆ_２を２ＧＨｚ、第３の周波数帯の近傍周波数ｆ_３を３．４ＧＨｚ、第４の周波数帯の近傍周波数ｆ_４を５．８ＧＨｚ、第５の周波数帯の近傍周波数ｆ_５を６ＧＨｚ、第６の周波数帯の近傍周波数ｆ_６を８ＧＨｚに選択する。

図１０〜図１２は、上記の条件に基づいて各素子の定数が定められた電力分配合成回路３０のＳパラメータの周波数特性（計算値）を示す図である。図１０は、図２と同様に、入出力端子１から高周波信号を入力した場合に入出力端子２及び入出力端子３にそれぞれ分配される高周波信号の大きさ、すなわち分配振幅｜Ｓ２１｜（＝｜Ｓ３１｜）を示している。図１０に示すＳ２１の周波数特性及び図１１に示すＳ１１及びＳ２２の周波数特性から、周波数ｆ_１〜ｆ_６の近傍の第１〜第６の周波数帯（Ｆ１〜Ｆ６に対応）において、入出力端子１から入力した高周波信号は反射することなく、入出力端子２、３へ等分配で伝送されることがわかる。

また、図１２に示すＳ３２の周波数特性から、第１〜第６の周波数帯（Ｆ１〜Ｆ６に対応）において、入出力端子２、３は完全にアイソレーションされることがわかる。したがって、仮に、入出力端子２、３に接続されたアンテナ等の負荷との間に不整合が生じて反射波が生じても、その反射波は、入出力端子２、３の互いの端子へ伝送されることなく、安定した電力分配合成回路として動作する。

以上のとおり、第３の実施形態によれば、キャパシタとインダクタの集中定数素子からなる直列共振回路及び並列共振回路、並びにアイソレーション抵抗により回路を構成しているので、小形に回路を構成でき、且つ異なる６つの周波数帯域において動作する電力分配合成回路３０が得られるという効果を奏する。

＜第４の実施形態＞
図１３は、第４の実施形態による電力分配合成回路４０の構成を示す回路図である。図１３に示す電力分配合成回路４０は、請求項７においてｎ＝６の場合に対応する。

電力分配合成回路４０は、第１の入出力端子１と、第２の入出力端子２と、第３の入出力端子３とを有する。また、電力分配合成回路４０は、第１並列共振回路４１と、第２並列共振回路４２と、第１直列共振回路４３と、第２直列共振回路４４と、アイソレーション抵抗４５と、を有する。

第１並列共振回路４１は、第１の入出力端子１に接続された第１の接続部４に一端が接続されているとともに、第２の入出力端子２に接続された第２の接続部５に他端が接続されている。第１並列共振回路４１は、互いに直列に接続された、複数の並列共振回路を有している。具体的には、第１並列共振回路４１は、インダクタＬ_１及びキャパシタＣ_１が並列に接続された並列共振回路、インダクタＬ_３及びキャパシタＣ_３が並列に接続された並列共振回路、及びインダクタＬ_５及びキャパシタＣ_５が並列に接続された並列共振回路を有している。

第２並列共振回路４２は、第１の入出力端子１に接続された第１の接続部４に一端が接続されているとともに、第３の入出力端子３に接続された第３の接続部６に他端が接続されている。第２並列共振回路４２は、第１並列共振回路４１に含まれる複数の並列共振回路と同一のキャパシタンス及びインダクタンスを有する複数の並列共振回路を有する。具体的には、第２並列共振回路４２は、第１並列共振回路４１と同様に、インダクタＬ_１及びキャパシタＣ_１が並列に接続された並列共振回路、インダクタＬ_３及びキャパシタＣ_３が並列に接続された並列共振回路、及びインダクタＬ_５及びキャパシタＣ_５が並列に接続された並列共振回路を有している。

第１直列共振回路４３は、第２の接続部５と第３の接続部６との間で、アイソレーション抵抗４５と直列に接続されている。第１直列共振回路４３は、互いに並列に接続された複数の直列共振回路を有している。具体的には、第１直列共振回路４３は、インダクタＬ_２及びキャパシタＣ_２が直列に接続された直列共振回路、インダクタＬ_４及びキャパシタＣ_４が直列に接続された直列共振回路、及びインダクタＬ_６及びキャパシタＣ_６が直列に接続された直列共振回路を有している。

第２直列共振回路４４は、第１の接続部４に一端が接続されているとともに他端が接地されている。第２直列共振回路４４においては、第１直列共振回路４３に含まれる複数の直列共振回路と同一のキャパシタンスと、第１直列共振回路４３に含まれる複数の直列共振回路と同一のインダクタンスとを有する複数の直列共振回路が並列に接続されている。具体的には、第２直列共振回路４４は、インダクタＬ_２及びキャパシタＣ_２が直列に接続された直列共振回路、インダクタＬ_４及びキャパシタＣ_４が直列に接続された直列共振回路、及びインダクタＬ_６及びキャパシタＣ_６が直列に接続された直列共振回路を有している。

アイソレーション抵抗４５は、第２の接続部５と第３の接続部６との間において、第１直列共振回路４３と直列に接続されている。アイソレーション抵抗４５は、第２の入出力端子２と第３の入出力端子３との間を電気的に絶縁するための抵抗である。

電力分配合成回路４０に含まれる各素子の値は、以下のようにして定められた値である。
まず、電力分配合成回路４０を動作させて通過帯域とする周波数帯を第１周波数帯から第ｎ周波数帯とし（ｎは４以上の偶数）、第１周波数帯の近傍周波数をｆ_１、第ｎ周波数帯の近傍周波数をｆ_ｎとする。また、第１の入出力端子１、第２の入出力端子２及び第３の入出力端子３に接続される負荷インピーダンスをＺ_０（実数）とする。

この場合、第１並列共振回路４１の各並列共振回路に含まれるキャパシタのキャパシタンスＣ_２ｋ−１（ｋは自然数、ｎ−１≧２ｋ−１）及び各インダクタのインダクタンスＬ_２ｋ−１（ｋは自然数、ｎ−１≧２ｋ−１）と、第１直列共振回路４３の各直列共振回路に含まれる各キャパシタのキャパシタンスＣ_２ｋ（ｋは自然数、ｎ≧２ｋ）及びインダクタンスＬ_２ｋ（ｋは自然数、ｎ≧２ｋ）と、アイソレーション抵抗Ｒ_１とは、以下の式により定められる。

次に、電力分配合成回路４０の動作について説明する。電力分配合成回路４０を動作させる異なる第１の周波数帯、第２の周波数帯、第３の周波数帯、第４の周波数帯、第５の周波数帯、第６の周波数帯のそれぞれの周波数帯の近傍周波数をｆ_１、ｆ_２、ｆ_３、ｆ_４、ｆ_５、ｆ_６とする。周波数ｆ_１、ｆ_２、ｆ_３、ｆ_４、ｆ_５、ｆ_６で電力分配合成回路として動作させるために、電力分配合成回路４０に含まれるキャパシタのキャパシタンス値、インダクタのインダクタンス値、及び抵抗の抵抗値は、式（４．１）〜（４．５）により与えられる。

ここでは、説明の便宜上、入出力端子１、２、３に接続される負荷インピーダンスＺ_０（実数）の値を５０Ωとし、また、第１の周波数帯の近傍周波数ｆ_１を０．９ＧＨｚ、第２の周波数帯の近傍周波数ｆ_２を２ＧＨｚ、第３の周波数帯の近傍周波数ｆ_３を３．４ＧＨｚ、第４の周波数帯の近傍周波数ｆ_４を５．８ＧＨｚ、第５の周波数帯の近傍周波数ｆ_５を６ＧＨｚ、第６の周波数帯の近傍周波数ｆ_６を８ＧＨｚに選択する。

図１４〜図１６は、上記の条件に基づいて各素子の定数が定められた電力分配合成回路４０のＳパラメータの周波数特性（計算値）を示す図である。図１４は、図２と同様に、入出力端子１から高周波信号を入力した場合に入出力端子２及び入出力端子３にそれぞれ分配される高周波信号の大きさ、すなわち分配振幅｜Ｓ２１｜（＝｜Ｓ３１｜）を示している。図１４に示すＳ２１の周波数特性及び図１５に示すＳ１１及びＳ２２の周波数特性から、周波数ｆ_１〜ｆ_６の近傍の第１〜第６の周波数帯（Ｆ１〜Ｆ６に対応）において、入出力端子１から入力した高周波信号は反射することなく、入出力端子２、３へ等分配で伝送されることがわかる。

また、図１６に示すＳ３２の周波数特性から、第１〜第６の周波数帯（Ｆ１〜Ｆ６に対応）において、入出力端子２、３は完全にアイソレーションされることがわかる。したがって、仮に、入出力端子２、３に接続されたアンテナ等の負荷との間に不整合が生じて反射波が生じても、その反射波は、入出力端子２、３の互いの端子へ伝送されることなく、安定した電力分配合成回路４０として動作する。

以上のとおり、第４の実施形態によれば、キャパシタとインダクタの集中定数素子からなる直列共振回路及び並列共振回路、並びにアイソレーション抵抗により回路を構成したので、小形に回路を構成でき、且つ異なる６つの周波数帯域において動作する電力分配合成回路４０が得られる効果を奏する。

＜第５の実施形態＞
図１７は、第５の実施形態による電力分配合成回路５０の構成を示す回路図である。図１７に示す電力分配合成回路５０は、請求項２においてｎ＝６の場合に対応する。

電力分配合成回路５０は、第１の入出力端子１と、第２の入出力端子２と、第３の入出力端子３とを有する。また、電力分配合成回路５０は、第１直列共振回路５１と、第２直列共振回路５２と、第１並列共振回路５３と、第２並列共振回路５４と、第３並列共振回路５５と、アイソレーション抵抗５６と、を有する。

電力分配合成回路５０の第１直列共振回路５１は、図１に示した第１の実施形態に係る電力分配合成回路１０における第１直列共振回路１１が有する複数の直列共振回路のうち、いずれか１つの直列共振回路がキャパシタ又はインダクタのいずれか一方を有していない。図１７に示す電力分配合成回路５０の第１直列共振回路５１においては、キャパシタＣ_５を有していない。

また、電力分配合成回路５０の第２直列共振回路５２は、電力分配合成回路１０における第２直列共振回路１２が有する複数の直列共振回路のうち、いずれか１つの直列共振回路が、キャパシタ又はインダクタのうち、第１直列共振回路５１が有するいずれか１つの直列共振回路が有していない素子と同じ素子を有していない。図１７に示す電力分配合成回路５０の第２直列共振回路５２においては、キャパシタＣ_５を有していない。

また、電力分配合成回路５０の第１並列共振回路５３は、電力分配合成回路１０における第１並列共振回路１３が有する複数の並列共振回路のうち、いずれか１つの並列共振回路が、キャパシタ又はインダクタのうち第１直列共振回路５１が有するいずれか１つの直列共振回路が有していない素子（例えばキャパシタ）と異なる素子（例えばインダクタ）を有していない。図１７に示す電力分配合成回路５０の第１並列共振回路５３においては、インダクタＬ_６を有していない。

また、電力分配合成回路５０の第２並列共振回路５４は、電力分配合成回路１０における第２並列共振回路１４が有する複数の並列共振回路のうち、いずれか１つの並列共振回路が、キャパシタ又はインダクタのうち第１直列共振回路５１が有するいずれか１つの直列共振回路が有していない素子と異なる素子を有していない。図１７に示す電力分配合成回路５０の第２並列共振回路５４においては、インダクタＬ_６を有していない。

また、電力分配合成回路５０の第３並列共振回路５５は、電力分配合成回路１０における第３並列共振回路１５が有する複数の並列共振回路のうち、いずれか１つの並列共振回路が、キャパシタ又はインダクタのうち第１直列共振回路５１が有するいずれか１つの直列共振回路が有していない素子と異なる素子を有していない。図１７に示す電力分配合成回路５０の第３並列共振回路５５においては、インダクタ０．５Ｌ_６を有していない。

次に、電力分配合成回路５０の動作について説明する。周波数ｆ_１、ｆ_２、ｆ_３、ｆ_４、ｆ_５、ｆ_６を含む周波数帯で電力分配合成回路として動作させるための、電力分配合成回路５０に含まれるキャパシタのキャパシタンス値、インダクタのインダクタンス値、及び抵抗の抵抗値は、式（１．１）〜（１．５）により与えられる。

ここでは、説明の便宜上、入出力端子１、２、３に接続される負荷インピーダンスＺ_０（実数）の値を５０Ωとする。また、第１の周波数帯の近傍周波数ｆ_１を０．９ＧＨｚ、第２の周波数帯の近傍周波数ｆ_２を２ＧＨｚ、第３の周波数帯の近傍周波数ｆ_３を３．４ＧＨｚ、第４の周波数帯の近傍周波数ｆ_４を５．８ＧＨｚ、第５の周波数帯の近傍周波数ｆ_５を６ＧＨｚ、第６の周波数帯の近傍周波数ｆ_６を８ＧＨｚに選択する。

図１８〜図２０は、上記の条件に基づいて各素子の定数が定められた電力分配合成回路５０のＳパラメータの周波数特性（計算値）を示す図である。図１８〜図２０から、図２〜図４に示した第１の実施形態とは異なる５つの周波数帯（図１８〜図２０におけるＦ１〜Ｆ５）で整合がとれていることがわかるが、これは、一部の共振回路のインダクタ又はキャパシタを削除したため、他の共振回路との共振が生じたためであると考えられる。

以上のとおり、第５の実施形態によれば、キャパシタとインダクタの集中定数素子からなる直列共振回路及び並列共振回路、並びにアイソレーション抵抗により回路を構成しているので、小形に回路を構成でき、且つ異なる５つの周波数帯域（図１８〜図２０におけるＦ１〜Ｆ５に対応）において動作する電力分配合成回路が得られる効果を奏する。

なお、上記の説明においては、電力分配合成回路１０からキャパシタＣ_５及びインダクタＬ_６を削除した場合の例について説明したが、電力分配合成回路１０からインダクタＬ_５及びキャパシタＣ_６を削除した場合においても、同等の効果を得ることができる。

＜第６の実施形態＞
図２１は、第６の実施形態による電力分配合成回路６０の構成を示す回路図である。図２１に示す電力分配合成回路６０は、請求項４においてｎ＝６の場合に対応する。

電力分配合成回路６０は、図５に示した第２実施形態に係る電力分配合成回路２０から、インダクタＬ_５及びキャパシタＣ_６を削除した構成である。電力分配合成回路６０は、第１並列共振回路６１、第２並列共振回路６２、第１直列共振回路６３、第２直列共振回路６４、第３直列共振回路６５及びアイソレーション抵抗６６を有する。

第１並列共振回路６１及び第２並列共振回路６２は、互いに直列に接続された複数の並列共振回路とキャパシタＣ_５とを有する。第１直列共振回路６３、第２直列共振回路６４及び第３直列共振回路６５は、互いに並列に接続された複数の直列共振回路とインダクタＬ_６とを有する。

このような構成においても、第５の実施形態と同様に、第２の実施形態と異なる５つの周波数帯で整合をとることができる。なお、電力分配合成回路６０は、電力分配合成回路２０からキャパシタＣ_５及びインダクタＬ_６を削除した構成であってもよい。

＜第７の実施形態＞
図２２は、第７の実施形態による電力分配合成回路７０の構成を示す回路図である。図２２に示す電力分配合成回路７０は、請求項６においてｎ＝６の場合に対応する。

電力分配合成回路７０は、図９に示した第３実施形態に係る電力分配合成回路３０から、インダクタＬ_５及びキャパシタＣ_６を削除した構成である。電力分配合成回路７０は、第１直列共振回路７１、第２直列共振回路７２、第１並列共振回路７３、第２並列共振回路７４及びアイソレーション抵抗７５を有する。

第１直列共振回路７１及び第２直列共振回路７２は、互いに並列に接続された複数の直列共振回路とキャパシタＣ_５とを有する。第１並列共振回路７３及び第２並列共振回路７４は、互いに直列に接続された複数の並列共振回路とインダクタＬ_６とを有する。

このような構成においても、第５の実施形態と同様に、第３の実施形態と異なる５つの周波数帯で整合をとることができる。なお、電力分配合成回路７０は、電力分配合成回路３０からキャパシタＣ_５及びインダクタＬ_６を削除した構成であってもよい。

＜第８の実施形態＞
図２３は、第８の実施形態による電力分配合成回路８０の構成を示す回路図である。図２３に示す電力分配合成回路８０は、請求項８においてｎ＝６の場合に対応する。

電力分配合成回路８０は、図１３に示した第４実施形態に係る電力分配合成回路４０から、インダクタＬ_５及びキャパシタＣ_６を削除した構成である。電力分配合成回路８０は、第１並列共振回路８１、第２並列共振回路８２、第１直列共振回路８３、第２直列共振回路８４及びアイソレーション抵抗８５を有する。

第１並列共振回路８１及び第２並列共振回路８２は、互いに直列に接続された複数の並列共振回路とキャパシタＣ_５とを有する。第１直列共振回路８３及び第２直列共振回路８４は、互いに並列に接続された複数の直列共振回路とインダクタＬ_６とを有する。

このような構成においても、第５の実施形態と同様に、第４の実施形態と異なる５つの周波数帯で整合をとることができる。なお、電力分配合成回路８０は、電力分配合成回路４０からキャパシタＣ_５及びインダクタＬ_６を削除した構成であってもよい。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることが可能であることが当業者に明らかである。そのような変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。例えば、上記の説明においては、ｎ＝６の場合について説明したが、ｎが４以上の任意の偶数の場合に、本発明を適用することができる。

１、２、３ 入出力端子
１０ 電力分配合成回路、１１ 第１直列共振回路、１２ 第２直列共振回路、１３ 第１並列共振回路、１４ 第２並列共振回路、１５ 第３並列共振回路、１６ アイソレーション抵抗
２０ 電力分配合成回路、２１ 第１並列共振回路、２２ 第２並列共振回路、２３ 第１直列共振回路、２４ 第２直列共振回路、２５ 第３直列共振回路、２６ アイソレーション抵抗
３０ 電力分配合成回路、３１ 第１直列共振回路、３２ 第２直列共振回路、３３ 第１並列共振回路、３４ 第２並列共振回路、３５ アイソレーション抵抗
４０ 電力分配合成回路、４１ 第１並列共振回路、４２ 第２並列共振回路、４３ 第１直列共振回路、４４ 第２直列共振回路、４５ アイソレーション抵抗
５０ 電力分配合成回路、５１ 第１直列共振回路、５２ 第２直列共振回路、５３ 第１並列共振回路、５４ 第２並列共振回路、５５ 第３並列共振回路、５６ アイソレーション抵抗
６０ 電力分配合成回路、６１ 第１並列共振回路、６２ 第２並列共振回路、６３ 第１直列共振回路、６４ 第２直列共振回路、６５ 第３直列共振回路、６６ アイソレーション抵抗
７０ 電力分配合成回路、７１ 第１直列共振回路、７２ 第２直列共振回路、７３ 第１並列共振回路、７４ 第２並列共振回路、７５ アイソレーション抵抗
８０ 電力分配合成回路、８１ 第１並列共振回路、８２ 第２並列共振回路、８３ 第１直列共振回路、８４ 第２直列共振回路、８５ アイソレーション抵抗

Claims (9)

1. 第１の入出力端子に接続された第１の接続部に一端が接続されているとともに、第２の入出力端子に接続された第２の接続部に他端が接続されており、且つ互いに並列に接続された複数の直列共振回路を有する第１直列共振回路と、
   前記第１の入出力端子に接続された前記第１の接続部に一端が接続されているとともに、第３の入出力端子に接続された第３の接続部に他端が接続されており、且つ前記第１直列共振回路に含まれる複数の直列共振回路が含むキャパシタ及びインダクタと同一の値のキャパシタ及びインダクタを含み、互いに並列に接続された複数の直列共振回路を有する第２直列共振回路と、
   前記第２の接続部に一端が接続されているとともに他端が接地されており、且つ互いに直列に接続された複数の並列共振回路を有する第１並列共振回路と、
   前記第３の接続部に一端が接続されているとともに他端が接地されており、且つ前記第１並列共振回路が含むキャパシタ及びインダクタと同一の値のキャパシタ及びインダクタを含み、互いに直列に接続された複数の並列共振回路を有する第２並列共振回路と、
   前記第１の接続部に一端が接続されているとともに他端が接地されており、且つ前記第１並列共振回路が含むキャパシタの２倍の値のキャパシタと、前記第１並列共振回路が含むインダクタの１／２の値のインダクタとを含み、互いに直列に接続された複数の並列共振回路を有する第３並列共振回路と、
   前記第２の接続部と前記第３の接続部の間に接続されたアイソレーション抵抗と
   を備え、
   所望の第１の周波数帯の近傍周波数ｆ_１から第ｎの周波数帯の近傍周波数ｆ_ｎと（ｎは４以上の偶数）、前記第１の入出力端子、前記第２の入出力端子及び前記第３の入出力端子に接続される負荷インピーダンスＺ_０（実数）とを用いて、下式により、前記第１直列共振回路のキャパシタの値Ｃ_２ｋ−１（ｋは自然数、ｎ−１≧２ｋ−１）及びインダクタの値Ｌ_２ｋ−１（ｋは自然数、ｎ−１≧２ｋ−１）と、前記第１並列共振回路のキャパシタの値Ｃ_２ｋ（ｋは自然数、ｎ≧２ｋ）及びインダクタの値Ｌ_２ｋ（ｋは自然数、ｎ≧２ｋ）と、アイソレーション抵抗の値Ｒ_１と、が定められることを特徴とする電力分配合成回路。
   
2. 請求項１に記載の電力分配合成回路において、
   前記第１直列共振回路が有する前記複数の直列共振回路のうち、いずれか１つの直列共振回路がキャパシタ又はインダクタのいずれか一方を有しておらず、
   前記第２直列共振回路が有する前記複数の直列共振回路のうち、いずれか１つの直列共振回路が、キャパシタ又はインダクタのうち前記第１直列共振回路が有するいずれか１つの直列共振回路が有していない素子と同じ素子を有しておらず、
   前記第１並列共振回路が有する前記複数の並列共振回路のうち、いずれか１つの並列共振回路が、キャパシタ又はインダクタのうち前記第１直列共振回路が有するいずれか１つの直列共振回路が有していない素子と異なる素子を有しておらず、
   前記第２並列共振回路が有する前記複数の並列共振回路のうち、いずれか１つの並列共振回路が、キャパシタ又はインダクタのうち前記第１直列共振回路が有するいずれか１つの直列共振回路が有していない素子と異なる素子を有しておらず、
   前記第３並列共振回路が有する前記複数の並列共振回路のうち、いずれか１つの並列共振回路が、キャパシタ又はインダクタのうち前記第１直列共振回路が有するいずれか１つの直列共振回路が有していない素子と異なる素子を有していないことを特徴とする電力分配合成回路。
3. 第１の入出力端子に接続された第１の接続部に一端が接続されているとともに、第２の入出力端子に接続された第２の接続部に他端が接続されており、且つ互いに直列に接続された複数の並列共振回路を有する第１並列共振回路と、
   前記第１の入出力端子に接続された前記第１の接続部に一端が接続されているとともに、第３の入出力端子に接続された第３の接続部に他端が接続されており、且つ前記第１並列共振回路に含まれる複数の並列共振回路が含むキャパシタ及びインダクタと同一の値のキャパシタ及びインダクタを含み、互いに直列に接続された複数の並列共振回路を有する第２並列共振回路と、
   前記第２の接続部に一端が接続されているとともに他端が接地されており、且つ互いに並列に接続された複数の直列共振回路を有する第１直列共振回路と、
   前記第３の接続部に一端が接続されているとともに他端が接地されており、且つ前記第１直列共振回路が含むキャパシタ及びインダクタと同一の値のキャパシタ及びインダクタを含み、互いに並列に接続された複数の直列共振回路を有する第２直列共振回路と、
   前記第１の接続部に一端が接続されているとともに他端が接地されており、且つ前記第１直列共振回路が含むキャパシタの２倍の値のキャパシタと、前記第１直列共振回路が含むインダクタの１／２の値のインダクタとを含み、互いに並列に接続された複数の直列共振回路を有する第３直列共振回路と、
   前記第２の接続部と前記第３の接続部の間に接続されたアイソレーション抵抗と
   を備え、
   所望の第１の周波数帯の近傍周波数ｆ_１から第ｎの周波数帯の近傍周波数ｆ_ｎと（ｎは４以上の偶数）、前記第１の入出力端子、前記第２の入出力端子及び前記第３の入出力端子に接続される負荷インピーダンスＺ_０（実数）とを用いて、下式により、前記第１並列共振回路のキャパシタの値Ｃ_２ｋ−１（ｋは自然数、ｎ−１≧２ｋ−１）及びインダクタの値Ｌ_２ｋ−１（ｋは自然数、ｎ−１≧２ｋ−１）と、前記第１直列共振回路のキャパシタの値Ｃ_２ｋ（ｋは自然数、ｎ≧２ｋ）及びインダクタの値Ｌ_２ｋ（ｋは自然数、ｎ≧２ｋ）と、アイソレーション抵抗の値Ｒ_１と、が定められることを特徴とする電力分配合成回路。
   
4. 請求項３に記載の電力分配合成回路において、
   前記第１並列共振回路が有する前記複数の並列共振回路のうち、いずれか１つの並列共振回路がキャパシタ又はインダクタのいずれか一方を有しておらず、
   前記第２並列共振回路が有する前記複数の並列共振回路のうち、いずれか１つの並列共振回路が、キャパシタ又はインダクタのうち前記第１並列共振回路が有するいずれか１つの並列共振回路が有していない素子と同じ素子を有しておらず、
   前記第１直列共振回路が有する前記複数の直列共振回路のうち、いずれか１つの直列共振回路が、キャパシタ又はインダクタのうち前記第１並列共振回路が有するいずれか１つの並列共振回路が有していない素子と異なる素子を有しておらず、
   前記第２直列共振回路が有する前記複数の直列共振回路のうち、いずれか１つの直列共振回路が、キャパシタ又はインダクタのうち前記第１並列共振回路が有するいずれか１つの並列共振回路が有していない素子と異なる素子を有しておらず、
   前記第３直列共振回路が有する前記複数の直列共振回路のうち、いずれか１つの直列共振回路が、キャパシタ又はインダクタのうち前記第１並列共振回路が有するいずれか１つの並列共振回路が有していない素子と異なる素子を有していないことを特徴とする電力分配合成回路。
5. 第１の入出力端子に接続された第１の接続部に一端が接続されているとともに、第２の入出力端子に接続された第２の接続部に他端が接続されており、且つ互いに並列に接続された複数の直列共振回路を有する第１直列共振回路と、
   前記第１の入出力端子に接続された前記第１の接続部に一端が接続されているとともに、第３の入出力端子に接続された第３の接続部に他端が接続されており、且つ前記第１直列共振回路に含まれる複数の直列共振回路が含むキャパシタ及びインダクタと同一の値のキャパシタ及びインダクタを含み、互いに並列に接続された複数の直列共振回路を有する第２直列共振回路と、
   前記第２の接続部と前記第３の接続部の間に接続されたアイソレーション抵抗と、
   前記第２の接続部と前記第３の接続部の間において、前記アイソレーション抵抗と直列に接続されており、且つ互いに直列に接続された複数の並列共振回路を有する第１並列共振回路と、
   前記第１の接続部に一端が接続されているとともに他端が接地されており、且つ前記第１並列共振回路が含むキャパシタ及びインダクタと同一の値のキャパシタ及びインダクタを含み、互いに直列に接続された複数の並列共振回路を有する第２並列共振回路と、
   を備え、
   所望の第１の周波数帯の近傍周波数ｆ_１から第ｎの周波数帯の近傍周波数ｆ_ｎと（ｎは４以上の偶数）、前記第１の入出力端子、前記第２の入出力端子及び前記第３の入出力端子に接続される負荷インピーダンスＺ_０（実数）とを用いて、下式により、前記第１直列共振回路のキャパシタの値Ｃ_２ｋ−１（ｋは自然数、ｎ−１≧２ｋ−１）及びインダクタの値Ｌ_２ｋ−１（ｋは自然数、ｎ−１≧２ｋ−１）と、前記第１並列共振回路のキャパシタの値Ｃ_２ｋ（ｋは自然数、ｎ≧２ｋ）及びインダクタの値Ｌ_２ｋ（ｋは自然数、ｎ≧２ｋ）と、アイソレーション抵抗の値Ｒ_１と、が定められることを特徴とする電力分配合成回路。
   
6. 請求項５に記載の電力分配合成回路において、
   前記第１直列共振回路が有する前記複数の直列共振回路のうち、いずれか１つの直列共振回路がキャパシタ又はインダクタのいずれか一方を有しておらず、
   前記第２直列共振回路が有する前記複数の直列共振回路のうち、いずれか１つの直列共振回路が、キャパシタ又はインダクタうち前記第１直列共振回路が有するいずれか１つの直列共振回路が有していない素子と同じ素子を有しておらず、
   前記第１並列共振回路が有する前記複数の並列共振回路のうち、いずれか１つの並列共振回路が、キャパシタ又はインダクタのうち前記第１直列共振回路が有するいずれか１つの直列共振回路が有していない素子と異なる素子を有しておらず、
   前記第２並列共振回路が有する前記複数の並列共振回路のうち、いずれか１つの並列共振回路が、キャパシタ又はインダクタのうち前記第１直列共振回路が有するいずれか１つの直列共振回路が有していない素子と異なる素子を有していないことを特徴とする電力分配合成回路。
7. 第１の入出力端子に接続された第１の接続部に一端が接続されているとともに、第２の入出力端子に接続された第２の接続部に他端が接続されており、且つ互いに直列に接続された複数の並列共振回路を有する第１並列共振回路と、
   前記第１の入出力端子に接続された前記第１の接続部に一端が接続されているとともに、第３の入出力端子に接続された第３の接続部に他端が接続されており、且つ前記第１並列共振回路に含まれる複数の並列共振回路が含むキャパシタ及びインダクタと同一の値のキャパシタ及びインダクタを含み、互いに直列に接続された複数の並列共振回路を有する第２並列共振回路と、
   前記第２の接続部と前記第３の接続部の間に接続されたアイソレーション抵抗と、
   前記第２の接続部と前記第３の接続部の間において、前記アイソレーション抵抗と直列に接続されており、且つ互いに並列に接続された複数の直列共振回路を有する第１直列共振回路と、
   前記第１の接続部に一端が接続されているとともに他端が接地されており、且つ前記第１直列共振回路が含むキャパシタ及びインダクタと同一の値のキャパシタ及びインダクタを含み、互いに並列に接続された複数の直列共振回路を有する第２直列共振回路と、
   を備え、
   所望の第１の周波数帯の近傍周波数ｆ_１から第ｎの周波数帯の近傍周波数ｆ_ｎと（ｎは４以上の偶数）、前記第１の入出力端子、前記第２の入出力端子及び前記第３の入出力端子に接続される負荷インピーダンスＺ_０（実数）とを用いて、下式により、前記第１並列共振回路のキャパシタの値Ｃ_２ｋ−１（ｋは自然数、ｎ−１≧２ｋ−１）及びインダクタの値Ｌ_２ｋ−１（ｋは自然数、ｎ−１≧２ｋ−１）と、前記第１直列共振回路のキャパシタの値Ｃ_２ｋ（ｋは自然数、ｎ≧２ｋ）及びインダクタの値Ｌ_２ｋ（ｋは自然数、ｎ≧２ｋ）と、アイソレーション抵抗の値Ｒ_１と、が定められることを特徴とする電力分配合成回路。
   
8. 請求項７に記載の電力分配合成回路において、
   前記第１並列共振回路が有する前記複数の並列共振回路のうち、いずれか１つの並列共振回路がキャパシタ又はインダクタのいずれか一方を有しておらず、
   前記第２並列共振回路が有する前記複数の並列共振回路のうち、いずれか１つの並列共振回路が、キャパシタ又はインダクタのうち前記第１並列共振回路が有するいずれか１つの並列共振回路が有していない素子と同じ素子を有しておらず、
   前記第１直列共振回路が有する前記複数の直列共振回路のうち、いずれか１つの直列共振回路が、キャパシタ又はインダクタのうち前記第１並列共振回路が有するいずれか１つの並列共振回路が有していない素子と異なる素子を有しておらず、
   前記第２直列共振回路が有する前記複数の直列共振回路のうち、いずれか１つの直列共振回路が、キャパシタ又はインダクタのうち前記第１並列共振回路が有するいずれか１つの並列共振回路が有していない素子と異なる素子を有していないことを特徴とする電力分配合成回路。
9. 前記キャパシタ、前記インダクタ及び前記アイソレーション抵抗がチップ部品であり、
   前記チップ部品は誘電体基板に配置されるとともに前記誘電体基板上に形成したストリップ導体パターンにより接続されていることを特徴とする請求項１から８のいずれか一項に記載の電力分配合成回路。