JP2017045009A - 光変調器 - Google Patents

光変調器 Download PDF

Info

Publication number
JP2017045009A
JP2017045009A JP2015169750A JP2015169750A JP2017045009A JP 2017045009 A JP2017045009 A JP 2017045009A JP 2015169750 A JP2015169750 A JP 2015169750A JP 2015169750 A JP2015169750 A JP 2015169750A JP 2017045009 A JP2017045009 A JP 2017045009A
Authority
JP
Japan
Prior art keywords
region
type impurity
impurity region
slab
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015169750A
Other languages
English (en)
Inventor
浩 福田
Hiroshi Fukuda
浩 福田
新 亀井
Arata Kamei
新 亀井
健 都築
Takeshi Tsuzuki
健 都築
真 地蔵堂
Makoto Jizodo
真 地蔵堂
清史 菊池
Kiyoshi Kikuchi
清史 菊池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Inc
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2015169750A priority Critical patent/JP2017045009A/ja
Publication of JP2017045009A publication Critical patent/JP2017045009A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)

Abstract

【課題】製造時間および光損失を増大させることなく、かつ、電圧が印加されていない状態における空乏領域を最小限に抑え、高い変調効率を実現する光変調器を提供すること。【解決手段】シリコン光変調器200は、シリコン基板201と、シリコン基板上のシリコン酸化膜からなる下部クラッド層202と、下部クラッド層202上の表面シリコン層を整形した凸部210および凸部210の両側に横方向に延びる凸部210よりも膜厚の薄いスラブ領域からなるリブ導波路203と、リブ導波路203上に形成された上部クラッド層204を備える。リブ導波路203は、凸部210の中央付近のp型不純物とn型不純物の双方が打ち込まれているオーバーラップ領域215を挟んで、それぞれスラブ領域に広がるp型不純物領域211およびn型不純物領域212が形成され、PN接合を有する。【選択図】図3

Description

本発明は、光通信に用いる光変調器に関し、より詳細には、シリコンオンインシュレータウエハ上に形成したキャリア引抜型の光変調器に関する。
近年の光通信の普及に伴い、光通信装置の低コスト化が求められている。その解決策の1つとして、光通信装置を構成する光回路を、シリコンウエハのような大口径ウエハ上に、シリコンフォトニクスのような微小光回路技術を用いて形成する方法がある。これにより、1チップあたりの材料費を劇的に下げ、光通信装置の低コスト化を図ることが出来る。
このような技術を用いてシリコン基板上に形成する代表的な光変調器としては、キャリア引抜型のシリコン変調器がある。図1は、従来のキャリア引抜型のシリコン光変調器の構造を模式的に示す断面図である。シリコン光変調器100は、シリコン基板、シリコン酸化膜、表面シリコン層からなるSOI(Silicon On Insulator)基板にリソグラフィ技術等を用いて形成される。シリコン光変調器100は、シリコン基板101と、シリコン基板上のシリコン酸化膜からなる下部クラッド層102と、下部クラッド層102上の表面シリコン層を整形したリブ導波路103およびリブ導波路103上に形成された上部クラッド104からなる。リブ導波路103は凸部110および凸部110の両側に横方向に延びる凸部110よりも膜厚の薄いスラブ領域120を備える。
リブ導波路103は、凸部110の中央付近の不純物が打ち込まれていない領域115を挟んで、それぞれスラブ領域120に広がるp型不純物領域111およびn型不純物領域112が形成され、PN接合を有する。
また、p型不純物領域111上には、p型不純物領域111に接するように高濃度p型不純物領域113が形成され、高濃度p型不純物領域113とオーミック接合を形成する金属電極116を備える。同様に、n型不純物領域112上には、n型不純物領域112に接するように高濃度n型不純物領域114が形成され、高濃度n型不純物領域114とオーミック接合を形成する金属電極117を備える。
キャリア引抜型のシリコン光変調器は、外部から印加する電圧を変化させることで、pn接合周辺に形成される空乏層領域を増減させ、電圧が印加されていないときの不純物領域の屈折率と、電圧印加後の空乏領域の屈折率の差で光の位相を変調する。
特表2002−540469号公報
しかしながら、従来のように、光導波路部分に不純物が打ち込まれていない領域115を有する場合、電圧が印加されても変化しない空乏領域が存在するため、変調効率を損ねるという課題がある。
図2は、図1の線分Aに沿って不純物濃度をプロットした図である。ここではp型不純物領域111のp型不純物濃度11の値を1とし、n型不純物領域112のn型不純物濃度12の値を2としている。そして、不純物が打ち込まれていない領域115の不純物濃度がゼロに近い部分10が大きく存在する。この領域10は、電圧印加してもキャリア引抜が行われず、光変調に寄与しないため変調効率が低下する原因となる。
電圧が印加されていない状態での空乏領域を最小限に抑えるためには、例えば、全面にp型不純物領域を形成した後に、高濃度にn型不純物イオンを局所的に打ち込み、p型不純物領域を局所的にn型不純物領域に反転させる方法などがある。
しかし、この方法では、高濃度に不純物イオンを打ち込むため、製造時間が長くなるといった課題がある。
本発明は、このような課題に鑑みてなされたもので、その目的とするところは、製造時間を増大させることなく、かつ、電圧が印加されていない状態における空乏領域を最小限に抑え、高い変調効率を実現する光変調器を提供することにある。
このような目的を達成するために、本発明に係る光変調器は、p型不純物領域とn型不純物領域の一部が重なっている構造を有していることを特徴とする。
上記の課題を解決するために、請求項1に記載の発明は、光変調器であって、シリコン基板と、前記シリコン基板上に形成された下部クラッド層と、前記下部クラッド層上に形成された凸部および前記凸部の両側の第1および第2のスラブ領域とからなる、リブ導波路であって、前記凸部はp型不純物が打ち込まれたp型不純物領域、p型不純物およびn型不純物が打ち込まれたオーバーラップ領域、ならびにn型不純物が打ち込まれたn型不純物領域を含み、前記凸部のp型不純物領域側の前記第1のスラブ領域はp型不純物領域を含み、前記凸部のn型不純物領域側の前記第2のスラブ領域はn型不純物領域を含む、リブ導波路と、前記リブ導波路上に形成された上部クラッド層と、前記第1のスラブ領域および前記第2のスラブ領域にそれぞれ接合された電極と、を備えたことを特徴する。
請求項2に記載の発明は、請求項1記載の光変調器において、前記第1のスラブ領域は、高濃度p型不純物領域を含み、前記第2のスラブ領域は、高濃度n型不純物領域を含み、前記電極は、前記第1のスラブ領域の高濃度p型不純物領域および前記第2のスラブ領域の高濃度n型不純物領域とそれぞれオーミック接続を形成していることを特徴とする。
請求項3に記載の発明は、請求項1又は2に記載の光変調器において、前記下部クラッド層は、シリコン酸化膜であることを特徴とする。
本発明は、製造時間を増大させることなく、かつ、電圧が印加されていない状態での空乏領域を最小限に抑えて高い変調効率を実現する。
従来のキャリア引抜型のシリコン光変調器の構造を模式的に示す断面図である。 図1の線分Aに沿って不純物濃度をプロットした図である。 本発明の一実施形態に係る光変調器の構造を模式的に示す図であり、(a)は上部クラッド層204を省いた平面図であり、(b)は図3(a)の線分B−B’の断面図である。 図3(b)の線分Aに沿って不純物濃度をプロットした図である。 本発明の一実施形態に係る光変調器のオーバーラップ領域215の形成プロセスを説明する図である。
以下、本発明の実施の形態について、詳細に説明する。
図3は、本発明の一実施形態に係る光変調器の構造を模式的に示す図である。図3(a)は、構造を分かり易くするために、図3(b)に示す上部クラッド層204を省いた平面図を示しており、図3(b)は図3(a)の線分B−B’の断面図を示している。
シリコン光変調器200は、シリコン基板、シリコン酸化膜、表面シリコン層からなるSOI(Silicon On Insulator)基板にリソグラフィ技術等を用いて形成される。シリコン光変調器200は、シリコン基板201と、シリコン基板上のシリコン酸化膜からなる下部クラッド層202と、下部クラッド層202上の表面シリコン層を整形した凸部210および凸部210の両側に横方向に延びる凸部210よりも膜厚の薄いスラブ領域220からなるリブ導波路203と、リブ導波路203上に形成された上部クラッド層204を備える。リブ導波路203は、凸部210の中央付近のp型不純物とn型不純物の双方が打ち込まれているオーバーラップ領域215を挟んで、それぞれスラブ領域220に広がるp型不純物領域211およびn型不純物領域212が形成され、PN接合を有する。
また、p型不純物領域211上には、p型不純物領域211に接するように高濃度p型不純物領域213が形成され、高濃度p型不純物領域213とオーミック接合を形成する金属電極216を備える。同様に、n型不純物領域212上には、n型不純物領域212に接するように高濃度n型不純物領域214が形成され、高濃度n型不純物領域214とオーミック接合を形成する金属電極217を備える。
図4は、図3の線分Aに沿って不純物濃度をプロットした図である。ここではp型不純物領域211のp型不純物濃度21の値を1とし、n型不純物領域212のn型不純物濃度22の値を2としている。オーバーラップ領域215にも不純物が存在する結果、オーバーラップ領域215の不純物濃度23はゼロにはならず、不純物濃度がゼロの領域は存在しない。このオーバーラップ領域215は、電圧印加によりキャリア引抜が行われることで空乏領域が変化するため、光変調に寄与できる。その結果、オーバーラップ領域215による変調効率の低減が抑制される。
図5は、本発明の一実施形態に係る光変調器のオーバーラップ領域215の形成プロセスを説明する図である。半導体製造プロセスで一般的に用いられるリソグラフィ技術等を用いて、表面シリコン層にリブ導波路を形成する(A)。リブ導波路の右半分を遮蔽体331で遮蔽した後、p型イオン321を打ち込み(B)、遮蔽体331を取り除く(C)。リブ導波路の左半分を遮蔽体332で遮蔽した後、n型イオン322を打ち込み(D−2)、遮蔽体332を取り除く(E−2)。
以上のプロセスを経て、さらに高濃度p型不純物領域213、高濃度n型不純物領域214を形成し、上部クラッド層204、金属電極216、217を形成することでシリコン光変調器は形成される。
図5の(D−1)、(E−1)に、従来技術と本発明との差異を説明するため、従来の不純物が打ち込まれていない領域7の作成プロセスを示しているが、従来技術と本発明との差異は、n型イオン322を打ち込む時にp型不純物領域を完全に遮蔽体332で覆うか否かである。従来は、遮蔽体332がp型不純物領域よりも広い領域を遮蔽し、不純物が打ち込まれていない領域115を形成していた。一方、本発明では、(D−2)のように遮蔽体332がp型不純物領域の一部を遮蔽しないように設けている。これにより、p型不純物領域とn型不純物領域の間にp型不純物とn型不純物とを含むオーバーラップ領域215を形成する。このオーバーラップ領域215は、追加のプロセス無しにn型不純物領域と同時に形成されるため、製造時間は従来の製造時間と同程度である。
101、201 シリコン基板
102、202 下部クラッド層
103、203 リブ導波路
104、204 上部クラッド層
111、211 p型不純物領域
112、212 n型不純物領域
113、213 高濃度p型不純物領域
114、214 高濃度n型不純物領域
116、117、216、217 金属電極
120、220 スラブ領域
115 不純物が打ち込まれていない領域
215 オーバーラップ領域
10 不純物が打ち込まれていない領域の不純物濃度
11、21 p型不純物濃度
12、22 n型不純物濃度
23 オーバーラップ領域の不純物濃度
321 p型イオン
322 n型イオン
331、332 遮蔽体

Claims (3)

  1. シリコン基板と、
    前記シリコン基板上に形成された下部クラッド層と、
    前記下部クラッド層上に形成された凸部および前記凸部の両側の第1および第2のスラブ領域とからなる、リブ導波路であって、前記凸部はp型不純物が打ち込まれたp型不純物領域、p型不純物およびn型不純物が打ち込まれたオーバーラップ領域、ならびにn型不純物が打ち込まれたn型不純物領域を含み、前記凸部のp型不純物領域側の前記第1のスラブ領域はp型不純物領域を含み、前記凸部のn型不純物領域側の前記第2のスラブ領域はn型不純物領域を含む、リブ導波路と、
    前記リブ導波路上に形成された上部クラッド層と、
    前記第1のスラブ領域および前記第2のスラブ領域にそれぞれ接合された電極と、
    を備えたことを特徴する光変調器。
  2. 前記第1のスラブ領域は、高濃度p型不純物領域を含み、
    前記第2のスラブ領域は、高濃度n型不純物領域を含み、
    前記電極は、前記第1のスラブ領域の高濃度p型不純物領域および前記第2のスラブ領域の高濃度n型不純物領域とそれぞれオーミック接続を形成していることを特徴とする請求項1記載の光変調器。
  3. 前記下部クラッド層は、シリコン酸化膜であることを特徴とする請求項1又は2に記載の光変調器。
JP2015169750A 2015-08-28 2015-08-28 光変調器 Pending JP2017045009A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015169750A JP2017045009A (ja) 2015-08-28 2015-08-28 光変調器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015169750A JP2017045009A (ja) 2015-08-28 2015-08-28 光変調器

Publications (1)

Publication Number Publication Date
JP2017045009A true JP2017045009A (ja) 2017-03-02

Family

ID=58210224

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015169750A Pending JP2017045009A (ja) 2015-08-28 2015-08-28 光変調器

Country Status (1)

Country Link
JP (1) JP2017045009A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023145961A (ja) * 2022-03-29 2023-10-12 日本電気株式会社 光導波路モジュール及び光導波路モジュールの製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140341497A1 (en) * 2013-05-14 2014-11-20 Yang Liu Ultra-responsive phase shifters for depletion mode silicon modulators

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140341497A1 (en) * 2013-05-14 2014-11-20 Yang Liu Ultra-responsive phase shifters for depletion mode silicon modulators

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023145961A (ja) * 2022-03-29 2023-10-12 日本電気株式会社 光導波路モジュール及び光導波路モジュールの製造方法
JP7852337B2 (ja) 2022-03-29 2026-04-28 日本電気株式会社 光導波路モジュール、光送信モジュール及び光導波路モジュールの製造方法

Similar Documents

Publication Publication Date Title
US10133098B2 (en) MOS capacitor optical modulator with transparent conductive and low-refractive-index gate
CN111051969B (zh) 相位调制器及其制作方法、硅基电光调制器
GB2593354A (en) PN-junction phase modulator in a large silicon waveguide platform
US9323079B1 (en) Optical device having electro-optic silicon modulator on large core fin waveguide and method to make the same
US9618776B2 (en) Electro-absorption optical modulation device and method of fabricating the same
KR102449211B1 (ko) 전계 효과 트랜지스터를 포함하는 반도체 소자
AU2014375262B2 (en) Structure for optical waveguide and contact wire intersection
US20170102564A1 (en) Semiconductor optical waveguide, semiconductor optical mudulator, and semiconductor optical modulation system
CN105487263A (zh) 硅基脊型波导调制器及其制造方法
US20210320200A1 (en) Termination for trench field plate power mosfet
US20180138288A1 (en) Silicon carbide semiconductor element and method of manufacturing silicon carbide semiconductor
WO2014181665A1 (ja) 半導体エネルギー線検出素子及び半導体エネルギー線検出素子の製造方法
CN102681370A (zh) 光刻套刻方法和提高ldmos器件击穿稳定性的方法
JP2017045009A (ja) 光変調器
KR102268815B1 (ko) 광 전자 소자 및 이의 제조 방법
CN105378548A (zh) 一种掺杂结构及其制作方法、电光调制器
CN104979283A (zh) Ti-igbt的制作方法
KR20140033078A (ko) 바이폴라 펀치 쓰루 반도체 디바이스 및 그러한 반도체 디바이스의 제조 방법
US20160005843A1 (en) Semiconductor device and manufacturing method thereof
JP5201169B2 (ja) 誘電体分離型半導体装置の製造方法
JP2016181558A (ja) 半導体受光素子
TWI525813B (zh) 電晶體裝置及其製造方法
JP6351863B2 (ja) 半導体装置
JPH02142184A (ja) 半導体装置及びその製造方法
JP2015185656A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180409

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180814