JP2017103548A - 送信装置、受信装置、通信システム及び通信方法 - Google Patents

送信装置、受信装置、通信システム及び通信方法 Download PDF

Info

Publication number
JP2017103548A
JP2017103548A JP2015233850A JP2015233850A JP2017103548A JP 2017103548 A JP2017103548 A JP 2017103548A JP 2015233850 A JP2015233850 A JP 2015233850A JP 2015233850 A JP2015233850 A JP 2015233850A JP 2017103548 A JP2017103548 A JP 2017103548A
Authority
JP
Japan
Prior art keywords
pulse
signal
pulse width
data signal
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015233850A
Other languages
English (en)
Inventor
健二郎 的場
Kenjiro Matoba
健二郎 的場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Priority to JP2015233850A priority Critical patent/JP2017103548A/ja
Publication of JP2017103548A publication Critical patent/JP2017103548A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Dc Digital Transmission (AREA)

Abstract

【課題】受信側にクロック生成部を設けずに、データ信号の論理値に応じて符号化されたパルス信号からデータ信号を復号することができる送信装置、受信装置、通信システム及び通信方法を提供する。
【解決手段】送信側において、データ信号に基づいて、データ信号の論理値の一方の値に応じた大きさの第1のパルス幅のパルス、及び論理値の他方の値に応じた大きさの第2のパルス幅のパルスを含むように符号化された一定のパルス周期の第1のパルス信号を生成して送信する。受信側において、送信された第1のパルス信号を受信し、前記第1のパルス幅と前記第2のパルス幅との間の大きさの第3のパルス幅より小さいパルス幅のパルス、または前記第3のパルス幅より大きいパルス幅のパルスを、受信した第1のパルス信号から除去して第2のパルス信号を生成し、第1のパルス信号と第2のパルス信号とに基づいてデータ信号を復号する。
【選択図】図5

Description

本発明は、送信装置、受信装置、通信システム及び通信方法に関する。
シリアル信号で通信を行うシリアルインターフェイスには様々な方式がある。プリント基板の高密度実装化に伴い、なるべく少ない信号線での通信が求められている。例えば、従来のシリアルインターフェイス方式としては、USART(汎用同期/非同期送受信回路:Universal Synchronous Asynchronous Receiver Transmitter)が周知である。USART方式によれば、単線での通信が可能である。
また、特許文献1には、データ、クロック、フレームの3つの情報を1つの信号線上含む符号形式に変換する符号化回路及びこの符号化回路出力を伝送路に送信するドライバからなる送信部と、前記伝送路からの信号を受信するレシーバ及びこのレシーバ出力から前記データ、クロック、フレームを抽出して3本の信号線に分離出力する復号化回路からなる受信部とを備えることを特徴とする信号伝送方式が開示されている。
特開平9−051316号公報
しかしながら、USART方式では、送信側及び受信側の両方に精度の高いボーレートクロックが必要である。このため、送受信を行うデバイスが大型化するという問題があった。また、特許文献1に記載の信号伝送方式では、受信部にPLO(位相同期発振器:Phase Locked Oscillator)が内蔵されたクロック整形部が設けられており、受信した信号からデータを抽出する際に、データ抽出用のクロックパルスを生成している。
本発明の目的は、受信側にクロック生成部を設けずに、データ信号の論理値に応じて符号化されたパルス信号からデータ信号を復号することができる送信装置、受信装置、通信システム及び通信方法を提供することにある。
本発明の通信システムは、データ信号に基づいて、前記データ信号の論理値の一方の値に応じた大きさの第1のパルス幅のパルス、及び前記論理値の他方の値に応じた大きさの第2のパルス幅のパルスを含むように符号化された一定のパルス周期の第1のパルス信号を生成する第1の生成手段と、前記第1のパルス信号を送信する送信手段とを備えた送信装置と、前記送信装置から送信された第1のパルス信号を受信する受信手段と、前記第1のパルス幅と前記第2のパルス幅との間の大きさの第3のパルス幅より小さいパルス幅のパルス、または前記第3のパルス幅より大きいパルス幅のパルスを、前記受信手段が受信した前記第1のパルス信号から除去した第2のパルス信号を生成する第2の生成手段と、前記第1のパルス信号と前記第2のパルス信号とに基づいて前記データ信号を復号する復号手段とを備えた受信装置と、を有する通信システムである。
本発明の送信装置は、データ信号に基づいて、前記データ信号の論理値の一方の値に応じた大きさの第1のパルス幅のパルス、及び前記論理値の他方の値に応じた大きさの第2のパルス幅のパルスを含むように符号化された一定のパルス周期の第1のパルス信号を生成する第1の生成手段と、前記第1のパルス信号を送信する送信手段とを備え、前記第1のパルス幅と前記第2のパルス幅との間の大きさの第3のパルス幅より小さいパルス幅のパルス、または前記第3のパルス幅より大きいパルス幅のパルスを、前記第1のパルス信号から除去した第2のパルス信号を生成する第2の生成手段と、前記第1のパルス信号と前記第2のパルス信号とに基づいて前記データ信号を復号する復号手段とを備えた受信装置との間で通信を行う、送信装置である。
本発明の受信装置は、データ信号に基づいて、前記データ信号の論理値の一方の値に応じた大きさの第1のパルス幅のパルス、及び前記論理値の他方の値に応じた大きさの第2のパルス幅のパルスを含むように符号化された一定のパルス周期の第1のパルス信号を受信する受信手段と、前記第1のパルス幅と前記第2のパルス幅との間の大きさの第3のパルス幅より小さいパルス幅のパルス、または前記第3のパルス幅より大きいパルス幅のパルスを、前記受信手段が受信した前記第1のパルス信号から除去した第2のパルス信号を生成する第2の生成手段と、前記第1のパルス信号と前記第2のパルス信号とに基づいて前記データ信号を復号する復号手段と、を備えた受信装置である。
本発明の通信方法は、送信側において、データ信号に基づいて、前記データ信号の論理値の一方の値に応じた大きさの第1のパルス幅のパルス、及び前記論理値の他方の値に応じた大きさの第2のパルス幅のパルスを含むように符号化された一定のパルス周期の第1のパルス信号を生成して送信し、受信側において、送信された第1のパルス信号を受信し、前記第1のパルス幅と前記第2のパルス幅との間の大きさの第3のパルス幅より小さいパルス幅のパルス、または前記第3のパルス幅より大きいパルス幅のパルスを、受信した前記第1のパルス信号から除去して第2のパルス信号を生成し、前記第1のパルス信号と前記第2のパルス信号とに基づいて前記データ信号を復号する、通信方法である。
本発明によれば、受信側にクロック生成部を設けずに、データ信号の論理値に応じて符号化されたパルス信号からデータ信号を復号することができる。
通信システムの構成の一例を示すブロック図である。 送信装置の回路構成の一例を示すブロック図である。 送信装置内で授受される各信号の関係を示すタイミングチャートである。 受信装置の回路構成の一例を示すブロック図である。 受信装置内で授受される各信号の関係を示すタイミングチャートである。 受信部の回路構成の他の一例を示すブロック図である。
<通信システム>
まず、通信システムについて説明する。
図1は通信システムの構成の一例を示すブロック図である。図1に示すように、本実施の形態に係る通信システム10は、送信装置20、受信装置30、及び信号伝送路40を備えている。また、通信方式はデジタルシリアル通信であり、送信装置20から送信されたパルス信号は、1本の信号伝送路40により1ビットずつ順番に伝送されて、受信装置30により受信される。
<送信装置>
次に、送信装置の構成及び動作について説明する。
図2は送信装置の回路構成の一例を示すブロック図である。図2に示すように、送信装置20は、クロック生成部22、デジタルデータに基づいてパルス信号を生成する信号生成部24、パルス信号を出力する信号送信部26を備えている。図示しないデジタルデータ出力端が、信号生成部24の入力端に接続されている。また、クロック生成部22も、信号生成部24の入力端に接続されている。信号生成部24の出力端は、信号送信部26に接続されている。
クロック生成部22は、パルス間隔及びパルス幅が一定のクロック信号を生成する。信号生成部24は、デジタルデータ(以下、「データ信号」という。)に基づいて、データ信号の論理値の一方の値に応じた大きさの第1のパルス幅のパルス、及び論理値の他方の値に応じた大きさの第2のパルス幅のパルスを含むように符号化された第1のパルス信号を生成する。例えば、データ信号の論理値「1」に対応してパルス幅150ns(ナノ秒)のパルスを発生させ、データ信号の論理値「0」に対応してパルス幅50nsのパルスを発生させる。
また、信号生成部24は、一定のパルス周期を有する第1のパルス信号を生成する。例えば、隣接する立下りエッジの時間間隔(パルス周期)が300nsとなるように、第1のパルス信号を生成する。この通り、一定のパルス周期を有するパルス信号とすることで、生成された第1のパルス信号はクロック信号としても機能する。第1のパルス信号は、信号送信部26から信号伝送路40に出力される。
ここで、第1のパルス信号の生成方法の一例を詳細に説明する。この例では、信号生成部24はカウンタを含み、カウンタを用いてデューティ比(パルス周期に対するパルス幅の割合)の異なるパルスを発生させる。図3は送信装置内で授受される各信号の関係を示すタイミングチャートである。図3に示すように、カウンタは、クロック生成部22で生成されるクロック信号の立下り回数をカウントして第1のパルス信号のパルス周期を生成する。この例では、1周期の間に0から7までカウントする。
データ信号の論理値「1」の場合は、カウント値「1」でパルスをHレベルにする信号を生成し、カウント値「7」でパルスをLレベルにする信号を生成する。一方、データ信号の論理値「0」の場合は、カウント値「5」でパルスをHレベルにする信号を生成し、カウント値「7」でパルスをLレベルにする信号を生成する。パルスをHレベルにする信号の立下りでLレベルからHレベルになり(立上る)、パルスをLレベルにする信号の立下りでLレベルになる(立下る)。
データ信号の論理値「1」の場合とデータ信号の論理値「0」の場合とで、パルスの立下りのタイミングは同じであるが、データ信号の論理値「1」の場合はデータ信号の論理値「0」の場合に比べてパルスの立上りのタイミングが早い。このため、データ信号の論理値「1」の場合は、パルス幅が広く且つデューティ比が大きいパルスが生成され、データ信号の論理値「0」の場合は、パルス幅が狭く且つデューティ比が小さいパルスが生成される。
<受信装置>
次に、受信装置について説明する。
図4は受信装置の回路構成の一例を示すブロック図である。図4に示すように、受信装置30は、信号受信部32、フィルタ34、及びシフトレジスタ36を備えている。フィルタ34は、第3のパルス幅より小さいパルス幅のパルスを除去するフィルタである。
ここで、第3のパルス幅とは、第1のパルス信号に含まれる第1のパルス幅と第2のパルス幅との間の大きさのパルス幅である。
シフトレジスタ36は、複数のDフリップフロップで構成されており、シリアルなデジタル信号をパラレルなデジタル信号に変換して出力するシリアル入力パラレル出力である。信号受信部32は、フィルタ34の入力端に接続されると共に、シフトレジスタ36のクロック入力端CKに接続されている。フィルタ34の出力端は、シフトレジスタ36のデータ入力端Dに接続されている。
信号受信部32で受信された第1のパルス信号INがフィルタ34に入力されることにより、第1のパルス信号INから第3のパルス幅より小さいパルス幅のパルスが除去された第2のパルス信号SIが生成される。
第2のパルス信号SIは、シフトレジスタ36のデータ入力端Dにデータ信号として1ビットずつ入力される。また、信号受信部32から入力された第1のパルス信号INは、フィルタ34を介さずに、シフトレジスタ36のクロック入力端CKにクロック信号CLKとして1ビットずつ入力される。第2のパルス信号SIは、フィルタ34を通過する分、第1のパルス信号INより遅延する。
シフトレジスタ36の各Dフリップフロップは、クロック信号CLK(=第1のパルス信号IN)と第2のパルス信号SIとに基づいて符号化されたデータ信号を復号し、復号したデータ信号に応じたパラレルなデジタル信号POを出力する。なお、デジタル信号POは、パーソナル・コンピュータ等の情報処理装置や記憶装置など、デジタルデータを処理する次の処理手段に出力される。
<復号処理>
次に、受信装置で行われるデータ信号の復号処理について説明する。
図5は受信装置内で授受される各信号の関係を示すタイミングチャートである。ここでは、8ビットのデータ信号「10110010」に対応する第1のパルス信号が受信された場合について、受信装置30内で授受される各信号の関係について説明する。また、第3のパルス幅を100nsとし、データ信号の論理値「1」に対応してパルス幅150nsのパルスを発生させ、データ信号の論理値「0」に対応してパルス幅50nsのパルスを発生させる例について説明する。
信号受信部32で受信された第1のパルス信号INは、パルス幅50nsのパルスとパルス幅150nsのパルスとを含んでいる。第1のパルス信号INは、フィルタ34に入力されると共に、フィルタ34を介さずにシフトレジスタ36にもクロック信号CLKとして直接入力される。フィルタ34により、第1のパルス信号INからパルス幅50nsのパルスが除去され、第2のパルス信号SIが生成される。第2のパルス信号SIは、第1のパルス信号INのパルス幅50nsのパルスに対応する部分がLレベルとなる。
クロック信号CLKである第1のパルス信号INの立下りのタイミングで、第2のパルス信号SIのレベルを検出する。パルス幅50nsのパルスの立下りのタイミングでは、第2のパルス信号SIはLレベルとなり、データ信号の論理値「0」が復号される。パルス幅150nsのパルスの立下りのタイミングでは、第2のパルス信号SIはHレベルとなり、データ信号の論理値「1」が復号される。8回目のクロック信号CLKの立ち下りのタイミングで、8ビットのデータ信号「10110010」が、パラレルなデジタル信号POとしてシフトレジスタ36から出力される。
本実施の形態では、受信される第1のパルス信号が、一定のパルス周期を有しており一定の時間間隔で立下って、クロック信号としても機能するので、受信側にボーレートクロックのようなクロック生成部を設ける必要がない。また、受信される第1のパルス信号が、データ信号の論理値の一方の値に応じた大きさの第1のパルス幅のパルス、及び論理値の他方の値に応じた大きさの第2のパルス幅のパルスを含むように符号化されているので、受信側でフィルタリングにより元のデータ信号を復号することができる。
また、フィルタリングにより第1のパルス幅と第2のパルス幅との間の大きさの第3のパルス幅より小さいパルス幅のパルスを除去できればよく、第1のパルス信号(クロック信号)のパルス幅の精度を緩和することができる。受信側にボーレートクロックを設ける場合にはクロック信号のパルス幅には誤差1%以下等の精度が求められるが、本実施の形態の第1のパルス信号の各パルスのパルス幅については、これに比べて大幅な誤差が許容される。
例えば、第1のパルス信号のパルス周期を300ns、第3のパルス幅を100nsとすると、データ信号の論理値「0」に応じた第1のパルス幅は、100ns未満であればよく、50nsに限らず10ns等でもよい。データ信号の論理値「1」に応じた第2のパルス幅は、100ns以上300ns以下であればよく、150nsに限らず170ns等でもよい。
このとき、フィルタリングにより第3のパルス幅より小さいパルス幅のパルスを除去する際に、第1のパルス幅と第2のパルス幅との差をより大きく設定することにより、信号生成部の回路構成を簡易なものとすることができる。また、第1のパルス幅が短いほど回路構成を簡易なものとすることができる。例えば、第1のパルス信号のパルス周期を100nsとしたときに第1のパルス幅を30ns、第2のパルス幅を70nsと設定するよりも第1のパルス幅を10ns、第2のパルス幅を90nsと設定した方が精度を高めなくとも確実に判定することが可能となる。従って、パルス周期に対して第3のパルス幅を30%から70%の間の範囲に設定することが好ましく、さらに10%から90%の間の範囲に設定することがより好ましい。但し、本信号はクロック信号としても利用されるものであるため、例えば第1のパルス幅を1ns前後のように極端に短いパルス幅に設定すると、クロック信号として機能することが難しくなり、誤作動が生じる可能性が高くなることもあるため、上述の範囲に設定することが望ましい。
<受信装置の変形例>
図6は受信装置の回路構成の他の一例を示すブロック図である。
受信装置30は、信号受信部32とフィルタ34との間にもう1つのフィルタ38を備えている。フィルタ38は、スパイクノイズ等のノイズを除去するフィルタである。信号受信部32は、フィルタ38の入力端に接続されている。フィルタ38の出力端は、フィルタ34の入力端に接続されると共に、シフトレジスタ36のクロック入力端CKに接続されている。その他の構成は、図2に示す受信装置30の回路構成と同じであるため同じ符号を付して説明を省略する。
信号受信部32で受信された第1のパルス信号INがフィルタ38に入力されることにより、第1のパルス信号INからノイズが除去されて、ノイズが除去された第1のパルス信号IN2が生成される。例えば、データ信号の論理値「0」に対応してパルス幅50nsのパルスを発生させる場合は、パルス幅5ns以下のパルス等、立上りから立下りまでの時間間隔が短い変動をノイズとして予め除去する。ノイズが除去された第1のパルス信号IN2がフィルタ34に入力されると共に、シフトレジスタ36にクロック信号CLKとして入力される。これにより、受信装置30において外乱による誤作動を防止することができる。
<符号化信号の変形例>
上記の実施の形態では、符号化された第1のパルス信号が、データ信号の論理値「1」に対応してパルス幅150ns(第2のパルス幅)のパルスを発生させ、データ信号の論理値「0」に対応してパルス幅50ns(第1のパルス幅)のパルスを発生させる例について説明したが、論理値との対応付けがこの例には限定されない。例えば、データ信号の論理値「0」に対応してパルス幅150ns(第2のパルス幅)のパルスを発生させ、データ信号の論理値「1」に対応してパルス幅50ns(第1のパルス幅)のパルスを発生させてもよい。
この場合は、データ信号の論理値「1」に応じたパルスが除去されてLレベルになる。予め定めたパルス幅未満のパルスの立下りのタイミングでは、第2のパルス信号はLレベルとなり、データ信号の論理値「1」が復号される。予め定めたパルス幅以上のパルスの立下りのタイミングでは、第2のパルス信号はHレベルとなり、データ信号の論理値「0」が復号される。
また、上記の実施の形態では、パルス信号がHレベルになる期間をパルス幅として予め定めたパルス幅未満のパルスを除去する例について説明したが、パルス信号がLレベルになる期間をパルス幅として予め定めたパルス幅未満のパルスを除去してもよい。この場合、第1のパルス信号はH/Lが反転した信号となり、予め定めたパルス幅未満のパルスが除去されるとその部分がHレベルになる。また、第1のパルス信号の立上りのタイミングで、第2のパルス信号のレベルを検出することになる。
また、上記の実施の形態では、第2のパルス幅が第1のパルス幅より大きい設定としたが、第2のパルス幅は第1のパルス幅より小さい設定としてもよい。また、上記の実施の形態では、受信装置と送信装置とは信号伝送路を介して通信をする通信システムについて説明したが、無線によりシリアル通信を行ってもよい。
また、上記の実施の形態では、受信側のフィルタにより第3のパルス幅より小さいパルス幅のパルスを除去する例について説明したが、受信側のフィルタにより第3のパルス幅より大きいパルス幅のパルスを除去してもよい。
10 通信システム
20 送信装置
22 クロック生成部
24 信号生成部
26 信号送信部
30 受信装置
32 信号受信部
34 フィルタ
36 シフトレジスタ
38 フィルタ
40 信号伝送路

Claims (8)

  1. データ信号に基づいて、前記データ信号の論理値の一方の値に応じた大きさの第1のパルス幅のパルス、及び前記論理値の他方の値に応じた大きさの第2のパルス幅のパルスを含むように符号化された一定のパルス周期の第1のパルス信号を生成する第1の生成手段と、前記第1のパルス信号を送信する送信手段とを備えた送信装置と、
    前記送信装置から送信された第1のパルス信号を受信する受信手段と、前記第1のパルス幅と前記第2のパルス幅との間の大きさの第3のパルス幅より小さいパルス幅のパルス、または前記第3のパルス幅より大きいパルス幅のパルスを、前記受信手段が受信した前記第1のパルス信号から除去した第2のパルス信号を生成する第2の生成手段と、前記第1のパルス信号と前記第2のパルス信号とに基づいて前記データ信号を復号する復号手段とを備えた受信装置と、
    を有する通信システム。
  2. 前記復号手段が、前記第1のパルス信号のパルス周期で前記第2のパルス信号のレベルを検出して前記データ信号を復号する、請求項1に記載の通信システム。
  3. 前記復号手段が、検出されたレベルがHレベルの場合は論理値が1となり、検出されたレベルがLレベルの場合は論理値が0となるように前記データ信号を復号する、請求項2に記載の通信システム。
  4. 前記受信装置が、前記復号手段が前記データ信号を復号する前にノイズを除去するノイズ除去手段を更に備えた、請求項1から請求項3までのいずれか1項に記載の通信システム。
  5. 前記第3のパルス幅は前記パルス周期に対して10%以上90%以下の範囲に設定される、請求項1から請求項4までのいずれか1項に記載の通信システム。
  6. データ信号に基づいて、前記データ信号の論理値の一方の値に応じた大きさの第1のパルス幅のパルス、及び前記論理値の他方の値に応じた大きさの第2のパルス幅のパルスを含むように符号化された一定のパルス周期の第1のパルス信号を生成する第1の生成手段と、前記第1のパルス信号を送信する送信手段とを備え、
    前記第1のパルス幅と前記第2のパルス幅との間の大きさの第3のパルス幅より小さいパルス幅のパルス、または前記第3のパルス幅より大きいパルス幅のパルスを、前記第1のパルス信号から除去した第2のパルス信号を生成する第2の生成手段と、前記第1のパルス信号と前記第2のパルス信号とに基づいて前記データ信号を復号する復号手段とを備えた受信装置との間で通信を行う、送信装置。
  7. データ信号に基づいて、前記データ信号の論理値の一方の値に応じた大きさの第1のパルス幅のパルス、及び前記論理値の他方の値に応じた大きさの第2のパルス幅のパルスを含むように符号化された一定のパルス周期の第1のパルス信号を受信する受信手段と、
    前記第1のパルス幅と前記第2のパルス幅との間の大きさの第3のパルス幅より小さいパルス幅のパルス、または前記第3のパルス幅より大きいパルス幅のパルスを、前記受信手段が受信した前記第1のパルス信号から除去した第2のパルス信号を生成する第2の生成手段と、
    前記第1のパルス信号と前記第2のパルス信号とに基づいて前記データ信号を復号する復号手段と、
    を備えた受信装置。
  8. 送信側において、データ信号に基づいて、前記データ信号の論理値の一方の値に応じた大きさの第1のパルス幅のパルス、及び前記論理値の他方の値に応じた大きさの第2のパルス幅のパルスを含むように符号化された一定のパルス周期の第1のパルス信号を生成して送信し、
    受信側において、送信された第1のパルス信号を受信し、前記第1のパルス幅と前記第2のパルス幅との間の大きさの第3のパルス幅より小さいパルス幅のパルス、または前記第3のパルス幅より大きいパルス幅のパルスを、受信した前記第1のパルス信号から除去して第2のパルス信号を生成し、前記第1のパルス信号と前記第2のパルス信号とに基づいて前記データ信号を復号する、
    通信方法。
JP2015233850A 2015-11-30 2015-11-30 送信装置、受信装置、通信システム及び通信方法 Pending JP2017103548A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015233850A JP2017103548A (ja) 2015-11-30 2015-11-30 送信装置、受信装置、通信システム及び通信方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015233850A JP2017103548A (ja) 2015-11-30 2015-11-30 送信装置、受信装置、通信システム及び通信方法

Publications (1)

Publication Number Publication Date
JP2017103548A true JP2017103548A (ja) 2017-06-08

Family

ID=59017543

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015233850A Pending JP2017103548A (ja) 2015-11-30 2015-11-30 送信装置、受信装置、通信システム及び通信方法

Country Status (1)

Country Link
JP (1) JP2017103548A (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS517861A (ja) * 1974-07-09 1976-01-22 Nissan Motor Parusuhabahanteikairo
JPS517860A (ja) * 1974-07-09 1976-01-22 Nissan Motor Parusuhabahanteikairo
JPS63136881A (ja) * 1986-11-28 1988-06-09 Sony Corp 情報信号受信装置
JPH02274139A (ja) * 1989-04-17 1990-11-08 Fujitsu Ltd データ伝送システム
JP2012124783A (ja) * 2010-12-09 2012-06-28 Yokogawa Electric Corp パルス信号受信装置及び伝送システム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS517861A (ja) * 1974-07-09 1976-01-22 Nissan Motor Parusuhabahanteikairo
JPS517860A (ja) * 1974-07-09 1976-01-22 Nissan Motor Parusuhabahanteikairo
JPS63136881A (ja) * 1986-11-28 1988-06-09 Sony Corp 情報信号受信装置
JPH02274139A (ja) * 1989-04-17 1990-11-08 Fujitsu Ltd データ伝送システム
JP2012124783A (ja) * 2010-12-09 2012-06-28 Yokogawa Electric Corp パルス信号受信装置及び伝送システム

Similar Documents

Publication Publication Date Title
JP6461018B2 (ja) 状態周期ごとに状態を変えるとともにデータのレーン間スキューおよびデータ状態遷移グリッチに
JP5066121B2 (ja) クロック情報とデータを伝送する装置及び方法
US7133482B2 (en) Decoding method and Manchester decoder
KR20120080127A (ko) 통신 회로 및 샘플링 조정 방법
JP5483170B2 (ja) デジタル信号伝送装置及びデジタル信号伝送方法
US6933866B1 (en) Variable data rate receiver
JP5751290B2 (ja) データ受信装置及び受信ビット列の同一値ビット長判定方法
EP3329646A1 (en) Fsk decoding using envelop comparison in the digital domain
JP5369524B2 (ja) クロック・データ・リカバリ回路
JP2017103548A (ja) 送信装置、受信装置、通信システム及び通信方法
IL259732A (en) Serial data multiplication
KR100899781B1 (ko) 클록 정보와 함께 데이터를 전송하는 방법 및 장치
JP6401828B1 (ja) シリアル伝送信号を復号するための復号装置およびその方法
US7321647B2 (en) Clock extracting circuit and clock extracting method
CN116961829A (zh) 一种用于etc的fm0解码电路及解码方法
EP1860808A1 (en) Frame synchronization and clock recovery using preamble data that violates a bi-phase mark coding rule
JP2005142615A (ja) マンチェスタ符号データ受信装置
JP2019110449A (ja) データ通信装置およびデータ通信方法
JP2014053705A (ja) 信号伝送方法、及び伝送装置
JP5560646B2 (ja) オーバーサンプリング回路、及びそれを用いたシリアル通信システム
JPH1168861A (ja) 同時双方向送受信方法および同時双方向送受信回路
RU2333600C1 (ru) Декодер трехуровневого кодированного сигнала
JPS62130037A (ja) クロツク位相選択方法及びその装置
JP2008283539A (ja) 多値信号用クロック再生装置
JP3999039B2 (ja) 差周波数検出回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180920

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190731

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200107