JP2017108132A - 半導体装置、表示素子、表示装置、システム - Google Patents

Abstract

【課題】簡易な製造工程で製造でき、かつソース電極及びドレイン電極と下層との密着性に優れた半導体装置を提供すること。【解決手段】本半導体装置は、基材と、ゲート電圧を印加するためのゲート電極と、前記ゲート電圧の印加に応じて電流を取り出すためのソース電極及びドレイン電極と、酸化物半導体からなる半導体層と、前記ゲート電極と前記半導体層との間に設けられたゲート絶縁層と、を備える半導体装置であって、前記半導体層は、チャネル形成領域と、非チャネル形成領域と、を有し、前記チャネル形成領域と前記非チャネル形成領域とが夫々ソース電極及びドレイン電極に接して形成されている。【選択図】図１

Description

本発明は、半導体装置、表示素子、表示装置、及びシステムに関する。

液晶ディスプレイ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ：ＬＣＤ）、有機ＥＬ（エレクトロルミネッセンス）ディスプレイ（ＯＬＥＤ）、電子ペーパ等の平面薄型ディスプレイ（Ｆｌａｔ Ｐａｎｅｌ Ｄｉｓｐｌａｙ：ＦＰＤ）は、非晶質シリコンや多結晶シリコンを半導体層に用いた薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）を含む駆動回路により駆動されている。

そして、ＦＰＤの開発においては、半導体層のチャネル形成領域にキャリア移動度が高く素子間のばらつきの小さい酸化物半導体膜を用いた電界効果型トランジスタを含むＴＦＴを作製し、電子デバイスや光デバイス等に応用する技術が注目されている。例えば、酸化物半導体膜として酸化亜鉛（ＺｎＯ）、Ｉｎ_２Ｏ_３、Ｉｎ−Ｇａ−Ｚｎ−Ｏ等を用いた電界効果型トランジスタが提案されている。

電界効果型トランジスタとしては、例えば、金属膜であるソース電極及びドレイン電極と半導体層との接触抵抗を低減させやすく、半導体層が基材とゲート絶縁層及びゲート電極に挟まれた構造で外部の水分や酸素を遮断するのに有利な構造であるトップゲート／トップコンタクト型が用いられる（例えば、特許文献１参照）。

ところで、トップゲート／トップコンタクト型の電界効果型トランジスタ等の半導体装置では、基材上にソース電極及びドレイン電極を構成する金属膜が直接形成されるため、基材と金属膜との密着性が高いことは、ＴＦＴ製造プロセスの安定化とＴＦＴ機能の安定化の上で重要である。

そこで、基材と金属膜との密着性を向上させるために、密着性の高い金属等を接着層として設ける等、異種金属の積層構造を用いることが多い。しかしながら、異種金属の積層構造によってソース電極及びドレイン電極を製造することは、製造工程の増加、プロセスの難しさ、製造コスト増等の課題を有している。

ゲート絶縁層上に、ソース電極及びドレイン電極を構成する金属膜が直接形成されるボトムゲート／トップコンタクト型の電界効果型トランジスタ等の半導体装置についても同様である。

本発明は、簡易な製造工程で製造でき、かつソース電極及びドレイン電極と下層との密着性に優れた半導体装置を提供することを目的とする。

本半導体装置は、基材と、ゲート電圧を印加するためのゲート電極と、前記ゲート電圧の印加に応じて電流を取り出すためのソース電極及びドレイン電極と、酸化物半導体からなる半導体層と、前記ゲート電極と前記半導体層との間に設けられたゲート絶縁層と、を備える半導体装置であって、前記半導体層は、チャネル形成領域と、非チャネル形成領域と、を有し、前記チャネル形成領域と前記非チャネル形成領域とが夫々ソース電極及びドレイン電極に接して形成されていることを要件とする。

開示の技術によれば、簡易な製造工程で製造でき、かつソース電極及びドレイン電極と下層との密着性に優れた半導体装置を提供できる。

第１の実施の形態に係る電界効果型トランジスタを例示する断面図である。 第１の実施の形態に係る電界効果型トランジスタの製造工程を例示する図である。 第１の実施の形態の変形例に係る電界効果型トランジスタを例示する断面図である。 比較例１に係る電界効果型トランジスタを例示する断面図である。 第２の実施の形態におけるテレビジョン装置の構成を示すブロック図である。 第２の実施の形態におけるテレビジョン装置の説明図（その１）である。 第２の実施の形態におけるテレビジョン装置の説明図（その２）である。 第２の実施の形態におけるテレビジョン装置の説明図（その３）である。 第２の実施の形態における表示素子の説明図である。 第２の実施の形態における有機ＥＬの説明図である。 第２の実施の形態におけるテレビジョン装置の説明図（その４） 第２の実施の形態における他の表示素子の説明図（その１）である。 第２の実施の形態における他の表示素子の説明図（その２）である。 第３の実施の形態に係る表示素子アレイを例示する平面図である。 図１４のＡ−Ａ線に沿う断面図である。 図１４のＢ−Ｂ線に沿う断面図である。 第３の実施の形態に係る表示素子アレイにおける半導体層の形成領域を例示する平面図である。 比較例に係る表示素子アレイを例示する平面図である。

以下、図面を参照して発明を実施するための形態について説明する。各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。

〈第１の実施の形態〉
［電界効果型トランジスタの構造］
図１は、第１の実施の形態に係る電界効果型トランジスタを例示する断面図である。図１を参照するに、電界効果型トランジスタ１０は、基材１１と、半導体層１２と、ソース電極１３と、ドレイン電極１４と、配線１５と、ゲート絶縁層１６と、ゲート電極１７とを有するトップゲート／トップコンタクト型の電界効果型トランジスタである。なお、電界効果型トランジスタ１０は、本発明に係る半導体装置の代表的な一例である。

電界効果型トランジスタ１０では、絶縁性の基材１１上に半導体層１２が形成され、半導体層１２上に、ソース電極１３、ドレイン電極１４、及び配線１５が形成されている。更に、半導体層１２、ソース電極１３、ドレイン電極１４、及び配線１５を覆うようにゲート絶縁層１６が形成され、ゲート絶縁層１６上にゲート電極１７が形成されている。以下、電界効果型トランジスタ１０の各構成要素について、詳しく説明する。

なお、本実施の形態では、便宜上、ゲート電極１７側を上側又は一方の側、基材１１側を下側又は他方の側とする。又、各部位のゲート電極１７側の面を上面又は一方の面、基材１１側の面を下面又は他方の面とする。但し、電界効果型トランジスタ１０は天地逆の状態で用いることができ、又は任意の角度で配置することができる。又、平面視とは対象物を基材１１の上面の法線方向から視ることを指し、平面形状とは対象物を基材１１の上面の法線方向から視た形状を指すものとする。

基材１１は、半導体層１２等を形成する基体となる絶縁性の部材である。基材１１の形状、構造、及び大きさとしては、特に制限はなく、目的に応じて適宜選択することができる。基材１１の材料としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、ガラス基材やプラスチック基材等を用いることができる。ガラス基材としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、無アルカリガラス、シリカガラス等が挙げられる。又、プラスチック基材としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、ポリカーボネート（ＰＣ）、ポリイミド（ＰＩ）、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）等が挙げられる。

半導体層１２は、酸化物半導体からなり、基材１１上の所定領域に形成されている。半導体層１２を構成する酸化物半導体としては、例えば、ｎ型酸化物半導体を用いることができる。ｎ型酸化物半導体としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、ＺｎＯ、ＳｎＯ_２、Ｉｎ_２Ｏ_３、ＴｉＯ_２、Ｇａ_２Ｏ_３等が挙げられる。

又、ｎ型酸化物半導体として、Ｉｎ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ系酸化物、Ｉｎ−Ｇａ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ系酸化物、Ｚｎ−Ｇａ系酸化物、Ｉｎ−Ｚｎ−Ｓｎ系酸化物、Ｉｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｇａ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物等、複数の金属を含む酸化物を用いることもできる。

ｎ型酸化物半導体は、高い電界効果移動度が得られる点、及び電子キャリア濃度を適切に制御しやすい点から、インジウム、亜鉛、錫、ガリウム、及びチタンの少なくとも何れかと、アルカリ土類金属とを含有することが好ましく、インジウムとアルカリ土類金属とを含有することがより好ましい。アルカリ土類金属としては、ベリリウム、マグネシウム、カルシウム、ストロンチウム、バリウム、ラジウム等が挙げられる。

酸化インジウムは、酸素欠損量によって電子キャリア濃度が１０^１８ｃｍ^−３〜１０^２０ｃｍ^−３程度に変化する。但し、酸化インジウムは酸素欠損ができやすい性質があり、酸化物半導体膜形成後の後工程で、意図しない酸素欠損ができる場合がある。インジウムと、インジウムよりも酸素と結合しやすいアルカリ土類金属との主に二つの金属から酸化物を形成することは、意図しない酸素欠損を防ぐとともに、組成の制御が容易となり電子キャリア濃度を適切に制御しやすい点で特に好ましい。

半導体層１２は、半導体層１２を構成する元素、製造プロセス条件、製膜後の後処理等により、電子キャリア濃度を適切な範囲に制御することができる。半導体層１２の平均厚みとしては、特に制限はなく、目的に応じて適宜選択することができるが、１ｎｍ〜２００ｎｍが好ましく、２ｎｍ〜１００ｎｍがより好ましい。

半導体層１２は、チャネル形成領域１２１（活性領域）と、非チャネル形成領域１２２（不活性領域）とを有している。チャネル形成領域１２１と非チャネル形成領域１２２とは夫々ソース電極１３、ドレイン電極１４、及び配線１５に接して形成されている。チャネル形成領域１２１の全部又は一部は、チャネル領域として機能することができる。非チャネル形成領域１２２は、例えば、平面視において、チャネル形成領域１２１を囲むように配置することができる。チャネル形成領域１２１の層厚と非チャネル形成領域１２２の層厚とは略同一とすることができる。

ソース電極１３及びドレイン電極１４は、半導体層１２の上面と接して形成されている。ソース電極１３及びドレイン電極１４は、半導体層１２のチャネル形成領域１２１と一部重複し、チャネル領域となる所定の間隔を隔てて形成されている。ソース電極１３及びドレイン電極１４は、ゲート電圧の印加に応じて電流を取り出すための電極である。

ソース電極１３及びドレイン電極１４の材料としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、Ｍｏ、Ａｌ、Ａｕ、Ａｇ、Ｃｕ等の金属及びこれらの合金等が挙げられる。ソース電極１３及びドレイン電極１４の平均厚みとしては、特に制限はなく、目的に応じて適宜選択することができるが、４０ｎｍ〜２μｍが好ましく、７０ｎｍ〜１μｍがより好ましい。

配線１５は、ソース電極１３及びドレイン電極１４と同一層に形成されており、ソース電極１３及びドレイン電極１４と接続している。配線１５は、非チャネル形成領域１２２の上面と接して形成されている。

配線１５は、必要に応じて適宜形成され、半導体装置の電気特性を計測するための端子となる金属膜、又は、後述する駆動回路に含まれる半導体装置間を電気的に接続する金属膜、又は、駆動回路と光制御素子を電気的に接続する金属膜、又は、画像データ作成装置と駆動回路を電気的に接続する金属膜、等から構成される。

配線１５の材料としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、Ｍｏ、Ａｌ、Ａｕ、Ａｇ、Ｃｕ等の金属及びこれらの合金等が挙げられる。配線１５の平均厚みは、ソース電極１３及びドレイン電極１４の平均厚みと同程度とすることができる。

ゲート絶縁層１６は、半導体層１２とゲート電極１７との間に、ソース電極１３、ドレイン電極１４、及び配線１５を被覆して設けられている。ゲート絶縁層１６は、ソース電極１３及びドレイン電極１４とゲート電極１７とを絶縁するための層である。ゲート絶縁層１６の材料としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、無機絶縁材料、有機絶縁材料等が挙げられる。

無機絶縁材料としては、例えば、酸化ケイ素、酸化アルミニウム、酸化タンタル、酸化チタン、酸化イットリウム、酸化ランタン、酸化ハフニウム、酸化ジルコニウム、窒化ケイ素、窒化アルミニウム、これらの混合物等が挙げられる。又、有機絶縁材料としては、例えば、ポリイミド、ポリアミド、ポリアクリレート、ポリビニルアルコール、ノボラック樹脂等が挙げられる。ゲート絶縁層１６の平均厚みとしては、特に制限はなく、目的に応じて適宜選択することができるが、５０ｎｍ〜１０００ｎｍが好ましく、１００ｎｍ〜５００ｎｍがより好ましい。

ゲート電極１７は、ゲート絶縁層１６上の所定領域に形成されている。ゲート電極１７は、ゲート電圧を印加するための電極である。ゲート電極１７の材料としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、白金、パラジウム、金、銀、銅、亜鉛、アルミニウム、ニッケル、クロム、タンタル、モリブデン、チタン等の金属、これらの合金、これら金属の混合物等が挙げられる。

又、酸化インジウム、酸化亜鉛、酸化スズ、酸化ガリウム、酸化ニオブ、スズ（Ｓｎ）が添加されたＩｎ_２Ｏ_３（ＩＴＯ）、ガリウム（Ｇａ）が添加されたＺｎＯ、アルミニウム（Ａｌ）が添加されたＺｎＯ、アンチモン（Ｓｂ）が添加されたＳｎＯ_２等の導電性酸化物、これらの複合化合物、これらの混合物等が挙げられる。ゲート電極１７の平均厚みとしては、特に制限はなく、目的に応じて適宜選択することができるが、１０ｎｍ〜２００ｎｍが好ましく、５０ｎｍ〜１００ｎｍがより好ましい。

このように、電界効果型トランジスタ１０では、半導体層１２を構成するチャネル形成領域１２１と非チャネル形成領域１２２とが夫々ソース電極１３、ドレイン電極１４、及び配線１５に接して形成されている。

すなわち、ソース電極１３、ドレイン電極１４、及び配線１５が、基材１１と直接接していなく、ガラスやシリコン、シリコン酸化膜等との密着性に優れた酸化物半導体からなるチャネル形成領域１２１又は非チャネル形成領域１２２（密着層）と接している。

このような構造により、ソース電極１３、ドレイン電極１４、及び配線１５の下層に対する密着性が向上し、優れた膜安定性（製造プロセスに対する耐性）を得ることができる。

［電界効果型トランジスタの製造方法］
次に、図１に示す電界効果型トランジスタの製造方法について説明する。図２は、第１の実施の形態に係る電界効果型トランジスタの製造工程を例示する図である。

まず、図２（ａ）に示す工程では、ガラス基材等からなる基材１１を準備し、基材１１上に、半導体層１２を形成する。基材１１の材料や厚さは、前述の通り適宜選択することができる。又、基材１１の表面の清浄化及び密着性向上の点で、酸素プラズマ、ＵＶオゾン、ＵＶ照射洗浄等の前処理が行われることが好ましい。

半導体層１２の製造方法は、特に制限はなく、目的に応じて適宜選択することができ、例えば、スパッタ法、パルスレーザーデポジッション（ＰＬＤ）法、化学気相蒸着（ＣＶＤ）法、原子層蒸着（ＡＬＤ）法等の真空プロセスや、ディップコーティング、スピンコート、ダイコート等の溶液プロセスによる成膜後、フォトリソグラフィによってパターニングする方法、インクジェット、ナノインプリント、グラビア等の印刷法によって、所望の形状を直接成膜する方法等が挙げられる。

なお、半導体層１２は、１つの工程で形成される連続的な１つの層であり、この時点では複数の領域に分かれてはいないが、最終的に電界効果型トランジスタ１０が完成した際にチャネル形成領域１２１及び非チャネル形成領域１２２となる領域を含んでいる。そこで、ここでは便宜上、半導体層１２がチャネル形成領域１２１及び非チャネル形成領域１２２に分かれているように図示している。

次に、図２（ｂ）に示す工程では、半導体層１２上に、ソース電極１３、ドレイン電極１４、及び配線１５を形成する。ソース電極１３、ドレイン電極１４、及び配線１５を形成する方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、（ｉ）スパッタ法、真空蒸着法、ディップコーティング法、スピンコート法、ダイコート法等による成膜後、フォトリソグラフィによってパターニングする方法、（ｉｉ）インクジェット、ナノインプリント、グラビア等の印刷プロセスによって、所望の形状を直接成膜する方法等が挙げられる。

図２（ｂ）に示す工程では、まず、基材１１及び半導体層１２上に、真空蒸着法等により金属膜を形成する。そして、形成した金属膜をフォトリソグラフィとエッチングによりパターニングすることにより、所定形状のソース電極１３、ドレイン電極１４、及び配線１５を形成することができる。ソース電極１３、ドレイン電極１４、及び配線１５の材料や厚さは、前述の通り適宜選択することができる。

次に、図２（ｃ）に示す工程では、半導体層１２上に、ソース電極１３、ドレイン電極１４、及び配線１５を被覆するゲート絶縁層１６を形成する。ゲート絶縁層１６の製造方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、（ｉ）スパッタ法、パルスレーザーデポジッション（ＰＬＤ）法、化学気相蒸着（ＣＶＤ）法、原子層蒸着（ＡＬＤ）法等の真空プロセス、ディップコーティング法、スピンコート法、ダイコート法等の溶液プロセスによる成膜後、フォトリソグラフィによってパターニングする工程、（ｉｉ）インクジェット、ナノインプリント、グラビア等の印刷プロセスによって、所望の形状を直接成膜する工程等が挙げられる。ゲート絶縁層１６の材料や厚さは、前述の通り適宜選択することができる。

次に、図２（ｄ）に示す工程では、ゲート絶縁層１６上に、ゲート電極１７を形成する。ゲート電極１７を形成する方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、（ｉ）スパッタ法、真空蒸着法、ディップコーティング法、スピンコート法、ダイコート法等による成膜後、フォトリソグラフィによってパターニングする方法、（ｉｉ）インクジェット、ナノインプリント、グラビア等の印刷プロセスによって、所望の形状を直接成膜する方法等が挙げられる。

図２（ｄ）に示す工程では、まず、ゲート絶縁層１６上に、真空蒸着法等により金属膜を形成する。そして、形成した金属膜をフォトリソグラフィとエッチングによりパターニングすることにより、所定形状のゲート電極１７を形成することができる。ゲート電極１７の材料や厚さは、前述の通り適宜選択することができる。

以上の工程により、トップゲート／トップコンタクト型の電界効果型トランジスタ１０を作製できる。

このように、ソース電極１３、ドレイン電極１４、及び配線１５の膜強度を向上するための層（下層との密着性を向上するための層）である非チャネル形成領域１２２は、半導体層１２を形成する工程で、チャネル形成領域１２１と同一プロセスにより形成される。そのため、ソース電極１３、ドレイン電極１４、及び配線１５の膜強度を向上するために（下層との密着性を向上するために）、半導体層１２を形成する工程とは別に膜強度を向上するための層（下層との密着性を向上するための層）を形成する工程を設ける必要がない。その結果、簡易な製造工程により、ソース電極１３、ドレイン電極１４、及び配線１５の下層に対する密着性が高く、優れた膜安定性（製造プロセスに対する耐性）を有する電界効果型トランジスタ１０を実現することができる。

又、従来技術として、ＳｉＯ_２表面等への配線について、電極や配線となる金属膜に他元素を導入する等して、電極や配線の密着力を高める方法がある。本実施の形態に係る電界効果型トランジスタ１０の製造方法によれば、ソース電極１３、ドレイン電極１４、及び配線１５に別の元素を添加する必要がなく、純金属が使用できるため、係る従来技術と比較して抵抗の低い電極や配線を得ることができる。

〈第１の実施の形態の変形例〉
第１の実施の形態の変形例では、ボトムゲート／トップコンタクト型の電界効果型トランジスタの例を示す。なお、第１の実施の形態の変形例において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。

図３は、第１の実施の形態の変形例に係る電界効果型トランジスタを例示する断面図である。図３を参照するに、電界効果型トランジスタ１０Ａは、ボトムゲート／トップコンタクト型の電界効果型トランジスタである。なお、電界効果型トランジスタ１０Ａは、本発明に係る半導体装置の代表的な一例である。

電界効果型トランジスタ１０Ａは、電界効果型トランジスタ１０（図１参照）とは層構造が異なっている。具体的には、電界効果型トランジスタ１０Ａでは、絶縁性の基材１１上にゲート電極１７が形成され、基材１１上にゲート電極１７を被覆してゲート絶縁層１６が形成されている。更に、ゲート絶縁層１６上に半導体層１２が形成され、半導体層１２上に、ソース電極１３、ドレイン電極１４、及び配線１５が形成されている。

すなわち、電界効果型トランジスタ１０Ａでは、ソース電極１３、ドレイン電極１４、及び配線１５が、ゲート絶縁層１６と直接接していなく、ガラスやシリコン、シリコン酸化膜等との密着性に優れた酸化物半導体からなるチャネル形成領域１２１又は非チャネル形成領域１２２（密着層）と接している。

このような構造により、電界効果型トランジスタ１０と同様に、ソース電極１３、ドレイン電極１４、及び配線１５の下層に対する密着性が向上し、優れた膜安定性（製造プロセスに対する耐性）を得ることができる。

このように、本発明に係る電界効果型トランジスタの層構造は、特に制限はなく、図１や図３に示す構造を、目的に応じて適宜選択することができる。

なお、ボトムゲート／トップコンタクト型の電界効果型トランジスタは、図２に示した各工程の順番を適宜変更することで製造できる。

〈実施例１〉
実施例１では、図１に示すトップゲート／トップコンタクト型の電界効果型トランジスタを作製した。

（半導体層１２の形成）
まず、基材１１上に所定形状の半導体層１２を形成した。具体的には、まず、基材１１として無アルカリガラスを用い、基材１１上に、Ｍｇ−Ｉｎ系酸化物半導体膜をスパッタ法により形成した。ターゲットには、Ｉｎ_２ＭｇＯ_４（サイズ：直径４インチ）の組成を有する多結晶焼成体を用いた。スパッタチャンバー内の到達真空度は２×１０^−５Ｐａとした。スパッタ時に流すアルゴンガスと酸素ガスの流量を調整し、全圧を０．３Ｐａとした。

スパッタ中は、基材１１を保持するホルダを水冷により冷却することで、基材１１の温度を１５度〜３５度の範囲内に制御した。スパッタパワーを１５０Ｗ、スパッタ時間を３０分とし、厚さ５０ｎｍのＭｇ−Ｉｎ系酸化物半導体膜を形成した。その後、Ｍｇ−Ｉｎ系酸化物半導体膜に対してフォトリソグラフィとエッチングを行って、所定形状の半導体層１２を形成した。

（ソース電極１３、ドレイン電極１４、及び配線１５の形成）
次に、基材１１、半導体層１２上に、真空蒸着法を用いてＡｕ膜を形成した。その後、Ａｕ膜に対してフォトリソグラフィとエッチングを行って、半導体層１２上にソース電極１３及びドレイン電極１４、並びにソース電極１３及びドレイン電極１４と接続される配線１５を形成した。

（ゲート絶縁層１６の形成）
次に、プラズマＣＶＤ法により、２００ｎｍの厚みになるようにＳｉＯ_２を成膜することによって、ゲート絶縁層１６を形成した。

（ゲート電極１７の形成）
次に、ゲート絶縁層１６上に、真空蒸着法を用いてＡｌ膜を形成した。そして、Ａｌ膜に対してフォトリソグラフィとエッチングを行って、所定形状のゲート電極１７を形成した。以上により、図１に示すトップゲート／トップコンタクト型の電界効果型トランジスタを作製した。

（トランジスタ性能評価）
得られた電界効果型トランジスタについて、半導体パラメータ・アナライザ装置（アジレントテクノロジー社製、半導体パラメータ・アナライザＢ１５００）を用いて、トランジスタ性能評価を実施した。具体的には、ソース／ドレイン電圧Ｖｄｓを２０Ｖとし、ゲート電圧をＶｇ＝−３０Ｖから＋３０Ｖに変化させて、電流−電圧特性を評価した。飽和領域において電界効果移動度を算出した。又、トランジスタのオン状態（例えばＶｇ＝２０Ｖ）とオフ状態（例えばＶｇ＝−２０Ｖ）のソース／ドレイン電流Ｉｄｓの比（オン／オフ比）を算出した。

〈比較例１〉
実施例１において、「半導体層１２の形成」を以下の方法に変えた以外は、実施例１と同様にして、図４に示すトップゲート／トップコンタクト型の電界効果型トランジスタ１０Ｌを作製した。又、実施例１と同様の評価を行った。

（半導体層１２の形成）
基材１１上に、実施例１と同様の方法によりＭｇ−Ｉｎ系酸化物半導体膜をスパッタ法により形成した。その後、Ｍｇ−Ｉｎ系酸化物半導体膜に対してフォトリソグラフィとエッチングを行って、チャネル形成領域（活性領域）とする領域のみに半導体層１２を形成した。つまり、図４に示すように、基材１１上に図１における非チャネル形成領域１２２に相当する層が形成されていないトップゲート／トップコンタクト型の電界効果型トランジスタ１０Ｌを作製した。

〈実施例１、比較例１のまとめ〉
実施例１及び比較例１の結果を表１に示す。

表１より、実施例１では、基材と、ソース電極、ドレイン電極、及び配線との密着層として酸化物半導体（半導体層１２の一部）を用いていることで、電極が剥れることなく電界効果型トランジスタを形成することができている。又、高いトランジスタ特性（電界効果移動度、オン／オフ比）を得ることができている。

一方、比較例１では、基材と、ソース電極、ドレイン電極、及び配線との間に密着層が存在しないため、Ａｕからなる電極の膜剥れが多く、電界効果型トランジスタを歩留りよく製造できなかった。そのため、電界効果移動度とオン／オフ比を算出できなかった。

〈実施例２〉
実施例２では、図３に示すボトムゲート／トップコンタクト型の電界効果型トランジスタを作製した。

（ゲート電極１７の形成）
まず、基材１１上に所定形状のゲート電極１７を形成した。具体的には、まず、基材１１として無アルカリガラスを用い、基材１１上に、真空蒸着法を用いてＣｒ膜及びＡｕ膜の積層膜を形成した。その後、Ｃｒ膜及びＡｕ膜の積層膜に対してフォトリソグラフィとエッチングを行って、所定の形状のゲート電極１７を形成した。

（ゲート絶縁層１６、半導体層１２、ソース電極１３等の形成）
次に、実施例１と同様の方法により、基材１１上にゲート電極１７を被覆するゲート絶縁層１６を形成した。その後、実施例１と同様の方法により、ゲート絶縁層１６上に半導体層１２を形成した。更に、実施例１と同様の方法により、半導体層１２上にソース電極１３、ドレイン電極１４、及び配線１５を形成した。以上により、図３に示すボトムゲート／トップコンタクト型の電界効果型トランジスタを作製した。

（トランジスタ性能評価）
次に、実施例１と同様の方法により、電界効果移動度及びオン／オフ比を算出した。

〈比較例２〉
実施例２において、「半導体層１２の形成」を以下の方法に変えた以外は、実施例２と同様にして、ボトムゲート／トップコンタクト型の電界効果型トランジスタを作製した。又、実施例２と同様の評価を行った。

（半導体層１２の形成）
ゲート絶縁層１６上に、実施例２と同様の方法によりＭｇ−Ｉｎ系酸化物半導体膜をスパッタ法により形成した。その後、Ｍｇ−Ｉｎ系酸化物半導体膜に対してフォトリソグラフィとエッチングを行って、チャネル形成領域（活性領域）とする領域のみに半導体層１２を形成した。つまり、ゲート絶縁層１６上に図３における非チャネル形成領域１２２に相当する層が形成されていないボトムゲート／トップコンタクト型の電界効果型トランジスタを作製した。

〈実施例２、比較例２のまとめ〉
実施例２及び比較例２の結果を表２に示す。

表２より、実施例２では、ゲート絶縁層と、ソース電極、ドレイン電極、及び配線との密着層として酸化物半導体（半導体層１２の一部）を用いていることで、電極が剥れることなく電界効果型トランジスタを形成することができている。又、高いトランジスタ特性（電界効果移動度、オン／オフ比）を得ることができている。

一方、比較例２では、ゲート絶縁層と、ソース電極、ドレイン電極、及び配線との間に密着層が存在しないため、Ａｕからなる電極の膜剥れが多く、電界効果型トランジスタを歩留りよく製造できなかった。そのため、電界効果移動度とオン／オフ比を算出できなかった。

〈実施例３〉
ソース電極１３、ドレイン電極１４、及び配線１５の材料としてＡｕに代えてＣｕを用いた以外は、実施例２と同様にして、ボトムゲート／トップコンタクト型の電界効果型トランジスタを作製した。又、実施例２と同様の評価を行った。

〈比較例３〉
ソース電極１３、ドレイン電極１４、及び配線１５の材料としてＡｕに代えてＣｕを用いた以外は、比較例２と同様にして、ボトムゲート／トップコンタクト型の電界効果型トランジスタを作製した。又、実施例２と同様の評価を行った。

〈実施例３、比較例３のまとめ〉
実施例３及び比較例３の結果を表３に示す。

表３より、実施例３では、ゲート絶縁層と、ソース電極、ドレイン電極、及び配線との密着層として酸化物半導体（半導体層１２の一部）を用いていることで、電極が剥れることなく電界効果型トランジスタを形成することができている。又、高いトランジスタ特性（電界効果移動度、オン／オフ比）を得ることができている。

一方、比較例３では、ゲート絶縁層と、ソース電極、ドレイン電極、及び配線との間に密着層が存在しないため、Ｃｕからなる電極の膜剥れが多く、電界効果型トランジスタを歩留りよく製造できなかった。又、トランジスタ特性が得られた素子において、高いトランジスタ特性を得ることができなかった。ソース電極、ドレイン電極、及び配線が膜として安定しておらず、電極としての機能が十分でないためと考えられる。

〈実施例４〜６〉
実施例２において、「半導体層１２の形成」を以下の方法に変えた以外は、実施例２と同様にして、ボトムゲート／トップコンタクト型の電界効果型トランジスタを作製した。又、実施例２と同様の評価を行った。

（半導体層１２の形成）
ビーカーに、３．５５ｇの硝酸インジウム（Ｉｎ（ＮＯ_３）_３・３Ｈ_２Ｏ）と０．１３９ｇの塩化ストロンチウム（ＳｒＣｌ_２・６Ｈ_２Ｏ）を秤量し、１，２−プロパンジオール２０ｍＬとエチレングリコールモノメチルエーテル２０ｍＬとを加え室温で混合、溶解させ、実施例４で用いるｎ型酸化物半導体膜形成用塗布液１を作製した。

同様にして、ビーカーに３．５５ｇの硝酸インジウム（Ｉｎ（ＮＯ_３）_３・３Ｈ_２Ｏ）と０．１２５ｇの硝酸カルシウム（Ｃａ（ＮＯ_３）_２・４Ｈ_２Ｏ）を秤量し、１，２−プロパンジオール２０ｍＬとエチレングリコールモノメチルエーテル２０ｍＬとを加え室温で混合、溶解させ、実施例５で用いるｎ型酸化物半導体膜形成用塗布液２を作製した。

同様にして、ビーカーに３．５５ｇの硝酸インジウム（Ｉｎ（ＮＯ_３）_３・３Ｈ_２Ｏ）と０．１２５ｇの塩化バリウム（ＢａＣｌ_２・２Ｈ_２Ｏ）を秤量し、１，２−エタンジオール２０ｍＬとエチレングリコールモノメチルエーテル２０ｍＬとを加え室温で混合、溶解させ、実施例６で用いるｎ型酸化物半導体膜形成用塗布液３を作製した。

ゲート絶縁層上に、酸化物半導体膜形成用塗布液１〜３を夫々インクジェット装置を用いて所定のパターンで塗布した。その基材を１２０℃に加熱したホットプレート上で１０分間乾燥させた後、大気雰囲気中４００℃で１時間焼成し、Ｉｎ−Ｓｒ系酸化物膜、Ｉｎ−Ｃａ系酸化物膜、及びＩｎ−Ｂａ系酸化物膜を夫々形成した。

〈比較例４〜６〉
実施例４〜６と同様にして、ゲート絶縁層上に、酸化物半導体膜形成用塗布液１〜３を夫々インクジェット装置を用いて所定のパターンで塗布した。その基材を１２０℃に加熱したホットプレート上で１０分間乾燥させた後、大気雰囲気中４００℃で１時間焼成し、Ｉｎ−Ｓｒ系酸化物膜、Ｉｎ−Ｃａ系酸化物膜、及びＩｎ−Ｂａ系酸化物膜を夫々形成した。

但し、夫々の酸化物膜は、チャネル形成領域（活性領域）とする領域のみに形成した。つまり、非チャネル形成領域１２２に相当する層が形成されていないボトムゲート／トップコンタクト型の電界効果型トランジスタを作製した。

〈実施例４〜６、比較例４〜６のまとめ〉
実施例４〜６及び比較例４〜６の結果を表４に示す。

表４より、実施例４〜６では、ゲート絶縁層と、ソース電極、ドレイン電極、及び配線との密着層として酸化物半導体（半導体層１２の一部）を用いていることで、電極が剥れることなく電界効果型トランジスタを形成することができている。又、高いトランジスタ特性（電界効果移動度、オン／オフ比）を得ることができている。

一方、比較例４〜６では、ゲート絶縁層と、ソース電極、ドレイン電極、及び配線との間に密着層が存在しないため、Ａｕからなる電極の膜剥れが多く、電界効果型トランジスタを歩留りよく製造できなかった。又、トランジスタ特性が得られた素子において、高いトランジスタ特性を得ることができなかった。ソース電極、ドレイン電極、及び配線が膜として安定しておらず、電極としての機能が十分でないためと考えられる。

〈第２の実施の形態〉
第２の実施の形態では、第１の実施の形態に係る電界効果型トランジスタを用いた表示素子、画像表示装置、及びシステムの例を示す。なお、第２の実施の形態において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。

（表示素子）
第２の実施の形態に係る表示素子は、少なくとも、光制御素子と、光制御素子を駆動する駆動回路とを有し、更に必要に応じて、その他の部材を有する。光制御素子としては、駆動信号に応じて光出力を制御する素子である限り、特に制限はなく、目的に応じて適宜選択することができ、例えば、エレクトロルミネッセンス（ＥＬ）素子、エレクトロクロミック（ＥＣ）素子、液晶素子、電気泳動素子、エレクトロウェッティング素子等が挙げられる。

駆動回路としては、第１の実施の形態に係る電界効果型トランジスタを有する限り、特に制限はなく、目的に応じて適宜選択することができる。その他の部材としては、特に制限はなく、目的に応じて適宜選択することができる。

第２の実施の形態に係る表示素子は、第１の実施の形態に係る電界効果型トランジスタを有しているため、電極や配線と下層との密着性に優れており、又、高い電界効果移動度や高いオン／オフ比が得られる。その結果、高品質の表示を行うことが可能となる。

（画像表示装置）
第２の実施の形態に係る画像表示装置は、少なくとも、第２の実施の形態に係る複数の表示素子と、複数の配線と、表示制御装置とを有し、更に必要に応じて、その他の部材を有する。複数の表示素子としては、マトリックス状に配置された複数の第２の実施の形態に係る表示素子である限り、特に制限はなく、目的に応じて適宜選択することができる。

複数の配線は、複数の表示素子における各電界効果型トランジスタにゲート電圧と画像データ信号とを個別に印加可能である限り、特に制限はなく、目的に応じて適宜選択することができる。

表示制御装置としては、画像データに応じて、各電界効果型トランジスタのゲート電圧と信号電圧とを複数の配線を介して個別に制御可能である限り、特に制限はなく、目的に応じて適宜選択することができる。その他の部材としては、特に制限はなく、目的に応じて適宜選択することができる。

第２の実施の形態に係る画像表示装置は、第１の実施の形態に係る電界効果型トランジスタを備えた表示素子を有しているため、高品質の画像を表示することが可能となる。

（システム）
第２の実施の形態に係るシステムは、少なくとも、第２の実施の形態に係る画像表示装置と、画像データ作成装置とを有する。画像データ作成装置は、表示する画像情報に基づいて画像データを作成し、画像データを前記画像表示装置に出力する。

システムは、第２の実施の形態に係る画像表示装置を備えているため、画像情報を高精細に表示することが可能となる。

以下、第２の実施の形態に係る表示素子、画像表示装置、及びシステムについて、具体的に説明する。

図５には、第２の実施の形態に係るシステムとしてのテレビジョン装置５００の概略構成が示されている。なお、図５における接続線は、代表的な信号や情報の流れを示すものであり、各ブロックの接続関係の全てを表すものではない。

第２の実施の形態に係るテレビジョン装置５００は、主制御装置５０１、チューナ５０３、ＡＤコンバータ（ＡＤＣ）５０４、復調回路５０５、ＴＳ（Ｔｒａｎｓｐｏｒｔ Ｓｔｒｅａｍ）デコーダ５０６、音声デコーダ５１１、ＤＡコンバータ（ＤＡＣ）５１２、音声出力回路５１３、スピーカ５１４、映像デコーダ５２１、映像・ＯＳＤ合成回路５２２、映像出力回路５２３、画像表示装置５２４、ＯＳＤ描画回路５２５、メモリ５３１、操作装置５３２、ドライブインターフェース（ドライブＩＦ）５４１、ハードディスク装置５４２、光ディスク装置５４３、ＩＲ受光器５５１、及び通信制御装置５５２等を備えている。

主制御装置５０１は、テレビジョン装置５００の全体を制御し、ＣＰＵ、フラッシュＲＯＭ、及びＲＡＭ等から構成されている。フラッシュＲＯＭには、ＣＰＵにて解読可能なコードで記述されたプログラム、及びＣＰＵでの処理に用いられる各種データ等が格納されている。また、ＲＡＭは、作業用のメモリである。

チューナ５０３は、アンテナ６１０で受信された放送波の中から、予め設定されているチャンネルの放送を選局する。ＡＤＣ５０４は、チューナ５０３の出力信号（アナログ情報）をデジタル情報に変換する。復調回路５０５は、ＡＤＣ５０４からのデジタル情報を復調する。

ＴＳデコーダ５０６は、復調回路５０５の出力信号をＴＳデコードし、音声情報及び映像情報を分離する。音声デコーダ５１１は、ＴＳデコーダ５０６からの音声情報をデコードする。ＤＡコンバータ（ＤＡＣ）５１２は、音声デコーダ５１１の出力信号をアナログ信号に変換する。

音声出力回路５１３は、ＤＡコンバータ（ＤＡＣ）５１２の出力信号をスピーカ５１４に出力する。映像デコーダ５２１は、ＴＳデコーダ５０６からの映像情報をデコードする。映像・ＯＳＤ合成回路５２２は、映像デコーダ５２１の出力信号とＯＳＤ描画回路５２５の出力信号を合成する。

映像出力回路５２３は、映像・ＯＳＤ合成回路５２２の出力信号を画像表示装置５２４に出力する。ＯＳＤ描画回路５２５は、画像表示装置５２４の画面に文字や図形を表示するためのキャラクタ・ジェネレータを備えており、操作装置５３２やＩＲ受光器５５１からの指示に応じて表示情報が含まれる信号を生成する。

メモリ５３１には、ＡＶ（Ａｕｄｉｏ−Ｖｉｓｕａｌ）データ等が一時的に蓄積される。操作装置５３２は、例えばコントロールパネル等の入力媒体（図示省略）を備え、ユーザから入力された各種情報を主制御装置５０１に通知する。ドライブＩＦ５４１は、双方向の通信インターフェースであり、一例としてＡＴＡＰＩ（ＡＴ Ａｔｔａｃｈｍｅｎｔ Ｐａｃｋｅｔ Ｉｎｔｅｒｆａｃｅ）に準拠している。

ハードディスク装置５４２は、ハードディスクと、このハードディスクを駆動するための駆動装置等から構成されている。駆動装置は、ハードディスクにデータを記録するとともに、ハードディスクに記録されているデータを再生する。光ディスク装置５４３は、光ディスク（例えば、ＤＶＤ）にデータを記録するとともに、光ディスクに記録されているデータを再生する。

ＩＲ受光器５５１は、リモコン送信機６２０からの光信号を受信し、主制御装置５０１に通知する。通信制御装置５５２は、インターネットとの通信を制御する。インターネットを介して各種情報を取得することができる。

画像表示装置５２４は、一例として図６に示されるように、表示器７００、及び表示制御装置７８０を有している。表示器７００は、一例として図７に示されるように、複数（ここでは、ｎ×ｍ個）の表示素子７０２がマトリックス状に配置されたディスプレイ７１０を有している。

又、ディスプレイ７１０は、一例として図８に示されるように、Ｘ軸方向に沿って等間隔に配置されているｎ本の走査線（Ｘ０、Ｘ１、Ｘ２、Ｘ３、・・・・・、Ｘｎ−２、Ｘｎ−１）、Ｙ軸方向に沿って等間隔に配置されているｍ本のデータ線（Ｙ０、Ｙ１、Ｙ２、Ｙ３、・・・・・、Ｙｍ−１）、Ｙ軸方向に沿って等間隔に配置されているｍ本の電流供給線（Ｙ０ｉ、Ｙ１ｉ、Ｙ２ｉ、Ｙ３ｉ、・・・・・、Ｙｍ−１ｉ）を有している。そして、走査線とデータ線とによって、表示素子７０２を特定することができる。

各表示素子７０２は、一例として図９に示されるように、有機ＥＬ（エレクトロルミネッセンス）素子７５０と、この有機ＥＬ素子７５０を発光させるためのドライブ回路７２０とを有している。すなわち、ディスプレイ７１０は、いわゆるアクティブマトリックス方式の有機ＥＬディスプレイである。また、ディスプレイ７１０は、カラー対応の３２インチ型のディスプレイである。なお、大きさは、これに限定されるものではない。

有機ＥＬ素子７５０は、一例として図１０に示されるように、有機ＥＬ薄膜層７４０と、陰極７１２と、陽極７１４とを有している。

有機ＥＬ素子７５０は、例えば、電界効果型トランジスタの横に配置することができる。この場合、有機ＥＬ素子７５０と電界効果型トランジスタとは、同一の基材上に形成することができる。但し、これに限定されず、例えば、電界効果型トランジスタの上に有機ＥＬ素子７５０が配置されても良い。この場合には、ゲート電極に透明性が要求されるので、ゲート電極には、ＩＴＯ、Ｉｎ_２Ｏ_３、ＳｎＯ_２、ＺｎＯ、Ｇａが添加されたＺｎＯ、Ａｌが添加されたＺｎＯ、Ｓｂが添加されたＳｎＯ_２等の導電性を有する透明な酸化物が用いられる。

有機ＥＬ素子７５０において、陰極７１２には、アルミニウム（Ａｌ）が用いられている。なお、マグネシウム（Ｍｇ）−銀（Ａｇ）合金、アルミニウム（Ａｌ）−リチウム（Ｌｉ）合金、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）等を用いても良い。陽極７１４には、ＩＴＯが用いられている。なお、Ｉｎ_２Ｏ_３、ＳｎＯ_２、ＺｎＯ等の導電性を有する酸化物、銀（Ａｇ）−ネオジウム（Ｎｄ）合金等を用いても良い。

有機ＥＬ薄膜層７４０は、電子輸送層７４２と発光層７４４と正孔輸送層７４６とを有している。そして、電子輸送層７４２に陰極７１２が接続され、正孔輸送層７４６に陽極７１４が接続されている。陽極７１４と陰極７１２との間に所定の電圧を印加すると発光層７４４が発光する。

又、図９に示すように、ドライブ回路７２０は、２つの電界効果型トランジスタ８１０及び８２０、コンデンサ８３０を有している。電界効果型トランジスタ８１０は、スイッチ素子として動作する。ゲート電極Ｇは、所定の走査線に接続され、ソース電極Ｓは、所定のデータ線に接続されている。また、ドレイン電極Ｄは、コンデンサ８３０の一方の端子に接続されている。

コンデンサ８３０は、電界効果型トランジスタ８１０の状態、すなわちデータを記憶しておくためのものである。コンデンサ８３０の他方の端子は、所定の電流供給線に接続されている。

電界効果型トランジスタ８２０は、有機ＥＬ素子７５０に大きな電流を供給するためのものである。ゲート電極Ｇは、電界効果型トランジスタ８１０のドレイン電極Ｄと接続されている。そして、ドレイン電極Ｄは、有機ＥＬ素子７５０の陽極７１４に接続され、ソース電極Ｓは、所定の電流供給線に接続されている。

そこで、電界効果型トランジスタ８１０が「オン」状態になると、電界効果型トランジスタ８２０によって、有機ＥＬ素子７５０は駆動される。

表示制御装置７８０は、一例として図１１に示されるように、画像データ処理回路７８２、走査線駆動回路７８４、及びデータ線駆動回路７８６を有している。

画像データ処理回路７８２は、映像出力回路５２３の出力信号に基づいて、ディスプレイ７１０における複数の表示素子７０２の輝度を判断する。走査線駆動回路７８４は、画像データ処理回路７８２の指示に応じてｎ本の走査線に個別に電圧を印加する。データ線駆動回路７８６は、画像データ処理回路７８２の指示に応じてｍ本のデータ線に個別に電圧を印加する。

以上の説明から明らかなように、本実施の形態に係るテレビジョン装置５００では、映像デコーダ５２１と映像・ＯＳＤ合成回路５２２と映像出力回路５２３とＯＳＤ描画回路５２５とによって画像データ作成装置が構成されている。

又、上記においては、光制御素子が有機ＥＬ素子の場合について説明したが、これに限定されるものではなく、液晶素子、エレクトロクロミック素子、電気泳動素子、エレクトロウェッティング素子であってもよい。

例えば、光制御素子が液晶素子の場合は、上記ディスプレイ７１０として、液晶ディスプレイ用いる。この場合においては、図１２に示されるように、表示素子７０３における電流供給線は不要となる。

又、この場合では、一例として図１３に示されるように、ドライブ回路７３０は、図９に示される電界効果型トランジスタ（８１０、８２０）と同様な１つの電界効果型トランジスタ８４０のみで構成することができる。電界効果型トランジスタ８４０では、ゲート電極Ｇが所定の走査線に接続され、ソース電極Ｓが所定のデータ線に接続されている。また、ドレイン電極Ｄが液晶素子７７０の画素電極、及びコンデンサ７６０に接続されている。なお、図１３における符号７６２、７７２は、夫々コンデンサ７６０、液晶素子７７０の対向電極（コモン電極）である。

又、上記実施の形態では、システムがテレビジョン装置の場合について説明したが、これに限定されるものではない。要するに画像や情報を表示する装置として上記画像表示装置５２４を備えていれば良い。例えば、コンピュータ（パソコンを含む）と画像表示装置５２４とが接続されたコンピュータシステムであっても良い。

又、携帯電話、携帯型音楽再生装置、携帯型動画再生装置、電子ＢＯＯＫ、ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ）等の携帯情報機器、スチルカメラやビデオカメラ等の撮像機器における表示手段に画像表示装置５２４を用いることができる。また、車、航空機、電車、船舶等の移動体システムにおける各種情報の表示手段に画像表示装置５２４を用いることができる。更に、計測装置、分析装置、医療機器、広告媒体における各種情報の表示手段に画像表示装置５２４を用いることができる。

〈第３の実施の形態〉
第３の実施の形態では、第１の実施の形態の変形例に係る電界効果型トランジスタを用いた表示素子アレイの例を示す。なお、第３の実施の形態において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。

図１４は、第３の実施の形態に係る表示素子アレイを例示する平面図である。図１５は、図１４のＡ−Ａ線に沿う断面図である。図１６は、図１４のＢ−Ｂ線に沿う断面図である。

図１４〜図１６に示すように、第３の実施の形態に係る表示素子アレイ２０は、光制御素子２１と、光制御素子２１を駆動する駆動回路２２とを複数有している。表示素子アレイ２０は、必要に応じて、その他の部材を有してもよい。

光制御素子２１としては、駆動信号に応じて光出力を制御する素子である限り、特に制限はなく、目的に応じて適宜選択することができ、例えば、エレクトロルミネッセンス（ＥＬ）素子、エレクトロクロミック（ＥＣ）素子、液晶素子、電気泳動素子、エレクトロウェッティング素子等が挙げられる。

駆動回路２２としては、ここでは一例として第１の実施の形態の変形例に係る電界効果型トランジスタ１０Ａを２つ用いている（便宜上、電界効果型トランジスタ１０Ａ_１及び１０Ａ_２とする）。なお、駆動回路２２として第１の実施の形態に係る電界効果型トランジスタ１０を用いてもよいことは言うまでもない。

電界効果型トランジスタ１０Ａ_１及び１０Ａ_２は、Ｙ方向に隣接するように同一の基材１１上に形成されている。又、光制御素子２１は、電界効果型トランジスタ１０Ａ_２とＹ方向に隣接するように同一の基材１１上に形成されている。但し、これに限定されず、例えば、電界効果型トランジスタ１０Ａ_２の上に光制御素子２１が配置されてもよい。なお、３０は、光制御素子２１の画素電極を示している。

表示素子アレイ２０は、Ｘ軸方向に沿って等間隔に配置されている走査線４１と、Ｙ軸方向に沿って等間隔に配置されているデータ線４２と、Ｘ軸方向に沿って等間隔に配置されている電流供給線４３とを有している。走査線４１とデータ線４２とによって、光制御素子２１及び駆動回路２２からなる１つの表示素子を画定することができ、各々の表示素子がマトリックス状に配置されて表示素子アレイ２０を構成している。なお、走査線４１、データ線４２、及び電流供給線４３の本数は、適宜決定することができる。

駆動回路２２において、電界効果型トランジスタ１０Ａ_１は、スイッチ素子として動作する。電界効果型トランジスタ１０Ａ_１において、ゲート電極１７は所定の走査線４１に接続され、ソース電極１３は配線１５を介して所定のデータ線４２に接続され、ドレイン電極１４は配線１５を介して電界効果型トランジスタ１０Ａ_２のゲート電極１７に接続されている。

電界効果型トランジスタ１０Ａ_２は、光制御素子２１に大きな電流を供給するためのものである。電界効果型トランジスタ１０Ａ_２において、ソース電極１３は配線１５を介して所定の電流供給線４３に接続され、ドレイン電極１４は配線１５を介して光制御素子２１の画素電極３０に接続されている。

電界効果型トランジスタ１０Ａ_１が「オン」状態になると、電界効果型トランジスタ１０Ａ_２によって光制御素子２１が駆動される。

図１７は、第３の実施の形態に係る表示素子アレイにおける半導体層の形成領域を例示する平面図である。前述のように、電界効果型トランジスタ１０Ａ_１及び１０Ａ_２の半導体層１２は、チャネル形成領域１２１と、非チャネル形成領域１２２とを有している。

図１７と図１４とを対比するとわかるように、表示素子アレイ２０では、非チャネル形成領域１２２の一部は、ソース電極１３、ドレイン電極１４、及びゲート電極１７の何れともオーバーラップしない領域に形成されている。

非チャネル形成領域１２２の一部は、例えば、電界効果型トランジスタ１０Ａ_２のソース電極１３と電流供給線４３とを接続する配線１５、電界効果型トランジスタ１０Ａ_２のドレイン電極１４と画素電極３０とを接続する配線１５、電界効果型トランジスタ１０Ａ_１と電界効果型トランジスタ１０Ａ_２とを接続する配線１５、及びデータ線４２とオーバーラップする領域に形成することができる。

このように、非チャネル形成領域１２２の一部を、必要に応じて、ソース電極１３、ドレイン電極１４、及びゲート電極１７の何れともオーバーラップしない領域に形成してもよい。

図１８は、比較例に係る表示素子アレイを例示する平面図である。図１８に示す表示素子アレイ２０Ｘでは、半導体層１２Ｘは、平面視において、ソース電極１３とドレイン電極１４とに挟まれた領域の近傍のみに設けられている。すなわち、半導体層１２Ｘは、図１４に示した表示素子アレイ２０の半導体層１２のチャネル形成領域１２１に相当する領域のみに設けられており、非チャネル形成領域１２２に相当する領域には設けられていない。

表示素子アレイ２０では、比較例に係る表示素子アレイ２０Ｘとは異なり、半導体層１２の一部である非チャネル形成領域１２２を、ソース電極１３及びドレイン電極１４の下層のみならず、配線１５やデータ線４２の下層にも設けて密着層として機能させている。これにより、ソース電極１３等を構成する各金属膜の下層に対する密着性が向上し、優れた膜安定性（製造プロセスに対する耐性）を得ることができる。

以上、好ましい実施の形態等について詳説したが、上述した実施の形態等に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態等に種々の変形及び置換を加えることができる。

１０、１０Ａ、１０Ａ_１、１０Ａ_２ 電界効果型トランジスタ
１１ 基材
１２ 半導体層
１３ ソース電極
１４ ドレイン電極
１５ 配線
１６ ゲート絶縁層
１７ ゲート電極
２０ 表示素子アレイ
２１ 光制御素子
２２ 駆動回路
３０ 画素電極
４１ 走査線
４２ データ線
４３ 電流供給線
１２１ チャネル形成領域
１２２ 非チャネル形成領域

特許第５１１８８１１号

Claims (7)

1. 基材と、
   ゲート電圧を印加するためのゲート電極と、
   前記ゲート電圧の印加に応じて電流を取り出すためのソース電極及びドレイン電極と、
   酸化物半導体からなる半導体層と、
   前記ゲート電極と前記半導体層との間に設けられたゲート絶縁層と、を備える半導体装置であって、
   前記半導体層は、チャネル形成領域と、非チャネル形成領域と、を有し、
   前記チャネル形成領域と前記非チャネル形成領域とが夫々ソース電極及びドレイン電極に接して形成されていることを特徴とする半導体装置。
2. 前記非チャネル形成領域が前記ソース電極又は前記ドレイン電極に接続する配線と接して形成されていることを特徴とする請求項１に記載の半導体装置。
3. 前記半導体装置は、トップコンタクト型の電界効果型トランジスタであることを特徴とする請求項１又は２に記載の半導体装置。
4. 駆動回路と、
   前記駆動回路からの駆動信号に応じて光出力が制御される光制御素子と、
   を有し、
   前記駆動回路は、請求項１乃至３の何れか一項に記載の半導体装置により前記光制御素子を駆動することを特徴とする表示素子。
5. 前記光制御素子は、エレクトロルミネッセンス素子、エレクトロクロミック素子、液晶素子、電気泳動素子、又はエレクトロウェッティング素子であることを特徴とする請求項４に記載の表示素子。
6. 請求項４又は５に記載の表示素子を複数個マトリックス状に配置した表示器と、
   夫々の前記表示素子を個別に制御する表示制御装置と、
   を有することを特徴とする表示装置。
7. 請求項６に記載の表示装置と、
   前記表示装置に画像データを供給する画像データ作成装置と、
   を有することを特徴とするシステム。

Images