JP2017111238A - 半導体マッハツェンダ光変調器及びそれを用いたｉｑ変調器 - Google Patents

Abstract

【課題】本発明は、高速変調かつクロストークの小さな半導体光変調器を実現する。【解決手段】本発明の半導体光変調器は、第１及び第２のアーム導波路と、前記第１及び第２のアーム導波路に並行かつ隣接してそれぞれ形成された第１及び第２のシグナル電極と、前記第１のシグナル電極から分岐し、前記第１のシグナル電極に沿って前記第１のアーム導波路上に離散的に複数個形成された第１の位相調整電極と、前記第２のシグナル電極から分岐し、前記第２のシグナル電極に沿って前記第２のアーム導波路上に離散的に複数個形成された第２の位相調整電極と、前記第１及び第２のシグナル電極に沿ってそれぞれ形成された第１及び第２のグランド電極と、を備えた半導体光変調器であって、前記第１及び第２のシグナル電極は、前記第１のグランド電極と前記第２のグランド電極との間に形成されている。【選択図】図２

Description

本発明は、電気信号で光信号を変調する半導体マッハツェンダ光変調器及びそれを用いたＩＱ変調器に関する。

増大する通信トラフィック需要に対応するために、光信号の多重度を上げる研究が盛んに行われている。具体的な光信号多重度を上げる方式として、１シンボルに２値（多重度２）を割り当てることで伝送容量を２倍にする４値位相変調方式（ＱＰＳＫ）や、１シンボルに４値（多重度４）を割り当てることで伝送容量を４倍にする１６値直交振幅変調方式（１６ＱＡＭ）等の多値光変調方式が知られている。また、光偏波多重により伝送容量を２倍にする方法も知られている。

これらの多値光変調を実行する場合には、光変調器としてＩＱ変調器が用いられる。Ｉ／Ｑ変調器は、直交変調器とも呼ばれ、直交する光電界成分（Ｉチャンネル、Ｑチャンネル）を独立して生成可能な変調器であり、マッハツェンダ（ＭＺ：Ｍａｃｈ−Ｚｅｈｎｄｅｒ）変調器（以下、ＭＺＭ）を並列接続した特殊な構成をとるものである。近年、光送信器モジュールの小型化や低駆動電圧化が課題となっており、小型で低駆動電圧化が可能な半導体ＭＺ変調器の研究開発が精力的に進められている。

図１は、非特許文献１及び２に示されるような従来のＭＺＭの一例を示す。図１（ａ）には、光波を入力する入力導波路１０１と、入力導波路１０１を導波してくる光波を２つに分波する光分波器１０２と、光分波器１０２で分波された光波を導波するアーム導波路１０３及び１０４と、アーム導波路１０３及び１０４を導波してくる光波を合波する光合波器１０５と、光合波器１０５で合波された光波を出力する出力導波路１０６と、コプレーナストリップ線路１０７及び１０８と、アーム導波路１０３及び１０４上にそれぞれ形成された位相調整電極１０９及び１１０と、を備えたＭＺＭが示されている。

入力導波路１０１、光分波器１０２、アーム導波路１０３及び１０４、光合波器１０５並びに出力導波路１０６はマッハツェンダ干渉計を構成する。アーム導波路１０３及び１０４に電圧を印加することによって、半導体コア層において電気光学効果により屈折率変化が発生し、その結果、光の位相が変化する。このとき、アーム導波路１０３及び１０４に電圧差を与えることで、光合波器５における光の干渉状態が変わり、変調することができる（出力導波路１０６の出力光がｏｎになったり、ｏｆｆになったりする）。

コプレーナストリップ線路１０７及び１０８は、一方が入力電気信号（Ｓ）に接続されている場合、もう一方は基準電位またはグランド（Ｇ）に接続されているＳＧ構成となっている。

コプレーナストリップ線路１０７及び１０８を伝搬するマイクロ波は、位相調整電極１０９及び１１０によってアーム導波路１０３及び１０４にそれぞれ印加される。位相調整電極１０９及び１１０は導波路に電圧を印加するための電極として作用し、コプレーナストリップ線路１０７及び１０８を含め全体として進行波型電極を形成する。すなわち、アーム導波路１０３及び１０４を導波する光波の速度と、上記進行波型電極を伝搬するマイクロ波の速度とをできるだけ一致させ、両者の位相整合をとるようにすることで、変調帯域を増大することを意図した電極構造である。

なお、マイクロ波のロスがなく、光波とマイクロ波の速度整合条件が完全に満足されれば変調帯域は無限大になるが、実際にはマイクロ波のロスや位相ずれが発生するため、これにより変調帯域が制限される。また、コプレーナストリップ線路１０７及び１０８間のインピーダンスは５０Ωに設計されるが、インピーダンスが５０Ωからずれると、電気的な反射が起こり、マイクロ波を効率的に印加できなくなる。さらに、アーム導波路１０３及び１０４は、互いに逆相の電圧が印加される、いわゆるプッシュプル型の構成である。

図１（ｂ）は、図１（ａ）に示されるＭＺＭのＩｂ−Ｉｂ断面図である。図１（ｂ）には、ＳＩ−ＩｎＰ基板１１１と、ＳＩ−ＩｎＰ基板１１１上に形成されたｎ−ＩｎＰ層１１２と、ｎ−ＩｎＰ層１１２上に形成された下部半導体クラッド層１１３と、下部半導体クラッド層１１３上に形成された、光波が伝搬する半導体コア層１１４と、半導体コア層１１４上に形成された上部半導体クラッド層１１５と、を備えたＭＺＭが示されている。図１に示されるＭＺＭは、コプレーナストリップ線路１０７及び１０８をマイクロ波が伝搬して、位相調整電極１０９及び１１０を介して半導体コア層１１４に電圧が印加されることによって、光変調器として作用する。

図１（ｂ）に示されるように、位相調整電極１０９及び１１０の下には、上部クラッド１１５、半導体コア層１４及び下部半導体クラッド層１１３が存在するため、一定の素子容量が存在する。すなわち、図１（ａ）において、位相調整電極１０９及び１１０は、コプレーナストリップ線路１０７及び１０８に対して容量を付加する形（容量装荷型）になる。つまり、電極の数、及び、間隔、導波路への接触長を最適に設計することで、容量の付加量を自由に設計することができるようになる。

一般的な電気の伝送線路モデルにおいて、インピーダンスＺ₀伝播定数γは以下の（式１）で表される。

ここで、Ｒは単位長さ当たりの抵抗、Ｇはコンダクタンス、Ｌはインダクタンス、Ｃはキャパシタンスを表す。ωＬ＞＞Ｒ、ωＣ＞＞Ｇの場合、Ｚ₀及びγは、以下の（式２）のように表すことができる。

このとき、電気の速度ｖと実効屈折率ｎはそれぞれ、以下の（式３）のように表すことができる。

このモデルは進行波型電極についても適用することができる。つまり、これは定性的に光変調器の容量成分を制御することにより、インピーダンスと電気の速度を調整することができることを示している。すなわち、図１に示される従来のＭＺＭでは、電極１０９及び１１０を、インピーダンスや電気速度を調整するための容量として用いている。また、光と電気の速度差による周波数帯域Δｆは、光速ｃ、光導波路を伝搬する光の群速度ｖ₀電極長ｌを用いて以下の（式４）のように表される。

上記（式４）から、光の群速度ｖ₀と電気の速度ｖが一致したときに最大の周波数帯域を得ることができることがわかる。ただし、上記（式４）は、伝搬損失がなく、インピーダンス整合が一致した場合の近似式であるため、実際には伝搬損失とインピーダンス整合により、大きく影響される。

以上述べたように、最適な容量の付加量を設計することで、光波とマイクロ波の速度整合を向上させることができるとともに、５０Ωへのインピーダンス整合も取れるようになり、その結果、高速な変調が可能になる。

L. Morl et al., "A travelling wave electrode Mach-Zehnder 40 Gb/s demultiplexer based on strain compensated GaInAs/AlInAs tunnelling barrier MQW structure," 1998 International Conference on Indium Phosphide and Related Materials, pp. 403-406, 1998） H.N.Klein et al., "1.55μm Mach-Zehnder Modulators on InP for optical 40/80 Gbit/s transmission networks,"OFC2006, pp. 171-173

しかし、図１に示す従来のＭＺＭでは、多値光変調に欠かせない半導体マッハツェンダ光変調器を並列接続したＩＱ変調器を１つのチップ上に実現する場合に、２つのＭＺＭ間でのクロストークが大きく、２つのＭＺＭを近接して設置することが困難であり、そのためチップサイズが大きくなってしまう等の課題があった。

本発明は、従来の変調器の特徴である容量装荷構造によるインピーダンス整合と、マイクロ波と光波の位相整合を満たして高速な変調を実現し、かつ課題であった複数のＭＺＭ間のクロストーク問題を解決することができる半導体光変調器を提供することにある。

このような目的を達成するために、本発明の一実施形態に係る半導体マッハツェンダ光変調器は、第１及び第２のアーム導波路と、前記第１及び第２のアーム導波路に並行かつ隣接してそれぞれ形成された第１及び第２のシグナル電極と、前記第１のシグナル電極から分岐し、前記第１のシグナル電極に沿って前記第１のアーム導波路上に離散的に複数個形成された第１の位相調整電極と、前記第２のシグナル電極から分岐し、前記第２のシグナル電極に沿って前記第２のアーム導波路上に離散的に複数個形成された第２の位相調整電極と、前記第１及び第２のシグナル電極に沿ってそれぞれ形成された第１及び第２のグランド電極と、を備えた半導体マッハツェンダ光変調器であって、前記第１及び第２のシグナル電極は、前記第１のグランド電極と前記第２のグランド電極との間に形成されていることを特徴とする。

本発明の他の実施形態に係る半導体マッハツェンダ光変調器は、前記第１及び第２のアーム導波路は、半導体基板上に、ｎ−ＩｎＰ層、第１の半導体クラッド層と、ノンドープの半導体コア層と、第２の半導体クラッド層とが順次積層して形成された導波路構造を有し、前記第１及び第２のシグナル電極は、前記半導体基板上に形成された誘電体層上に形成されていることを特徴とする。

本発明のさらに他の実施形態に係る半導体マッハツェンダ光変調器は、前記第１及び第２のアーム導波路における前記第１及び第２の位相調整電極が形成されていない部分では、前記第２の半導体クラッド層は、ノンドープの半導体クラッド層であることを特徴とする。

本発明のさらに他の実施形態に係る半導体マッハツェンダ光変調器は、前記第１及び第２のシグナル電極と、前記第１及び第２のグランド電極とが、前記誘電体層上で同一平面上に形成されることを特徴とする。

本発明のさらに他の実施形態に係る半導体マッハツェンダ光変調器は、前記第１の半導体クラッド層と前記第２の半導体クラッド層のうち、どちらか一方がｎ型半導体で構成され、もう一方がｐ型半導体で構成されることを特徴とする。

本発明のさらに他の実施形態に係る半導体マッハツェンダ光変調器は、前記第１の半導体クラッド層と前記第２の半導体クラッド層の両方がｎ型半導体で構成され、前記半導体コア層と前記第１の半導体クラッド層との間、及び、前記半導体コア層と前記第２の半導体クラッド層との間の少なくとも一方にｐ型半導体で構成された第３の導電性半導体クラッド層が挿入されていることを特徴とする。

本発明の一実施形態に係るＩＱ変調器は、請求項１から６のいずれかに記載の半導体マッハツェンダ光変調器が２つ並列に並べて構成されたことを特徴とする。

本発明の一実施形態に係る偏波多重ＩＱ変調器は、請求項７に記載のＩＱ変調器が２つ並列に並べて構成されたことを特徴とする。

本発明によれば、ＭＺＭにおけるグランド電極間にシグナル電極を配置することにより、従来の変調器の特徴である容量装荷構造によるインピーダンス整合、及びマイクロ波と光波との位相整合を満たし高速な変調を実現し、かつＭＺＭ間の物理的距離を大きくすることなくクロストークを抑制することが可能となるため、小型でクロストークの小さなＩ／Ｑ変調器を実現することができる。

従来のＭＺＭを示す図である。 本発明の実施例１に係るＭＺＭを例示する図である。 本発明の実施例１に係るＭＺＭの他の例を示す図である。 本発明の実施例２に係るＭＺＭを例示する図である。 本発明の実施例２に係るＭＺＭの他の例を示す図である。 本発明の実施例２に係るＭＺＭのさらに他の例を示す図である。 本発明の実施例２に係るＭＺＭのさらに他の例を示す図である。 本発明の実施例３に係るＭＺＭを例示する図である。 本発明の実施例３に係るＭＺＭの他の例を示す図である。 本発明の実施例３に係るＭＺＭの他の例を示す図である。 本発明の実施例４に係るＩＱ変調器を例示する図である。 本発明の実施例４に係るＩＱ変調器の他の例を示す図である。 本発明の実施例４に係るＩＱ変調器の他の例を示す図である。 本発明の実施例５に係る偏波多重ＩＱ変調器を例示する図である。

以下、図面を参照して本発明の各実施例について説明する。
＜実施例１＞
図２は、本発明の実施例１に係るＭＺＭを示す。図２（ａ）には、光波を入力する入力導波路２０１と、入力導波路２０１を導波してくる光波を２つに分波する光分波器２０２と、光分波器２０２で分波された光波を導波するアーム導波路２０３及び２０４と、アーム導波路２０３及び２０４を導波してくる光波を合波する光合波器２０５と、光合波器２０５で合波された光波を出力する出力導波路２０６と、シグナル電極２０７及び２０８と、グランド電極２０９及び２１０と、アーム導波路２０３及び２０４上にそれぞれ形成された位相調整電極２１１及び２１２と、を備えたＭＺＭが示されている。

入力導波路２０１、光分波器２０２、アーム導波路２０３及び２０４、光合波器２０５並びに出力導波路２０６はマッハツェンダ干渉計を構成する。アーム導波路２０３及び２０４に電気信号を印加することによって出力導波路２０６の出力光が変調される。

シグナル電極２０７及び２０８は、アーム導波路２０３及び２０４に並行かつ隣接してそれぞれ形成されている。位相調整電極２１１及び２１２は、それぞれ、シグナル電極２０７及び２０８から分岐し、シグナル電極２０７及び２０８に沿って離散的に複数個形成されている。グランド電極２０９及び２１０は、それぞれ、シグナル電極２０７及び２０８に沿って形成されている。

本発明では、シグナル電極２０７及び２０８とグランド電極２０９及び２１０とにより、グランド電極２０９及び２１０間にシグナル電極２０７及び２０８を配置したＧＳＳＧ（Ground, Signal, Signal, Ground）差動線路（コプレーナ線路）を構成していることから、従来構造とは異なり、クロストークに強い構成となっている。このとき、クロストークの観点から、（シグナル電極間の距離の２倍）≦（グランド電極とシグナル電極との間の距離）となるように設計することが望ましい。

シグナル電極２０７及び２０８には、互いに逆相のマイクロ波が伝搬され、差動信号が入出力される。シグナル電極２０７及び２０８を伝搬するマイクロ波は、周期的に配置される複数の位相調整電極２１１及び２１２に分岐され、アーム導波路２０３及び２０４に印加される。位相調整電極２１１及び２１２はアーム導波路２０３及び２０４に電圧を印加するための電極として作用し、シグナル電極２０７及び２０８とグランド電極２０９及び２１０とを含め全体として進行波型電極を形成する。つまり、シグナル電極２０７及び２０８とグランド電極２０９及び２１０とに対して、位相調整電極２１１及び２１２により容量を付加する形になっている。位相調整電極２１１及び２１２の数、間隔、長さを最適に設計することで、容量の付加量を自由に設計することができ、アーム導波路２０３及び２０４を導波する光波の速度と、上記進行波型電極を伝搬するマイクロ波の速度とを整合できるようになっている。また、一般的な差動１００Ω線路との接続を考えると、インピーダンスが１００Ωからずれてしまうと、電気的な反射が生じ、変調帯域が劣化してしまう。そのため、インピーダンス整合の観点から上記進行波型電極は、差動１００Ωに設計される。その結果、高速な変調が可能となる。

なお、位相調整電極２１１及び２１２は本実施例１ではそれぞれ３個としたが、１個でも２個でもそれ以上多くても構わない。また、位相調整電極２１１及び２１２の位置は、上下非対称構成となっていても良い。

また、図２（ａ）に示されるように、本実施例に係るＭＺＭを、入力配線部２２１と、位相変調部２２２と、出力配線部２２３に分けると、特に入力配線部２２１及び出力配線部２２３では曲げ部等非対称区間が生じるため、差動モードの１００Ω設計のみならず、コモンモードのインピーダンスが２５Ωとなる線路設計とすることが重要である。入力配線部２２１及び出力配線部２２３について、図２では一例として、上下に入出力配線が描かれているが、左右に入力配線部２２１及び出力配線部２２３を設置する等、自由な方向に入出力を設定してもよい。

次に、本実施例１に係るＭＺＭの各断面構造を説明する。図２（ａ）に示されるように、位相変調部２２２の断面構造はＩＩｂ断面（位相変調に寄与する部分）とＩＩｃ断面（位相変調に寄与しない部分）の２つの断面構造から構成されている。

図２（ｂ）は、実施例１に係るＭＺＭのIIｂ断面図を示す。図２（ｂ）に示されるように、位相変調部２２２のＩＩｂ断面では、ＳＩ−ＩｎＰ基板２１３上に、ｎ−ＩｎＰ層２１４、下部半導体クラッド層２１５、半導体コア層２１６、上部半導体クラッド層２１７の順に形成されており、これらの層は誘電体層２１８で埋め込まれている。また、上部半導体クラッド層２１７及び誘電体層２１８上には、シグナル電極２０７及び２０８と、位相調整電極２１１及び２１２と、グランド電極２０９及び２１０とが形成されている。

ｎ−ＩｎＰ層２１４については、下部半導体クラッド層２１５、半導体コア層２１６及び上部半導体クラッド層２１７で形成されるメサ部から１０μｍ程度までの幅とするのが、変調帯域に大きく影響を及ぼす、電気配線損失を低減する意味で重要である。つまり、シグナル電極２０７及び２０８下にｎ−ＩｎＰ層２１４が存在しないことが重要である。

図２（ｃ）は、実施例１に係るＭＺＭのIIｃ断面図を示す。図２（ｃ）に示されるように、位相変調部２２２のＩＩｃ断面は、ＩＩｂ断面と同様な構造であり、メサ上の位相調整電極２１１及び２１２が存在していないため、位相変調に寄与しない。実施例１に係るＭＺＭのIIｃ断面における上部半導体クラッド層２１７は、電気的アイソレーション及び導波路損失の低減のため、ノンドープのＩｎＰまたは半絶縁性のＩｎＰである必要がある。

差動インピーダンスは、位相変調部で合計１００Ωとなっているが、個別の断面構造のみに注目した場合、それぞれの差動インピーダンスは、IIｂ断面は１００Ωより小さく、IIｃ断面は１００Ωより大きいインピーダンスとなっている。

また、図２（ｄ）は実施例１に係るＭＺＭのIIｄ断面図を示す。図２（ｄ）に示されるように、ＳＩ−ＩｎＰ基板２１３上に、誘電体層２１８を挟んで、シグナル電極２０７及び２０８とグランド電極２０９及び２１０とが形成されている。

高速な変調を実現する上で、マイクロ波の伝搬損失を減らす必要があるため、誘電体層２１８は、特性の観点から考えると、ＩｎＰなどの半導体材料ではなく、所望のインピーダンス線路を設計した場合に電極損失を低減可能であるため例えば有機材料のポリイミドやＢＣＢ等のなるべく低誘電率材料を用いることが望ましく、誘電体層膜厚は厚ければ厚いほどよい。また、図２（ｂ）及び（ｃ）で示される誘電体層２１８と図２（ｄ）で示される誘電体層２１８とは、異なる膜厚及び材料で構成することも可能である。ただし、作製の観点から、図２（ｂ）乃至（ｄ）で示される誘電体層２１８は、同じ膜厚及び材料である方が好ましい。

図３は、本実施例１の係るＭＺＭの他の例を示す。図３（ａ）は実施例１の他の例に係るＭＺＭの上面図を示し、図３（ｂ）乃至（ｄ）は、それぞれ、実施例１の他の例に係るＭＺＭのIIIｂ乃至ｄ断面図を示す。

図３に示される構成では、図２に示される構成に比べ、単純に誘電体層２１８を厚くし、さらにＳＩ−ＩｎＰ基板２１３をエッチングすることで誘電体層２１８の厚みを厚くする構造としている。これにより、低誘電率材料の割合が増すことで、所望のインピーダンス及び速度整合を実現する上で、シグナル電極２０８及び２０９を太くすることができるため、マイクロ波の伝搬損失を低減することができるとともに、インピーダンス・速度整合を誘電体層厚で調整することができるという点でも有効である。誘電体層２１８の割合を増やすと、シグナルラインの容量成分が小さくなるため、容量装荷部の割合を高めること、つまり位相変調部２２２の長さを長くすることができる意味でも有効である。

また、図３に示されるように、誘電体層２１８を厚くすること及びＳＩ−ＩｎＰ基板２１３をエッチングすることで誘電体層２１８の厚みを相対的に厚くすることが最も効果が大きいが、どちらか一方のみを適用することも可能である。

より特性を改善する上で、マイクロ波の伝搬損失を低減するために、ｎ−ＩｎＰ層２１４の膜厚は、例えば１又は２μｍ程度のように薄く作製することも可能であるが、１０μｍ以上等のようになるべく厚いほうがよく、またドープ濃度を２×１０¹⁸以上とすることが望ましい。

本発明では、グランド電極２０９及び２１０間にシグナル電極２０７及び２０８を配置して容量成分を調整可能なＧＳＳＧ差動線路構成とすることで、位相整合およびインピーダンス整合を満たし、高速な変調を実現することを可能とした上で、シグナル電極間のカップリングを強くしている。それにより、本発明では、従来構造で課題となっていたクロストークの問題を解決し、従来構造と比べ１チップにチップサイズを大きくすることなく、複数のＭＺＭを集積することが可能となる。

半導体コア層２１６としては、例えば、ＩｎＧａＡｓＰやＩｎＧａＡｌＡｓなどの材料系を用い、単一組成の四元混晶のバルク層や多重量子井戸層で構成したり、多重量子井戸層とその上下にバンドギャップが多重量子井戸層よりも大きく、かつ、上部・下部の半導体クラッド層よりも小さい値を持つ光閉じ込め層を有する構造を用いることもできる。四元混晶のバルク層や多重量子井戸層のバンドギャップ波長は、使用する光波長において、電気光学効果が有効に作用し、かつ、光吸収が問題とならないように設定すればよい。

また、本発明ではＩｎＰ系材料を主に用いたが、ＩｎＰ系材料に限定されるものではなく、例えば、ＧａＡｓ基板整合する材料系を用いても構わない。下部半導体クラッド層２１５及び上部半導体クラッド層２１７は、どちらか一方がｎ型半導体で、もう一方がｐ型半導体であって構わない。一方、下部半導体クラッド層２１５及び上部半導体クラッド層２１７の両方をｎ型半導体とし、半導体コア層２１６と上部半導体クラッド層２１７の間、又は下部半導体クラッド層２１５と半導体コア層２１６の間に、第３のｐ型半導体クラッド層を挿入した構成としてもよい。

＜実施例２＞
図４は、本発明の実施例２に係るＭＺＭを示す。図４（ａ）は実施例２に係るＭＺＭの上面図を示し、図４（ｂ）乃至（ｄ）は、それぞれ、実施例２に係るＭＺＭのIVｂ乃至ｄ断面図を示す。動作原理や基本的な構造等は実施例１と同様なため、省略する。

図４（ａ）に示されるように、実施例２に係るＭＺＭは、アーム導波路３０３及び３０４の内側にシグナル電極３０７及び３０８が形成されている点で実施例１に係るＭＺＭと異なる。これにより、実施例２に係るＭＺＭでは、実施例１に係るＭＺＭに比べ、シグナル電極間距離をより短くすることができるため、よりクロストークに強くなるという特徴がある。ただし、図４（ｂ）乃至（ｄ）に示されるように、シグナル電極３０７及び３０８の下にｎ−ＩｎＰ層３１４が存在しているため、実施例１に比べ、マイクロ波の伝搬損失が大きくなってしまうという欠点がある。

図５は、本実施例２の係るＭＺＭの他の例を示す。図５（ａ）は実施例２の他の例に係るＭＺＭの上面図を示し、図５（ｂ）乃至（ｄ）は、それぞれ、実施例２の他の例に係るＭＺＭのVｂ乃至ｄ断面図を示す。図５に示すように、誘電体層厚を厚くすることが特性改善に有効である。ただし、実施例１と異なり、構造の都合上ＳＩ−ＩｎＰ基板３１３をエッチングし、誘電体層３１８を厚くすることはできない。

図６及び図７は、本実施例２の係るＭＺＭのさらに他の例を示す。図６及び図７（ａ）は実施例２のさらに他の例に係るＭＺＭの上面図を示し、図６及び図７（ｂ）乃至（ｄ）は、それぞれ、実施例２のさらに他の例に係るＭＺＭのVIｂ乃至ｄ断面図及びVIIｂ乃至ｄ断面図を示す。

図６及び図７（ｂ）乃至（ｄ）に示されるように、グランド電極３０９₁及び３１０₁の下であってｎ−ＩｎＰ層３１４上に、グランド電極３０９₂及び３１０₂が形成されている。図６及び図７に示すＭＺＭは、シグナル電極３０７及び３０８下にｎ−ＩｎＰ層３１４が存在してない点で図４及び図５に示すＭＺＭと異なる。これにより、マイクロ波の伝搬損失増加を避けることができる。

ＳＩ−ＩｎＰ基板３１３をエッチングすることができるようになるため、図７に示すようにシグナル電極３０７及び３０８下のＳＩ−ＩｎＰ基板３１３をエッチングすることにより誘電体層３１８を厚くした構造とすることができる。

＜実施例３＞
図８は、本発明の実施例３に係るＭＺＭを示す。図８（ａ）は実施例３に係るＭＺＭの上面図を示し、図８（ｂ）乃至（ｄ）は、それぞれ、実施例３に係るＭＺＭのVIIIｂ乃至ｄ断面図を示す。動作原理や基本的な構造等は実施例１と同様なため、省略する。図８に示されるように、実施例３に係るＭＺＭは、基本的には、図２に示す構成において、ｎ−ＩｎＰ層４１４上にグランド電極４２０を設けたＧＳＧＳＧ（Ground, Signal, Ground, Signal, Ground）差動線路構成となっている。

クロストークを小さくするために、実施例１及び２のようなＧＳＳＧ差動線路構成では、シグナル電極間距離を近づけることを前提としているが、実施例３のようなＧＳＧＳＧ差動線路構成では、逆に十分にシグナル電極間距離を離し、中央のグランド電極を設けるための幅を十分に確保する必要がある。そのため、実施例３に係るＭＺＭでは、実施例１及び実施例２に比べ２つの光導波路間の距離を十分に取る必要が生じるため、チップサイズが大きくなってしまう傾向にある。

ただし、ＲＦドライバと接続することを考えると、ＲＦドライバからの出力がＧＳＧＳＧ差動線路構成に対応する出力であるため、実施例１及び実施例２の構造では、ＧＳＧＳＧ差動線路構成からＧＳＳＧ差動線路構成への変換機構が必要となる。そのため、本実施例３のように、ＧＳＧＳＧ差動線路構成とすることが望ましい。

図９及び図１０は、本発明の実施例３に係るＭＺＭの他の例を示す。図９及び図１０（ａ）は実施例３に係るＭＺＭの他の例の上面図を示し、図９及び図１０（ｂ）乃至（ｄ）は、それぞれ、実施例３に係るＭＺＭの他の例のIXｂ乃至ｄ断面図及びXｂ乃至ｄ断面図を示す。図９に示す構成は図３に示す構成にグランド電極４２０を追加した構成に対応しており、図１０に示す構成は図４に示す構成にグランド電極４２０を追加した構成に対応しているため、その動作原理や基本的な構造等の説明は省略する。

＜実施例４＞
図１１は、本発明の実施例４に係るＩＱ変調器を例示する。図１１には、光波を入力する入力導波路５０１と、入力導波路５０１を導波してくる光波を２つに分波する光分波器５０２と、光分波器５０２で分波された光波を導波するアーム導波路５０３₁及び５０３₂と、アーム導波路５０３₁及び５０３₂をそれぞれ導波してくる光波を２つに分波する光分波器５０４₁及び５０４₂と、光分波器５０４₁及び５０４₂でそれぞれ分波された光波を導波するアーム導波路５０５₁及び５０６₁並びに５０５₂及び５０６₂と、アーム導波路５０５₁及び５０６₁並びに５０５₂及び５０６₂をそれぞれ導波してくる光波を合波する光合波器５０７₁及び５０７₂と、光合波器５０７₁及び５０７₂でそれぞれ合波された光波を導波するアーム導波路５０８₁及び５０８₂と、アーム導波路５０８₁及び５０８₂をそれぞれ導波してくる光波を合波する光合波器５０９と、光合波器５０９で合波された光波を出力する出力導波路５１０と、シグナル電極５１１₁及び５１２₁並びに５１１₂及び５１２₂と、グランド電極５１３、５１４及び５１５と、アーム導波路５０５₁及び５０６₁並びに５０５₂及び５０６₂上にそれぞれ形成された位相調整電極５１６₁及び５１７₁並びに５１６₂及び５１７₂と、を備えたＩＱ変調器５００が示されている。

図１１に示されるように、本実施例４に係るＩＱ変調器は、本発明に係るＭＺＭを２つ並列に並べた構成に対応している。

本実施例４によると、ＭＺＭ間の物理的距離を大きくすることなくクロストークを抑制することが可能となるため、小型でかつＭＺＭ間のクロストークを抑制したＩＱ変調器を実現することができる。

図１２及び１３は、本発明の実施例４に係るＩＱ変調器の他の例を示す。図１２及び１３に示すＩＱ変調器は、図１１に示すＩＱ変調器と比較して、電極配置が異なった構造となっている。また、図１２に示すＩＱ変調器では、図１１に示すＩＱ変調器におけるグランド電極５１３、５１４及び５１５が一体化させることによりグランド電極５２０を構成しており、図１３に示すＩＱ変調器では、位相調整電極５１６₁及び５１７₁と位相調整電極５１６₂及び５１７₂とが上下のＭＺＭにおいて異なる位置に配置されている。

差動線路としては等長化したほうがよいため図１１に示す構成が理想的ではあるが、図１２及び１３に示す構成でも実際には線路長の差は小さいため高速変調かつクロストークの小さなＩＱ変調器を実現可能である。

＜実施例５＞
図１４は、本発明の実施例５に係る偏波多重ＩＱ変調器を例示する。図１４に示されるように、本実施例５に係る偏波多重ＩＱ変調器６００は、図１１に示すＩＱ変調器５００を２つ並列に並べた構成となっている。

本実施例５によると、ＭＺＭ間の物理的距離を大きくすることなくクロストークを抑制することが可能となるため、小型でかつＭＺＭ間のクロストークを抑制した偏波多重ＩＱ変調器を実現することができる。

入力導波路 １０１、２０１、３０１、４０１、５０１
光分波器 １０２、２０２、３０２、４０２、５０２、５０４
アーム導波路 １０３、１０４、２０３、２０４、３０３、３０４、４０３、４０４、５０３、５０５、５０６、５０８
光合波器 １０５、２０５、３０５、４０５、５０７、５０９
出力導波路 １０６、２０６、３０６、４０６、５１０
コプレーナストリップ線路 １０７、１０８
位相調整電極 １０９、１１０、２１１、２１２、３１１、３１２、４１１、４１２、５１６、５１７
シグナル電極 ２０７、２０８、３０７、３０８、４０７、４０８、５１１、５１２
グランド電極 ２０９、２１０、３０９、３１０、４０９、４１０、４２０、５１３、５１４、５１５、５２０
ＳＩ−ＩｎＰ基板 ２１３、３１３、４１３
ｎ−ＩｎＰ層 ２１４、３１４、４１４
下部半導体クラッド層 ２１５、３１５、４１５
半導体コア層 ２１６、３１６、４１６
上部半導体クラッド層 ２１７、３１７、４１７
誘電体層 ２１８、３１８、４１８
入力配線部 ２２１
位相変調部 ２２２
出力配線部 ２２３
ＩＱ変調器 ５００
偏波多重ＩＱ変調器 ６００

Claims (8)

1. 第１及び第２のアーム導波路と、
   前記第１及び第２のアーム導波路に並行かつ隣接してそれぞれ形成された第１及び第２のシグナル電極と、
   前記第１のシグナル電極から分岐し、前記第１のシグナル電極に沿って前記第１のアーム導波路上に離散的に複数個形成された第１の位相調整電極と、
   前記第２のシグナル電極から分岐し、前記第２のシグナル電極に沿って前記第２のアーム導波路上に離散的に複数個形成された第２の位相調整電極と、
   前記第１及び第２のシグナル電極に沿ってそれぞれ形成された第１及び第２のグランド電極と、
   を備えた半導体マッハツェンダ光変調器であって、
   前記第１及び第２のシグナル電極は、前記第１のグランド電極と前記第２のグランド電極との間に形成されていることを特徴とする半導体マッハツェンダ光変調器。
2. 前記第１及び第２のアーム導波路は、半導体基板上に、ｎ−ＩｎＰ層、第１の半導体クラッド層と、ノンドープの半導体コア層と、第２の半導体クラッド層とが順次積層して形成された導波路構造を有し、
   前記第１及び第２のシグナル電極は、前記半導体基板上に形成された誘電体層上に形成されていることを特徴とする請求項１に記載の半導体マッハツェンダ光変調器。
3. 前記第１及び第２のアーム導波路における前記第１及び第２の位相調整電極が形成されていない部分では、前記第２の半導体クラッド層は、ノンドープの半導体クラッド層であることを特徴とする請求項２に記載の半導体マッハツェンダ光変調器。
4. 前記第１及び第２のシグナル電極と、前記第１及び第２のグランド電極とが、前記誘電体層上で同一平面上に形成されることを特徴とする請求項２又は３に記載の半導体マッハツェンダ光変調器。
5. 前記第１の半導体クラッド層と前記第２の半導体クラッド層のうち、どちらか一方がｎ型半導体で構成され、もう一方がｐ型半導体で構成されることを特徴とする請求項２から４のいずれかに記載の半導体マッハツェンダ光変調器。
6. 前記第１の半導体クラッド層と前記第２の半導体クラッド層の両方がｎ型半導体で構成され、前記半導体コア層と前記第１の半導体クラッド層との間、及び、前記半導体コア層と前記第２の半導体クラッド層との間の少なくとも一方にｐ型半導体で構成された第３の導電性半導体クラッド層が挿入されていることを特徴とする請求項２から５のいずれかに記載の半導体マッハツェンダ光変調器。
7. 請求項１から６のいずれかに記載の半導体マッハツェンダ光変調器が２つ並列に並べて構成されたことを特徴とするＩＱ変調器。
8. 請求項７に記載のＩＱ変調器が２つ並列に並べて構成されたことを特徴とする偏波多重ＩＱ変調器。