JP2017111438A - 表示装置及び分離方法 - Google Patents

表示装置及び分離方法 Download PDF

Info

Publication number
JP2017111438A
JP2017111438A JP2016236993A JP2016236993A JP2017111438A JP 2017111438 A JP2017111438 A JP 2017111438A JP 2016236993 A JP2016236993 A JP 2016236993A JP 2016236993 A JP2016236993 A JP 2016236993A JP 2017111438 A JP2017111438 A JP 2017111438A
Authority
JP
Japan
Prior art keywords
layer
insulating layer
oxide
transistor
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016236993A
Other languages
English (en)
Other versions
JP6863725B2 (ja
JP2017111438A5 (ja
Inventor
大介 久保田
Daisuke Kubota
大介 久保田
紘慈 楠
Koji Kusunoki
紘慈 楠
健輔 吉住
Kensuke Yoshizumi
健輔 吉住
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2017111438A publication Critical patent/JP2017111438A/ja
Publication of JP2017111438A5 publication Critical patent/JP2017111438A5/ja
Application granted granted Critical
Publication of JP6863725B2 publication Critical patent/JP6863725B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133351—Manufacturing of individual cells out of a plurality of cells, e.g. by dicing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133742—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers for homeotropic alignment
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H10D30/6734—Multi-gate TFTs having gate electrodes arranged on both top and bottom sides of the channel, e.g. dual-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D62/405—Orientations of crystalline planes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0214—Manufacture or treatment of multiple TFTs using temporary substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133512—Light shielding layers, e.g. black matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133528—Polarisers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134318—Electrodes characterised by their geometrical arrangement having a patterned common electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/48—Flattening arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/28—Adhesive materials or arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2203/00—Function characteristic
    • G02F2203/01—Function characteristic transmissive
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】高精細な液晶表示装置を提供する。開口率が高い液晶表示装置を提供する。【解決手段】液晶素子、トランジスタ、及び絶縁層を有する表示装置である。トランジスタは、可視光を透過する半導体層を有する。可視光を透過する半導体層は、チャネル領域と低抵抗領域を有する。チャネル領域は、ゲート絶縁層を介してゲートと重なる。低抵抗領域は、液晶素子の画素電極と接する第１の部分と、絶縁層における開口部の側面と接する第２の部分と、を有する。【選択図】図１

Description

本発明の一態様は、液晶表示装置に関する。また、本発明の一態様は、分離方法に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、電子機器、照明装置、入力装置（例えば、タッチセンサなど）、入出力装置（例えば、タッチパネルなど）、それらの駆動方法、またはそれらの製造方法を一例として挙げることができる。
液晶表示装置及び発光表示装置等のフラットパネルディスプレイの多くに用いられているトランジスタは、ガラス基板上に形成されたアモルファスシリコン、単結晶シリコン、または多結晶シリコンなどのシリコン半導体によって構成されている。また、該シリコン半導体を用いたトランジスタは、集積回路（ＩＣ）などにも利用されている。
近年、シリコン半導体に代わって、半導体特性を示す金属酸化物をトランジスタに用いる技術が注目されている。なお、本明細書中では、半導体特性を示す金属酸化物を酸化物半導体と記すこととする。例えば、特許文献１及び特許文献２には、酸化物半導体として、酸化亜鉛、またはＩｎ−Ｇａ−Ｚｎ系酸化物を用いたトランジスタを作製し、該トランジスタを表示装置の画素のスイッチング素子などに用いる技術が開示されている。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報
本発明の一態様は、高精細な液晶表示装置を提供することを目的の一とする。または、本発明の一態様は、開口率が高い液晶表示装置を提供することを目的の一とする。または、本発明の一態様は、消費電力の低い液晶表示装置を提供することを目的の一とする。または、本発明の一態様は、信頼性の高い液晶表示装置を提供することを目的の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。本発明の一態様は、必ずしも、これらの課題の全てを解決する必要はないものとする。明細書、図面、請求項の記載から、これら以外の課題を抽出することが可能である。
本発明の一態様の表示装置は、液晶素子、トランジスタ、及び第１の絶縁層を有する。液晶素子は、画素電極、共通電極、及び液晶層を有する。トランジスタは、酸化物半導体層、ゲート、及びゲート絶縁層を有する。第１の絶縁層は、画素電極とトランジスタの間に位置する。第１の絶縁層は、開口部を有する。画素電極は、液晶層と第１の絶縁層の間に位置する。酸化物半導体層は、第１の領域と第２の領域を有する。第１の領域は、ゲート絶縁層を介してゲートと重なる。第２の領域は、画素電極と接する第１の部分と、第１の絶縁層における開口部の側面と接する第２の部分と、を有する。第２の領域の抵抗率は、第１の領域の抵抗率よりも低い。
画素電極の液晶層側の面は、第１の絶縁層の液晶層側の面と同一面を形成することができると好ましい。
共通電極は、トランジスタと液晶層との間に位置することが好ましい。
画素電極と共通電極の間に位置する第２の絶縁層を有することが好ましい。そして、共通電極の液晶側の面は、第２の絶縁層の液晶側の面と同一面を形成することができると好ましい。
第１の部分は、表示装置が有する画素（副画素）の開口部と重なることが好ましい。
画素電極、共通電極、及び酸化物半導体層は、それぞれ、インジウムと、亜鉛と、アルミニウム、ガリウム、イットリウム、及びスズのうち少なくとも一つと、を有することが好ましい。
画素電極、共通電極、及び酸化物半導体層は、それぞれ、結晶部を有することが好ましい。そして、結晶部は、ｃ軸配向性を有することが好ましい。
トランジスタはバックゲートを有することが好ましい。バックゲートは、酸化物半導体層を介して、ゲートと重なる部分を有する。ゲート及びバックゲートは電気的に接続される。ゲートは、インジウムと、亜鉛と、アルミニウム、ガリウム、イットリウム、及びスズのうち少なくとも一つと、を有する。
上記各構成の表示装置は、走査線及び信号線を有し、走査線が伸長する方向は、信号線が伸長する方向と交差することが好ましく、同一の色を呈する複数の画素（副画素）が配設される方向は、信号線が伸長する方向と交差することが好ましい。
本発明の一態様の分離方法は、第１の基板上に分離層を形成する工程と、分離層上に島状の酸化物導電層を形成する工程と、分離層上及び酸化物導電層上に酸化物絶縁層を形成する工程と、酸化物絶縁層上にトランジスタを形成する工程と、第１の基板と第２の基板を、接着層を用いて貼り合わせる工程と、第１の基板と第２の基板を分離することで、酸化物導電層及び酸化物絶縁層を露出する工程とを有する。酸化物導電層は、表示素子の電極として機能することができる。酸化物導電層は、トランジスタと電気的に接続されることが好ましい。トランジスタのチャネル領域は、インジウムと、亜鉛と、アルミニウム、ガリウム、イットリウム、及びスズのうち少なくとも一つと、を有する膜を用いて形成されることが好ましい。酸化物導電層は、インジウムと、亜鉛と、アルミニウム、ガリウム、イットリウム、及びスズのうち少なくとも一つと、を有する膜を用いて形成されることが好ましい。
本発明の一態様の分離方法は、第１の基板上に分離層を形成する工程と、分離層上に酸化物絶縁層を形成する工程と、酸化物絶縁層上に第１の電極を形成する工程と、酸化物絶縁層上及び第１の電極上に第１の絶縁層を形成する工程と、第１の絶縁層上にトランジスタを形成する工程と、第１の基板と第２の基板を、接着層を用いて貼り合わせる工程と、第１の基板と第２の基板を分離することで、酸化物絶縁層を露出する工程と、酸化物絶縁層の少なくとも一部を除去することで、第１の電極を露出する工程と、を有する。第１の電極は、表示素子の電極として機能することができることが好ましい。
本発明の一態様の分離方法は、第１の基板上に分離層を形成する工程と、分離層上に第１の電極を形成する工程と、分離層上及び第１の電極上に第１の絶縁層を形成する工程と、第１の絶縁層上にトランジスタを形成する工程と、第１の基板と第２の基板を、接着層を用いて貼り合わせる工程と、第１の基板と第２の基板を分離することで、分離層を露出する工程と、を有する。分離層は、液晶素子の配向膜として機能することができることが好ましい。
本発明の一態様は、上記いずれかの構成の表示装置を有し、フレキシブルプリント回路基板（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ、以下、ＦＰＣと記す）もしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）等のコネクタが取り付けられたモジュール、またはＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式もしくはＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）方式等によりＩＣが実装されたモジュール等のモジュールである。
本発明の一態様では、上記の構成が、表示装置でなく、入出力装置（タッチパネルなど）に適用されていてもよい。
本発明の一態様は、上記のモジュールと、アンテナ、バッテリ、筐体、カメラ、スピーカ、マイク、または操作ボタンの少なくともいずれか一と、を有する電子機器である。
本発明の一態様により、高精細な液晶表示装置を提供することができる。または、本発明の一態様により、開口率が高い液晶表示装置を提供することができる。または、本発明の一態様により、消費電力の低い液晶表示装置を提供することができる。または、本発明の一態様により、信頼性の高い液晶表示装置を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。明細書、図面、請求項の記載から、これら以外の効果を抽出することが可能である。
表示装置の一例を示す断面図。 表示装置の一例を示す斜視図。 画素の配置例及び構成例を示す図。 表示装置の一例を示す断面図。 表示装置の一例を示す断面図。 副画素の一例を示す上面図。 表示装置の一例を示す断面図。 表示装置の一例を示す断面図。 表示装置の作製方法の一例を示す断面図。 表示装置の作製方法の一例を示す断面図。 表示装置の作製方法の一例を示す断面図。 表示装置の作製方法の一例を示す断面図。 表示装置の作製方法の一例を示す断面図。 表示装置の作製方法の一例を示す断面図。 表示装置の作製方法の一例を示す断面図。 表示装置の作製方法の一例を示す断面図。 表示装置の作製方法の一例を示す断面図。 表示装置の一例と電極の配置例を示す断面図。 表示装置の一例とその作製方法の一例を示す断面図。 表示装置の一例を示す断面図。 タッチパネルの一例を示す斜視図。 タッチパネルの一例を示す断面図。 入力装置の駆動方法の一例を示す図。 タッチパネルの一例を示す斜視図。 タッチパネルの一例を示す断面図。 タッチパネルの一例を示す断面図。 検知素子と画素の一例を示す図。 検知素子と画素の動作の一例を示す図。 検知素子と画素の一例を示す上面図。 液晶素子の電極の上面形状の一例を示す上面図。 半導体装置の一例を示す上面図及び断面図。 半導体装置の一例を示す上面図及び断面図。 半導体装置の一例を示す断面図。 半導体装置の一例を示す断面図。 半導体装置の作製方法の一例を示す断面図。 半導体装置の作製方法の一例を示す断面図。 半導体装置の作製方法の一例を示す断面図。 半導体装置の作製方法の一例を示す断面図。 半導体装置の作製方法の一例を示す断面図。 半導体装置の作製方法の一例を示す断面図。 タッチパネルモジュールの一例を示す図。 電子機器の一例を示す図。 電子機器の一例を示す図。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
なお、以下に説明する発明の構成において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
また、図面において示す各構成の、位置、大きさ、範囲などは、理解の簡単のため、実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必ずしも、図面に開示された位置、大きさ、範囲などに限定されない。
なお、「膜」という言葉と、「層」という言葉とは、場合によっては、または、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能である。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能である。
（実施の形態１）
本実施の形態では、本発明の一態様の表示装置、及び当該表示装置の作製方法について、図１乃至図３０を用いて説明する。
本発明の一態様の表示装置は、液晶素子、トランジスタ、及び絶縁層を有する。トランジスタは、可視光を透過する半導体層を有する。可視光を透過する半導体層は、チャネル領域と低抵抗領域を有する。チャネル領域は、ゲート絶縁層を介してゲートと重なる。低抵抗領域は、液晶素子の画素電極と接する第１の部分と、絶縁層における開口部の側面と接する第２の部分と、を有する。可視光を透過する半導体層と、液晶素子の画素電極と、が直接接続するため、画素電極とトランジスタのコンタクト部を、画素の開口部（表示に寄与する部分）に配置することができる。これにより、透過型の液晶表示装置の開口率（画素の開口率ともいえる）を高めることができる。さらには、表示装置の高精細化が可能となる。また、開口率を高めることで、光取り出し効率を高めることができる。これにより、表示装置の消費電力を低減させることができる。
本発明の一態様の表示装置の作製方法では、第１の基板上に、液晶素子の電極を形成した後に、トランジスタを形成する。次に、第１の基板と第２の基板を貼り合わせる。そして、第１の基板と第２の基板を分離することで、液晶素子の電極及びトランジスタを第１の基板から第２の基板に転置する。液晶素子の電極をトランジスタよりも先に形成することで、画素電極とトランジスタのコンタクト部、及びトランジスタ自体に起因する凹凸の影響を受けず、液晶素子の電極を平坦に形成することができる。液晶素子の電極を平坦に形成することで、液晶素子のセルギャップのばらつきを低減することができる。また、液晶の初期配向のばらつきを低減することができる。これにより、表示装置における、表示不良の抑制が可能となる。また、液晶の配向不良に起因する開口率の縮小を抑制できる。
さらに、本発明の一態様の表示装置の作製方法では、トランジスタを形成する際に用いる第１の基板が作製工程中で分離される。つまり、表示装置の構成要素に含まれる基板の材質によって、トランジスタの作製条件が限定されない。例えば、第１の基板上で高い温度をかけてトランジスタを作製することで、トランジスタの信頼性を高めることができる。そして、トランジスタ等を転置する第２の基板、及び、第２の基板と共に液晶層を封止する対向基板に、第１の基板よりも、軽量、薄型、または可撓性の高い基板を用いることで、表示装置の軽量化、薄型化、またはフレキシブル化が可能となる。
＜１−１．表示装置の構成例１＞
図１（Ａ）及び図２に、表示装置の一例を示す。図１（Ａ）は、表示装置１００の断面図であり、図２は、表示装置１００の斜視図である。図２では、明瞭化のため、偏光板１３０などの構成要素を省略して図示している。図２では、基板６１を破線で示す。
表示装置１００は、表示部６２及び駆動回路部６４を有する。表示装置１００には、ＦＰＣ７２及びＩＣ７３が実装されている。
表示部６２は、複数の画素を有し、画像を表示する機能を有する。
画素は、複数の副画素を有する。例えば、赤色を呈する副画素、緑色を呈する副画素、及び青色を呈する副画素によって１つの画素が構成されることで、表示部６２ではフルカラーの表示を行うことができる。なお、副画素が呈する色は、赤、緑、及び青に限られない。画素には、例えば、白、黄、マゼンタ、またはシアン等の色を呈する副画素を用いてもよい。なお、本明細書等において、副画素を単に画素と記す場合がある。
表示装置１００は、走査線駆動回路及び信号線駆動回路のうち、一方または双方を有していてもよい。または、走査線駆動回路及び信号線駆動回路の双方を有していなくてもよい。表示装置１００が、タッチセンサ等のセンサを有する場合、表示装置１００は、センサ駆動回路を有していてもよい。本実施の形態では、駆動回路部６４として、走査線駆動回路を有する例を示す。走査線駆動回路は、表示部６２が有する走査線に、走査信号を出力する機能を有する。
表示装置１００では、ＩＣ７３が、ＣＯＧ方式などの実装方式により、基板５１に実装されている。ＩＣ７３は、例えば、信号線駆動回路、走査線駆動回路、及びセンサ駆動回路のうち、一つまたは複数を有する。
表示装置１００には、ＦＰＣ７２が電気的に接続されている。ＦＰＣ７２を介して、ＩＣ７３及び駆動回路部６４には外部から信号及び電力が供給される。また、ＦＰＣ７２を介して、ＩＣ７３から外部に信号を出力することができる。
ＦＰＣ７２には、ＩＣが実装されていてもよい。例えば、ＦＰＣ７２には、信号線駆動回路、走査線駆動回路、及びセンサ駆動回路のうち、一つまたは複数を有するＩＣが実装されていてもよい。
表示部６２及び駆動回路部６４には、配線６５から、信号及び電力が供給される。当該信号及び電力は、ＩＣ７３から、またはＦＰＣ７２を介して外部から、配線６５に入力される。
図１（Ａ）は、表示部６２、駆動回路部６４、及び配線６５を含む断面図である。
表示装置１００は、横電界方式の液晶素子を用いた透過型の液晶表示装置の一例である。
図１（Ａ）に示すように、表示装置１００は、基板５１、接着層１４２、トランジスタ２０１、トランジスタ２０６、液晶素子４０、配向膜１３３ａ、配向膜１３３ｂ、接続部２０４、接着層１４１、スペーサ１１７、着色層１３１、遮光層１３２、オーバーコート１２１、基板６１、及び偏光板１３０等を有する。
表示部６２は、トランジスタ２０６及び液晶素子４０を有する。
トランジスタ２０６は、ゲート２２１、ゲート絶縁層２１３、及び半導体層（チャネル領域２３１ａ及び低抵抗領域２３１ｂ）を有する。低抵抗領域２３１ｂの抵抗率は、チャネル領域２３１ａの抵抗率よりも低い。半導体層は、可視光を透過することができる。本実施の形態では、半導体層として酸化物半導体層を用いる場合を例に説明する。酸化物半導体層は、インジウムを含むことが好ましく、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆ）膜であることがさらに好ましい。酸化物半導体層の詳細は、後述する。
導電層２２２は、絶縁層２１４及び絶縁層２１５に設けられた開口を通じて、低抵抗領域２３１ｂと接続している。
トランジスタ２０６は、絶縁層２１４及び絶縁層２１５に覆われている。なお、絶縁層２１４、さらには絶縁層２１５を、トランジスタ２０６の構成要素とみなすこともできる。トランジスタは、トランジスタを構成する半導体への不純物の拡散を抑制する効果を奏する絶縁層で覆われていることが好ましい。
ゲート絶縁層２１３は、過剰酸素領域を有することが好ましい。ゲート絶縁層２１３が過剰酸素領域を有することで、チャネル領域２３１ａ中に過剰酸素を供給することができる。チャネル領域２３１ａに形成されうる酸素欠損を過剰酸素により補填することができるため、信頼性の高いトランジスタを提供することができる。
絶縁層２１４は、窒素または水素を有することが好ましい。絶縁層２１４と、低抵抗領域２３１ｂと、が接することで、絶縁層２１４中の窒素または水素が低抵抗領域２３１ｂ中に添加される。低抵抗領域２３１ｂは、窒素または水素が添加されることで、キャリア密度が高くなる。
液晶素子４０は、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モードが適用された液晶素子である。液晶素子４０は、画素電極１１１、共通電極１１２、及び液晶層１１３を有する。画素電極１１１と共通電極１１２との間に生じる電界により、液晶層１１３の配向を制御することができる。液晶層１１３は、配向膜１１３ａと配向膜１１３ｂの間に位置する。
画素電極１１１は、トランジスタ２０６が有する半導体層の低抵抗領域２３１ｂと電気的に接続される。
接続部２０７では、半導体層の低抵抗領域２３１ｂが、画素電極１１１と接続している。半導体層の低抵抗領域２３１ｂは、絶縁層２１１の開口部の側面と接する部分を有する。半導体層の低抵抗領域２３１ｂは、絶縁層２１１の開口部の側面と接し、かつ、画素電極１１１と接続する。これにより、画素電極１１１を平坦に設けることができる。
半導体層に、可視光を透過する材料を用いることで、接続部２０７を、画素の開口部６８（副画素の開口部ともいえる）に設けることができる。
接続部２０７は基板６１側に凹凸を有さない。そのため、接続部２０７と重なり、かつ接続部２０７よりも基板６１側に位置する、画素電極１１１、絶縁層２２０、共通電極１１２及び配向膜１３３ａの基板６１側の表面は、それぞれ、平坦である。したがって、液晶層１１３の接続部２０７と重なる部分を、他の部分と同様に表示に用いることができる。すなわち、接続部２０７が設けられている領域を画素の開口部として用いることができる。これにより、開口率を高めることができ、表示装置の高精細化が容易となる。
半導体層の低抵抗領域２３１ｂが直接、画素電極１１１と接続することにより、画素のレイアウトの自由度を高めることができる。例えば、絶縁層２１４よりも基板５１側に設けられた導電層を用いて、低抵抗領域２３１ｂと画素電極１１１を電気的に接続してもよいが、その場合には当該導電層と低抵抗領域２３１ｂとの接続部と、当該導電層と画素電極１１１の接続部の２つの接続部を設ける必要が生じる。一方、図１（Ａ）等に示す構成では、接続部を減らすことが可能となる。そのため、デザインルールを変更することなく、画素を縮小することが可能で、高精細な表示装置を実現できる。
図１（Ａ）に示す共通電極１１２は、櫛歯状の上面形状（平面形状ともいう）、またはスリットが設けられた上面形状を有する。画素電極１１１と共通電極１１２の間には、絶縁層２２０が設けられている。画素電極１１１は、絶縁層２２０を介して共通電極１１２と重なる部分を有する。また、画素電極１１１と着色層１３１とが重なる領域において、画素電極１１１上に共通電極１１２が配置されていない部分を有する。
液晶層１１３と接する配向膜を設けることが好ましい。配向膜は、液晶層１１３の配向を制御することができる。表示装置１００では、共通電極１１２及び絶縁層２２０と液晶層１１３との間に配向膜１３３ａが位置し、オーバーコート１２１と液晶層１１３との間に配向膜１３３ｂが位置している。
画素電極１１１は、絶縁層２１１に埋め込まれている。画素電極１１１の液晶層１１３側の面は、絶縁層２１１の液晶層１１３側の面と同一面（または同一平面）を形成することができる。つまり、画素電極１１１の液晶層１１３側の面と、絶縁層２１１の液晶層１１３側の面とは、同一面上に位置する、同一面に接する、境界に段差が（実質的に）ない、または高さが一致する等ということができる。
表示装置１００において、絶縁層２１１、絶縁層２１４、及び絶縁層２１５の厚さは、トランジスタ２０１及びトランジスタ２０６の特性に直接的な影響を与えない。そのため、絶縁層２１１、絶縁層２１４、及び絶縁層２１５を、それぞれ、厚く設けることができる。これにより、画素電極１１１とゲート２２１との間の寄生容量、画素電極１１１と導電層２２２との間の寄生容量、または画素電極１１１と半導体層との間の寄生容量等を低減することができる。
図１（Ｂ）に、表示装置１００が有する画素の開口部６８における、液晶層１１３とその周囲の断面図を示す。図１（Ｂ）に示すように、共通電極１１２は絶縁層２２０に埋め込まれている。共通電極１１２の液晶層１１３側の面と、絶縁層２２０の液晶層１１３側の面とは、同一面（または同一平面）を形成することができる。つまり、共通電極１１２の液晶層１１３側の面と、絶縁層２２０の液晶層１１３側の面とは、同一面上に位置する、同一面に接する、境界に段差が（実質的に）ない、または高さが一致する等ということができる。そして、配向膜１３３ａは平坦に設けられる。
一方、図１（Ｃ）では、絶縁層２２０の液晶層１１３側の面上に共通電極１１２が設けられている。そして、配向膜１３３ａは、共通電極１１２の厚みに起因した凹凸を有する（一点鎖線の枠内参照）。そのため、画素の開口部６８内で、液晶層１１３の厚さ（セルギャップともいえる）がばらつき、良好な表示が得られにくくなる場合がある。
また、共通電極１１２の端部付近では、配向膜１３３ａの表面の凹凸に起因して、液晶層１１３の初期配向がばらつきやすくなる場合がある。液晶層１１３の初期配向が揃いにくい領域を表示に用いると、コントラストが低下することがある。また、隣接する２つの副画素間に、液晶層１１３の初期配向が揃いにくい領域が生じた場合は、当該領域を遮光層１３２等で覆うことでコントラストの低下を抑制できるが、開口率が低下することがある。
図１（Ａ）、（Ｂ）に示すように、共通電極１１２の液晶層１１３側の面と、絶縁層２２０の液晶層１１３側の面とが、同一面を形成することができると、画素の開口部６８内で、配向膜１３３ａと配向膜１３３ｂの間隔を均一にすることができる。つまり、共通電極１１２の厚さが、液晶層１１３の厚さに影響を与えない。液晶層１１３の厚さは、画素の開口部６８内で均一となる。これにより、表示装置１００は、色再現性を高め、良好な表示を行うことができる。
また、配向膜１３３ａが平坦に設けられることで、共通電極１１２の端部においても、初期配向を揃えやすくなる。隣接する２つの副画素間に、液晶層１１３の初期配向が揃いにくい領域が生じることを抑制できる。したがって、開口率を高めることができ、表示装置の高精細化が容易となる。
以上のように、本発明の一態様の表示装置では、共通電極１１２の端部に生じる段差を低減し、段差に基づく配向欠陥を生じにくくすることができる。
表示装置１００は、透過型の液晶表示装置であるため、画素電極１１１及び共通電極１１２の双方に、可視光を透過する導電性材料を用いる。
可視光を透過する導電性材料としては、例えば、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、錫（Ｓｎ）の中から選ばれた一種以上を含む材料を用いるとよい。具体的には、酸化インジウム、インジウム錫酸化物（ＩＴＯ：Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、インジウム亜鉛酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、酸化シリコンを含むインジウム錫酸化物（ＩＴＳＯ）、酸化亜鉛、ガリウムを含む酸化亜鉛などが挙げられる。なお、グラフェンを含む膜を用いることもできる。グラフェンを含む膜は、例えば膜状に形成された酸化グラフェンを含む膜を還元して形成することができる。
画素電極１１１及び共通電極１１２のうち、少なくとも一方に酸化物導電層を用いることが好ましい。酸化物導電層は、トランジスタ２０６の半導体層に含まれる金属元素を一種類以上有することが好ましい。例えば、画素電極１１１は、インジウムを含むことが好ましく、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆ）膜であることがさらに好ましい。同様に、共通電極１１２は、インジウムを含むことが好ましく、Ｉｎ−Ｍ−Ｚｎ酸化物膜であることがさらに好ましい。
なお、画素電極１１１及び共通電極１１２のうち、少なくとも一方を、酸化物半導体を用いて形成してもよい。同一の金属元素を有する酸化物半導体を、表示装置を構成する層のうち２層以上に用いることで、製造装置（例えば、成膜装置、加工装置等）を２以上の工程で共通で用いることが可能となるため、製造コストを抑制することができる。
画素電極１１１と半導体層の双方に酸化物を用いることが好ましい。例えば、一方に酸化物以外の材料（金属など）を用い、他方に酸化物を用いると、当該酸化物以外の材料が酸化して画素電極１１１と半導体層の間に生じる接触抵抗が増大するなどの不具合が生じる場合がある。画素電極１１１と半導体層の双方に酸化物を用いることで、接触抵抗が低減され、表示装置１００の信頼性を高めることができる。
画素電極１１１と半導体層の双方に、同一の金属元素を有する酸化物半導体を用いることで、画素電極１１１と半導体層の低抵抗領域２３１ｂとの密着性を高められる場合がある。
酸化物半導体は、膜中の酸素欠損、及び膜中の水素、水等の不純物濃度のうち少なくとも一方によって、抵抗を制御することができる半導体材料である。そのため、酸化物半導体層へ酸素欠損及び不純物濃度の少なくとも一方が増加する処理、または酸素欠損及び不純物濃度の少なくとも一方が低減する処理を選択することによって、酸化物導電層の有する抵抗率を制御することができる。
なお、このように、酸化物半導体層を用いて形成された酸化物導電層は、キャリア密度が高く低抵抗な酸化物半導体層、導電性を有する酸化物半導体層、または導電性の高い酸化物半導体層ということもできる。
また、酸化物半導体層と、酸化物導電層を同一の金属元素で形成することで、製造コストを低減させることができる。例えば、同一の金属組成の金属酸化物ターゲットを用いることで製造コストを低減させることができる。また、同一の金属組成の金属酸化物ターゲットを用いることによって、酸化物半導体層を加工する際のエッチングガスまたはエッチング液を共通して用いることができる。ただし、酸化物半導体層と、酸化物導電層は、同一の金属元素を有していても、組成が異なる場合がある。例えば、表示装置の作製工程中に、膜中の金属元素が脱離し、異なる金属組成となる場合がある。
例えば、絶縁層２１１に水素を含む窒化シリコン膜を用い、画素電極１１１に酸化物半導体を用いると、絶縁層２１１から供給される水素によって、酸化物半導体の導電率を高めることができる。
例えば、絶縁層２２０に水素を含む窒化シリコン膜を用い、共通電極１１２に酸化物半導体を用いると、絶縁層２２０から供給される水素によって、酸化物半導体の導電率を高めることができる。
表示装置１００の、液晶層１１３よりも基板６１側には、着色層１３１及び遮光層１３２が設けられている。着色層１３１は、少なくとも、画素の開口部６８（副画素の開口部ともいえる）と重なる部分に位置する。画素（副画素）が有する遮光領域６６には、遮光層１３２が設けられている。遮光層１３２は、トランジスタ２０６の少なくとも一部と重なる。
着色層１３１及び遮光層１３２と、液晶層１１３と、の間には、オーバーコート１２１を設けることが好ましい。オーバーコート１２１は、着色層１３１及び遮光層１３２等に含まれる不純物が液晶層１１３に拡散することを抑制できる。
スペーサ１１７は、基板５１と基板６１との距離が一定以上近づくことを防ぐ機能を有する。
図１（Ａ）では、スペーサ１１７の底面が、オーバーコート１２１と接している例を示すが、本発明の一態様はこれに限られない。スペーサ１１７は、基板５１側に設けられていてもよいし、基板６１側に設けられていてもよい。
図１（Ａ）では、スペーサ１１７と重なる部分で、配向膜１３３ａと配向膜１３３ｂが接する例を示すが、配向膜どうしは接していなくてもよい。また、一方の基板上に設けられたスペーサ１１７は、他方の基板上に設けられた構造物と接していてもよいし、接していなくてもよい。例えば、スペーサ１１７と当該構造物の間に液晶層１１３が位置していてもよい。
スペーサ１１７として粒状のスペーサを用いてもよい。粒状のスペーサとしては、シリカなどの材料を用いることができる。スペーサに、樹脂またはゴムなどの弾性を有する材料を用いることが好ましい。このとき、粒状のスペーサは上下方向に潰れた形状となる場合がある。
基板５１及び基板６１は、接着層１４１によって貼り合わされている。基板５１、基板６１、及び接着層１４１に囲まれた領域に、液晶層１１３が封止されている。
表示装置１００を、透過型の液晶表示装置として機能させる場合、偏光板を、表示部６２を挟むように２つ配置する。図１（Ａ）では、基板６１側の偏光板１３０を図示している。基板５１側に設けられた偏光板よりも外側に配置されたバックライトからの光４５は偏光板を介して入射する。このとき、画素電極１１１と共通電極１１２の間に与える電圧によって液晶層１１３の配向を制御し、光の光学変調を制御することができる。すなわち、偏光板１３０を介して射出される光の強度を制御することができる。また、入射光は着色層１３１によって特定の波長領域以外の光が吸収されるため、射出される光は例えば赤色、青色、または緑色を呈する光となる。
また、偏光板に加えて、例えば円偏光板を用いることができる。円偏光板としては、例えば直線偏光板と１／４波長位相差板を積層したものを用いることができる。円偏光板により、表示装置の表示の視野角依存を低減することができる。
なお、ここでは液晶素子４０としてＦＦＳモードが適用された素子を用いたが、これに限られず様々なモードが適用された液晶素子を用いることができる。例えば、ＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード等が適用された液晶素子を用いることができる。
また、表示装置１００にノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した透過型の液晶表示装置を適用してもよい。垂直配向モードとしては、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ Ｖｉｅｗ）モードなどを用いることができる。
なお、液晶素子は、液晶の光学変調作用によって光の透過または非透過を制御する素子である。液晶の光学的変調作用は、液晶にかかる電界（横方向の電界、縦方向の電界または斜め方向の電界を含む）によって制御される。液晶素子に用いる液晶としては、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶（ＰＤＬＣ：Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
また、液晶材料としては、ポジ型の液晶またはネガ型の液晶のいずれを用いてもよく、適用するモード及び設計に応じて最適な液晶材料を用いることができる。
また、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために５重量％以上のカイラル剤を混合させた液晶組成物を液晶層１１３に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が短く、光学的等方性を示す。また、ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良または破損を軽減することができる。
駆動回路部６４は、トランジスタ２０１を有する。
トランジスタ２０１は、ゲート２２１、ゲート絶縁層２１３、半導体層（チャネル領域２３１ａ及び低抵抗領域２３１ｂ）、導電層２２２ａ、及び導電層２２２ｂを有する。導電層２２２ａ及び導電層２２２ｂのうち、一方はソースとして機能し、他方はドレインとして機能する。導電層２２２ａ及び導電層２２２ｂは、それぞれ、低抵抗領域２３１ｂと電気的に接続される。
接続部２０４では、配線６５と導電層２５５が互いに接続し、導電層２５５と導電層２５３が互いに接続し、導電層２５３と導電層２５１が互いに接続している。導電層２５１と接続体２４２は互いに接続している。つまり、接続部２０４は接続体２４２を介してＦＰＣ７２と電気的に接続している。このような構成とすることで、ＦＰＣ７２から、配線６５に、信号及び電力を供給することができる。
配線６５は、トランジスタ２０６が有する導電層２２２と同一の材料、同一の工程で形成することができる。導電層２５５は、半導体層の低抵抗領域２３１ｂと同一の材料、同一の工程で形成することができる。導電層２５３は、液晶素子４０が有する画素電極１１１と同一の材料、同一の工程で形成することができる。導電層２５１は、液晶素子４０が有する共通電極１１２と同一の材料、同一の工程で形成することができる。このように、接続部２０４を構成する導電層を、表示部６２や駆動回路部６４に用いる導電層と同一の材料、同一の工程で作製すると、工程数の増加を防ぐことができ好ましい。
トランジスタ２０１、２０６は、同じ構造であっても、異なる構造であってもよい。つまり、駆動回路部６４が有するトランジスタと、表示部６２が有するトランジスタが、同じ構造であっても、異なる構造であってもよい。また、駆動回路部６４が、複数の構造のトランジスタを有していてもよいし、表示部６２が、複数の構造のトランジスタを有していてもよい。例えば、走査線駆動回路が有するシフトレジスタ回路、バッファ回路、及び保護回路のうち、一以上の回路に、２つのゲートが電気的に接続されている構成のトランジスタを用いることが好ましい。
図３（Ａ）、（Ｂ）に画素の配置例を示す。図３（Ａ）、（Ｂ）では、赤色の副画素Ｒ、緑色の副画素Ｇ、及び青色の副画素Ｂによって１つの画素が構成される例を示す。図３（Ａ）、（Ｂ）では、複数の走査線８１がｘ方向に伸長しており、複数の信号線８２がｙ方向に伸長しており、走査線８１と信号線８２は交差している。
図３（Ａ）の二点鎖線の枠内に示すように、副画素は、トランジスタ２０６、容量素子３４、及び液晶素子４０を有する。トランジスタ２０６のゲートは、走査線８１と電気的に接続される。トランジスタ２０６のソース及びドレインのうち、一方は、信号線８２と電気的に接続され、他方は、容量素子３４の一方の電極及び液晶素子４０の一方の電極と電気的に接続される。容量素子３４の他方の電極及び液晶素子４０の他方の電極には、それぞれ、定電位が与えられる。
液晶表示装置の駆動方法としては、１フレームごとに正極・負極が反転する（信号の極性が反転する、ともいえる）フレーム反転駆動、１行ごとに正極・負極が反転するゲートライン反転駆動、１列ごとに正極・負極が反転するソースライン反転駆動、及び１行・１列ごとに正極・負極が反転するドットライン反転駆動等が挙げられる。これらの駆動方法を用いて、適宜、信号の極性を反転させることで、表示の焼き付きを防止することができる。
図３（Ａ）、（Ｂ）では、ソースライン反転駆動を適用する例を示す。信号Ａ１と信号Ａ２は極性が同じ信号である。信号Ｂ１と信号Ｂ２は極性が同じ信号である。信号Ａ１と信号Ｂ１は互いに極性の異なる信号である。信号Ａ２と信号Ｂ２は互いに極性の異なる信号である。
表示装置の高精細化に伴い、副画素間の距離は狭くなる。そのため、例えば図３（Ａ）の一点鎖線の枠内に示すように、信号Ａ１が入力される副画素における、信号Ｂ１が入力される信号線８２近傍では、液晶が、信号Ａ１と信号Ｂ１の双方の電位の影響を受けやすくなる。これにより、液晶の配向不良が生じやすくなる。
図３（Ａ）では、同一の色を呈する複数の副画素が配設される方向は、ｙ方向であり、信号線８２が伸長する方向と概略平行である。図３（Ａ）の一点鎖線の枠内に示すように、副画素の長辺側に、異なる色を呈する副画素が隣接する。
図３（Ｂ）では、同一の色を呈する複数の副画素が配設される方向は、ｘ方向であり、信号線８２が伸長する方向と交差する。図３（Ｂ）の一点鎖線の枠内に示すように、副画素の短辺側に、同じ色を呈する副画素が隣接する。
図３（Ｂ）に示すように、副画素における、信号線８２が伸長する方向に概略平行な辺が、短辺であると、長辺である場合（図３（Ａ））に比べて、液晶の配向不良が生じやすい領域を狭くすることができる。図３（Ｂ）に示すように、液晶の配向不良が生じやすい領域が同一の色を呈する副画素間に位置すると、異なる色を呈する副画素間に位置する場合（図３（Ａ））に比べて、表示装置の使用者に、表示不良を視認されにくくなる。
したがって、本発明の一態様において、同一の色を呈する複数の副画素が配設される方向は、信号線８２が伸長する方向と交差することが好ましい。
なお、図１（Ａ）では、トランジスタ２０６の可視光を遮る領域と、遮光領域６６の幅が等しい例を示したが、本発明の一態様はこれに限られない。例えば、図４（Ａ）に示すように、トランジスタ２０６の可視光を遮る領域６７の幅に比べて、遮光領域６６の幅が広く設けられていてもよい。つまり、遮光領域６６は、トランジスタ２０６の可視光を遮る領域６７と重ならない部分を有していてもよい。図４（Ｂ）に示すように、トランジスタ２０６の可視光を遮る領域６７は、遮光領域６６と重ならない部分を有していてもよい。
遮光領域６６が、チャネル領域２３１ａと重なると、チャネル領域２３１ａに外光が照射されることを抑制でき、トランジスタ２０６の信頼性を高めることができる。ゲート２２１が可視光を遮る場合、チャネル領域２３１ａにバックライトからの光が照射されることを抑制でき、トランジスタ２０６の信頼性を高めることができる。
次に、本実施の形態の表示装置の各構成要素に用いることができる材料等の詳細について、説明を行う。なお、既に説明した構成要素については説明を省略する場合がある。また、以降に示す表示装置及びタッチパネル、並びにそれらの構成要素にも、以下の材料を適宜用いることができる。
≪基板５１、６１≫
本発明の一態様の表示装置が有する基板の材質などに大きな制限はなく、様々な基板を用いることができる。例えば、ガラス基板、石英基板、サファイア基板、半導体基板、セラミック基板、金属基板、またはプラスチック基板等を用いることができる。
厚さの薄い基板を用いることで、表示装置の軽量化及び薄型化を図ることができる。さらに、可撓性を有する程度の厚さの基板を用いることで、可撓性を有する表示装置を実現できる。
本発明の一態様の表示装置は、作製基板上にトランジスタ等を形成し、その後、別の基板にトランジスタ等を転置することで、作製される。作製基板を用いることにより、特性のよいトランジスタの形成、消費電力の小さいトランジスタの形成、壊れにくい表示装置の製造、表示装置への耐熱性の付与、表示装置の軽量化、または表示装置の薄型化を図ることができる。トランジスタが転置される基板には、トランジスタを形成することが可能な基板に限られず、紙基板、セロファン基板、石材基板、木材基板、布基板（天然繊維（絹、綿、麻）、合成繊維（ナイロン、ポリウレタン、ポリエステル）もしくは再生繊維（アセテート、キュプラ、レーヨン、再生ポリエステル）などを含む）、皮革基板、またはゴム基板などを用いることができる。
≪トランジスタ２０１、２０６≫
本発明の一態様の表示装置が有するトランジスタは、トップゲート型またはボトムゲート型のいずれの構造としてもよい。または、チャネルの上下にゲート電極が設けられていてもよい。トランジスタに用いる半導体材料は特に限定されず、例えば、酸化物半導体、シリコン、ゲルマニウム等が挙げられる。トランジスタの半導体層には、可視光を透過する材料を用いることが好ましい。これにより、表示装置の開口率を高めることができる。
トランジスタに用いる半導体材料の結晶性についても特に限定されず、非晶質半導体、結晶性を有する半導体（微結晶半導体、多結晶半導体、単結晶半導体、または一部に結晶領域を有する半導体）のいずれを用いてもよい。結晶性を有する半導体を用いると、トランジスタ特性の劣化を抑制できるため好ましい。
例えば、第１４族の元素、化合物半導体または酸化物半導体を半導体層に用いることができる。代表的には、シリコンを含む半導体、ガリウムヒ素を含む半導体またはインジウムを含む酸化物半導体などを半導体層に適用できる。
トランジスタのチャネルが形成される半導体に、酸化物半導体を適用することが好ましい。特にシリコンよりもバンドギャップの大きな酸化物半導体を適用することが好ましい。シリコンよりもバンドギャップが広く、且つキャリア密度の小さい半導体材料を用いると、トランジスタのオフ状態における電流（オフ電流）を低減できるため好ましい。
酸化物半導体は、少なくともインジウム（Ｉｎ）もしくは亜鉛（Ｚｎ）を含むことが好ましい。より好ましくは、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆ等の金属）で表記される酸化物を含む。
特に、半導体層として、複数の結晶部を有し、当該結晶部はｃ軸が半導体層の被形成面、または半導体層の上面に対し概略垂直に配向し、且つ隣接する結晶部間には粒界を有さない酸化物半導体層を用いることが好ましい。
半導体層に、このような酸化物半導体を用いることで、電気特性の変動が抑制され、信頼性の高いトランジスタを実現できる。
また、その低いオフ電流により、トランジスタを介して容量に蓄積した電荷を長期間に亘って保持することが可能である。このようなトランジスタを画素に適用することで、表示した画像の階調を維持しつつ、駆動回路を停止することも可能となる。その結果、極めて消費電力の低減された表示装置を実現できる。
トランジスタ２０１、２０６は、高純度化し、酸素欠損の形成を抑制した酸化物半導体層を有することが好ましい。これにより、（トランジスタの）オフ電流を低くすることができる。よって、画像信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。
また、トランジスタ２０１、２０６は、比較的高い電界効果移動度が得られるため、高速駆動が可能である。このような高速駆動が可能なトランジスタを表示装置に用いることで、表示部のトランジスタと、駆動回路部のトランジスタを同一基板上に形成することができる。すなわち、駆動回路として、別途、シリコンウェハ等により形成された半導体装置を用いる必要がないため、表示装置の部品点数を削減することができる。また、表示部においても、高速駆動が可能なトランジスタを用いることで、高画質な画像を提供することができる。
≪酸化物半導体層≫
酸化物半導体層は、少なくともインジウム（Ｉｎ）、亜鉛（Ｚｎ）及びＭ（Ａｌ、Ｔｉ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆ等の金属）を含むＩｎ−Ｍ−Ｚｎ酸化物で表記される膜を含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすため、それらと共に、スタビライザーを含むことが好ましい。
スタビライザーとしては、上記Ｍで記載の金属を含め、例えば、ガリウム（Ｇａ）、スズ（Ｓｎ）、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、またはジルコニウム（Ｚｒ）等がある。また、他のスタビライザーとしては、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）等がある。
酸化物半導体層を構成する酸化物半導体として、例えば、Ｉｎ−Ｇａ系酸化物、Ｉｎ−Ｚｎ系酸化物、Ｉｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。
なお、ここで、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。
なお、酸化物半導体層がＩｎ−Ｍ−Ｚｎ酸化物である場合、Ｉｎ及びＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが２５ａｔｏｍｉｃ％より高く、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％より高く、Ｍが６６ａｔｏｍｉｃ％未満とする。
酸化物半導体層は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。このように、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタのオフ電流を低減することができる。
酸化物半導体層の厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。
酸化物半導体層がＩｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆ）の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝１：３：４、Ｉｎ：Ｍ：Ｚｎ＝１：３：６等が挙げられる。なお、成膜される酸化物半導体層の原子数比はそれぞれ、誤差として上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。
酸化物半導体層としては、キャリア密度の低い酸化物半導体層を用いる。例えば、酸化物半導体層は、キャリア密度が１×１０１７／ｃｍ３以下、好ましくは１×１０１５／ｃｍ３以下、さらに好ましくは１×１０１３／ｃｍ３以下、より好ましくは１×１０１１／ｃｍ３以下の酸化物半導体層を用いる。
なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効果移動度、しきい値電圧等）に応じて適切な組成のものを用いる。
酸化物半導体層において、第１４族元素の一つであるシリコンまたは炭素が含まれると、酸化物半導体層において酸素欠損が増加し、ｎ型化してしまう。このため、酸化物半導体層におけるシリコン及び炭素の濃度（二次イオン質量分析法により得られる濃度）を、それぞれ、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体層において、二次イオン質量分析法により得られるアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため、酸化物半導体層のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。
また、酸化物半導体層に窒素が含まれていると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。従って、当該酸化物半導体層において、窒素はできる限り低減されていることが好ましい、例えば、二次イオン質量分析法により得られる窒素濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以下にすることが好ましい。
また、酸化物半導体層は、例えば非単結晶構造でもよい。非単結晶構造は、例えば、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ−Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡＡＣ−ＯＳは最も欠陥準位密度が低い。
酸化物半導体層は、例えば非晶質構造でもよい。非晶質構造の酸化物半導体層は、例えば、原子配列が無秩序であり、結晶成分を有さない。または、非晶質構造の酸化物膜は、例えば、完全な非晶質構造であり、結晶部を有さない。
なお、酸化物半導体層が、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域の二種以上を有する混合膜であってもよい。混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域のいずれか二種以上の領域を有する単層構造の場合がある。また、混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域のいずれか二種以上の領域の積層構造を有する場合がある。
≪絶縁層≫
表示装置が有する各絶縁層、オーバーコート、スペーサ等に用いることのできる絶縁材料としては、有機絶縁材料または無機絶縁材料を用いることができる。有機絶縁材料としては、例えば、アクリル樹脂、エポキシ樹脂、ポリイミド樹脂、ポリアミド樹脂、ポリアミドイミド樹脂、シロキサン樹脂、ベンゾシクロブテン系樹脂、及びフェノール樹脂等が挙げられる。無機絶縁層としては、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜、及び酸化ネオジム膜等が挙げられる。
≪導電層≫
トランジスタのゲート、ソース、ドレインのほか、表示装置が有する各種配線及び電極等の導電層には、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンなどの金属、またはこれを主成分とする合金を単層構造または積層構造として用いることができる。例えば、アルミニウム膜上にチタン膜を積層する二層構造、タングステン膜上にチタン膜を積層する二層構造、モリブデン膜上に銅膜を積層した二層構造、モリブデンとタングステンを含む合金膜上に銅膜を積層した二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。例えば、ソース電極２２５ａ及びドレイン電極２２５ｂを三層構造とする場合、一層目及び三層目には、チタン、窒化チタン、モリブデン、タングステン、モリブデンとタングステンを含む合金、モリブデンとジルコニウムを含む合金、または窒化モリブデンでなる膜を形成し、二層目には、銅、アルミニウム、金または銀、或いは銅とマンガンの合金等の低抵抗材料でなる膜を形成することが好ましい。なお、ＩＴＯ、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、ＩＴＳＯ等の透光性を有する導電性材料を用いてもよい。
なお、酸化物半導体の抵抗率を制御することで、酸化物導電層を形成してもよい。
≪接着層１４１≫
接着層１４１としては、熱硬化樹脂、光硬化樹脂、または２液混合型の硬化性樹脂などの硬化性樹脂を用いることができる。例えば、アクリル樹脂、ウレタン樹脂、エポキシ樹脂、またはシロキサン樹脂などを用いることができる。
≪接続体２４２≫
接続体２４２としては、例えば、異方性導電フィルム（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）、または異方性導電ペースト（ＡＣＰ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）などを用いることができる。
≪着色層１３１≫
着色層１３１は特定の波長帯域の光を透過する有色層である。着色層１３１に用いることのできる材料としては、金属材料、樹脂材料、及び顔料または染料が含まれた樹脂材料などが挙げられる。
≪遮光層１３２≫
遮光層１３２は、例えば、隣接する異なる色の着色層１３１の間に設けられる。例えば、金属材料、または、顔料もしくは染料を含む樹脂材料を用いて形成されたブラックマトリクスを、遮光層１３２として用いることができる。なお、遮光層１３２は、駆動回路部６４など、表示部６２以外の領域にも設けると、導波光などによる光漏れを抑制できるため好ましい。
＜１−２．表示装置の構成例２＞
図５〜図８に、表示装置の一例をそれぞれ示す。図５は、表示装置１００Ａの断面図であり、図６は、本発明の一態様の表示装置が有する副画素の上面図であり、図７は、表示装置１００Ｂの断面図であり、図８は、表示装置１００Ｃの断面図である。なお、表示装置１００Ａ、表示装置１００Ｂ、及び表示装置１００Ｃの斜視図は、図２に示す表示装置１００と同様であるため、ここでの説明は省略する。
図５に示す表示装置１００Ａは、先に示す表示装置１００と、画素電極１１１と共通電極１１２の位置関係が異なる。
図１（Ａ）等に示す表示装置１００は、配向膜１３３ａと共通電極１１２とが接する構成である。一方、図５に示す表示装置１００Ａは、配向膜１３３ａと画素電極１１１とが接する構成である。
図５（Ａ）に示すように、表示装置１００Ａでは、半導体層の低抵抗領域２３１ｂが、絶縁層２１１及び絶縁層２２０の開口部の側面と接し、かつ、画素電極１１１と接続する。これにより、画素電極１１１を平坦に設けることができる。
表示装置１００Ａにおいて、共通電極１１２は絶縁層２１１に埋め込まれている。共通電極１１２の液晶層１１３側の面は、絶縁層２１１の液晶層１１３側の面と同一面を形成することができる。
図５（Ｂ）に、表示装置１００Ａが有する、隣り合う２つの副画素における、液晶層１１３とその周囲の断面図を示す。図５（Ｂ）に示すように、画素電極１１１は、絶縁層２２０に埋め込まれている。画素電極１１１の液晶層１１３側の面は、絶縁層２２０の液晶層１１３側の面と同一面を形成することができる。そして、配向膜１３３ａは平坦に設けられる。
一方、図５（Ｃ）では、絶縁層２２０の液晶層１１３側の面上に画素電極１１１が設けられている。また、図５（Ｃ）では、画素電極１１１が絶縁層２２０等の開口部の側面と接する。そのため、配向膜１３３ａは、画素電極１１１の厚み及び画素電極１１１と絶縁層２２０との段差に起因した凹凸を有する（一点鎖線の枠内参照）。これにより、画素の開口部６８内で、液晶層１１３の厚さ（セルギャップ）がばらつき、良好な表示が得られにくくなる。
また、画素電極１１１の端部付近では、配向膜１３３ａの表面の凹凸に起因して、液晶層１１３の初期配向がばらつきやすくなる。液晶層１１３の初期配向が揃いにくい領域を表示に用いると、コントラストが低下する場合がある。また、隣接する２つの副画素間に、液晶層１１３の初期配向が揃いにくい領域が生じた場合は、当該領域を遮光層１３２等で覆うことでコントラストの低下を抑制できるが、開口率が低下することがある。
図５（Ａ）、（Ｂ）に示すように、画素電極１１１の液晶層１１３側の面と、絶縁層２２０の液晶層１１３側の面とが、同一面を形成することができると、画素の開口部６８内で、配向膜１３３ａと配向膜１３３ｂの間隔を均一にすることができる。つまり、画素電極１１１の厚さが、液晶層１１３の厚さに影響を与えない。液晶層１１３の厚さは、画素の開口部６８内で均一となる。これにより、表示装置１００Ａは、色再現性を高め、良好な表示を行うことができる。
また、配向膜１３３ａが平坦に設けられることで、画素電極１１１の端部においても、初期配向を揃えやすくなる。隣接する２つの副画素間に、液晶層１１３の初期配向が揃いにくい領域が生じることを抑制できる。したがって、開口率を高めることができ、表示装置の高精細化が容易となる。
図６（Ａ）、（Ｂ）に、本発明の一態様の表示装置が有する副画素の上面図を示す。図６（Ａ）は、副画素のうち、共通電極１１２から導電層２２２までの積層構造（例えば、図７参照）を、共通電極１１２側から見た上面図である。図６（Ａ）には、画素の開口部６８を一点鎖線の枠で示す。図６（Ｂ）は、図６（Ａ）の積層構造から共通電極１１２を除いた上面図である。
図７に、表示装置１００Ｂの断面図を示す。図７に示す表示装置１００Ｂは、先に示す表示装置１００の構成に加え、絶縁層２１２及びゲート２２３を有する。
本発明の一態様の表示装置では、チャネルの上下にゲートが設けられているトランジスタを適用することができる。
図６に示すコンタクト部Ｑ１において、ゲート２２１及びゲート２２３は、電気的に接続されている。このように２つのゲートが電気的に接続されている構成のトランジスタは、他のトランジスタと比較して電界効果移動度を高めることが可能であり、オン電流を増大させることができる。その結果、高速動作が可能な回路を作製することができる。さらには回路部の占有面積を縮小することが可能となる。オン電流の大きなトランジスタを適用することで、表示装置を大型化、または高精細化して配線数が増大したとしても、各配線における信号遅延を低減することが可能であり、表示ムラを抑制することが可能である。また、このような構成を適用することで、信頼性の高いトランジスタを実現することができる。
図６に示すコンタクト部Ｑ２において、半導体層の低抵抗領域２３１ｂが、画素電極１１１と接続している。半導体層に可視光を透過する材料を用いることで、コンタクト部Ｑ２を画素の開口部６８に設けることができる。これにより、開口率を高めることができ、表示装置の高精細化が容易となる。
図６において、１つの導電層の一部が、走査線２２８として機能し、他の一部が、ゲート２２３として機能するともいえる。ゲート２２１及びゲート２２３のうち、抵抗の低い方が、走査線としても機能する導電層であることが好ましい。
図６において、１つの導電層の一部が、信号線２２９として機能し、他の一部が、導電層２２２として機能するともいえる。
ゲート２２１、２２３には、それぞれ、金属材料及び酸化物導電体（ＯＣ：Ｏｘｉｄｅ Ｃｏｎｄｕｃｔｏｒ）の一方を単層で、または双方を積層して用いることができる。例えば、ゲート２２１及びゲート２２３のうち、一方に、酸化物導電体を用い、他方に金属材料を用いてもよい。
トランジスタ２０６は、半導体層として酸化物半導体層を用い、ゲート２２１及びゲート２２３のうち、少なくとも一方に酸化物導電層を用いる構成とすることができる。このとき、酸化物半導体層と酸化物導電層を、酸化物半導体を用いて形成することが好ましい。
図６（Ａ）及び図７では、１つの画素の開口部６８に、共通電極１１２の開口が１つ設けられている例を示す。表示装置の高精細化に伴い、１つの画素の開口部６８の面積は小さくなる。そのため、共通電極１１２に設ける開口は複数に限られず、１つとすることができる。すなわち、高精細な表示装置においては、画素（副画素）の面積が小さいため、共通電極１１２の開口が１つであっても、副画素の表示領域全体に亘って、液晶を配向させるために十分な電界を生成することができる。
図８に示す表示装置１００Ｃは、先に示す表示装置１００の構成に加え、絶縁層２１２、絶縁層２１６、及びゲート２２３を有する。
ゲート２２１に、可視光を透過する材料（例えば、酸化物導電体）を用いる場合、チャネル領域２３１ａに、バックライトの光が照射される場合がある。これにより、トランジスタ２０６の信頼性が低下することがある。
そこで、図８に示すように、導電層２２２を、チャネル領域２３１ａと重ねて配置することが好ましい。これにより、チャネル領域２３１ａに、バックライトの光が照射されることを抑制できる。そして、トランジスタ２０６の信頼性の低下を抑制できる。
なお、ゲート２２１と導電層２２２の間の寄生容量を低減するため、ゲート２２１と導電層２２２の間に絶縁層を厚く配置することが好ましい。例えば、絶縁層２１６として、有機絶縁層を設けてもよい。
＜１−３．表示装置の作製方法例１＞
図８に示す表示装置１００Ｃの作製方法の一例について、図９〜図１３を用いて説明する。なお、トランジスタの作製方法の詳細は、実施の形態２を参照することができる。
表示装置を構成する薄膜（絶縁膜、半導体膜、導電膜等）は、それぞれ、スパッタリング法、化学気相堆積（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、真空蒸着法、パルスレーザー堆積（ＰＬＤ：Ｐｕｌｓｅ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、原子層成膜（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法等を用いて形成することができる。ＣＶＤ法の例として、プラズマ化学気相堆積（ＰＥＣＶＤ）法及び熱ＣＶＤ法等が挙げられる。熱ＣＶＤ法の例として、有機金属化学気相堆積（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ ＣＶＤ）法が挙げられる。
表示装置を構成する薄膜（絶縁膜、半導体膜、導電膜等）は、それぞれ、スピンコート、ディップ、スプレー塗布、インクジェット印刷、ディスペンス、スクリーン印刷、オフセット印刷、ドクターナイフ、スリットコート、ロールコート、カーテンコート、ナイフコート等の方法により形成することができる。
表示装置を構成する薄膜は、フォトリソグラフィ法等を用いて加工することができる。または、遮蔽マスクを用いた成膜方法により、島状の薄膜を形成してもよい。または、ナノインプリント法、サンドブラスト法、もしくはリフトオフ法などにより薄膜を加工してもよい。フォトリソグラフィ法としては、加工したい薄膜上にレジストマスクを形成して、エッチング等により当該薄膜を加工し、レジストマスクを除去する方法と、感光性を有する薄膜を成膜した後に、露光、現像を行って、当該薄膜を所望の形状に加工する方法と、がある。
フォトリソグラフィ法において、露光に用いる光としては、例えばｉ線（波長３６５ｎｍ）、ｇ線（波長４３６ｎｍ）、ｈ線（波長４０５ｎｍ）、及びこれらを混合させた光が挙げられる。そのほか、紫外線、ＫｒＦレーザ光、またはＡｒＦレーザ光等を用いることもできる。また、液浸露光技術により露光を行ってもよい。露光に用いる光としては、極端紫外光（ＥＵＶ：Ｅｘｔｒｅｍｅ Ｕｌｔｒａ−ｖｉｏｌｅｔ）及びＸ線等が挙げられる。また、露光に用いる光に換えて、電子ビームを用いることもできる。極端紫外光、Ｘ線または電子ビームを用いると、極めて微細な加工が可能となるため好ましい。なお、電子ビームなどのビームを走査することにより露光を行う場合には、フォトマスクは不要である。
薄膜のエッチングには、ドライエッチング法、ウエットエッチング法、サンドブラスト法などを用いることができる。
作製基板上に機能素子を形成した後、機能素子を作製基板から分離して別の基板に転置することができる。この方法によれば、例えば、耐熱性の高い作製基板上で形成した機能素子を、耐熱性の低い基板に転置することができる。このため、機能素子の作製温度が、耐熱性の低い基板によって制限されない。また、作製基板に比べて軽い、薄い、または可撓性が高い基板等に機能素子を転置することが可能であり、半導体装置、表示装置等の各種装置の軽量化、薄型化、フレキシブル化を実現できる。
具体的には、第１の基板上に分離層を形成し、分離層上に酸化物層を形成し、酸化物層上に機能素子を形成し、第１の基板と第２の基板とを、接着層を用いて貼り合わせた後、第１の基板と第２の基板を分離することで、第１の基板上で形成した機能素子を第２の基板に転置することができる。図９〜図１３では、この酸化物層に、酸化物絶縁層を用いる例を示す。
まず、図９（Ａ）に示すように、作製基板３０１上に分離層３０３を形成し、分離層３０３上に、酸化物絶縁層３０５を形成する。
作製基板３０１には、少なくとも作製工程中の処理温度に耐えうる耐熱性を有する基板を用いる。作製基板３０１として、例えばガラス基板、石英基板、サファイア基板、半導体基板、セラミック基板、金属基板、またはプラスチック基板などを用いることができる。
なお、量産性を向上させるため、作製基板３０１として大型のガラス基板を用いることが好ましい。例えば、第３世代（５５０ｍｍ×６５０ｍｍ）以上第１０世代（２９５０ｍｍ×３４００ｍｍ）以下のガラス基板、またはこれよりも大型のガラス基板を用いることが好ましい。
作製基板３０１にガラス基板を用いる場合、作製基板３０１と分離層３０３との間に、下地膜として、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、または窒化酸化シリコン膜等の絶縁層を形成すると、ガラス基板からの汚染を防止でき、好ましい。
分離層３０３は、タングステン、モリブデン、チタン、タンタル、ニオブ、ニッケル、コバルト、ジルコニウム、亜鉛、ルテニウム、ロジウム、パラジウム、オスミウム、イリジウム、シリコンから選択された元素、該元素を含む合金材料、または該元素を含む化合物材料等を用いて形成できる。シリコンを含む層の結晶構造は、非晶質、微結晶、多結晶のいずれでもよい。また、酸化アルミニウム、酸化ガリウム、酸化亜鉛、二酸化チタン、酸化インジウム、インジウムスズ酸化物、インジウム亜鉛酸化物、Ｉｎ−Ｇａ−Ｚｎ酸化物等の金属酸化物を用いてもよい。分離層３０３に、タングステン、チタン、モリブデンなどの高融点金属材料を用いると、機能素子等の形成工程の自由度が高まるため好ましい。
分離層３０３は、例えばスパッタリング法、プラズマＣＶＤ法、塗布法（スピンコーティング法、液滴吐出法、ディスペンス法等を含む）、印刷法等により形成できる。分離層３０３の厚さは例えば１ｎｍ以上２００ｎｍ以下、好ましくは１０ｎｍ以上１００ｎｍ以下とする。分離層３０３は、作製基板３０１上に島状に形成してもよい。
分離層３０３が単層構造の場合、タングステン層、モリブデン層、またはタングステンとモリブデンの混合物を含む層を形成することが好ましい。また、タングステンの酸化物もしくは酸化窒化物を含む層、モリブデンの酸化物もしくは酸化窒化物を含む層、またはタングステンとモリブデンの混合物の酸化物もしくは酸化窒化物を含む層を形成してもよい。なお、タングステンとモリブデンの混合物とは、例えば、タングステンとモリブデンの合金に相当する。
また、分離層３０３として、タングステンを含む層とタングステンの酸化物を含む層の積層構造を形成する場合、タングステンを含む層を形成し、その上に酸化物で形成される絶縁層を形成することで、タングステン層と絶縁層との界面に、タングステンの酸化物を含む層が形成されることを活用してもよい。また、タングステンを含む層の表面を、熱酸化処理、酸素プラズマ処理、亜酸化窒素（Ｎ２Ｏ）プラズマ処理、オゾン水等の酸化力の強い溶液での処理等を行ってタングステンの酸化物を含む層を形成してもよい。プラズマ処理及び加熱処理は、酸素、窒素、亜酸化窒素単独、あるいは該ガスとその他のガスとの混合気体雰囲気下で行ってもよい。上記プラズマ処理または加熱処理により、分離層３０３の表面状態を変えることで、分離層３０３と後に形成される絶縁層との密着性を制御することが可能である。
酸化物絶縁層３０５は、酸化シリコン膜、酸化窒化シリコン膜、または窒化酸化シリコン膜等を用いて、単層または積層で形成することが好ましい。
酸化物絶縁層３０５は、スパッタリング法、プラズマＣＶＤ法、塗布法、印刷法等を用いて形成することが可能であり、例えば、プラズマＣＶＤ法によって成膜温度を２５０℃以上４００℃以下として形成することで、緻密で非常に防湿性の高い膜とすることができる。なお、酸化物絶縁層３０５の厚さは１０ｎｍ以上３０００ｎｍ以下、さらには２００ｎｍ以上１５００ｎｍ以下が好ましい。
次に、酸化物絶縁層３０５上に、共通電極１１２及び導電層２５１を形成する。なお、共通電極１１２を形成する前に、酸化物絶縁層３０５上に絶縁層（窒化物絶縁層、酸化物絶縁層等）を形成してもよい。
本発明の一態様では、トランジスタを形成する前に共通電極１１２を形成するため、平坦な面上に共通電極１１２を形成することができる。
次に、共通電極１１２及び導電層２５１を覆う絶縁層２２０を形成する。次に、絶縁層２２０上に、画素電極１１１及び導電層２５３を形成する。次に、画素電極１１１及び導電層２５３を覆う絶縁層２１１を形成する（図９（Ｂ））。
次に、絶縁層２１１上に、ゲート２２３を形成し、ゲート２２３を覆う絶縁層２１２を形成する（図９（Ｃ））。
次に、絶縁層２１１及び絶縁層２１２の一部をエッチングすることで、画素電極１１１に達する開口部と導電層２５３に達する開口部を形成する（図１０（Ａ））。ここでは、絶縁層２１１と絶縁層２１２をまとめてエッチングする例を示すが、本発明の一態様はこれに限られない。
次に、絶縁層に設けられた開口部を覆うように、島状の半導体層２３１を形成する（図１０（Ｂ））。
次に、半導体層２３１を覆う絶縁層２１３＿０を形成し、絶縁層２１３＿０上に導電層２２１＿０を形成する（図１１（Ａ））。
次に、絶縁層２１３＿０及び導電層２２１＿０を加工することで、島状のゲート絶縁層２１３及び島状のゲート２２１を形成する。そして、ゲート絶縁層２１３及びゲート２２１を覆う絶縁層２１４を形成する（図１１（Ｂ））。
窒素または水素を含む絶縁層２１４を形成すること、さらには加熱処理を行うことで、半導体層のうちゲート２２１及びゲート絶縁層２１３と重ならない部分に窒素または水素を供給し、低抵抗領域２３１ｂを形成することができる。
または、島状のゲート絶縁層２１３及び島状のゲート２２１を形成後かつ絶縁層２１４を形成する前に、半導体層２３１に不純物を添加し、低抵抗領域２３１ｂを形成してもよい。または、絶縁層２１４を形成した後に、半導体層２３１に不純物を添加し、低抵抗領域２３１ｂを形成してもよい。後述する絶縁層２１５、２１６の少なくとも一方を形成した後に半導体層２３１に不純物を添加してもよい。
半導体層のうちゲート２２１及びゲート絶縁層２１３と重なる部分は、重ならない部分に比べて不純物の供給が妨げられるため、抵抗率の低下が抑制され、チャネル領域２３１ａとして機能することができる。
次に、絶縁層２１５及び絶縁層２１６を形成する。絶縁層２１４、絶縁層２１５、及び絶縁層２１６の一部をエッチングすることで、低抵抗領域２３１ｂに達する開口部と導電層２５５に達する開口部を形成する。なお、複数の絶縁層は、それぞれ別の工程で加工してもよいし、２層以上をまとめて加工してもよい。次に、絶縁層に設けられた開口部を覆うように、低抵抗領域２３１ｂ上に導電層を形成し、当該導電層を所望の形状に加工することで、導電層２２２及び配線６５を形成する（図１２（Ａ））。
次に、図１２（Ｂ）に示すように、作製基板３０１と基板５１とを、接着層１４２を用いて貼り合わせる。
次に、図１３（Ａ）に示すように、作製基板３０１と酸化物絶縁層３０５とを分離する。ここでは、分離層３０３と酸化物絶縁層３０５の間で分離する例を示す。
作製基板３０１と酸化物絶縁層３０５とを分離する前に、レーザ光または鋭利な刃物等を用いて、分離の起点を形成することが好ましい。酸化物絶縁層３０５の一部にクラックを入れる（膜割れやひびを生じさせる）ことで、分離の起点を形成できる。例えば、レーザ光の照射によって、酸化物絶縁層３０５の一部を溶解、蒸発、または熱的に破壊することができる。
そして、形成した分離の起点から、物理的な力（人間の手や治具で引き剥がす処理や、基板に密着させたローラーを回転させることで分離する処理等）によって酸化物絶縁層３０５と作製基板３０１とを分離する。図１３（Ａ）の下部に、酸化物絶縁層３０５から分離された分離層３０３と作製基板３０１を示す。
次に、酸化物絶縁層３０５を除去する。酸化物絶縁層３０５の除去には、例えば、ウエットエッチング法及びドライエッチング法のいずれか一方または双方を用いることができる。酸化物絶縁層３０５を除去することで、共通電極１１２及び導電層２５１を露出することができる（図１３（Ｂ））。
次に、共通電極１１２上に配向膜１３３ａを形成する。なお、酸化物絶縁層３０５が、配向膜１３３ａとして機能する場合は、酸化物絶縁層３０５を完全に除去しなくてもよい。例えば、酸化物絶縁層３０５のうち、共通電極１１２と重なる部分は残してもよい。そして、導電層２５１が露出するよう、酸化物絶縁層３０５の一部を除去してもよい。
その後、接着層１４１を用いて、着色層１３１、遮光層１３２、及び配向膜１３３ｂ等が形成された基板６１と、基板５１と、の間に、液晶層１３３を封止する。以上により、表示装置１００Ｃを作製することができる。
以上のように、本発明の一態様では、表示装置を構成するトランジスタ及び液晶素子等の機能素子を、作製基板上で形成する。したがって、機能素子の形成工程にかかる熱に対する制限がほとんど無い。高温プロセスにて作製した極めて信頼性の高い機能素子を、表示装置を構成する基板上に歩留まりよく転置することができる。これにより、信頼性の高い表示装置を実現できる。
本発明の一態様では、トランジスタを形成する前に、液晶素子の電極を形成するため、液晶素子の電極を平坦な面上に形成できる。したがって、セルギャップのばらつき及び液晶の初期配向のばらつきを抑制することができる。これにより、開口率を高くすること、さらには、表示装置の高精細化が可能となる。
＜１−４．表示装置の作製方法例２＞
図８に示す表示装置１００Ｃの作製方法の一例について、図１４及び図１５を用いて説明する。
図１４及び図１５では、分離層に接する酸化物層に、酸化物絶縁層及び酸化物導電層を用いる例を示す。
まず、図１４（Ａ）に示すように、作製基板３０１上に分離層３０３を形成する。
次に、分離層３０３上に、共通電極１１２及び導電層２５１を形成する（図１４（Ａ））。ここで、共通電極１１２及び導電層２５１は、酸化物導電層を用いて形成する。
酸化物導電層に用いることのできる材料としては、例えば、酸化インジウム、ＩＴＯ、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、及びＩＴＳＯ等が挙げられる。
または、酸化物導電層としては、少なくともインジウム（Ｉｎ）、亜鉛（Ｚｎ）及びＭ（Ａｌ、Ｔｉ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆ等の金属）を含むＩｎ−Ｍ−Ｚｎ酸化物を用いることができる。酸化物導電層は、トランジスタの半導体層に含まれる金属元素を一種類以上有することが好ましい。
本発明の一態様では、トランジスタを形成する前に共通電極１１２を形成するため、平坦な面上に共通電極１１２を形成することができる。
次に、共通電極１１２及び導電層２５１を覆う絶縁層２２０を形成する。絶縁層２２０が単膜の場合、絶縁層２２０は、酸化物絶縁層とする。絶縁層２２０が積層構造の場合、絶縁層２２０のうち、分離層３０３と接する層は、酸化物絶縁層とする。
次に、絶縁層２２０上に、画素電極１１１及び導電層２５３を形成する。次に、画素電極１１１及び導電層２５３を覆う絶縁層２１１を形成する。次に、絶縁層２１１上に、トランジスタ２０１、２０６等を形成する（図１４（Ｂ））。
次に、図１４（Ｃ）に示すように、作製基板３０１と基板５１とを、接着層１４２を用いて貼り合わせる。
次に、図１５（Ａ）に示すように、作製基板３０１と、共通電極１１２、導電層２５１、及び絶縁層２２０と、を分離する。ここでは、分離層３０３と、共通電極１１２、導電層２５１、及び絶縁層２２０と、の間で分離する例を示す。図１５（Ａ）の下部に、共通電極１１２、導電層２５１、及び絶縁層２２０から分離された分離層３０３と作製基板３０１を示す。
本作製方法例では、共通電極１１２及び導電層２５１に、酸化物導電層を用い、絶縁層２２０に酸化物絶縁層を用いる。そのため、共通電極１１２、導電層２５１、及び絶縁層２２０と、分離層３０３との界面に、別途、酸化物層を形成しなくとも、作製基板３０１と基板５１とを分離することができる（図１５（Ａ）、（Ｂ））。これにより、作製基板３０１を分離するとともに、共通電極１１２及び導電層２５１を露出させることができる。酸化物層を除去する工程が不要となるため、表示装置の作製工程を短縮することができる。
次に、共通電極１１２上に配向膜１３３ａを形成する。その後、接着層１４１を用いて、着色層１３１、遮光層１３２、及び配向膜１３３ｂ等が形成された基板６１と、基板５１と、の間に、液晶層１３３を封止する。以上により、表示装置１００Ｃを作製することができる。
以上のように、本発明の一態様では、表示装置を構成するトランジスタ及び液晶素子等の機能素子の多くを作製基板上で形成するため、基板５１及び基板６１の材料によらず、高温をかけて機能素子を作製できる。したがって、信頼性の高い表示パネルを実現できる。
本発明の一態様では、トランジスタを形成する前に、液晶素子の電極を形成するため、液晶素子の電極を平坦な面上に形成できる。したがって、セルギャップのばらつき及び液晶の初期配向のばらつきを抑制することができる。
本発明の一態様では、作製基板を分離した後、不要な層の除去工程を介すことなく、表示装置の作製を進めることができる。よって、作製工程の短縮及び製造コストの低減が可能となる。
＜１−５．表示装置の作製方法例３＞
図８に示す表示装置１００Ｃの作製方法の一例について、図１６及び図１７を用いて説明する。
図１６及び図１７では、作製基板と分離層の界面で分離を行う例を示す。そして、分離層を配向膜として用いる例を示す。
まず、図１６（Ａ）に示すように、作製基板３０１上に分離層３０９を形成する。
分離層３０９は、後に、配向膜１３３ａとして用いられる。分離層３０９としては、例えば、ポリイミド、ポリエステル、ポリオレフィン、ポリアミド、ポリカーボネート、またはアクリル等の有機樹脂を形成する。次に、レーザ照射または加熱処理を行うことで、作製基板と有機樹脂の密着性を向上させることが好ましい。
次に、分離層３０９上に、共通電極１１２及び導電層２５１を形成する。
本発明の一態様では、トランジスタを形成する前に共通電極１１２を形成するため、平坦な面上に共通電極１１２を形成することができる。
次に、共通電極１１２及び導電層２５１を覆う絶縁層２２０を形成する。次に、絶縁層２２０上に、画素電極１１１及び導電層２５３を形成する。次に、画素電極１１１及び導電層２５３を覆う絶縁層２１１を形成する。次に、絶縁層２１１上に、トランジスタ２０１、２０６等を形成する（図１６（Ｂ））。
次に、図１６（Ｃ）に示すように、作製基板３０１と基板５１とを、接着層１４２を用いて貼り合わせる。
次に、図１７（Ａ）に示すように、作製基板３０１と分離層３０９とを分離する。例えば、先のレーザ照射よりも高いエネルギー密度でレーザ照射を行う、または、先の加熱処理よりも高い温度で加熱処理を行うことで、作製基板３０１と分離層３０９との界面で分離することができる。なお、作製基板と有機樹脂の密着性を向上させる処理と、本工程での処理のうち、一方でレーザ照射を行い、他方で加熱処理を行ってもよい。また、分離前または分離中に、作製基板３０１と分離層３０９との界面に液体を浸透させてもよい。
または、作製基板３０１と分離層３０９との間に金属層を設け、該金属層に電流を流すことで該金属層を加熱し、金属層と分離層３０９の界面で分離を行ってもよい。
次に、分離層３０９の一部を除去し、導電層２５１を露出する（図１７（Ｂ））。分離層３０９のうち、残した部分を、配向膜１３３ａとして用いることができる。分離層３０９のうち、残した部分の表面には、ラビング処理を施すことが好ましい。
その後、接着層１４１を用いて、着色層１３１、遮光層１３２、及び配向膜１３３ｂ等が形成された基板６１と、基板５１と、の間に、液晶層１３３を封止する。以上により、表示装置１００Ｃを作製することができる。
以上のように、本発明の一態様では、表示装置を構成するトランジスタ及び液晶素子等の機能素子の多くを作製基板上で形成するため、基板５１及び基板６１の材料によらず、高温をかけて機能素子を作製できる。したがって、信頼性の高い表示パネルを実現できる。
本発明の一態様では、トランジスタを形成する前に、液晶素子の電極を形成するため、液晶素子の電極を平坦な面上に形成できる。したがって、セルギャップのばらつき及び液晶の初期配向のばらつきを抑制することができる。
＜１−６．表示装置の構成例３＞
図１８（Ａ）、図１９（Ａ）、及び図２０に、表示装置の一例をそれぞれ示す。図１８（Ａ）は、表示装置１００Ｄの断面図であり、図１９（Ａ）は、表示装置１００Ｅの断面図であり、図２０は、表示装置１００Ｆの断面図である。なお、表示装置１００Ｄ、表示装置１００Ｅ、及び表示装置１００Ｆの斜視図は、図２に示す表示装置１００と同様であるため、ここでの説明は省略する。
図１８（Ａ）に示す表示装置１００Ｄは、先に示す表示装置１００Ｃと、画素電極１１１と共通電極１１２の形状が異なる。
画素電極１１１及び共通電極１１２の双方が、櫛歯状の上面形状（平面形状ともいう）、またはスリットが設けられた上面形状を有していてもよい。
図１８（Ａ）に示す表示装置１００Ｄの表示部６２は、上面から見て、画素電極１１１及び共通電極１１２の双方が設けられていない部分を有する。
または、上面から見て、一方の電極のスリットの端部と、他方の電極のスリットの端部が重なる形状であってもよい。この場合の断面図を図１８（Ｂ）に示す。
または、上面から見て、画素電極１１１及び共通電極１１２が互いに重なる部分を有していてもよい。この場合の断面図を図１８（Ｃ）に示す。
または、上面から見て、一方の電極の一方の端部は、他方の電極と重なり、他方の端部は、他方の電極と重ならなくてもよい。この場合の断面図を図１８（Ｄ）に示す。
または、図１８（Ｅ）に示すように、画素電極１１１及び共通電極１１２は、同一平面上に設けられていてもよい。
図１９（Ａ）に示す表示装置１００Ｅは、縦電界方式の液晶素子を用いた透過型の液晶表示装置の一例である。
図１９（Ａ）に示すように、表示装置１００Ｅは、基板５１、接着層１４２、トランジスタ２０１、トランジスタ２０６、液晶素子４０、配向膜１３３ａ、配向膜１３３ｂ、接続部２０４、接続部２５２、接着層１４１、スペーサ１１７、着色層１３１、遮光層１３２、オーバーコート１２１、基板６１、及び偏光板１３０等を有する。
表示部６２は、トランジスタ２０６及び液晶素子４０を有する。
トランジスタ２０６は、ゲート２２１、ゲート絶縁層２１３、及び半導体層（チャネル領域２３１ａ及び低抵抗領域２３１ｂ）を有する。
導電層２２２は、絶縁層２１４及び絶縁層２１５に設けられた開口を通じて、低抵抗領域２３１ｂと接続している。
液晶素子４０は、ＶＡモードが適用された液晶素子である。液晶素子４０は、画素電極１１１、共通電極１１２、及び液晶層１１３を有する。液晶層１１３は、画素電極１１１と共通電極１１２の間に位置する。
画素電極１１１と絶縁層２１２の間には、可視光を透過する導電層２２７が設けられている。画素電極１１１と導電層２２７の間には絶縁層２２０が位置する。画素電極１１１は、容量素子の一方の電極として機能する。導電層２２７は、容量素子の他方の電極として機能する。導電層２２７は、例えば、配線（図示しない）を介して所定の電位が与えられていることが好ましい。
画素電極１１１は、トランジスタ２０６が有する半導体層の低抵抗領域２３１ｂと電気的に接続される。
接続部２０７では、半導体層の低抵抗領域２３１ｂが、画素電極１１１と接続している。半導体層の低抵抗領域２３１ｂは、絶縁層２１２及び絶縁層２２０の開口部の側面と接する部分を有する。半導体層の低抵抗領域２３１ｂは、絶縁層２１２及び絶縁層２２０の開口部の側面と接し、かつ、画素電極１１１と接続する。これにより、画素電極１１１を平坦に設けることができる。
半導体層に、可視光を透過する材料を用いることで、接続部２０７を、画素の開口部６８に設けることができる。
接続部２０７は基板６１側に凹凸を有さない。そのため、接続部２０７と重なり、かつ接続部２０７よりも基板６１側に位置する、画素電極１１１、絶縁層２２０、及び配向膜１３３ａの基板６１側の表面は、それぞれ、平坦となる。したがって、液晶層１１３の接続部２０７と重なる部分を、他の部分と同様に表示に用いることができる。そのため、接続部２０７が設けられている領域を画素の開口部（表示に寄与する部分）として用いることができる。これにより、開口率を高めることができ、表示装置の高精細化が容易となる。
共通電極１１２は、接続体２４３を介して、導電層１１８と電気的に接続される。導電層１１８は、画素電極１１１と同一の材料、同一の工程で形成することができる。接続部２５２では、液晶層１１３よりも基板５１側に設けられた導電層と、共通電極１１２と、を電気的に接続する。これにより、ＦＰＣ７２を介して、共通電極１１２に定電位を供給することができる。
接続体２４３としては、例えば導電性の粒子を用いることができる。導電性の粒子としては、有機樹脂またはシリカなどの粒子の表面を金属材料で被覆したものを用いることができる。金属材料としてニッケルや金を用いると接触抵抗を低減できるため好ましい。またニッケルをさらに金で被覆するなど、２種類以上の金属材料を層状に被覆させた粒子を用いることが好ましい。また接続体２４３として弾性変形もしくは塑性変形する材料を用いることが好ましい。このとき導電性の粒子は図１９（Ａ）に示すように上下方向に潰れた形状となる場合がある。こうすることで、接続体２４３と、これと電気的に接続する導電層との接触面積が増大し、接触抵抗が低減できるほか、接続不良などの不具合を抑制できる。
接続体２４３は接着層１４１に覆われるように配置することが好ましい。例えば硬化前の接着層１４１に、接続体２４３を分散させておけばよい。
オーバーコート１２１が平坦化機能を有すると、共通電極１１２を平坦に形成することができる。これにより、液晶層１１３の厚さのばらつきを抑制することができる。
トランジスタ２０１、２０６は、可視光を透過する導電層２２７と同一の材料、同一の工程で形成されるゲート２２３を有していてもよい。図１９（Ａ）では、駆動回路部６４にのみ、ゲート２２３を設ける例を示す。
図１９（Ｂ）は、表示装置１００Ｅの作製方法の一部を説明する断面図である。例えば、画素電極１１１、導電層２５１、及び導電層１１８に、酸化物導電層を用い、絶縁層２２０に酸化物絶縁層を用いると、上述の表示装置の作製方法例２を適用することができる。これにより、作製基板３０１を分離するとともに、画素電極１１１、導電層２５１、及び導電層１１８を露出させることができる。酸化物層を除去する工程が不要となるため、表示装置の作製工程を短縮することができる。
図２０に示す表示装置１００Ｆは、横電界方式の液晶素子を用いた反射型の液晶表示装置の一例である。
画素電極１１４に、可視光を反射する導電性材料を用い、共通電極１１２に可視光を透過する導電性材料を用いることで、本発明の一態様の表示装置を、反射型の液晶表示装置として機能させることができる。
可視光を反射する導電性材料としては、例えば、アルミニウム、銀、またはこれらの金属材料を含む合金等が挙げられる。
基板６１側から入射した外光４６は、画素電極１１４で反射されて、基板６１側から取り出される。
反射型の液晶表示装置においても、共通電極１１２の液晶層１１３側の面と、絶縁層２２０の液晶層１１３側の面とが、同一面を形成することができると、画素の開口部６８内で、配向膜１３３ａと配向膜１３３ｂの間隔を均一にすることができる。つまり、共通電極１１２の厚さが、液晶層１１３の厚さに影響を与えない。液晶層１１３の厚さは、画素の開口部６８内で均一となる。これにより、表示装置１００Ｆは、色再現性を高め、良好な表示を行うことができる。
また、配向膜１３３ａが平坦に設けられることで、共通電極１１２の端部においても、初期配向を揃えやすくなる。隣接する２つの副画素間に、液晶層１１３の初期配向が揃いにくい領域が生じることを抑制できる。したがって、開口率を高めることができ、表示装置の高精細化が容易となる。
＜１−７．表示装置の構成例４＞
本発明の一態様は、タッチセンサが搭載された表示装置（入出力装置またはタッチパネルともいう）に適用することができる。上述の各表示装置の構成を、タッチパネルに適用することができる。本実施の形態では、表示装置１００Ｃにタッチセンサを搭載する例を主に説明する。
本発明の一態様のタッチパネルが有する検知素子（センサ素子ともいう）に限定は無い。指やスタイラスなどの被検知体の近接または接触を検知することのできる様々なセンサを、検知素子として適用することができる。
センサの方式としては、例えば、静電容量方式、抵抗膜方式、表面弾性波方式、赤外線方式、光学方式、感圧方式など様々な方式を用いることができる。
本実施の形態では、静電容量方式の検知素子を有するタッチパネルを例に挙げて説明する。
静電容量方式としては、表面型静電容量方式、投影型静電容量方式等がある。また、投影型静電容量方式としては、自己容量方式、相互容量方式等がある。相互容量方式を用いると、同時多点検知が可能となるため好ましい。
本発明の一態様のタッチパネルは、別々に作製された表示装置と検知素子とを貼り合わせる構成、表示素子を支持する基板及び対向基板の一方または双方に検知素子を構成する電極等を設ける構成等、様々な構成を適用することができる。
図２１及び図２２に、タッチパネルの一例を示す。図２１（Ａ）は、タッチパネル３５０Ａの斜視図である。図２１（Ｂ）は、図２１（Ａ）を展開した斜視概略図である。なお、明瞭化のため、代表的な構成要素のみを示している。図２１（Ｂ）では、基板６１及び基板１６２を破線で輪郭のみ明示している。図２２は、タッチパネル３５０Ａの断面図である。
タッチパネル３５０Ａは、別々に作製された表示装置と検知素子とを貼り合わせた構成である。
タッチパネル３５０Ａは、入力装置３７５と、表示装置３７０とを有し、これらが重ねて設けられている。
入力装置３７５は、基板１６２、電極１２７、電極１２８、複数の配線１３８、及び複数の配線１３９を有する。ＦＰＣ７２ｂは、複数の配線１３８及び複数の配線１３９の各々と電気的に接続する。ＦＰＣ７２ｂにはＩＣ７３ｂが設けられている。
表示装置３７０は、対向して設けられた基板５１と基板６１とを有する。表示装置３７０は、表示部６２及び駆動回路部６４を有する。基板５１上には、配線６５等が設けられている。ＦＰＣ７２ａは、配線６５と電気的に接続される。ＦＰＣ７２ａにはＩＣ７３ａが設けられている。
表示部６２及び駆動回路部６４には、配線６５から、信号及び電力が供給される。当該信号及び電力は、外部またはＩＣ７３ａから、ＦＰＣ７２ａを介して配線６５に入力される。
図２２は、表示部６２、駆動回路部６４、ＦＰＣ７２ａを含む領域、及びＦＰＣ７２ｂを含む領域等の断面図である。
基板５１と基板６１とは、接着層１４１によって貼り合わされている。基板６１と基板１６２とは、接着層１６９によって貼り合わされている。ここで、基板５１から基板６１までの各層が、表示装置３７０に相当する。また、基板１６２から電極１２４までの各層が入力装置３７５に相当する。つまり、接着層１６９は、表示装置３７０と入力装置３７５を貼り合わせているといえる。
図２２に示す表示装置３７０の構成は、図８に示す表示装置１００Ｃと同様の構成であるため、詳細な説明は省略する。
基板５１には、接着層１６７によって、偏光板１６５が貼り合わされている。偏光板１６５には、接着層１６３によって、バックライト１６１が貼り合わされている。
バックライト１６１としては、直下型のバックライト、またはエッジライト型のバックライト等が挙げられる。ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を備える直下型のバックライトを用いると、複雑なローカルディミングが可能となり、コントラストを高めることができるため好ましい。また、エッジライト型のバックライトを用いると、バックライトを含めたモジュールの厚さを低減できるため好ましい。
基板１６２には、接着層１６８によって、偏光板１６６が貼り合わされている。偏光板１６６には、接着層１６４によって、保護基板１６０が貼り合わされている。電子機器にタッチパネル３５０Ａを組み込む際、保護基板１６０を、指またはスタイラスなどの被検知体が直接触れる基板として用いてもよい。保護基板１６０には、基板５１及び基板６１等に用いることができる基板を適用することができる。保護基板１６０には、基板５１及び基板６１等に用いることができる基板の表面に保護層を形成した構成、または強化ガラス等を用いることが好ましい。当該保護層は、セラミックコートにより形成することができる。または、当該保護層は、酸化シリコン、酸化アルミニウム、酸化イットリウム、イットリア安定化ジルコニア（ＹＳＺ）などの無機絶縁材料を用いて形成することができる。
入力装置３７５と表示装置３７０の間に偏光板１６６を配置してもよい。その場合、図２２に示す保護基板１６０、接着層１６４、及び接着層１６８を設けなくてよい。つまり、タッチパネル３５０Ａの最表面に基板１６２が位置する構成とすることができる。基板１６２には、上記の保護基板１６０に用いることができる材料を適用することが好ましい。
基板１６２の基板６１側には、電極１２７及び電極１２８が設けられている。電極１２７及び電極１２８は同一平面上に形成されている。絶縁層１２５は、電極１２７及び電極１２８を覆うように設けられている。電極１２４は、絶縁層１２５に設けられた開口を介して、電極１２７を挟むように設けられる２つの電極１２８と電気的に接続している。
入力装置３７５が有する導電層のうち、画素の開口部と重なる導電層（電極１２７、１２８等）には、可視光を透過する材料を用いる。
電極１２７、１２８と同一の導電層を加工して得られた配線１３９が、電極１２４と同一の導電層を加工して得られた導電層１２６と接続している。導電層１２６は、接続体２４２ｂを介してＦＰＣ７２ｂと電気的に接続される。
次に、図２３を用いて、本発明の一態様の表示装置に適用可能な入力装置（タッチセンサ）の駆動方法の例について説明する。
図２３（Ａ）は、相互容量方式のタッチセンサの構成を示すブロック図である。図２３（Ａ）では、パルス電圧出力回路６０１及び電流検知回路６０２を示している。図２３（Ａ）では、パルスが与えられる電極６２１、電流の変化を検知する電極６２２をそれぞれ配線Ｘ１−Ｘ６、配線Ｙ１−Ｙ６の６本の配線として示している。なお、電極の数は、これに限られない。図２３（Ａ）では、電極６２１及び電極６２２が重畳すること、または電極６２１及び電極６２２が近接して配置されることで形成される容量６０３を図示している。なお、電極６２１と電極６２２とはその機能を互いに置き換えてもよい。
例えば、電極１２７は電極６２１または電極６２２の一方に対応し、電極１２８が電極６２１または電極６２２の他方に対応する。
パルス電圧出力回路６０１は、例えば配線Ｘ１−Ｘ６に順にパルス電圧を入力するための回路である。電流検知回路６０２は、例えば配線Ｙ１−Ｙ６のそれぞれに流れる電流を検知するための回路である。
配線Ｘ１−Ｘ６のうち１つにパルス電圧が印加されることで、容量６０３を形成する電極６２１及び電極６２２の間には電界が生じ、電極６２２に電流が流れる。この電極間に生じる電界の一部は、指やペンなどの被検知体が近接または接触することにより遮蔽され、電極間に生じる電界の強さが変化する。その結果、電極６２２に流れる電流の大きさが変化する。
例えば、被検知体の近接または接触がない場合、配線Ｙ１−Ｙ６に流れる電流の大きさは容量６０３の大きさに応じた値となる。一方、被検知体の近接または接触により電界の一部が遮蔽された場合には、配線Ｙ１−Ｙ６に流れる電流の大きさが減少する変化を検知する。このことを利用して、被検知体の近接または接触を検出することができる。
電流検知回路６０２は、１本の配線に流れる電流の（時間的な）積分値を検知してもよい。その場合、例えば積分回路等を用いることができる。または、電流のピーク値を検知してもよい。その場合、例えば電流を電圧に変換して、電圧値のピーク値を検知してもよい。
図２３（Ｂ）には、図２３（Ａ）に示す相互容量方式のタッチセンサにおける入出力波形のタイミングチャートの例を示す。図２３（Ｂ）では、１センシング期間で各行列の検知を行うものとする。また図２３（Ｂ）では、被検知体の接触または近接を検出しない場合（非タッチ時）と、被検知体の接触または近接を検出した場合（タッチ時）の２つの場合を並べて示している。ここで、配線Ｙ１−Ｙ６については、検知される電流の大きさに対応する電圧の波形を示している。
図２３（Ｂ）に示すように、配線Ｘ１−Ｘ６には順次パルス電圧が与えられる。これに応じて、配線Ｙ１−Ｙ６の配線に電流が流れる。非タッチ時では、配線Ｘ１−Ｘ６の配線の電圧の変化に応じて、配線Ｙ１−Ｙ６には同様の電流が流れるため、配線Ｙ１−Ｙ６のそれぞれの出力波形は同様な波形となる。一方、タッチ時では、配線Ｙ１−Ｙ６のうち、被検知体が接触、または近接する箇所に位置する配線に流れる電流が減少するため、図２３（Ｂ）に示すように、出力波形が変化する。
図２３（Ｂ）では、配線Ｘ３と配線Ｙ３とが交差する箇所またはその近傍に、被検知体が接触または近接した場合の例を示している。
このように、相互容量方式では一対の電極間に生じる電界が遮蔽されることに起因する電流の変化を検知することにより、被検知体の位置情報を取得することができる。なお、検出感度が高い場合には、被検知体が検知面（例えばタッチパネルの表面）から離れていても、その座標を検出することもできる。
また、タッチパネルにおいては、表示部の表示期間と、タッチセンサのセンシング期間とをずらした駆動方法を用いることにより、タッチセンサの検出感度を高めることができる。例えば、表示の１フレーム期間の間に、表示期間と、センシング期間を分けて行えばよい。このとき、１フレーム期間中に２以上のセンシング期間を設けることが好ましい。センシングの頻度を増やすことで、検出感度をより高めることができる。
パルス電圧出力回路６０１及び電流検知回路６０２は、例えば１個のＩＣチップの中に形成されていることが好ましい。当該ＩＣは、例えばタッチパネルに実装されること、もしくは電子機器の筐体内の基板に実装されることが好ましい。また、可撓性を有するタッチパネルとする場合には、曲げた部分では寄生容量が増大し、ノイズの影響が大きくなってしまう恐れがあるため、ノイズの影響を受けにくい駆動方法が適用されたＩＣを用いることが好ましい。例えばシグナル−ノイズ比（Ｓ／Ｎ比）を高める駆動方法が適用されたＩＣを用いることが好ましい。
＜１−８．表示装置の構成例５＞
図２４及び図２５に、タッチパネルの一例を示す。図２４（Ａ）は、タッチパネル３５０Ｂの斜視図である。図２４（Ｂ）は、図２４（Ａ）を展開した斜視概略図である。なお、明瞭化のため、代表的な構成要素のみを示している。図２４（Ｂ）では、基板６１を破線で輪郭のみ明示している。図２５は、タッチパネル３５０Ｂの断面図である。
タッチパネル３５０Ｂは、画像を表示する機能と、タッチセンサとしての機能と、を有する、インセル型のタッチパネルである。
タッチパネル３５０Ｂは、対向基板のみに、検知素子を構成する電極等を設けた構成である。このような構成は、別々に作製された表示装置と検知素子とを貼り合わせる構成に比べて、タッチパネルを薄型化もしくは軽量化することができる、または、タッチパネルの部品点数を少なくすることができる。
図２４（Ａ）、（Ｂ）において、入力装置３７６は、基板６１に設けられている。また、入力装置３７６の配線１３８及び配線１３９等は、表示装置３７９に設けられたＦＰＣ７２と電気的に接続する。
このような構成とすることで、タッチパネル３５０Ｂに接続するＦＰＣを１つの基板側（ここでは基板５１側）にのみ配置することができる。また、タッチパネル３５０Ｂに２以上のＦＰＣを取り付ける構成としてもよいが、図２４（Ａ）、（Ｂ）に示すように、タッチパネル３５０Ｂには１つのＦＰＣ７２を設け、ＦＰＣ７２から、表示装置３７９と入力装置３７６の両方に信号を供給する構成とすると、より構成を簡略化できるため好ましい。
ＩＣ７３は入力装置３７６を駆動する機能を有していてもよい。入力装置３７６を駆動するＩＣをさらにＦＰＣ７２上に設けてもよい。または、入力装置３７６を駆動するＩＣを基板５１上に実装してもよい。
図２５は、図２４（Ａ）におけるＦＰＣ７２を含む領域、接続部６９、駆動回路部６４、及び表示部６２を含む断面図である。
接続部６９では、配線１３９（または配線１３８）の１つと、導電層１１５の１つとが、接続体２４３を介して電気的に接続している。
基板６１と絶縁層１２３の間には、電極１２４、絶縁層１２５、電極１２７、及び電極１２８が設けられている。電極１２７及び電極１２８は同一平面上に形成されている。絶縁層１２５は、電極１２７及び電極１２８を覆うように設けられている。電極１２４は、絶縁層１２５に設けられた開口を介して、電極１２７を挟むように設けられる２つの電極１２８と電気的に接続している。電極１２４、１２７、１２８は、それぞれ可視光を透過する。これらの電極が可視光を透過する場合、各電極を画素の開口部６８と重ねて配置できるため、開口率の低下を抑制でき好ましい。なお、電極１２４、１２７、１２８は、それぞれ、可視光を遮る材料を用いて形成されてもよい。その場合、可視光を遮る電極は、遮光領域６６と重ねて配置することが好ましい。また、表示装置の使用者に当該電極が視認されないようにするため、可視光を遮る電極と、基板６１との間に、遮光層を設けることが好ましい。
タッチパネル３５０Ｂは、オーバーコート１２１と配向膜１３３ｂとの間に、導電層２４４を有する。導電層２４４は、第２の共通電極として機能することができる。導電層２４４には定電位が供給される。
表示装置の高精細化により、副画素間の幅が狭くなることで、液晶の配向不良が生じやすくなる。本発明の一態様の表示装置では、共通電極１１２と画素電極１１１の間に電圧を印加するだけでなく、導電層２４４と画素電極１１１の間に電圧を印加することができる。したがって、液晶層１１３の配向状態をより確実に制御することができる。
電極１２７、１２８と同一の導電層を加工して得られた配線１３９が、電極１２４と同一の導電層を加工して得られた導電層１２６と接続している。導電層１２６は、導電層２４４と同一の導電層を加工して得られた導電層２４５と接続している。導電層２４５は、接続体２４３を介して導電層１１５と電気的に接続される。
タッチパネル３５０Ｂは、一つのＦＰＣにより、画素を駆動する信号と検知素子を駆動する信号が供給される。そのため、電子機器に組み込みやすく、また、部品点数を削減することが可能となる。
＜１−９．表示装置の構成例６＞
図２６に、タッチパネルの一例を示す。図２６は、タッチパネル３５０Ｃの断面図である。
タッチパネル３５０Ｃは、画像を表示する機能と、タッチセンサとしての機能と、を有する、インセル型のタッチパネルである。
タッチパネル３５０Ｃは、表示素子を支持する基板のみに、検知素子を構成する電極等を設けた構成である。このような構成は、別々に作製された表示装置と検知素子とを貼り合わせる構成や、対向基板側に検知素子を作製する構成に比べて、タッチパネルを薄型化もしくは軽量化することができる、または、タッチパネルの部品点数を少なくすることができる。
図２６に示すタッチパネル３５０Ｃは、先に示す表示装置１００の構成に加え、補助配線１１９を有する。
補助配線１１９は、共通電極１１２と電気的に接続されている。共通電極と電気的に接続する補助配線を設けることで、共通電極の抵抗に起因する電圧降下を抑制することができる。また、このとき、金属酸化物を含む導電層と、金属を含む導電層の積層構造とする場合には、ハーフトーンマスクを用いたパターニング技術により形成すると、工程を簡略化できるため好ましい。
補助配線１１９は、共通電極１１２よりも抵抗値の低い膜である。補助配線１１９は、例えば、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、銀、ネオジム、スカンジウム等の金属材料またはこれらの元素を含む合金材料を用いて、単層または積層で形成することができる。
タッチパネルの使用者から視認されないよう、補助配線１１９は、遮光層１３２等と重なる位置に設けられることが好ましい。
図２６では、隣り合う２つの副画素を含む断面図を示す。図２６に示す２つの副画素はそれぞれ異なる画素が有する副画素である。
図２６に示すタッチパネル３５０Ｃでは、左の副画素が有する共通電極１１２と、右の副画素が有する共通電極１１２との間に形成される容量を利用して、被検知体の近接または接触等を検知することができる。すなわちタッチパネル３５０Ｃにおいて、共通電極１１２は、液晶素子の共通電極と、検知素子の電極と、の両方を兼ねる。
このように、本発明の一態様のタッチパネルでは、液晶素子を構成する電極が、検知素子を構成する電極を兼ねるため、作製工程を簡略化でき、かつ作製コストを低減できる。また、タッチパネルの薄型化、軽量化を図ることができる。
共通電極１１２は、補助配線１１９と電気的に接続されている。補助配線１１９を設けることで、検知素子の電極の抵抗を低減させることができる。検知素子の電極の抵抗が低下することで、検知素子の電極の時定数を小さくすることができる。検知素子の電極の時定数が小さいほど、検出感度を高めることができ、さらには、検出の精度を高めることができる。
検知素子の電極の時定数は、例えば、０秒より大きく１×１０−４秒以下、好ましくは０秒より大きく５×１０−５秒以下、より好ましくは０秒より大きく５×１０−６秒以下、より好ましくは０秒より大きく５×１０−７秒以下、より好ましくは０秒より大きく２×１０−７秒以下であるとよい。特に、時定数を１×１０−６秒以下とすることで、ノイズの影響を抑制しつつ高い検出感度を実現することができる。
タッチパネル３５０Ｃは、一つのＦＰＣにより、画素を駆動する信号と検知素子を駆動する信号が供給される。そのため、電子機器に組み込みやすく、また、部品点数を削減することが可能となる。
以下では、タッチパネル３５０Ｃの動作方法の例などを示す。
図２７（Ａ）は、タッチパネル３５０Ｃの表示部６２に設けられる画素回路の一部における等価回路図である。
一つの画素（副画素）は少なくともトランジスタ２０６と液晶素子４０を有する。トランジスタ２０６のゲートには、配線３５０１が電気的に接続されている。また、トランジスタ２０６のソースまたはドレインの一方には、配線３５０２が電気的に接続されている。
画素回路は、Ｘ方向に延在する複数の配線（例えば、配線３５１０＿１、配線３５１０＿２）と、Ｙ方向に延在する複数の配線（例えば、配線３５１１＿１）を有し、これらは互いに交差して設けられ、その間に容量が形成される。
また、画素回路に設けられる画素のうち、一部の隣接する複数の画素は、それぞれに設けられる液晶素子の一方の電極が電気的に接続され、一つのブロックを形成する。当該ブロックは、島状のブロック（例えば、ブロック３５１５＿１、ブロック３５１５＿２）と、Ｘ方向またはＹ方向に延在するライン状のブロック（例えば、Ｙ方向に延在するブロック３５１６）の、２種類に分類される。なお、図２７（Ａ）では、画素回路の一部のみを示しているが、実際にはこれら２種類のブロックがＸ方向及びＹ方向に繰り返し配置される。ここで、液晶素子の一方の電極としては、例えば共通電極などが挙げられる。一方、液晶素子の他方の電極としては、例えば画素電極などが挙げられる。
Ｘ方向に延在する配線３５１０＿１（または３５１０＿２）は、島状のブロック３５１５＿１（またはブロック３５１５＿２）と電気的に接続される。なお、図示しないが、Ｘ方向に延在する配線３５１０＿１は、ライン状のブロックを介してＸ方向に沿って不連続に配置される複数の島状のブロック３５１５＿１を電気的に接続する。また、Ｙ方向に延在する配線３５１１＿１は、ライン状のブロック３５１６と電気的に接続される。
図２７（Ｂ）は、Ｘ方向に延在する複数の配線（配線３５１０＿１乃至配線３５１０＿６、まとめて配線３５１０とも記す）と、Ｙ方向に延在する複数の配線（配線３５１１＿１乃至配線３５１１＿６、まとめて配線３５１１とも記す）の接続構成を示した等価回路図である。Ｘ方向に延在する配線３５１０の各々、及びＹ方向に延在する配線３５１１の各々には、共通電位を入力することができる。また、Ｘ方向に延在する配線３５１０の各々には、パルス電圧出力回路からパルス電圧を入力することができる。また、Ｙ方向に延在する配線３５１１の各々は、検出回路と電気的に接続することができる。なお、配線３５１０と配線３５１１とは入れ替えることができる。
図２８（Ａ）、（Ｂ）を用いて、タッチパネル３５０Ｃの動作方法の一例について説明する。
ここでは１フレーム期間を、書き込み期間と検知期間とに分ける。書き込み期間は画素への画像データの書き込みを行う期間であり、配線３５０１（ゲート線、または走査線ともいう）が順次選択される。一方、検知期間は、検知素子によるセンシングを行う期間である。
図２８（Ａ）は、書き込み期間における等価回路図である。書き込み期間では、Ｘ方向に延在する配線３５１０と、Ｙ方向に延在する配線３５１１の両方に、共通電位が入力される。
図２８（Ｂ）は、検知期間における等価回路図である。検知期間では、Ｙ方向に延在する配線３５１１の各々は、検出回路と電気的に接続する。また、Ｘ方向に延在する配線３５１０には、パルス電圧出力回路からパルス電圧が入力される。
図２８（Ｃ）は、相互容量方式の検知素子における入出力波形のタイミングチャートの一例である。
図２８（Ｃ）では、１フレーム期間で各行列での被検知体の検知を行うものとする。また、図２８（Ｃ）では、検知期間における、被検知体を検知しない場合（非タッチ）と被検知体を検知する場合（タッチ）との２つの場合について示している。
配線３５１０＿１乃至配線３５１０＿６は、パルス電圧出力回路からパルス電圧が与えられる配線である。配線３５１０＿１乃至配線３５１０＿６にパルス電圧が印加されることで、容量を形成する一対の電極間には電界が生じ、容量に電流が流れる。この電極間に生じる電界が、指やペンなどのタッチによる遮蔽等により変化する。つまり、タッチなどにより、容量の容量値に変化が生じる。このことを利用して、被検知体の近接または接触を検知することができる。
配線３５１１＿１乃至配線３５１１＿６は、容量の容量値の変化による、配線３５１１＿１乃至配線３５１１＿６での電流の変化を検出するための検出回路と接続されている。配線３５１１＿１乃至配線３５１１＿６では、被検知体の近接または接触がないと検出される電流値に変化はないが、検出する被検知体の近接または接触により容量値が減少する場合には電流値が減少する。なお、電流の検出は、電流量の総和を検出してもよい。その場合には、積分回路等を用いて検出を行えばよい。または、電流のピーク値を検出してもよい。その場合には、電流を電圧に変換して、電圧値のピーク値を検出してもよい。
なお、図２８（Ｃ）において、配線３５１１＿１乃至配線３５１１＿６については、検出される電流値に対応する電圧値とした波形を示している。なお、図２８（Ｃ）のように、表示動作のタイミングと、検知動作のタイミングとは、同期させて動作することが望ましい。
配線３５１０＿１乃至配線３５１０＿６に与えられたパルス電圧にしたがって、配線３５１１＿１乃至配線３５１１＿６での波形が変化する。被検知体の近接または接触がない場合には、配線３５１０＿１乃至配線３５１０＿６の電圧の変化に応じて配線３５１１＿１乃至配線３５１１＿６の波形が一様に変化する。一方、被検知体が近接または接触する箇所では、電流値が減少するため、これに対応する電圧値の波形も変化する。
このように、容量値の変化を検出することにより、被検知体の近接または接触を検知することができる。なお、指やペンなどの被検知体は、タッチパネルに接触せず、近接した場合でも、信号が検出される場合がある。
なお、図２８（Ｃ）では、配線３５１０において、書き込み期間に与えられる共通電位と、検知期間に与えられる低電位が等しい例を示すが、本発明の一態様はこれに限られず、共通電位と低電位は異なる電位であってよい。
またパルス電圧出力回路及び検出回路は、例えば１個のＩＣの中に形成されていることが好ましい。当該ＩＣは、例えばタッチパネルに実装されること、もしくは電子機器の筐体内の基板に実装されることが好ましい。また可撓性を有するタッチパネルとする場合には、曲げた部分では寄生容量が増大し、ノイズの影響が大きくなってしまう恐れがあるため、ノイズの影響を受けにくい駆動方法が適用されたＩＣを用いることが好ましい。例えばシグナル−ノイズ比（Ｓ／Ｎ比）を高める駆動方法が適用されたＩＣを用いることが好ましい。
このように、画像の書き込み期間と検知素子によるセンシングを行う期間とを、独立して設けることが好ましい。これにより、画素の書き込み時のノイズに起因する検知素子の感度の低下を抑制することができる。
本発明の一態様では、図２８（Ｄ）に示すように、１フレーム期間に書き込み期間と検知期間をそれぞれ１つ有する。または、図２８（Ｅ）に示すように、１フレーム期間に検知期間を２つ有していてもよい。１フレーム期間に検知期間を複数設けることで、検出感度をより高めることができる。例えば、１フレーム期間に検知期間を２つ以上４つ以下有していてもよい。
次に、タッチパネル３５０Ｃが有する検知素子の上面構成例について、図２９を用いて説明する。
図２９（Ａ）に、検知素子の上面図を示す。検知素子は、導電層５６ａ及び導電層５６ｂを有する。導電層５６ａは、検知素子の一方の電極として機能し、導電層５６ｂは、検知素子の他方の電極として機能する。検知素子は、導電層５６ａと、導電層５６ｂとの間に形成される容量を利用して、被検知体の近接または接触等を検知することができる。なお、導電層５６ａ及び導電層５６ｂは、櫛歯状の上面形状、またはスリットが設けられた上面形状を有している場合があるが、ここでは省略する。
本発明の一態様において、導電層５６ａ及び導電層５６ｂは、液晶素子の共通電極としての機能も有する。
Ｙ方向に複数配設された導電層５６ａは、それぞれＸ方向に延在して設けられている。また、Ｙ方向に複数配設された導電層５６ｂは、Ｙ方向に延在して設けられた導電層５８によって、電気的に接続されている。図２９（Ａ）では、ｍ本の導電層５６ａと、ｎ本の導電層５８を有する例を示す。
なお、導電層５６ａは、Ｘ方向に複数配設されていてもよく、その場合、Ｙ方向に延在して設けられていてもよい。また、Ｘ方向に延在して設けられた導電層５８によって、Ｘ方向に複数配設された導電層５６ｂが電気的に接続されていてもよい。
図２９（Ｂ）に示すように、検知素子の電極として機能する導電層５６は、複数の画素６０にわたって設けられる。導電層５６は、図２９（Ａ）の導電層５６ａ、５６ｂのそれぞれに相当する。画素６０は、それぞれ異なる色を呈する複数の副画素からなる。図２９（Ｂ）では、３つの副画素６０ａ、６０ｂ、６０ｃにより、画素６０が構成されている例を示す。
また、検知素子が有する一対の電極は、それぞれ、補助配線と電気的に接続されていることが好ましい。図２９（Ｃ）に示すように、導電層５６が補助配線５７と電気的に接続されていてもよい。なお、図２９（Ｃ）では、導電層上に補助配線が重ねて設けられている例を示すが、補助配線上に導電層が重ねて設けられていてもよい。Ｘ方向に複数配設された導電層５６は、補助配線５７を介して、導電層５８と電気的に接続されていてもよい。
可視光を透過する導電層の抵抗値は比較的高い場合がある。そのため、補助配線と電気的に接続させることで、検知素子が有する一対の電極の抵抗をそれぞれ低減することが好ましい。
検知素子が有する一対の電極の抵抗を低減することで、一対の電極の時定数をそれぞれ小さくすることができる。これにより、検知素子の検出感度を向上させ、さらには、検知素子の検出精度を向上させることができる。
＜１−１０．液晶素子の電極の上面構成例＞
図３０（Ａ）、（Ｂ）に、液晶素子の電極の上面形状の例を示す。
液晶素子４０が有する画素電極と共通電極とは、それぞれ、平板状に限られず、様々な開口パターン（スリットともいう）を有していてもよいし、屈曲部や枝分かれした櫛歯状を含む形状であってもよい。
図３０（Ａ）、（Ｂ）に示す液晶素子４０は、画素電極１１１と、共通電極１１２と、を有する。
図３０（Ａ）、（Ｂ）に示すトランジスタ２０６は、ゲート２２１、酸化物半導体層（チャネル領域２３１ａ及び低抵抗領域２３１ｂ）、及び導電層２２２を有する。画素電極１１１は、酸化物半導体層の低抵抗領域２３１ｂと電気的に接続されている。
図３０（Ａ）では、画素電極１１１がスリットを有する例を示し、図３０（Ｂ）では、画素電極１１１が櫛歯状を含む形状である例を示す。
本発明の一態様の液晶表示装置では、可視光を透過する半導体層の低抵抗領域と、液晶素子の画素電極と、が直接接続する。画素電極とトランジスタのコンタクト部を、画素の開口部に配置することができるため、透過型の液晶表示装置の開口率を高めることができる。さらには、表示装置の高精細化が可能となる。
また、本発明の一態様の液晶表示装置の作製方法を適用することで、液晶素子の電極を平坦に形成できるため、液晶素子のセルギャップのばらつきを低減することができる。また、液晶の初期配向のばらつきを低減することができる。これにより、液晶表示装置における、表示不良の抑制が可能となる。また、液晶の配向不良に起因する開口率の縮小を抑制できる。
本実施の形態は、他の実施の形態と適宜組み合わせることができる。
（実施の形態２）
本実施の形態では、半導体装置について説明する。具体的には、本発明の一態様の表示装置に用いることのできるトランジスタ、及び当該トランジスタの作製方法について、図３１乃至図４０を用いて説明する。
＜２−１．トランジスタの構成例１＞
図３１（Ａ）（Ｂ）（Ｃ）に、トランジスタの一例を示す。図３１（Ａ）（Ｂ）（Ｃ）に示すトランジスタは、スタガ型（トップゲート構造）である。
図３１（Ａ）は、トランジスタ３００の上面図であり、図３１（Ｂ）は図３１（Ａ）の一点鎖線Ｘ１−Ｘ２間の断面図であり、図３１（Ｃ）は図３１（Ａ）の一点鎖線Ｙ１−Ｙ２間の断面図である。図３１（Ａ）では、明瞭化のため、絶縁層３１０などの構成要素を省略して図示している。なお、トランジスタの上面図においては、以降の図面においても図３１（Ａ）と同様に、構成要素の一部を省略して図示する場合がある。また、一点鎖線Ｘ１−Ｘ２方向をチャネル長（Ｌ）方向、一点鎖線Ｙ１−Ｙ２方向をチャネル幅（Ｗ）方向と呼称する場合がある。
図３１（Ａ）（Ｂ）（Ｃ）に示すトランジスタ３００は、基板３０２上の絶縁層３０４と、絶縁層３０４上の酸化物半導体層３０８と、酸化物半導体層３０８上の絶縁層３１０と、絶縁層３１０上の導電層３１２と、絶縁層３０４、酸化物半導体層３０８、及び導電層３１２上の絶縁層３１６と、を有する。酸化物半導体層３０８は、導電層３１２と重なるチャネル領域３０８ｉと、絶縁層３１６と接するソース領域３０８ｓと、絶縁層３１６と接するドレイン領域３０８ｄと、を有する。ソース領域３０８ｓの抵抗率は、チャネル領域３０８ｉの抵抗率に比べて低い。ドレイン領域３０８ｄの抵抗率は、チャネル領域３０８ｉの抵抗率に比べて低い。
絶縁層３１６は、窒素または水素を有する。絶縁層３１６と、ソース領域３０８ｓ及びドレイン領域３０８ｄと、が接することで、絶縁層３１６中の窒素または水素がソース領域３０８ｓ及びドレイン領域３０８ｄ中に添加される。ソース領域３０８ｓ及びドレイン領域３０８ｄは、窒素または水素が添加されることで、キャリア密度が高くなる。
トランジスタ３００は、絶縁層３１６上の絶縁層３１８と、絶縁層３１６、３１８に設けられた開口部３４１ａを介して、ソース領域３０８ｓに電気的に接続される導電層３２０ａと、絶縁層３１６、３１８に設けられた開口部３４１ｂを介して、ドレイン領域３０８ｄに電気的に接続される導電層３２０ｂと、を有していてもよい。
導電層３１２は、ゲート電極としての機能を有し、導電層３２０ａは、ソース電極としての機能を有し、導電層３２０ｂは、ドレイン電極としての機能を有する。
絶縁層３１０は、ゲート絶縁層としての機能を有する。また、絶縁層３１０は、過剰酸素領域を有する。絶縁層３１０が過剰酸素領域を有することで、加熱時などに、酸化物半導体層３０８が有するチャネル領域３０８ｉ中に過剰酸素を供給することができる。チャネル領域３０８ｉに形成されうる酸素欠損を過剰酸素により補填することができるため、信頼性の高い半導体装置を提供することができる。
酸化物半導体層３０８中に過剰酸素を供給させるために、酸化物半導体層３０８の下方に形成される絶縁層３０４に過剰酸素を供給してもよい。ただし、この場合、絶縁層３０４中に含まれる過剰酸素は、酸化物半導体層３０８が有するソース領域３０８ｓ及びドレイン領域３０８ｄにも供給されうる。ソース領域３０８ｓ及びドレイン領域３０８ｄ中に過剰酸素が供給されると、ソース領域３０８ｓ及びドレイン領域３０８ｄの抵抗が高くなる場合がある。
一方で、酸化物半導体層３０８の上方に形成される絶縁層３１０に過剰酸素を有する構成とすることで、チャネル領域３０８ｉにのみ選択的に過剰酸素を供給させることが可能となる。あるいは、チャネル領域３０８ｉ、ソース領域３０８ｓ、及びドレイン領域３０８ｄに過剰酸素を供給させたのち、ソース領域３０８ｓ及びドレイン領域３０８ｄのキャリア密度を選択的に高めることで、ソース領域３０８ｓ及びドレイン領域３０８ｄの抵抗が高くなることを抑制することができる。
酸化物半導体層３０８が有するソース領域３０８ｓ及びドレイン領域３０８ｄは、それぞれ、酸素欠損を形成する元素、または酸素欠損と結合する元素を有すると好ましい。当該酸素欠損を形成する元素、または酸素欠損と結合する元素としては、代表的には水素、ホウ素、炭素、窒素、フッ素、リン、硫黄、塩素、チタン、及び希ガス等が挙げられる。また、希ガス元素の代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノン等がある。上記酸素欠損を形成する元素が絶縁層３１６中に１つまたは複数含まれる場合、絶縁層３１６からソース領域３０８ｓ及びドレイン領域３０８ｄに拡散する。及び／または上記酸素欠損を形成する元素は、不純物添加処理によりソース領域３０８ｓ及びドレイン領域３０８ｄ中に添加される。
不純物元素が酸化物半導体層に添加されると、酸化物半導体層中の金属元素と酸素の結合が切断され、酸素欠損が形成される。または、不純物元素が酸化物半導体層に添加されると、酸化物半導体層中の金属元素と結合していた酸素が不純物元素と結合し、金属元素から酸素が脱離され、酸素欠損が形成される。これらの結果、酸化物半導体層においてキャリア密度が増加し、導電性が高くなる。
次に、図３１（Ａ）（Ｂ）（Ｃ）に示す半導体装置の構成要素の詳細について説明する。
基板３０２としては、様々な基板を用いることができ、特定のものに限定されることはない。基板３０２に用いることの材料としては、実施の形態１に示す基板５１、６１等と同様の材料を用いることができる。
絶縁層３０４の形成には、スパッタリング法、ＣＶＤ法、蒸着法、ＰＬＤ法、印刷法、または塗布法等を適宜用いることができる。絶縁層３０４として、例えば、酸化物絶縁層または窒化物絶縁層を単層で、または積層して形成することができる。酸化物半導体層３０８との界面特性を向上させるため、絶縁層３０４において少なくとも酸化物半導体層３０８と接する領域は酸化物絶縁層で形成することが好ましい。また、絶縁層３０４として加熱により酸素を放出する酸化物絶縁層を用いることで、加熱処理により絶縁層３０４に含まれる酸素を、酸化物半導体層３０８に移動させることが可能である。
絶縁層３０４の厚さは、５０ｎｍ以上、または１００ｎｍ以上３０００ｎｍ以下、または２００ｎｍ以上１０００ｎｍ以下とすることができる。絶縁層３０４を厚くすることで、絶縁層３０４の酸素放出量を増加させることができると共に、絶縁層３０４と酸化物半導体層３０８との界面における界面準位、並びに酸化物半導体層３０８のチャネル領域３０８ｉに含まれる酸素欠損を低減することが可能である。
絶縁層３０４として、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ−Ｚｎ酸化物などを用いることができ、単層または積層で設けることができる。本実施の形態では、絶縁層３０４として、窒化シリコン膜と、酸化窒化シリコン膜との積層構造を用いる。このように、絶縁層３０４を積層構造として、下層側に窒化シリコン膜を用い、上層側に酸化窒化シリコン膜を用いることで、酸化物半導体層３０８中に効率よく酸素を導入することができる。
酸化物半導体層３０８としては、実施の形態１に示す酸化物半導体層と同様の材料を用いることができる。
絶縁層３１０は、トランジスタ３００のゲート絶縁層として機能する。また、絶縁層３１０は、酸化物半導体層３０８、特にチャネル領域３０８ｉに酸素を供給する機能を有する。例えば、絶縁層３１０としては、酸化物絶縁層または窒化物絶縁層を単層または積層で形成することができる。なお、酸化物半導体層３０８との界面特性を向上させるため、絶縁層３１０において、酸化物半導体層３０８と接する領域は、少なくとも酸化物絶縁層を用いて形成することが好ましい。絶縁層３１０には、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、または窒化シリコンなどを用いることができる。
絶縁層３１０の厚さは、５ｎｍ以上４００ｎｍ以下、または５ｎｍ以上３００ｎｍ以下、または１０ｎｍ以上２５０ｎｍ以下とすることができる。
絶縁層３１０は、欠陥が少ないことが好ましく、代表的には、電子スピン共鳴法（ＥＳＲ：Ｅｌｅｃｔｒｏｎ Ｓｐｉｎ Ｒｅｓｏｎａｎｃｅ）で観察されるシグナルが少ない方が好ましい。例えば、上述のシグナルとしては、ｇ値が２．００１に観察されるＥ’センターに起因するシグナルが挙げられる。なお、Ｅ’センターは、シリコンのダングリングボンドに起因する。絶縁層３１０としては、Ｅ’センター起因のスピン密度が、３×１０１７ｓｐｉｎｓ／ｃｍ３以下、好ましくは５×１０１６ｓｐｉｎｓ／ｃｍ３以下である酸化シリコン膜、または酸化窒化シリコン膜を用いると好適である。
絶縁層３１０には、上述のシグナル以外に二酸化窒素（ＮＯ２）に起因するシグナルが観察される場合がある。当該シグナルは、Ｎの核スピンにより３つのシグナルに分裂しており、それぞれのｇ値が２．０３７以上２．０３９以下（第１のシグナルとする）、ｇ値が２．００１以上２．００３以下（第２のシグナルとする）、及びｇ値が１．９６４以上１．９６６以下（第３のシグナルとする）に観察される。
例えば、絶縁層３１０として、二酸化窒素（ＮＯ２）に起因するシグナルのスピン密度が、１×１０１７ｓｐｉｎｓ／ｃｍ３以上１×１０１８ｓｐｉｎｓ／ｃｍ３未満である絶縁層を用いると好適である。
二酸化窒素（ＮＯ２）を含む窒素酸化物（ＮＯｘ）は、絶縁層３１０中に準位を形成する。当該準位は、酸化物半導体層３０８のエネルギーギャップ内に位置する。そのため、窒素酸化物（ＮＯｘ）が、絶縁層３１０及び酸化物半導体層３０８の界面に拡散すると、当該準位が絶縁層３１０側において電子をトラップする場合がある。この結果、トラップされた電子が、絶縁層３１０及び酸化物半導体層３０８界面近傍に留まるため、トランジスタのしきい値電圧をプラス方向にシフトさせてしまう。したがって、絶縁層３１０としては、窒素酸化物の含有量が少ない膜を用いると、トランジスタのしきい値電圧のシフトを低減することができる。
窒素酸化物（ＮＯｘ）の放出量が少ない絶縁層としては、例えば、酸化窒化シリコン膜を用いることができる。当該酸化窒化シリコン膜は、昇温脱離ガス分析法（ＴＤＳ：Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）において、窒素酸化物（ＮＯｘ）の放出量よりアンモニアの放出量が多い膜であり、代表的にはアンモニアの放出量が１×１０１８／ｃｍ３以上５×１０１９／ｃｍ３以下である。なお、上記のアンモニアの放出量は、ＴＤＳにおける加熱処理の温度が５０℃以上６５０℃以下、または５０℃以上５５０℃以下の範囲での総量である。
窒素酸化物（ＮＯｘ）は、加熱処理においてアンモニア及び酸素と反応するため、アンモニアの放出量が多い絶縁層を用いることで窒素酸化物（ＮＯｘ）が低減される。
なお、絶縁層３１０を二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）で分析した場合、膜中の窒素濃度が６×１０２０ａｔｏｍｓ／ｃｍ３以下であると好ましい。
また、絶縁層３１０として、ハフニウムシリケート（ＨｆＳｉＯｘ）、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ）、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙＮｚ）、酸化ハフニウムなどのｈｉｇｈ−ｋ材料を用いてもよい。当該ｈｉｇｈ−ｋ材料を用いることでトランジスタのゲートリークを低減できる。
絶縁層３１６は、窒素または水素を有する。また、絶縁層３１６は、フッ素を有していてもよい。絶縁層３１６としては、例えば、窒化物絶縁層が挙げられる。該窒化物絶縁層は、窒化シリコン、窒化酸化シリコン、酸化窒化シリコン、窒化フッ化シリコン、またはフッ化窒化シリコン等を用いて形成することができる。絶縁層３１６に含まれる水素濃度は、１×１０２２ａｔｏｍｓ／ｃｍ３以上であると好ましい。絶縁層３１６は、酸化物半導体層３０８のソース領域３０８ｓ及びドレイン領域３０８ｄと接する。したがって、絶縁層３１６と接するソース領域３０８ｓ及びドレイン領域３０８ｄ中の不純物（窒素または水素）濃度が高くなり、ソース領域３０８ｓ及びドレイン領域３０８ｄのキャリア密度を高めることができる。
絶縁層３１８としては、酸化物絶縁層を用いることができる。また、絶縁層３１８としては、酸化物絶縁層と、窒化物絶縁層との積層膜を用いることができる。絶縁層３１８として、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ−Ｚｎ酸化物などを用いることができる。
絶縁層３１８は、外部からの水素、水等のバリア膜として機能する膜であることが好ましい。
絶縁層３１８の厚さは、３０ｎｍ以上５００ｎｍ以下、または１００ｎｍ以上４００ｎｍ以下とすることができる。
導電層３１２、３２０ａ、３２０ｂの形成には、スパッタリング法、真空蒸着法、ＰＬＤ法、または熱ＣＶＤ法等を用いることができる。また、導電層３１２、３２０ａ、３２０ｂとしては、実施の形態１に示す導電層と同様の材料を用いることができる。
導電層３１２、３２０ａ、３２０ｂには、ＩＴＯ、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、またはＩＴＳＯ等の透光性を有する導電性材料を適用することもできる。また、上記透光性を有する導電性材料と、上記金属元素の積層構造とすることもできる。
なお、導電層３１２として、Ｉｎ−Ｇａ−Ｚｎ酸化物に代表される酸化物半導体を用いてもよい。当該酸化物半導体は、絶縁層３１６から窒素または水素が供給されることで、キャリア密度が高くなる。別言すると、酸化物半導体は、酸化物導電体（ＯＣ：Ｏｘｉｄｅ Ｃｏｎｄｕｃｔｏｒ）として機能する。したがって、酸化物半導体は、ゲート電極として用いることができる。
例えば、導電層３１２としては、酸化物導電体（ＯＣ）の単層構造、金属膜の単層構造、または酸化物導電体（ＯＣ）と、金属膜との積層構造等が挙げられる。
なお、導電層３１２として、遮光性を有する金属膜の単層構造、または酸化物導電体（ＯＣ）と遮光性を有する金属膜との積層構造を用いる場合、導電層３１２の下方に形成されるチャネル領域３０８ｉを遮光することができるため、好適である。また、導電層３１２として、酸化物半導体または酸化物導電体（ＯＣ）と、遮光性を有する金属膜との積層構造を用いる場合、酸化物半導体または酸化物導電体（ＯＣ）上に、金属膜（例えば、チタン膜、タングステン膜など）を形成することで、金属膜中の構成元素が酸化物半導体または酸化物導電体（ＯＣ）側に拡散し低抵抗化する、金属膜の成膜時のダメージ（例えば、スパッタリングダメージなど）により低抵抗化する、あるいは金属膜中に酸化物半導体または酸化物導電体（ＯＣ）中の酸素が拡散することで、酸素欠損が形成され低抵抗化する。
導電層３１２、３２０ａ、３２０ｂの厚さは、３０ｎｍ以上５００ｎｍ以下、または１００ｎｍ以上４００ｎｍ以下とすることができる。
＜２−２．トランジスタの構成例２＞
次に、図３１（Ａ）（Ｂ）（Ｃ）に示すトランジスタと異なる構成について、図３２（Ａ）（Ｂ）（Ｃ）を用いて説明する。
図３２（Ａ）は、トランジスタ３００Ａの上面図であり、図３２（Ｂ）は図３２（Ａ）の一点鎖線Ｘ１−Ｘ２間の断面図であり、図３２（Ｃ）は図３２（Ａ）の一点鎖線Ｙ１−Ｙ２間の断面図である。
図３２（Ａ）（Ｂ）（Ｃ）に示すトランジスタ３００Ａは、基板３０２上の導電層３０６と、導電層３０６上の絶縁層３０４と、絶縁層３０４上の酸化物半導体層３０８と、酸化物半導体層３０８上の絶縁層３１０と、絶縁層３１０上の導電層３１２と、絶縁層３０４、酸化物半導体層３０８、及び導電層３１２上の絶縁層３１６と、を有する。酸化物半導体層３０８は、導電層３１２と重なるチャネル領域３０８ｉと、絶縁層３１６と接するソース領域３０８ｓと、絶縁層３１６と接するドレイン領域３０８ｄと、を有する。ソース領域３０８ｓの抵抗率は、チャネル領域３０８ｉの抵抗率に比べて低い。ドレイン領域３０８ｄの抵抗率は、チャネル領域３０８ｉの抵抗率に比べて低い。
トランジスタ３００Ａは、先に示すトランジスタ３００の構成に加え、導電層３０６と、開口部３４３と、を有する。
開口部３４３は、絶縁層３０４、３１０に設けられる。また、導電層３０６は、開口部３４３を介して、導電層３１２と、電気的に接続される。よって、導電層３０６と導電層３１２には、同じ電位が与えられる。なお、開口部３４３を設けずに、導電層３０６と、導電層３１２と、に異なる電位を与えてもよい。または、開口部３４３を設けずに、導電層３０６を遮光層として用いてもよい。例えば、導電層３０６を遮光性の材料により形成することで、チャネル領域３０８ｉに照射される下方からの光を抑制することができる。
また、トランジスタ３００Ａの構成とする場合、導電層３０６は、第１のゲート電極（ボトムゲート電極ともいう）としての機能を有し、導電層３１２は、第２のゲート電極（トップゲート電極ともいう）としての機能を有する。また、絶縁層３０４は、第１のゲート絶縁層としての機能を有し、絶縁層３１０は、第２のゲート絶縁層としての機能を有する。
導電層３０６としては、先に記載の導電層３１２、３２０ａ、３２０ｂと同様の材料を用いることができる。特に導電層３０６を、銅を含む材料により形成することで抵抗を低くすることができるため好適である。例えば、導電層３０６を窒化チタン膜、窒化タンタル膜、またはタングステン膜上に銅膜を設ける積層構造とし、導電層３２０ａ、３２０ｂを窒化チタン膜、窒化タンタル膜、またはタングステン膜上に銅膜を設ける積層構造とすると好適である。この場合、トランジスタ３００Ａを表示装置の画素トランジスタ及び駆動トランジスタのいずれか一方または双方に用いることで、導電層３０６と導電層３２０ａとの間に生じる寄生容量、及び導電層３０６と導電層３２０ｂとの間に生じる寄生容量を低くすることができる。したがって、導電層３０６、導電層３２０ａ、及び導電層３２０ｂを、トランジスタ３００Ａの第１のゲート電極、ソース電極、及びドレイン電極として用いるのみならず、表示装置の電源供給用の配線、信号供給用の配線、または接続用の配線等に用いることも可能となる。
このように、図３２（Ａ）（Ｂ）（Ｃ）に示すトランジスタ３００Ａは、先に説明したトランジスタ３００と異なり、酸化物半導体層３０８の上下にゲート電極として機能する導電層を有する構造である。トランジスタ３００Ａに示すように、本発明の一態様の半導体装置には、複数のゲート電極を設けてもよい。
また、図３２（Ｃ）に示すように、酸化物半導体層３０８は、第１のゲート電極として機能する導電層３０６と、第２のゲート電極として機能する導電層３１２のそれぞれと対向するように位置し、２つのゲート電極として機能する導電層に挟まれている。
導電層３１２のチャネル幅方向の長さは、酸化物半導体層３０８のチャネル幅方向の長さよりも長く、酸化物半導体層３０８のチャネル幅方向全体は、絶縁層３１０を介して導電層３１２に覆われている。また、導電層３１２と導電層３０６とは、絶縁層３０４及び絶縁層３１０に設けられる開口部３４３において接続されるため、酸化物半導体層３０８のチャネル幅方向の側面の一方は、絶縁層３１０を介して導電層３１２と対向している。
別言すると、トランジスタ３００Ａのチャネル幅方向において、導電層３０６及び導電層３１２は、絶縁層３０４及び絶縁層３１０に設けられる開口部３４３において接続すると共に、絶縁層３０４及び絶縁層３１０を介して酸化物半導体層３０８を取り囲む構成である。
このような構成を有することで、トランジスタ３００Ａに含まれる酸化物半導体層３０８を、第１のゲート電極として機能する導電層３０６及び第２のゲート電極として機能する導電層３１２の電界によって電気的に取り囲むことができる。トランジスタ３００Ａのように、第１のゲート電極及び第２のゲート電極の電界によって、チャネル領域が形成される酸化物半導体層３０８を電気的に取り囲むトランジスタのデバイス構造をＳｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（Ｓ−ｃｈａｎｎｅｌ）構造と呼ぶことができる。
トランジスタ３００Ａは、Ｓ−ｃｈａｎｎｅｌ構造を有するため、導電層３０６または導電層３１２によってチャネルを誘起させるための電界を効果的に酸化物半導体層３０８に印加することができるため、トランジスタ３００Ａの電流駆動能力が向上し、高いオン電流特性を得ることが可能となる。また、オン電流を高くすることが可能であるため、トランジスタ３００Ａを微細化することが可能となる。また、トランジスタ３００Ａは、酸化物半導体層３０８が、導電層３０６及び導電層３１２によって取り囲まれた構造を有するため、トランジスタ３００Ａの機械的強度を高めることができる。
なお、トランジスタ３００Ａのチャネル幅方向において、酸化物半導体層３０８の開口部３４３が形成されていない側に、開口部３４３と異なる開口部を形成してもよい。
また、トランジスタ３００Ａに示すように、トランジスタが、半導体膜を間に挟んで存在する一対のゲート電極を有している場合、一方のゲート電極には信号Ａが、他方のゲート電極には固定電位Ｖｂが与えられてもよい。また、一方のゲート電極には信号Ａが、他方のゲート電極には信号Ｂが与えられてもよい。また、一方のゲート電極には固定電位Ｖａが、他方のゲート電極には固定電位Ｖｂが与えられてもよい。
信号Ａは、例えば、導通状態または非導通状態を制御するための信号である。信号Ａは、電位Ｖ１、または電位Ｖ２（Ｖ１＞Ｖ２とする）の２種類の電位をとるデジタル信号であってもよい。例えば、電位Ｖ１を高電源電位とし、電位Ｖ２を低電源電位とすることができる。信号Ａは、アナログ信号であってもよい。
固定電位Ｖｂは、例えば、トランジスタのしきい値電圧ＶｔｈＡを制御するための電位である。固定電位Ｖｂは、電位Ｖ１または電位Ｖ２であってもよい。この場合、固定電位Ｖｂを生成するための電位発生回路を、別途設ける必要がなく好ましい。固定電位Ｖｂは、電位Ｖ１及び電位Ｖ２とは異なる電位であってもよい。固定電位Ｖｂを低くすることで、しきい値電圧ＶｔｈＡを高くできる場合がある。その結果、ゲート−ソース間電圧Ｖｇｓが０Ｖのときのドレイン電流を低減し、トランジスタを有する回路のリーク電流を低減できる場合がある。例えば、固定電位Ｖｂを低電源電位よりも低くしてもよい。一方で、固定電位Ｖｂを高くすることで、しきい値電圧ＶｔｈＡを低くできる場合がある。その結果、ゲート−ソース間電圧Ｖｇｓが高電源電位のときのドレイン電流を向上させ、トランジスタを有する回路の動作速度を向上できる場合がある。例えば、固定電位Ｖｂを低電源電位よりも高くしてもよい。
信号Ｂは、例えば、導通状態または非導通状態を制御するための信号である。信号Ｂは、電位Ｖ３、または電位Ｖ４（Ｖ３＞Ｖ４とする）の２種類の電位をとるデジタル信号であってもよい。例えば、電位Ｖ３を高電源電位とし、電位Ｖ４を低電源電位とすることができる。信号Ｂは、アナログ信号であってもよい。
信号Ａと信号Ｂが共にデジタル信号である場合、信号Ｂは、信号Ａと同じデジタル値を持つ信号であってもよい。この場合、トランジスタのオン電流を向上し、トランジスタを有する回路の動作速度を向上できる場合がある。このとき、信号Ａにおける電位Ｖ１及び電位Ｖ２は、信号Ｂにおける電位Ｖ３及び電位Ｖ４と、異なっていても良い。例えば、信号Ｂが入力されるゲートに対応するゲート絶縁層が、信号Ａが入力されるゲートに対応するゲート絶縁層よりも厚い場合、信号Ｂの電位振幅（Ｖ３−Ｖ４）を、信号Ａの電位振幅（Ｖ１−Ｖ２）より大きくしても良い。そうすることで、トランジスタの導通状態または非導通状態に対して、信号Ａが与える影響と、信号Ｂが与える影響と、を同程度とすることができる場合がある。
信号Ａと信号Ｂが共にデジタル信号である場合、信号Ｂは、信号Ａと異なるデジタル値を持つ信号であってもよい。この場合、トランジスタの制御を信号Ａと信号Ｂによって別々に行うことができ、より高い機能を実現できる場合がある。例えば、トランジスタがｎチャネル型である場合、信号Ａが電位Ｖ１であり、かつ、信号Ｂが電位Ｖ３である場合のみ導通状態となる場合、または、信号Ａが電位Ｖ２であり、かつ、信号Ｂが電位Ｖ４である場合のみ非導通状態となる場合には、一つのトランジスタでＮＡＮＤ回路またはＮＯＲ回路等の機能を実現できる場合がある。また、信号Ｂは、しきい値電圧ＶｔｈＡを制御するための信号であってもよい。例えば、信号Ｂは、トランジスタを有する回路が動作している期間と、当該回路が動作していない期間と、で電位が異なる信号であっても良い。信号Ｂは、回路の動作モードに合わせて電位が異なる信号であってもよい。この場合、信号Ｂは信号Ａほど頻繁には電位が切り替わらない場合がある。
信号Ａと信号Ｂが共にアナログ信号である場合、信号Ｂは、信号Ａと同じ電位のアナログ信号、信号Ａの電位を定数倍したアナログ信号、または、信号Ａの電位を定数だけ加算もしくは減算したアナログ信号等であってもよい。この場合、トランジスタのオン電流が向上し、トランジスタを有する回路の動作速度を向上できる場合がある。信号Ｂは、信号Ａと異なるアナログ信号であってもよい。この場合、トランジスタの制御を信号Ａと信号Ｂによって別々に行うことができ、より高い機能を実現できる場合がある。
信号Ａがデジタル信号であり、信号Ｂがアナログ信号であってもよい。または信号Ａがアナログ信号であり、信号Ｂがデジタル信号であってもよい。
トランジスタの両方のゲート電極に固定電位を与える場合、トランジスタを、抵抗素子と同等の素子として機能させることができる場合がある。例えば、トランジスタがｎチャネル型である場合、固定電位Ｖａまたは固定電位Ｖｂを高く（低く）することで、トランジスタの実効抵抗を低く（高く）することができる場合がある。固定電位Ｖａ及び固定電位Ｖｂを共に高く（低く）することで、一つのゲートしか有さないトランジスタによって得られる実効抵抗よりも低い（高い）実効抵抗が得られる場合がある。
なお、トランジスタ３００Ａのその他の構成は、先に示すトランジスタ３００と同様であり、同様の効果を奏する。
＜２−３．トランジスタの構成例３＞
次に、図３２（Ａ）（Ｂ）（Ｃ）に示すトランジスタと異なる構成について、図３３及び図３４を用いて説明する。
図３３（Ａ）（Ｂ）は、トランジスタ３００Ｂの断面図であり、図３４（Ａ）（Ｂ）は、トランジスタ３００Ｃの断面図である。なお、トランジスタ３００Ｂ及びトランジスタ３００Ｃの上面図は、図３２（Ａ）に示すトランジスタ３００Ａと同様であるため、ここでの説明は省略する。
図３３（Ａ）（Ｂ）に示すトランジスタ３００Ｂは、先に示すトランジスタ３００Ａと、絶縁層３１０及び導電層３１２の形状が異なる。具体的には、トランジスタのチャネル長（Ｌ）方向の断面において、トランジスタ３００Ａは、絶縁層３１０及び導電層３１２の形状が矩形状であるのに対し、トランジスタ３００Ｂは、絶縁層３１０及び導電層３１２の形状がテーパー形状である。より詳しくは、トランジスタ３００Ａは、トランジスタのチャネル長（Ｌ）方向の断面において、導電層３１２の上端部と、絶縁層３１０の下端部とが概略同じ位置に形成される。一方で、トランジスタ３００Ｂは、トランジスタのチャネル長（Ｌ）方向の断面において、導電層３１２の上端部が絶縁層３１０の下端部よりも内側に形成される。別言すると、絶縁層３１０の側端部は、導電層３１２の側端部よりも外側に位置する。
トランジスタ３００Ａとしては、導電層３１２と、絶縁層３１０と、を同じマスクで、ドライエッチング法を用いて、一括して加工することで形成できる。トランジスタ３００Ｂとしては、導電層３１２と、絶縁層３１０と、を同じマスクで、ウエットエッチング法及びドライエッチング法を組み合わせて加工することで形成できる。
トランジスタ３００Ａのような構成とすることで、ソース領域３０８ｓ及びドレイン領域３０８ｄと、導電層３１２との端部が概略同じ位置に形成されるため好ましい。一方で、トランジスタ３００Ｂのような構成とすることで、絶縁層３１６の被覆性が向上するため好ましい。
図３４（Ａ）（Ｂ）に示すトランジスタ３００Ｃは、先に示すトランジスタ３００Ａと比較し、導電層３１２、及び絶縁層３１０の形状が異なる。具体的には、トランジスタ３００Ｃは、トランジスタのチャネル長（Ｌ）方向の断面において、導電層３１２の下端部と、絶縁層３１０の上端部との位置が異なる。導電層３１２の下端部は、絶縁層３１０の上端部よりも内側に形成される。
例えば、導電層３１２と、絶縁層３１０と、を同じマスクで、導電層３１２をウエットエッチング法で、絶縁層３１０をドライエッチング法で、それぞれ加工することで、トランジスタ３００Ｃの構造とすることができる。
トランジスタ３００Ｃの構造とすることで、酸化物半導体層３０８中に、領域３０８ｆが形成される場合がある。領域３０８ｆは、チャネル領域３０８ｉとソース領域３０８ｓとの間、及びチャネル領域３０８ｉとドレイン領域３０８ｄとの間に形成される。
領域３０８ｆは、高抵抗領域あるいは低抵抗領域のいずれか一方として機能する。高抵抗領域とは、チャネル領域３０８ｉと同等の抵抗を有し、ゲート電極として機能する導電層３１２が重畳しない領域である。領域３０８ｆが高抵抗領域の場合、領域３０８ｆは、所謂オフセット領域として機能する。領域３０８ｆがオフセット領域として機能する場合においては、トランジスタ３００Ｃのオン電流の低下を抑制するために、チャネル長（Ｌ）方向の断面において、領域３０８ｆを１μｍ以下とすることが好ましい。
領域３０８ｆが低抵抗領域の場合、チャネル領域３０８ｉよりも抵抗が低く、且つソース領域３０８ｓ及びドレイン領域３０８ｄよりも抵抗が高い。領域３０８ｆが低抵抗領域の場合、領域３０８ｆは、所謂、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域として機能する。領域３０８ｆがＬＤＤ領域として機能する場合においては、ドレイン領域の電界緩和が可能となるため、ドレイン領域の電界に起因したトランジスタのしきい値電圧の変動を低減することができる。
なお、領域３０８ｆをＬＤＤ領域とする場合には、例えば、絶縁層３１６から領域３０８ｆに窒素または水素を供給する、あるいは、導電層３１２及び絶縁層３１０をマスクとして、導電層３１２及び絶縁層３１０の上方から不純物元素を添加することで、当該不純物元素が絶縁層３１０を介し、酸化物半導体層３０８に添加されることで形成することができる。
＜２−４．トランジスタの作製方法例１＞
次に、図３１に示すトランジスタ３００の作製方法の一例について、図３５乃至図３７を用いて説明する。なお、図３５乃至図３７は、トランジスタ３００の作製方法を説明するチャネル長（Ｌ）方向及びチャネル幅（Ｗ）方向の断面図である。
まず、基板３０２上に絶縁層３０４を形成する。続いて、絶縁層３０４上に酸化物半導体層を形成する。その後、当該酸化物半導体層を島状に加工することで、酸化物半導体層３０７を形成する（図３５（Ａ））。
絶縁層３０４は、スパッタリング法、ＣＶＤ法、蒸着法、ＰＬＤ法、印刷法、または塗布法等を適宜用いて形成することができる。本実施の形態においては、絶縁層３０４として、プラズマＣＶＤ装置を用い、厚さ４００ｎｍの窒化シリコン膜と、厚さ５０ｎｍの酸化窒化シリコン膜とを形成する。なお、絶縁層３０４を形成せずに、基板３０２上に酸化物半導体層３０８を形成してもよい。
絶縁層３０４を形成した後、絶縁層３０４に酸素を添加してもよい。絶縁層３０４に添加する酸素としては、酸素ラジカル、酸素原子、酸素原子イオン、酸素分子イオン等がある。添加方法としては、イオンドーピング法、イオン注入法、プラズマ処理法等がある。また、絶縁層３０４上に酸素の脱離を抑制する膜を形成した後、該膜を介して絶縁層３０４に酸素を添加してもよい。
上述の酸素の脱離を抑制する膜として、インジウム、亜鉛、ガリウム、錫、アルミニウム、クロム、タンタル、チタン、モリブデン、ニッケル、鉄、コバルト、またはタングステンの１以上を有する導電層あるいは半導体膜を用いて形成することができる。
プラズマ処理で酸素の添加を行う場合、マイクロ波で酸素を励起し、高密度な酸素プラズマを発生させることで、絶縁層３０４への酸素添加量を増加させることができる。
酸化物半導体層３０７としては、スパッタリング法、塗布法、パルスレーザー蒸着法、レーザーアブレーション法、熱ＣＶＤ法等により形成することができる。なお、酸化物半導体層３０７への加工には、酸化物半導体層上にリソグラフィ工程によりマスクを形成した後、該マスクを用いて酸化物半導体層の一部をエッチングすることで形成することができる。また、印刷法を用いて、素子分離された酸化物半導体層３０７を直接形成してもよい。
スパッタリング法で酸化物半導体層を形成する場合、プラズマを発生させるための電源装置は、ＲＦ電源装置、ＡＣ電源装置、ＤＣ電源装置等を適宜用いることができる。また、酸化物半導体層を形成する場合のスパッタリングガスは、希ガス（代表的にはアルゴン）、酸素、希ガス及び酸素の混合ガスを適宜用いる。なお、希ガス及び酸素の混合ガスの場合、希ガスに対して酸素のガス比を高めることが好ましい。
なお、酸化物半導体層を形成する際に、例えば、スパッタリング法を用いる場合、基板温度を１５０℃以上７５０℃以下、または１５０℃以上４５０℃以下、または２００℃以上３５０℃以下として、酸化物半導体層を成膜することで、結晶性を高めることができるため好ましい。
本実施の形態においては、酸化物半導体層３０７として、スパッタリング装置を用い、スパッタリングターゲットとしてＩｎ−Ｇａ−Ｚｎ金属酸化物（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）を用いて、膜厚３５ｎｍの酸化物半導体層を成膜する。
また、酸化物半導体層３０７を形成した後、加熱処理を行い、酸化物半導体層３０７の脱水素化または脱水化をしてもよい。加熱処理の温度は、代表的には、１５０℃以上基板歪み点未満、または２５０℃以上４５０℃以下、または３００℃以上４５０℃以下である。
加熱処理は、ヘリウム、ネオン、アルゴン、キセノン、クリプトン等の希ガス、または窒素を含む不活性ガス雰囲気で行うことができる。または、不活性ガス雰囲気で加熱した後、酸素雰囲気で加熱してもよい。なお、上記不活性雰囲気及び酸素雰囲気に水素、水などが含まれないことが好ましい。処理時間は例えば３分以上２４時間以下とすることができる。
該加熱処理は、電気炉、ＲＴＡ装置等を用いることができる。ＲＴＡ装置を用いることで、短時間に限り、基板の歪み点以上の温度で熱処理を行うことができる。そのため加熱処理時間を短縮することができる。
酸化物半導体層を加熱しながら成膜する、または酸化物半導体層を形成した後、加熱処理を行うことで、酸化物半導体層において、ＳＩＭＳにより得られる水素濃度を５×１０１９ａｔｏｍｓ／ｃｍ３以下、または１×１０１９ａｔｏｍｓ／ｃｍ３以下、または５×１０１８ａｔｏｍｓ／ｃｍ３以下、または１×１０１８ａｔｏｍｓ／ｃｍ３以下、または５×１０１７ａｔｏｍｓ／ｃｍ３以下、または１×１０１６ａｔｏｍｓ／ｃｍ３以下とすることができる。
次に、絶縁層３０４及び酸化物半導体層３０７上に絶縁層３１０＿０を形成する（図３５（Ｂ））。
絶縁層３１０＿０としては、酸化シリコン膜または酸化窒化シリコン膜を、プラズマ化学気相堆積装置（ＰＥＣＶＤ装置、または単にプラズマＣＶＤ装置という）を用いて形成することができる。この場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。
絶縁層３１０＿０として、堆積性気体の流量に対して酸化性気体の流量を２０倍より大きく１００倍未満、または４０倍以上８０倍以下とし、処理室内の圧力を１００Ｐａ未満、または５０Ｐａ以下とするプラズマＣＶＤ装置を用いることで、欠陥量の少ない酸化窒化シリコン膜を形成することができる。
また、絶縁層３１０＿０として、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を２８０℃以上４００℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を２０Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２５０Ｐａ以下とし、処理室内に設けられる電極に高周波電力を供給する条件により、絶縁層３１０＿０として、緻密である酸化シリコン膜または酸化窒化シリコン膜を形成することができる。
また、絶縁層３１０＿０を、マイクロ波を用いたプラズマＣＶＤ法を用いて形成してもよい。マイクロ波とは３００ＭＨｚから３００ＧＨｚの周波数域を指す。マイクロ波は、電子温度が低く、電子エネルギーが小さい。また、供給された電力において、電子の加速に用いられる割合が少なく、より多くの分子の解離及び電離に用いられることが可能であり、密度の高いプラズマ（高密度プラズマ）を励起することができる。このため、被成膜面及び堆積物へのプラズマダメージが少なく、欠陥の少ない絶縁層３１０＿０を形成することができる。
また、絶縁層３１０＿０を、有機シランガスを用いたＣＶＤ法を用いて形成することができる。有機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ３）４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）などのシリコン含有化合物を用いることができる。有機シランガスを用いたＣＶＤ法を用いることで、被覆性の高い絶縁層３１０＿０を形成することができる。
本実施の形態では絶縁層３１０＿０として、プラズマＣＶＤ装置を用い、厚さ１００ｎｍの酸化窒化シリコン膜を形成する。
次に、絶縁層３１０＿０上に導電層３１２＿０を形成する（図３５（Ｃ））。
導電層３１２＿０として、例えば金属酸化膜を用いる場合、導電層３１２＿０の形成時に導電層３１２＿０から絶縁層３１０＿０中に酸素が添加される場合がある。図３５（Ｃ）において、絶縁層３１０＿０中に添加される酸素を矢印で模式的に表している。
導電層３１２＿０として、金属酸化膜を用いる場合、導電層３１２＿０の形成方法としては、スパッタリング法を用い、形成時に酸素ガスを含む雰囲気で形成することが好ましい。形成時に酸素ガスを含む雰囲気で導電層３１２＿０を形成することで、絶縁層３１０＿０中に酸素を好適に添加することができる。なお、導電層３１２＿０の形成方法は、スパッタリング法に限定されず、その他の方法、例えばＡＬＤ法を用いてもよい。
本実施の形態においては、導電層３１２＿０として、スパッタリング法を用いて、膜厚が１００ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物であるＩＧＺＯ膜（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１（原子数比））を成膜する。また、導電層３１２＿０の形成前、または導電層３１２＿０の形成後に、絶縁層３１０＿０中に酸素添加処理を行ってもよい。当該酸素添加処理は、絶縁層３０４の形成後に行うことのできる酸素の添加と同様の方法で行うことができる。
次に、導電層３１２＿０上の所望の位置に、リソグラフィ工程によりマスク３４０を形成する（図３５（Ｄ））。
次に、マスク３４０上からエッチングを行い、導電層３１２＿０と、絶縁層３１０＿０と、を加工する。その後、マスク３４０を除去することで、島状の導電層３１２と、島状の絶縁層３１０とを形成する（図３６（Ａ））。
本実施の形態においては、導電層３１２＿０及び絶縁層３１０＿０の加工を、ドライエッチング法を用いて行う。
なお、導電層３１２＿０及び絶縁層３１０＿０の加工の際に、導電層３１２が重畳しない領域の酸化物半導体層３０７の膜厚が薄くなる場合がある。または、導電層３１２＿０及び絶縁層３１０＿０の加工の際に、酸化物半導体層３０７が重畳しない領域の絶縁層３０４の膜厚が薄くなる場合がある。また、導電層３１２＿０及び絶縁層３１０＿０の加工の際に、エッチャントまたはエッチングガス（例えば、塩素など）が酸化物半導体層３０７中に添加される、あるいは導電層３１２＿０または絶縁層３１０＿０の構成元素が酸化物半導体層３０７中に添加される場合がある。
次に、絶縁層３０４、酸化物半導体層３０７、及び導電層３１２上に絶縁層３１６を形成する。絶縁層３１６を形成することで、絶縁層３１６と接する酸化物半導体層３０７は、ソース領域３０８ｓ及びドレイン領域３０８ｄとなる。また、絶縁層３１０と接する酸化物半導体層３０７はチャネル領域３０８ｉとなる。これにより、チャネル領域３０８ｉ、ソース領域３０８ｓ、及びドレイン領域３０８ｄを有する酸化物半導体層３０８が形成される（図３６（Ｂ））。
絶縁層３１６として、窒化酸化シリコン膜を用いることで、絶縁層３１６に接するソース領域３０８ｓ及びドレイン領域３０８ｄに、窒化酸化シリコン膜中の窒素または水素を供給することができる。
また、絶縁層３１６の形成前に、酸化物半導体層３０７に、不純物元素の添加処理を行う、または絶縁層３１６の形成後に、絶縁層３１６を介して、酸化物半導体層３０７に、不純物元素の添加処理を行ってもよい。
上記不純物元素の添加処理としては、イオンドーピング法、イオン注入法、プラズマ処理法等がある。プラズマ処理法の場合、添加する不純物元素を含むガス雰囲気にてプラズマを発生させて、プラズマ処理を行うことによって、不純物元素を添加することができる。上記プラズマを発生させる装置としては、ドライエッチング装置、アッシング装置、プラズマＣＶＤ装置、高密度プラズマＣＶＤ装置等を用いることができる。
なお、不純物元素の原料ガスとして、Ｂ２Ｈ６、ＰＨ３、ＣＨ４、Ｎ２、ＮＨ３、ＡｌＨ３、ＡｌＣｌ３、ＳｉＨ４、Ｓｉ２Ｈ６、Ｆ２、ＨＦ、Ｈ２及び希ガスの一以上を用いることができる。または、希ガスで希釈されたＢ２Ｈ６、ＰＨ３、Ｎ２、ＮＨ３、ＡｌＨ３、ＡｌＣｌ３、Ｆ２、ＨＦ、及びＨ２の一以上を用いることができる。なお、希ガス元素の代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノン等がある。
または、希ガスを添加した後、Ｂ２Ｈ６、ＰＨ３、ＣＨ４、Ｎ２、ＮＨ３、ＡｌＨ３、ＡｌＣｌ３、ＳｉＨ４、Ｓｉ２Ｈ６、Ｆ２、ＨＦ、及びＨ２の一以上を酸化物半導体層３０７に添加してもよい。または、Ｂ２Ｈ６、ＰＨ３、ＣＨ４、Ｎ２、ＮＨ３、ＡｌＨ３、ＡｌＣｌ３、ＳｉＨ４、Ｓｉ２Ｈ６、Ｆ２、ＨＦ、及びＨ２の一以上を添加した後、希ガスを酸化物半導体層３０７に添加してもよい。
次に、絶縁層３１６上に絶縁層３１８を形成する（図３６（Ｃ））。
絶縁層３１８としては、先に記載の材料を選択することで形成できる。本実施の形態においては、絶縁層３１８として、プラズマＣＶＤ装置を用い、厚さ３００ｎｍの酸化窒化シリコン膜を形成する。
次に、絶縁層３１８の所望の位置に、リソグラフィによりマスクを形成した後、絶縁層３１８及び絶縁層３１６の一部をエッチングすることで、ソース領域３０８ｓに達する開口部３４１ａと、ドレイン領域３０８ｄに達する開口部３４１ｂと、を形成する（図３７（Ａ））。
絶縁層３１８及び絶縁層３１６をエッチングする方法としては、ウエットエッチング法及びドライエッチング法のいずれか一方または双方を用いることができる。本実施の形態においては、ドライエッチング法を用い、絶縁層３１８及び絶縁層３１６を加工する。
次に、開口部３４１ａ、３４１ｂを覆うように、ソース領域３０８ｓ、ドレイン領域３０８ｄ、及び絶縁層３１８上に導電層を形成し、当該導電層を所望の形状に加工することで、導電層３２０ａ、３２０ｂを形成する（図３７（Ｂ））。
導電層３２０ａ、３２０ｂとしては、先に記載の材料を選択することで形成できる。本実施の形態においては、導電層３２０ａ、３２０ｂとして、スパッタリング装置を用い、厚さ５０ｎｍのタングステン膜と、厚さ４００ｎｍの銅膜との積層膜を形成する。
導電層３２０ａ、３２０ｂとなる導電層の加工方法としては、ウエットエッチング法及びドライエッチング法のいずれか一方または双方を用いることができる。本実施の形態では、ウエットエッチング法にて銅膜をエッチングしたのち、ドライエッチング法にてタングステン膜をエッチングすることで導電層を加工し、導電層３２０ａ、３２０ｂを形成する。
以上の工程により、図３１に示すトランジスタ３００を作製することができる。
＜２−５．トランジスタの作製方法例２＞
次に、図３２に示すトランジスタ３００Ａの作製方法の一例について、図３８乃至図４０を用いて説明する。なお、図３８乃至図４０は、トランジスタ３００Ａの作製方法を説明するチャネル長（Ｌ）方向及びチャネル幅（Ｗ）方向の断面図である。
まず、基板３０２上に導電層３０６を形成する。次に、基板３０２及び導電層３０６上に絶縁層３０４を形成し、絶縁層３０４上に酸化物半導体層を形成する。その後、当該酸化物半導体層を島状に加工することで、酸化物半導体層３０７を形成する（図３８（Ａ））。
導電層３０６としては、導電層３２０ａ、３２０ｂと同様の材料及び同様の手法により形成することができる。本実施の形態においては、導電層３０６として、厚さ５０ｎｍの窒化タンタル膜と、厚さ１００ｎｍの銅膜との積層膜をスパッタリング法により形成する。
次に、絶縁層３０４及び酸化物半導体層３０７上に絶縁層３１０＿０を形成する（図３８（Ｂ））。
次に、絶縁層３１０＿０上の所望の位置に、リソグラフィによりマスクを形成した後、絶縁層３１０＿０及び絶縁層３０４の一部をエッチングすることで、導電層３０６に達する開口部３４３を形成する（図３８（Ｃ））。
開口部３４３の形成方法としては、ウエットエッチング法及びドライエッチング法のいずれか一方または双方を用いることができる。本実施の形態においては、ドライエッチング法を用い、開口部３４３を形成する。
次に、開口部３４３を覆うように、導電層３０６及び絶縁層３１０＿０上に導電層３１２＿０を形成する（図３８（Ｄ））。
導電層３１２＿０として、例えば金属酸化膜を用いる場合、導電層３１２＿０の形成時に導電層３１２＿０から絶縁層３１０＿０中に酸素が添加される場合がある。なお、図３８（Ｄ）において、絶縁層３１０＿０中に添加される酸素を矢印で模式的に表している。
開口部３４３を覆うように、導電層３１２＿０を形成することで、導電層３０６と、導電層３１２＿０とが電気的に接続される。
次に、導電層３１２＿０上の所望の位置に、リソグラフィ工程によりマスク３４０を形成する（図３９（Ａ））。
次に、マスク３４０上から、エッチングを行い、導電層３１２＿０及び絶縁層３１０＿０を加工する。また、導電層３１２＿０及び絶縁層３１０＿０の加工後に、マスク３４０を除去する。導電層３１２＿０及び絶縁層３１０＿０を加工することで、島状の導電層３１２及び島状の絶縁層３１０が形成される（図３９（Ｂ））。
本実施の形態においては、ドライエッチング法を用い、導電層３１２＿０及び絶縁層３１０＿０を加工する。
次に、絶縁層３０４、酸化物半導体層３０７、及び導電層３１２上に絶縁層３１６を形成する。なお、絶縁層３１６を形成することで、絶縁層３１６と接する酸化物半導体層３０７は、ソース領域３０８ｓ及びドレイン領域３０８ｄとなる。また、絶縁層３１０と接する酸化物半導体層３０７はチャネル領域３０８ｉとなる。これにより、チャネル領域３０８ｉ、ソース領域３０８ｓ、及びドレイン領域３０８ｄを有する酸化物半導体層３０８が形成される（図３９（Ｃ））。
絶縁層３１６としては、先に記載の材料を選択することで形成できる。本実施の形態においては、絶縁層３１６として、プラズマＣＶＤ装置を用い、厚さ１００ｎｍの窒化酸化シリコン膜を形成する。また、当該窒化酸化シリコン膜の形成時において、プラズマ処理と、成膜処理との２つのステップを２２０℃の温度で行う。なお、当該プラズマ処理及び当該成膜処理としては、先の記載と同じ方法を用いることができる。
次に、絶縁層３１６上に絶縁層３１８を形成する（図４０（Ａ））。
次に、絶縁層３１８の所望の位置に、リソグラフィによりマスクを形成した後、絶縁層３１８及び絶縁層３１６の一部をエッチングすることで、ソース領域３０８ｓに達する開口部３４１ａと、ドレイン領域３０８ｄに達する開口部３４１ｂと、を形成する（図４０（Ｂ））。
次に、開口部３４１ａ、３４１ｂを覆うように、ソース領域３０８ｓ、ドレイン領域３０８ｄ、及び絶縁層３１８上に導電層を形成し、当該導電層を所望の形状に加工することで導電層３２０ａ、３２０ｂを形成する（図４０（Ｃ））。
以上の工程により、図３２に示すトランジスタ３００Ａを作製することができる。
本実施の形態は、他の実施の形態と適宜組み合わせることができる。
（実施の形態３）
本実施の形態では、本発明の一態様の表示装置を有するタッチパネルモジュール及び電子機器について、図４１〜図４３を用いて説明する。
図４１に示すタッチパネルモジュール８０００は、上部カバー８００１と下部カバー８００２との間に、ＦＰＣ８００３に接続されたタッチパネル８００４、フレーム８００９、プリント基板８０１０、及びバッテリ８０１１を有する。
本発明の一態様の表示装置は、例えば、タッチパネル８００４に用いることができる。
上部カバー８００１及び下部カバー８００２は、タッチパネル８００４のサイズに合わせて、形状や寸法を適宜変更することができる。
本発明の一態様の表示装置は、タッチパネルとしての機能を有することができる。タッチパネル８００４は、抵抗膜方式または静電容量方式のタッチパネルを本発明の一態様の表示装置に重畳して用いることができる。また、タッチパネル８００４の対向基板（封止基板）に、タッチパネル機能を持たせるようにすることも可能である。また、タッチパネル８００４の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。
透過型の液晶素子を用いた場合には、図４１に示すようにバックライト８００７を設けてもよい。バックライト８００７は、光源８００８を有する。なお、図４１において、バックライト８００７上に光源８００８を配置する構成について例示したが、これに限定されない。例えば、バックライト８００７の端部に光源８００８を配置し、さらに光拡散板を用いる構成としてもよい。なお、有機ＥＬ素子等の自発光型の発光素子を用いる場合、または反射型パネル等の場合においては、バックライト８００７を設けない構成としてもよい。
フレーム８００９は、タッチパネル８００４の保護機能の他、プリント基板８０１０の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム８００９は、放熱板としての機能を有していてもよい。
プリント基板８０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であっても良いし、別途設けたバッテリ８０１１による電源であってもよい。バッテリ８０１１は、商用電源を用いる場合には、省略可能である。
タッチパネル８００４には、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。
図４２（Ａ）〜（Ｈ）及び図４３は、電子機器を示す図である。これらの電子機器は、筐体５０００、表示部５００１、スピーカ５００３、ＬＥＤランプ５００４、操作キー５００５（電源スイッチ、または操作スイッチを含む）、接続端子５００６、センサ５００７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの）、マイクロフォン５００８、等を有することができる。
図４２（Ａ）はモバイルコンピュータであり、上述したものの他に、スイッチ５００９、赤外線ポート５０１０、等を有することができる。図４２（Ｂ）は記録媒体を備えた携帯型の画像再生装置（たとえば、ＤＶＤ再生装置）であり、上述したものの他に、第２表示部５００２、記録媒体読込部５０１１、等を有することができる。図４２（Ｃ）はテレビジョン装置であり、上述したものの他に、スタンド５０１２等を有することができる。テレビジョン装置の操作は、筐体５０００が備える操作スイッチや、別体のリモコン操作機５０１３により行うことができる。リモコン操作機５０１３が備える操作キーにより、チャンネルや音量の操作を行うことができ、表示部５００１に表示される映像を操作することができる。リモコン操作機５０１３に、当該リモコン操作機５０１３から出力する情報を表示する表示部を設ける構成としてもよい。図４２（Ｄ）は携帯型遊技機であり、上述したものの他に、記録媒体読込部５０１１、等を有することができる。図４２（Ｅ）はテレビ受像機能付きデジタルカメラであり、上述したものの他に、アンテナ５０１４、シャッターボタン５０１５、受像部５０１６、等を有することができる。図４２（Ｆ）は携帯型遊技機であり、上述したものの他に、第２表示部５００２、記録媒体読込部５０１１、等を有することができる。図４２（Ｇ）は持ち運び型テレビ受像器であり、上述したものの他に、信号の送受信が可能な充電器５０１７、等を有することができる。図４２（Ｈ）は腕時計型情報端末であり、上述したもののほかに、バンド５０１８、留め金５０１９、等を有することができる。ベゼル部分を兼ねる筐体５０００に搭載された表示部５００１は、非矩形状の表示領域を有している。表示部５００１は、時刻を表すアイコン５０２０、その他のアイコン５０２１等を表示することができる。図４３（Ａ）はデジタルサイネージ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｇｅ：電子看板）である。図４３（Ｂ）は円柱状の柱に取り付けられたデジタルサイネージである。
図４２（Ａ）〜（Ｈ）及び図４３に示す電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信または受信を行う機能、記録媒体に記録されているプログラムまたはデータを読み出して表示部に表示する機能、等を有することができる。さらに、複数の表示部を有する電子機器においては、一つの表示部を主として画像情報を表示し、別の一つの表示部を主として文字情報を表示する機能、または、複数の表示部に視差を考慮した画像を表示することで立体的な画像を表示する機能、等を有することができる。さらに、受像部を有する電子機器においては、静止画を撮影する機能、動画を撮影する機能、撮影した画像を自動または手動で補正する機能、撮影した画像を記録媒体（外部またはカメラに内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有することができる。なお、図４２（Ａ）〜（Ｈ）及び図４３に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。
本実施の形態の電子機器は、何らかの情報を表示するための表示部を有することを特徴とする。該表示部に、本発明の一態様の表示装置を適用することができる。
本実施の形態は、他の実施の形態と適宜組み合わせることができる。
３４ 容量素子
４０ 液晶素子
４５ 光
４６ 外光
５１ 基板
５６ 導電層
５６ａ 導電層
５６ｂ 導電層
５７ 補助配線
５８ 導電層
６０ 画素
６０ａ 副画素
６０ｂ 副画素
６０ｃ 副画素
６１ 基板
６２ 表示部
６４ 駆動回路部
６５ 配線
６６ 遮光領域
６７ 領域
６８ 開口部
６９ 接続部
７２ ＦＰＣ
７２ａ ＦＰＣ
７２ｂ ＦＰＣ
７３ ＩＣ
７３ａ ＩＣ
７３ｂ ＩＣ
８１ 走査線
８２ 信号線
１００ 表示装置
１００Ａ 表示装置
１００Ｂ 表示装置
１００Ｃ 表示装置
１００Ｄ 表示装置
１００Ｅ 表示装置
１００Ｆ 表示装置
１１１ 画素電極
１１２ 共通電極
１１３ 液晶層
１１３ａ 配向膜
１１３ｂ 配向膜
１１４ 画素電極
１１５ 導電層
１１７ スペーサ
１１８ 導電層
１１９ 補助配線
１２１ オーバーコート
１２３ 絶縁層
１２４ 電極
１２５ 絶縁層
１２６ 導電層
１２７ 電極
１２８ 電極
１３０ 偏光板
１３１ 着色層
１３２ 遮光層
１３３ 液晶層
１３３ａ 配向膜
１３３ｂ 配向膜
１３８ 配線
１３９ 配線
１４１ 接着層
１４２ 接着層
１６０ 保護基板
１６１ バックライト
１６２ 基板
１６３ 接着層
１６４ 接着層
１６５ 偏光板
１６６ 偏光板
１６７ 接着層
１６８ 接着層
１６９ 接着層
２０１ トランジスタ
２０４ 接続部
２０６ トランジスタ
２０７ 接続部
２１１ 絶縁層
２１２ 絶縁層
２１３ ゲート絶縁層
２１３＿０ 絶縁層
２１４ 絶縁層
２１５ 絶縁層
２１６ 絶縁層
２２０ 絶縁層
２２１ ゲート
２２１＿０ 導電層
２２２ 導電層
２２２ａ 導電層
２２２ｂ 導電層
２２３ ゲート
２２５ａ ソース電極
２２５ｂ ドレイン電極
２２７ 導電層
２２８ 走査線
２２９ 信号線
２３１ 半導体層
２３１ａ チャネル領域
２３１ｂ 低抵抗領域
２４２ 接続体
２４２ｂ 接続体
２４３ 接続体
２４４ 導電層
２４５ 導電層
２５１ 導電層
２５２ 接続部
２５３ 導電層
２５５ 導電層
３００ トランジスタ
３００Ａ トランジスタ
３００Ｂ トランジスタ
３００Ｃ トランジスタ
３０１ 作製基板
３０２ 基板
３０３ 分離層
３０４ 絶縁層
３０５ 酸化物絶縁層
３０６ 導電層
３０７ 酸化物半導体層
３０８ 酸化物半導体層
３０８ｄ ドレイン領域
３０８ｆ 領域
３０８ｉ チャネル領域
３０８ｓ ソース領域
３０９ 分離層
３１０ 絶縁層
３１０＿０ 絶縁層
３１２ 導電層
３１２＿０ 導電層
３１６ 絶縁層
３１８ 絶縁層
３２０ａ 導電層
３２０ｂ 導電層
３４０ マスク
３４１ａ 開口部
３４１ｂ 開口部
３４３ 開口部
３５０Ａ タッチパネル
３５０Ｂ タッチパネル
３５０Ｃ タッチパネル
３７０ 表示装置
３７５ 入力装置
３７６ 入力装置
３７９ 表示装置
６２１ 電極
６２２ 電極
３５０１ 配線
３５０２ 配線
３５１０ 配線
３５１０＿１ 配線
３５１０＿２ 配線
３５１０＿６ 配線
３５１１ 配線
３５１１＿１ 配線
３５１１＿６ 配線
３５１５＿１ ブロック
３５１５＿２ ブロック
３５１６ ブロック
５０００ 筐体
５００１ 表示部
５００２ 表示部
５００３ スピーカ
５００４ ＬＥＤランプ
５００５ 操作キー
５００６ 接続端子
５００７ センサ
５００８ マイクロフォン
５００９ スイッチ
５０１０ 赤外線ポート
５０１１ 記録媒体読込部
５０１２ スタンド
５０１３ リモコン操作機
５０１４ アンテナ
５０１５ シャッターボタン
５０１６ 受像部
５０１７ 充電器
５０１８ バンド
５０１９ 留め金
５０２０ アイコン
５０２１ アイコン
８０００ タッチパネルモジュール
８００１ 上部カバー
８００２ 下部カバー
８００３ ＦＰＣ
８００４ タッチパネル
８００７ バックライト
８００８ 光源
８００９ フレーム
８０１０ プリント基板
８０１１ バッテリ

Claims (16)

  1. 液晶素子、トランジスタ、及び第１の絶縁層を有し、
    前記液晶素子は、画素電極、共通電極、及び液晶層を有し、
    前記トランジスタは、酸化物半導体層、ゲート、及びゲート絶縁層を有し、
    前記第１の絶縁層は、前記画素電極と前記トランジスタの間に位置し、
    前記第１の絶縁層は、開口部を有し、
    前記画素電極は、前記液晶層と前記第１の絶縁層の間に位置し、
    前記画素電極及び前記共通電極は、それぞれ、可視光を透過する機能を有し、
    前記酸化物半導体層は、第１の領域と第２の領域を有し、
    前記第１の領域は、前記ゲート絶縁層を介して前記ゲートと重なり、
    前記第２の領域は、前記画素電極と接する第１の部分と、前記第１の絶縁層における開口部の側面と接する第２の部分と、を有し、
    前記第２の領域の抵抗率は、前記第１の領域の抵抗率よりも低い、表示装置。
  2. 請求項１において、
    前記画素電極の前記液晶層側の面は、前記第１の絶縁層の前記液晶層側の面と同一面を形成することができる、表示装置。
  3. 請求項１または２において、
    前記共通電極は、前記トランジスタと前記液晶層との間に位置する、表示装置。
  4. 請求項３において、
    第２の絶縁層を有し、
    前記第２の絶縁層は、前記画素電極と前記共通電極の間に位置し、
    前記共通電極の前記液晶側の面は、前記第２の絶縁層の前記液晶側の面と同一面を形成することができる、表示装置。
  5. 請求項１乃至４のいずれか一において、
    画素を有し、
    前記第１の部分は、前記画素の開口部と重なる、表示装置。
  6. 請求項１乃至５のいずれか一において、
    前記画素電極及び前記酸化物半導体層は、インジウムと、亜鉛と、アルミニウム、ガリウム、イットリウム、及びスズのうち少なくとも一つと、を有する、表示装置。
  7. 請求項１乃至６のいずれか一において、
    前記共通電極は、インジウムと、亜鉛と、アルミニウム、ガリウム、イットリウム、及びスズのうち少なくとも一つと、を有する、表示装置。
  8. 請求項１乃至７のいずれか一において、
    前記画素電極及び前記酸化物半導体層は、結晶部を有する、表示装置。
  9. 請求項８において、
    前記画素電極及び前記酸化物半導体層が有する結晶部は、ｃ軸配向性を有する、表示装置。
  10. 請求項１乃至９のいずれか一において、
    前記共通電極は、結晶部を有する、表示装置。
  11. 請求項１０において、
    前記共通電極が有する結晶部は、ｃ軸配向性を有する、表示装置。
  12. 請求項１乃至１１のいずれか一において、
    前記トランジスタは、バックゲートを有し、
    前記バックゲートは、前記酸化物半導体層を介して、前記ゲートと重なる部分を有し、
    前記ゲート及び前記バックゲートは電気的に接続され、
    前記ゲートは、インジウムと、亜鉛と、アルミニウム、ガリウム、イットリウム、及びスズのうち少なくとも一つと、を有する、表示装置。
  13. 請求項１乃至１２のいずれか一において、
    走査線及び信号線を有し、
    前記走査線が伸長する方向は、前記信号線が伸長する方向と交差し、
    同一の色を呈する複数の画素が配設される方向は、前記信号線が伸長する方向と交差する、表示装置。
  14. 第１の基板上に、分離層を形成する工程と、
    前記分離層上に、島状の酸化物導電層を形成する工程と、
    前記分離層上及び前記酸化物導電層上に、酸化物絶縁層を形成する工程と、
    前記酸化物絶縁層上に、トランジスタを形成する工程と、
    前記第１の基板と第２の基板を、接着層を用いて貼り合わせる工程と、
    前記第１の基板と前記第２の基板を分離することで、前記酸化物導電層及び前記酸化物絶縁層を露出する工程とを有し、
    前記酸化物導電層は、表示素子の電極として機能することができる、分離方法。
  15. 請求項１４において、
    前記酸化物導電層は、前記トランジスタと電気的に接続される、分離方法。
  16. 請求項１４または１５において、
    前記トランジスタのチャネル領域は、インジウムと、亜鉛と、アルミニウム、ガリウム、イットリウム、及びスズのうち少なくとも一つと、を有する膜を用いて形成され、
    前記酸化物導電層は、インジウムと、亜鉛と、アルミニウム、ガリウム、イットリウム、及びスズのうち少なくとも一つと、を有する膜を用いて形成される、分離方法。
JP2016236993A 2015-12-11 2016-12-06 表示装置 Active JP6863725B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015242518 2015-12-11
JP2015242518 2015-12-11

Publications (3)

Publication Number Publication Date
JP2017111438A true JP2017111438A (ja) 2017-06-22
JP2017111438A5 JP2017111438A5 (ja) 2020-01-23
JP6863725B2 JP6863725B2 (ja) 2021-04-21

Family

ID=59012729

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016236993A Active JP6863725B2 (ja) 2015-12-11 2016-12-06 表示装置

Country Status (4)

Country Link
US (1) US20170168333A1 (ja)
JP (1) JP6863725B2 (ja)
KR (1) KR20180093000A (ja)
WO (1) WO2017098376A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019135147A1 (ja) * 2018-01-05 2019-07-11 株式会社半導体エネルギー研究所 表示装置、表示モジュール、及び電子機器
WO2019220246A1 (ja) * 2018-05-18 2019-11-21 株式会社半導体エネルギー研究所 表示装置、表示モジュール、電子機器、及び、表示装置の作製方法
US10955950B2 (en) 2016-11-09 2021-03-23 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, electronic device, and method for manufacturing the display device
JP2024037725A (ja) * 2018-03-30 2024-03-19 株式会社半導体エネルギー研究所 表示装置

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102173801B1 (ko) 2012-07-12 2020-11-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 및 표시 장치의 제작 방법
US10114263B2 (en) * 2015-12-18 2018-10-30 Semiconductor Energy Laboratory Co., Ltd. Display device
KR102550696B1 (ko) * 2016-04-08 2023-07-04 삼성디스플레이 주식회사 디스플레이 장치
JP6655471B2 (ja) * 2016-05-18 2020-02-26 株式会社ジャパンディスプレイ 表示装置及びセンサ装置
US10790318B2 (en) 2016-11-22 2020-09-29 Semiconductor Energy Laboratory Co., Ltd. Display device, method for manufacturing the same, and electronic device
WO2018100466A1 (en) * 2016-11-30 2018-06-07 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
KR102566717B1 (ko) * 2016-12-12 2023-08-14 삼성전자 주식회사 생체 센서를 구비한 전자 장치
KR102772195B1 (ko) * 2017-02-28 2025-02-26 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
CN110678989B (zh) 2017-03-13 2024-02-13 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
US10146080B1 (en) * 2017-11-21 2018-12-04 Wuhan China Star Optoelectronics Technology Co., Ltd. Method for manufacturing display device
JP2019101056A (ja) * 2017-11-28 2019-06-24 株式会社ジャパンディスプレイ 表示装置およびヘッドアップ表示装置
CN110120186A (zh) * 2018-02-06 2019-08-13 南京瀚宇彩欣科技有限责任公司 显示模块
JP7173154B2 (ja) * 2018-09-19 2022-11-16 凸版印刷株式会社 調光シート、および、調光シートの製造方法
TWI694280B (zh) * 2019-03-05 2020-05-21 友達光電股份有限公司 顯示裝置及其製造方法
US11488983B2 (en) * 2019-07-22 2022-11-01 Beijing Boe Technology Development Co., Ltd. Array substrate, method for manufacturing the same, and display device
KR20240111850A (ko) * 2023-01-10 2024-07-18 삼성디스플레이 주식회사 표시 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07169973A (ja) * 1993-10-06 1995-07-04 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイとその製造方法およびこれを用いた液晶表示装置
KR20080001896A (ko) * 2006-06-30 2008-01-04 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시장치 및 그 제조 방법
JP2012208184A (ja) * 2011-03-29 2012-10-25 Japan Display Central Co Ltd 液晶表示素子およびその製造方法
WO2013191033A1 (ja) * 2012-06-19 2013-12-27 シャープ株式会社 半導体装置およびその製造方法
US20160026044A1 (en) * 2014-07-25 2016-01-28 Lg Display Co., Ltd. Display device and method of manufacturing the same

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6127199A (en) * 1996-11-12 2000-10-03 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP2007250993A (ja) * 2006-03-17 2007-09-27 Kaneka Corp 粉体の導電性高分子を電極に用いた電気化学素子
EP2924498A1 (en) * 2006-04-06 2015-09-30 Semiconductor Energy Laboratory Co, Ltd. Liquid crystal desplay device, semiconductor device, and electronic appliance
JP2009099887A (ja) * 2007-10-19 2009-05-07 Hitachi Displays Ltd 表示装置
JP5246782B2 (ja) * 2008-03-06 2013-07-24 株式会社ジャパンディスプレイウェスト 液晶装置および電子機器
JP2010033038A (ja) * 2008-06-30 2010-02-12 Nec Electronics Corp 表示パネル駆動方法及び表示装置
KR101422362B1 (ko) * 2009-07-10 2014-07-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 표시 패널 및 전자 기기
US20120231241A1 (en) * 2009-11-18 2012-09-13 Sharp Kabushiki Kaisha Transparent electrode substrate, precursor transparent electrode substrate, and method for manufacturing transparent electrode substrate
US9443984B2 (en) * 2010-12-28 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI562361B (en) * 2012-02-02 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device
JP5906132B2 (ja) * 2012-05-09 2016-04-20 株式会社ジャパンディスプレイ 表示装置
TWI690085B (zh) * 2013-05-16 2020-04-01 日商半導體能源研究所股份有限公司 半導體裝置
JP6417125B2 (ja) * 2014-06-25 2018-10-31 株式会社ジャパンディスプレイ 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07169973A (ja) * 1993-10-06 1995-07-04 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイとその製造方法およびこれを用いた液晶表示装置
KR20080001896A (ko) * 2006-06-30 2008-01-04 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시장치 및 그 제조 방법
JP2012208184A (ja) * 2011-03-29 2012-10-25 Japan Display Central Co Ltd 液晶表示素子およびその製造方法
WO2013191033A1 (ja) * 2012-06-19 2013-12-27 シャープ株式会社 半導体装置およびその製造方法
CN104396019A (zh) * 2012-06-19 2015-03-04 夏普株式会社 半导体装置及其制造方法
US20160026044A1 (en) * 2014-07-25 2016-01-28 Lg Display Co., Ltd. Display device and method of manufacturing the same

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10955950B2 (en) 2016-11-09 2021-03-23 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, electronic device, and method for manufacturing the display device
US11733574B2 (en) 2018-01-05 2023-08-22 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
US11940703B2 (en) 2018-01-05 2024-03-26 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
CN111542780A (zh) * 2018-01-05 2020-08-14 株式会社半导体能源研究所 显示装置、显示模块及电子设备
WO2019135147A1 (ja) * 2018-01-05 2019-07-11 株式会社半導体エネルギー研究所 表示装置、表示モジュール、及び電子機器
CN111542780B (zh) * 2018-01-05 2023-11-21 株式会社半导体能源研究所 显示装置、显示模块及电子设备
JP2024037725A (ja) * 2018-03-30 2024-03-19 株式会社半導体エネルギー研究所 表示装置
JP2025087777A (ja) * 2018-03-30 2025-06-10 株式会社半導体エネルギー研究所 表示装置
US12461418B2 (en) 2018-03-30 2025-11-04 Semiconductor Energy Laboratory Co., Ltd. Display device
JP7289294B2 (ja) 2018-05-18 2023-06-09 株式会社半導体エネルギー研究所 表示装置、表示モジュール、電子機器、及び、表示装置の作製方法
JPWO2019220246A1 (ja) * 2018-05-18 2021-07-15 株式会社半導体エネルギー研究所 表示装置、表示モジュール、電子機器、及び、表示装置の作製方法
JP2023123443A (ja) * 2018-05-18 2023-09-05 株式会社半導体エネルギー研究所 表示装置、表示モジュールおよび電子機器
KR20210010520A (ko) * 2018-05-18 2021-01-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 표시 모듈, 전자 기기, 및 표시 장치의 제작 방법
JP7441362B2 (ja) 2018-05-18 2024-02-29 株式会社半導体エネルギー研究所 表示装置、表示モジュールおよび電子機器
CN112136170A (zh) * 2018-05-18 2020-12-25 株式会社半导体能源研究所 显示装置、显示模块、电子设备及显示装置的制造方法
WO2019220246A1 (ja) * 2018-05-18 2019-11-21 株式会社半導体エネルギー研究所 表示装置、表示モジュール、電子機器、及び、表示装置の作製方法
US11961871B2 (en) 2018-05-18 2024-04-16 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, electronic device, and method for fabricating display device
JP2025026547A (ja) * 2018-05-18 2025-02-21 株式会社半導体エネルギー研究所 表示装置
KR102800959B1 (ko) * 2018-05-18 2025-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 표시 모듈, 전자 기기, 및 표시 장치의 제작 방법

Also Published As

Publication number Publication date
JP6863725B2 (ja) 2021-04-21
WO2017098376A1 (en) 2017-06-15
KR20180093000A (ko) 2018-08-20
US20170168333A1 (en) 2017-06-15

Similar Documents

Publication Publication Date Title
JP6863725B2 (ja) 表示装置
JP6802701B2 (ja) 表示装置、モジュール及び電子機器
JP7150906B2 (ja) 半導体装置
JP7570478B2 (ja) 半導体装置
CN109906405B (zh) 显示装置、显示模块、电子设备以及显示装置的制造方法
JP6929079B2 (ja) 半導体装置の作製方法
CN108121123B (zh) 显示装置、显示模块及电子设备
JP7297984B2 (ja) 表示装置、表示モジュールおよび電子機器
JP2019024105A (ja) 半導体装置の作製方法
JP2024075612A (ja) 表示装置
JP2018006734A (ja) 半導体装置、当該半導体装置の作製方法、及び当該半導体装置を有する表示装置
KR20170129215A (ko) 터치 패널
JP2017076788A (ja) 半導体装置の作製方法
JP2017076787A (ja) 半導体装置の作製方法
JP2012003238A (ja) 液晶表示装置及びその駆動方法
JP2017228752A (ja) 半導体装置の作製方法
JP2020080416A (ja) 半導体装置
JP2022058513A (ja) 表示装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191204

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201006

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210309

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210401

R150 Certificate of patent or registration of utility model

Ref document number: 6863725

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250