JP2017117763A - タイマ装置 - Google Patents

タイマ装置 Download PDF

Info

Publication number
JP2017117763A
JP2017117763A JP2015255249A JP2015255249A JP2017117763A JP 2017117763 A JP2017117763 A JP 2017117763A JP 2015255249 A JP2015255249 A JP 2015255249A JP 2015255249 A JP2015255249 A JP 2015255249A JP 2017117763 A JP2017117763 A JP 2017117763A
Authority
JP
Japan
Prior art keywords
circuit
capacitor
voltage
input voltage
timer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015255249A
Other languages
English (en)
Other versions
JP6471687B2 (ja
Inventor
智浩 山田
Tomohiro Yamada
智浩 山田
恭貴 藤丸
Yasutaka Fujimaru
恭貴 藤丸
涼 池内
Ryo Ikeuchi
涼 池内
鵬程 趙
peng-cheng Zhao
鵬程 趙
高洋 佐藤
Takahiro Sato
高洋 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Corp
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Corp, Omron Tateisi Electronics Co filed Critical Omron Corp
Priority to JP2015255249A priority Critical patent/JP6471687B2/ja
Priority to CN201611093001.0A priority patent/CN106921290B/zh
Priority to TW105139392A priority patent/TWI623958B/zh
Priority to EP16203014.2A priority patent/EP3185257B1/en
Publication of JP2017117763A publication Critical patent/JP2017117763A/ja
Application granted granted Critical
Publication of JP6471687B2 publication Critical patent/JP6471687B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G04—HOROLOGY
    • G04F—TIME-INTERVAL MEASURING
    • G04F1/00—Apparatus which can be set and started to measure-off predetermined or adjustably-fixed time intervals without driving mechanisms, e.g. egg timers
    • G04F1/005—Apparatus which can be set and started to measure-off predetermined or adjustably-fixed time intervals without driving mechanisms, e.g. egg timers using electronic timing, e.g. counting means
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/06—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/06—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/072—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps adapted to generate an output voltage whose value is lower than the input voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Measurement Of Predetermined Time Intervals (AREA)
  • Electronic Switches (AREA)
  • Dc-Dc Converters (AREA)

Abstract

【課題】ワイドレンジの入力電圧に対応して使用される場合であっても、計時回路への入力電圧を安定化することができ、かつ入力電圧が高い場合に特に発熱を低減できるタイマ装置を実現する。【解決手段】外部からの入力電圧をコンデンサ(C1、C2)の少なくとも1つにより平滑化する波形平滑化回路(26)と、計時回路(23)へ供給する電圧を調整する降圧回路(22)とを備え、波形平滑化回路(26)は、入力電圧の値に応じて、使用するコンデンサ(C1、C2)を切り替える切替回路(21)を備える。【選択図】図1

Description

本発明は、タイマ装置に関する。
従来、入力があった時点から設定時間遅れて作動する時間差作動装置が存在する。時間差作動装置は、電源オンの入力を受けた時点から設定時間が経過した後で電源オンするオンディレー動作や、電源オンの入力を受けた時点で電源オンし、電源オフの入力を受けた時点から設定時間が経過した後で電源オフするオフディレー動作を実行する。時間差作動装置のこのような動作を実現するために、タイマ装置が利用されている。例えば、特許文献1に、タイマ電源回路(降圧回路)およびタイマ回路T(計時回路)を含むリレー回路(タイマ装置)が記載されている。
図3は、特許文献1に記載された従来のタイマ装置の回路構成を示す回路図である。タイマ装置は、タイマ電源回路TCに交流電圧を印加されてから、所定時間経過後に、リレーRYを駆動する。タイマ装置は、タイマ電源回路TCおよびタイマ回路Tを含む。また、タイマ回路Tと並列に、コンデンサCが接続されている。コンデンサCは、タイマ回路Tに並列に接続されているので、タイマ回路Tに供給される電圧を安定化することができる。
タイマ電源回路TCは、電圧を入力された場合、電圧V0を出力する。電圧V0によって、タイマ回路Tに入力信号電流i3が入力される。タイマ回路Tは、入力信号電流i3が入力され始めた時点から、所定時間経過後に、出力信号電圧を出力する。
タイマ回路Tから出力信号電圧が出力されるまで、制御用トランジスタTr3のベースにベース電圧は印加されない。そのため、制御用トランジスタTr3のコレクタ−エミッタ間は遮断されているので、バイパス用トランジスタTr2にベース電流が供給される。このベース電流により、バイパス用トランジスタTr2のエミッタ−コレクタ間が導通する。したがって、バイパス用直列回路2を流れるバイパス電流i2は、バイパス用トランジスタTr2のコレクタおよびエミッタを通って主に流れるので、リレー駆動用トランジスタTr1のベースに供給される電流が少なくなる。その結果、リレー駆動用トランジスタTr1のコレクタ−エミッタ間が遮蔽されるので、リレーRYは駆動されない。
タイマ回路Tから出力信号電圧が出力され、制御用トランジスタTr3のベースに対し、ベース電流が供給されると、制御用トランジスタTr3のコレクタ−エミッタ間が導通する。その結果、抵抗R2を流れるバイパス電流i4は、制御用トランジスタTr3のコレクタおよびエミッタを通って主に流れるので、バイパス用トランジスタTr2のベースに供給される電流が少なくなり、バイパス用トランジスタTr2のエミッタ−コレクタ間が遮断され、抵抗R1を通るバイパス電流i2が、ベース電流として、リレー駆動用トランジスタTr1のベースに供給されて、リレー駆動用トランジスタTr1のコレクタ−エミッタ間が導通する。これにより、リレー駆動用直列回路1をリレー駆動用電流i1が流れて、リレーRYが駆動される。
特開2001−283702号公報(2001年10月12日公開)
特許文献1のタイマ装置に入力された交流電圧は、タイマ電源回路TCにより降圧された後、タイマ回路TおよびコンデンサCに入力される。コンデンサCはタイマ回路Tへ供給される電圧を安定化させる。
タイマ装置は、交流または直流の入力電圧によって、計時動作を制御する。そのため、タイマ装置は、電源ONおよび電断を瞬時に検知しなければならない。ところが、電源ON時または電断時にコンデンサCに電荷が有ると、タイマ装置において、電源ONおよび電断の検知が遅れてしまうことになるので、そのような検知の遅れがないように、従来のタイマ装置は、コンデンサCには大きな容量をもたせていない。
また、タイマ装置は、ワイドレンジの交流または直流の入力電圧に対応可能なように構成する必要もある。この構成では、コンデンサCに蓄積された電荷が電流としてタイマ回路Tへ供給されるが、コンデンサCには、上記の理由により大きな容量をもたせることができないので、入力電圧が低い場合であってもタイマ回路Tを駆動するためには、タイマ回路Tへ十分な電流を供給する必要がある。しかし、入力電圧が低い場合であってもタイマ回路Tへ十分な電流が供給されるようにタイマ装置を構成すると、入力電圧が高い場合には、タイマ電源回路TCおよびタイマ回路Tへ供給される電流が多くなりすぎて、特にタイマ電源回路TCにおいて発熱が増大するという問題があった。
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、ワイドレンジの入力電圧に対応して使用される場合であっても、計時回路への入力電圧を安定化することができ、かつ入力電圧が高い場合に特に発熱を低減できるタイマ装置を提供することにある。
上記の課題を解決するために、本発明に係るタイマ装置は、少なくとも1つのコンデンサを備え、外部からの入力電圧を平滑化する平滑化回路と、前記平滑化回路から供給される電圧を調整する降圧回路と、前記降圧回路から電力が供給される計時回路とを備え、前記平滑化回路が、前記入力電圧の値に応じて、使用する前記コンデンサを切り替える切替回路を備える。
上記の構成によれば、平滑化回路によって入力電圧が平滑化されるので、降圧回路へ供給される電力を安定化することができる。また、切替回路によって、使用するコンデンサによる電気容量を入力電圧に応じて必要十分な値に変更することが可能となる。よって、入力電圧が低い場合には、電気容量を比較的大きくすることによって、降圧回路へ供給される電力を十分に安定化させることができる。また、入力電圧が高い場合には、電気容量を比較的小さくすることによって、コンデンサから降圧回路へ供給される電力を抑制し、降圧回路における発熱を低減することができる。
また、入力電圧が高い場合には、電気容量を比較的小さくすることによって、電気容量に対する電荷の供給を少なくすることができる。よって、電気容量による入力電圧の立ち上がりが遅延することを防止することができるので、入力電圧の印加開始から外部の電気機器への電力供給開始までのタイムラグを抑制することができる。加えて、電断時に、平滑化回路から計時回路への入力電圧が速やかに立ち下がるという利点も有する。
さらに、上記の降圧回路における発熱低減効果、および、入力電圧の印加開始から計時回路への電力供給開始までのタイムラグ抑制効果を有するタイマ装置を提供することができる。
また、本発明に係るタイマ装置は、前記平滑化回路が並列に接続された第1および第2のコンデンサを備え、前記切替回路が、前記入力電圧が所定値未満である場合、前記第1および第2のコンデンサの両方を使用するとともに、前記入力電圧が所定値以上である場合、前記第1のコンデンサのみを使用するように切り替えてもよい。
上記の構成によれば、入力電圧が所定値未満である場合、並列に接続された第1および第2のコンデンサの両方が使用される一方、入力電圧が所定値以上である場合、前記第1のコンデンサのみが使用されることになる。よって、入力電圧が所定値以上である場合、入力電圧が所定値未満の場合と比較して、電気容量を比較的小さくすることができる。したがって、上記の降圧回路における発熱低減効果、および、入力電圧の印加開始から外部の電気機器への電力供給開始までのタイムラグ抑制効果を実現することができる。
また、本発明に係るタイマ装置は、前記平滑化回路が直列に接続された第3および第4のコンデンサを備え、前記切替回路が、前記入力電圧が所定値未満である場合、前記第3のコンデンサのみを使用するとともに、前記入力電圧が所定値以上である場合、前記第3および第4のコンデンサの両方を使用するように切り替えてもよい。
上記の構成によれば、入力電圧が所定値未満である場合、第3のコンデンサのみが使用される一方、入力電圧が所定値以上である場合、直列に接続された第3および第4のコンデンサの両方が使用されることになる。よって、入力電圧が所定値以上である場合、入力電圧が所定値未満の場合と比較して、電気容量を比較的小さくすることができる。したがって、上記の降圧回路における発熱低減効果、および、入力電圧の印加開始から外部の電気機器への電力供給開始までのタイムラグ抑制効果を実現することができる。
また、本発明に係るタイマ装置は、前記切替回路が、スイッチング素子を備え、前記スイッチング素子が、前記入力電圧の値に応じてスイッチング動作を行うことにより、使用する前記コンデンサを切り替えてもよい。
上記の構成によれば、スイッチング素子によって使用するコンデンサの切替が行われるので、比較的簡素で安価な構成によって実現することが可能となる。
また、本発明に係るタイマ装置は、前記入力電圧が所定値以上である場合に、前記第2のコンデンサに対して印加される電圧を、前記入力電圧よりも小さい分圧値とするための分圧回路を備えていてもよい。
上記の構成によれば、入力電圧が所定値以上である場合に、第2のコンデンサに対して過大な電圧が印加されることを防止することができる。よって、第2のコンデンサの耐圧を低くすることができるので、第2のコンデンサのサイズを小さくすることができる。これにより、タイマ装置の小型化を図ることができる。
また、本発明に係るタイマ装置は、前記入力電圧が所定値以上である場合に、前記第3および第4のコンデンサに対して印加される電圧を、それぞれ、前記入力電圧よりも小さい分圧値とするための分圧回路を備えていてもよい。
上記の構成によれば、入力電圧が所定値以上である場合に、第3および第4のコンデンサに対して過大な電圧が印加されることを防止することができる。よって、第3および第4のコンデンサの耐圧を低くすることができるので、第3および第4のコンデンサのサイズを小さくすることができる。これにより、タイマ装置の小型化を図ることができる。
また、本発明に係るタイマ装置は、前記入力電圧が印加されたか否かを示す信号を前記計時回路に入力する入力電圧検知回路をさらに備え、前記入力電圧検知回路は、前記平滑化回路および前記降圧回路のどちらも介さずに、前記外部からの前記入力電圧を検知してもよい。
上記の構成によれば、入力電圧検知回路は、平滑化回路および降圧回路のどちらも介さずに、外部からの入力電圧を検知するので、入力電圧印加開始から検知までのタイムラグを抑制することができる。よって、計時回路での計時動作の精度を向上させることができる。
本発明は、ワイドレンジの入力電圧に対応して使用される場合であっても、計時回路への入力電圧を安定化することができ、かつ入力電圧が高い場合に特に発熱を低減できるタイマ装置を実現する。
実施形態1に係るタイマ装置の回路構成を示す回路図である。 図1に示す波形平滑化回路の一変形例を備えたタイマ装置の回路構成を示す回路図である。 従来のタイマ装置の回路図である。
以下、本発明の実施の形態について、図1〜図2を用いて詳細に説明する。
(タイマ装置20)
図1を用いて、本実施形態に係るタイマ装置20の構成を説明する。図1は、タイマ装置20の回路構成を示す回路図である。タイマ装置20は、ワイドレンジ(例えば、AC/DC=20.4〜264〔V〕)の電力供給に対応可能なように構成されている。図1に示すように、タイマ装置20は、降圧回路22、計時回路23、電源ON・OFF検知回路24(入力電圧検知回路)、全波整流回路25、および波形平滑化回路26(平滑化回路)を備えている。
タイマ装置20は、入力端子A1、A2を介して、入力機器40と接続されている。タイマ装置20は、入力機器40から電力供給される。入力機器40からの電力供給は、交流でも直流でもよく、また、その電圧も上記の対応可能範囲内であればよい。
波形平滑化回路26は、全波整流回路25によって全波整流された電圧を平滑化する。波形平滑化回路26によって平滑化された電圧は、降圧回路22に印加される。波形平滑化回路26の具体的な構成については後述する。
降圧回路22は、波形平滑化回路26を通って入力された電圧を調整する。具体的には、降圧回路22は、調整後の電圧が計時回路23の許容範囲となるように降圧する。換言すれば、降圧回路22は、計時回路23に電力を供給する電源回路として機能する。
計時回路23は、降圧回路22から電力供給を受けることによって動作し、電源ON・OFF検知回路24からの入力信号が入力され始めた時点から、設定時間を計測する。そして、計時回路23は、設定時間が経過した後、出力信号を出力する。なお、タイマ装置20は、ダイヤルなどで設定時間を設定するアナログタイマ方式であってもよいし、デジタル表示と各種ボタンなどによって設定時間を設定するデジタルタイマ方式であってもよい。
図1に示すように、電源ON・OFF検知回路24は、入力機器40と計時回路23とを直接的に接続している。入力機器40の電源のON・OFFが切り替えられたとき、計時回路23は、電源ON・OFF検知回路24から入力される信号の変化に基づいて、入力機器40の電源の状態が切り替えられたことを直ちに検知することができる。このように、計時回路23は、波形平滑化回路26および降圧回路22の影響を受けずに計時動作を開始できるので、計時回路23による計時の開始が遅延することを抑制することができる。
全波整流回路25は、入力機器40から入力された電圧を全波整流する回路である。特に入力機器40から交流が入力された場合に、これを擬似的に直流に変換する機能を有している。
以上のように、タイマ装置20は、入力機器40から電力供給され始めた時点から、設定時間が経過した後で、出力信号を出力する。タイマ装置20は、タイマー機能を備えた様々な時間差作動装置に適用することができる。なお、本実施形態では、入力機器40からタイマ装置20へ電力供給が開始されたから計時が開始される例について詳細を説明するが、本発明はこれに限定されるものではなく、入力機器40からタイマ装置20への電力供給が終了した時点から計時が行われてもよい。
(波形平滑化回路26)
図1に示すように、波形平滑化回路26は、抵抗R1〜R5、コンデンサC1(第2のコンデンサ)を、ダイオードD1〜D2、トランジスタTR1〜TR2(スイッチング素子)、およびコンデンサC0(第1のコンデンサ)を備えている。なお、抵抗R1〜R5、コンデンサC1、ダイオードD1〜D2、およびトランジスタTR1〜TR2によって切替回路21が構成されている。
以下で詳細に説明するように、波形平滑化回路26は、入力機器40から、閾値以下の低電圧が印加されている場合には、コンデンサC1に電流を流す一方、入力機器40から、閾値を超える高電圧が印加されている場合には、コンデンサC1に電流を流さないように動作する。なお、図1において、トランジスタTR1は、バイポーラトランジスタであり、トランジスタTR2は、ノーマリオン型の電界効果トランジスタMOSFETである。しかしながら、トランジスタTR1およびトランジスタTR2の種類は、特に限定されない。すなわち、波形平滑化回路26は、上述した動作を実行可能であるように構成されていればよい。また、ダイオードD1〜D2はツェナーダイオードであるが、これに限定されるものではなく、同様の機能を有する構成であればよい。
図1に示すように、波形平滑化回路26において、ダイオードD1、抵抗R1、および抵抗R2はこの順で直列接続されている。ダイオードD1は全波整流回路25の高圧側入力端子と接続し、抵抗R2は全波整流回路25の低圧側入力端子と接続している。抵抗R1と抵抗R2との間には、トランジスタTR1のベースが接続されている。
ダイオードD1、抵抗R1、および抵抗R2と並列に、抵抗R3およびダイオードD2が直列接続されている。トランジスタTR1のコレクタは、抵抗R3とダイオードD2とを接続する配線に接続されており、トランジスタTR1のエミッタは、全波整流回路25の低圧側入力端子に接続されている。
また、ダイオードD1、抵抗R1、および抵抗R2と並列に、トランジスタTR2とコンデンサC1とが直列接続されている。トランジスタTR1のコレクタは、抵抗Rxを介して、トランジスタTR2のゲートと接続されている。
さらに、トランジスタTR2およびコンデンサC1と並列に、抵抗R4および抵抗R5が直列接続されている。コンデンサC1とトランジスタTR2との間の配線と、抵抗R4と抵抗R5との間の配線は接続されている。抵抗R4および抵抗R5は、本発明の分圧回路を構成する。
なお、コンデンサC0は、全波整流回路25の高圧側入力端子と低圧側入力端子とに接続され、波形平滑化回路26と並列接続されている。
次に、図1に示す回路における動作について説明する。入力機器40からタイマ装置20へ電力供給されていない場合、ダイオードD1、抵抗R1、および抵抗R2を電流が流れない。また、トランジスタTR1のベースには電圧が印加されず、トランジスタTR1のコレクタ−エミッタ間は導通しない。そのため、抵抗Rxを電流が流れず、トランジスタTR2のゲートに電圧が印加されないので、トランジスタTR2はOFFの状態となる。したがって、電流がコンデンサC1およびトランジスタTR2を流れることはない。
入力機器40からタイマ装置20へ電力供給されている場合、トランジスタTR1のベースに対し、抵抗R2の分圧が印加される。
トランジスタTR1のベースに対して、ベース電圧よりも小さい電圧が印加された場合、トランジスタTR1のコレクタ−エミッタ間は導通せず、抵抗R3およびトランジスタTR1を電流が流れない。そのため、抵抗Rxを介して、トランジスタTR2のゲートに対して、電圧が印加されるので、トランジスタTR2はONの状態に切り替わる。トランジスタTR2がONである場合、電流がコンデンサC1およびトランジスタTR2を流れる。これにより、入力される電圧は、コンデンサC1によって平滑化される。
一方、トランジスタTR1のベースに対し、ベース電圧以上の電圧が印加された場合、トランジスタTR1のコレクタ−エミッタ間が導通し、抵抗R3およびトランジスタTR1を電流が流れる。また、トランジスタTR1のコレクタ−エミッタ間が導通した場合、トランジスタTR2のゲートに電圧が印加されないので、トランジスタTR2はOFFのままになる。トランジスタTR2がOFFである場合、トランジスタTR2のコレクタ−エミッタ間は導通しないので、電流はコンデンサC1およびトランジスタTR2を流れない。
ここで、トランジスタTR2がOFFである場合であっても、わずかな電流が、コンデンサC1およびトランジスタTR2を流れる可能性がある。この場合、コンデンサC1に対して、過大な電圧が印加される可能性がある。そこで、上記したように、コンデンサC1およびトランジスタTR2と並列に、抵抗R4および抵抗R5が接続されている。これにより、コンデンサC1には、入力信号の電圧そのものが印加されるのではなく、抵抗R4の分圧が印加される。抵抗R4の抵抗値に対し、抵抗R5の抵抗値を十分に大きな値に設定することによって、コンデンサC1に印加される抵抗R4の分圧を低減するとともに、コンデンサC1に過大な電圧が印加されないようにすることができる。さらに、コンデンサC1および抵抗R5を通る電流経路が存在するので、コンデンサC1に蓄電された電荷が、抵抗R5を通って、コンデンサC1から放出される。そのため、コンデンサC1に過剰な電荷が蓄積されることを防止できる。したがって、波形平滑化回路26への電力供給が終了した場合、波形平滑化回路26からの出力を速やかに立ち下げることができる。
以上のように、波形平滑化回路26の構成によれば、トランジスタTR1のべースにベース電圧よりも小さい低電圧が印加される場合、コンデンサC1を電流が流れる。そのため、コンデンサC1によって入力信号を平滑化することができる。また、トランジスタTR1のべースにベース電圧以上の高電圧が印加される場合、コンデンサC1を電流が流れない。そのため、コンデンサC1の耐圧性能を低くすることが可能となる。
なお、上記したように、切替回路21と並列に、コンデンサC0が接続されている。入力機器40から電力が供給されている場合、入力電圧はコンデンサC0によって平滑化される。また、トランジスタTR1のべースにベース電圧よりも小さい低電圧が印加される場合、コンデンサC0とコンデンサC1とは並列接続されることになるので、両者によって入力電圧が平滑化される。
つまり、入力電圧が低い場合には、コンデンサC0とコンデンサC1による平滑化により、計時回路23への電力供給を安定して行うことができるとともに、入力電圧が高い場合には、コンデンサC1を実質的にバイパスさせることによって、降圧回路22への電力供給量を下げることができる。したがって、降圧回路22における発熱を低減することが可能となる。また、コンデンサC1には高電圧が印加されることがないので、コンデンサC1の耐圧性能を低くすることが可能となる。コンデンサは、耐圧性能が高いほどそのサイズが大きくなるので、上記の構成によれば、コンデンサC1のサイズを小型化することが可能となる。よって、タイマ装置20を小型化・スリム化することができる。
さらに、入力電圧が高い場合には、コンデンサC1に対する電荷の供給が不要となるので、波形平滑化回路26においてコンデンサC1による入力電圧の立ち上がりが遅延することを防止することができる。よって、入力機器40から波形平滑化回路26へ電力供給がされ始めた時点から、計時回路23へ電力が供給され始める時点までのタイムラグを抑制することができる。また、入力電圧が高い場合には、コンデンサC1に蓄電されないので、電断時に、波形平滑化回路26から計時回路23への入力電圧の立ち下りが速くなる。
これにより、計時回路23による計時の開始が遅れたり、入力機器40から波形平滑化回路26へ電力供給がされ始めた時点から計時動作を開始することができなかったりという問題を解消することができる。
(波形平滑化回路26の変形例)
図2を用いて、図1に示す波形平滑化回路26の一変形例を説明する。図2は、波形平滑化回路26の代わりに、本変形例に係る波形平滑化回路26´を備えたタイマ装置20の回路図である。
図2に示すように、波形平滑化回路26´は、図1に示す波形平滑化回路26において、コンデンサC0を備えない一方、コンデンサC2(第4のコンデンサ)をさらに備えている。コンデンサC2は、コンデンサC1(第3のコンデンサ)とタイマ装置20の低電圧側入力端子との間に接続されている。すなわち、コンデンサC2は、抵抗R5およびトランジスタTR2と並列に接続されている。
この構成の場合、コンデンサC1には抵抗R4の分圧が印加される一方、コンデンサC2には抵抗R5の分圧が印加される。したがって、コンデンサC1およびコンデンサC2は、入力機器40から入力され得る最大電圧(264V)に耐えられる程の耐圧性能を有している必要がない。
トランジスタTR1のべースにベース電圧よりも小さい低電圧が印加される場合、トランジスタTR2はOFFの状態になるので、コンデンサC2は使われず、コンデンサC1のみによって電荷が蓄積され、電圧の平滑化が行われる。
一方、トランジスタTR1のべースにベース電圧以上の高電圧が印加される場合、トランジスタTR2はONの状態になるので、コンデンサC1とコンデンサC2とが直列接続された状態となる。この場合、コンデンサC1のみの場合と比較して、降圧回路22への電力供給量を下げることができる。したがって、降圧回路22における発熱を低減することが可能となる。
また、コンデンサC1とコンデンサC2との直列回路の容量は、コンデンサC1単独の容量よりも小さくなる。よって、波形平滑化回路26´における電圧の立ち上がりが遅延することを防止することができる。よって、入力機器40から波形平滑化回路26´へ電力供給がされ始めた時点から、計時回路23へ電力が供給され始める時点までのタイムラグを抑制することができる。これにより、計時回路23による計時の開始が遅れたり、入力機器40から波形平滑化回路26´へ電力供給がされ始めた時点から計時動作を開始することができなかったりという問題を解消することができる。また、入力電圧が高い場合には、波形平滑化回路26´の容量がコンデンサC1の容量よりも小さいので、電断時に、波形平滑化回路26´から計時回路23への入力電圧の立ち下りが速くなる。
なお、本実施形態では、入力電圧に対して閾値を1つ設け、この閾値よりも上か下かによって使用するコンデンサを切り替えているが、これに限定されるものではない。例えば、閾値を複数設けて、これに応じて3段階以上でコンデンサを切り替える構成としてもよい。
(電源回路の他の適用例)
上記の実施形態では、本発明に係る電源回路としての降圧回路22と計時回路23とを備えたタイマ装置20について説明したが、本発明はこれに限定されるものではない。例えば、計時回路23の代わりに、各種電気機器(例えば温度調節機器など)が本発明に係る電源回路に接続される構成とすることも可能である。この場合、入力機器40からの入力電圧の許容範囲を大きくしても、上記電源回路における発熱を抑制するとともに、入力電圧の印加開始から上記電気機器への電力供給開始までの遅延などが生じない電源回路を提供することができる。
本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。
20 タイマ装置
21 切替回路
22 降圧回路
23 計時回路
24 電源ON・OFF検知回路(入力電圧検知回路)
26 波形平滑化回路(平滑化回路)
C0 コンデンサ(第1のコンデンサ)
C1 コンデンサ(第2のコンデンサ、第3のコンデンサ)
C2 コンデンサ(第4のコンデンサ)
TR1、TR2 トランジスタ(スイッチング素子)

Claims (7)

  1. 少なくとも1つのコンデンサを備え、外部からの入力電圧を平滑化する平滑化回路と、
    前記平滑化回路から供給される電圧を調整する降圧回路と、
    前記降圧回路から電力が供給される計時回路とを備え、
    前記平滑化回路が、前記入力電圧の値に応じて、使用する前記コンデンサを切り替える切替回路を備えることを特徴とするタイマ装置。
  2. 前記平滑化回路が並列に接続された第1および第2のコンデンサを備え、
    前記切替回路が、前記入力電圧が所定値未満である場合、前記第1および第2のコンデンサの両方を使用するとともに、前記入力電圧が所定値以上である場合、前記第1のコンデンサのみを使用するように切り替えることを特徴とする請求項1記載のタイマ装置。
  3. 前記平滑化回路が直列に接続された第3および第4のコンデンサを備え、
    前記切替回路が、前記入力電圧が所定値未満である場合、前記第3のコンデンサのみを使用するとともに、前記入力電圧が所定値以上である場合、前記第3および第4のコンデンサの両方を使用するように切り替えることを特徴とする請求項1記載のタイマ装置。
  4. 前記切替回路が、スイッチング素子を備え、
    前記スイッチング素子が、前記入力電圧の値に応じてスイッチング動作を行うことにより、使用する前記コンデンサを切り替えることを特徴とする請求項1〜3のいずれか一項に記載のタイマ装置。
  5. 前記入力電圧が所定値以上である場合に、前記第2のコンデンサに対して印加される電圧を、前記入力電圧よりも小さい分圧値とするための分圧回路を備えていることを特徴とする請求項2に記載のタイマ装置。
  6. 前記入力電圧が所定値以上である場合に、前記第3および第4のコンデンサに対して印加される電圧を、それぞれ、前記入力電圧よりも小さい分圧値とするための分圧回路を備えていることを特徴とする請求項3に記載のタイマ装置。
  7. 前記入力電圧が印加されたか否かを示す信号を前記計時回路に入力する入力電圧検知回路をさらに備え、
    前記入力電圧検知回路は、前記平滑化回路および前記降圧回路のどちらも介さずに、外部からの前記入力電圧を検知することを特徴とする請求項1から6のいずれか1項に記載のタイマ装置。
JP2015255249A 2015-12-25 2015-12-25 タイマ装置 Active JP6471687B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2015255249A JP6471687B2 (ja) 2015-12-25 2015-12-25 タイマ装置
CN201611093001.0A CN106921290B (zh) 2015-12-25 2016-11-30 定时器装置
TW105139392A TWI623958B (zh) 2015-12-25 2016-11-30 計時器裝置
EP16203014.2A EP3185257B1 (en) 2015-12-25 2016-12-08 Timer apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015255249A JP6471687B2 (ja) 2015-12-25 2015-12-25 タイマ装置

Publications (2)

Publication Number Publication Date
JP2017117763A true JP2017117763A (ja) 2017-06-29
JP6471687B2 JP6471687B2 (ja) 2019-02-20

Family

ID=57838107

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015255249A Active JP6471687B2 (ja) 2015-12-25 2015-12-25 タイマ装置

Country Status (4)

Country Link
EP (1) EP3185257B1 (ja)
JP (1) JP6471687B2 (ja)
CN (1) CN106921290B (ja)
TW (1) TWI623958B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110191549B (zh) * 2019-07-04 2021-03-09 浙江阳光美加照明有限公司 一种led精准定时开关灯及其精准定时的驱动电路
CN112992096B (zh) * 2021-03-19 2022-09-09 合肥京东方显示技术有限公司 改善残像的方法、装置及显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0158253U (ja) * 1987-10-06 1989-04-12
US5422780A (en) * 1992-12-22 1995-06-06 The Lee Company Solenoid drive circuit
JPH11285254A (ja) * 1998-03-26 1999-10-15 Mitsubishi Electric Corp 電源装置
JP2001283702A (ja) * 2000-03-31 2001-10-12 Matsushita Electric Works Ltd リレー回路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0884434A (ja) * 1994-09-08 1996-03-26 Ueda:Kk 電池装置及びこれを用いた間欠動作装置
JPH10257681A (ja) * 1997-03-13 1998-09-25 Sony Corp 充電装置及び充電方法、並びに2次電池装置
US6798175B2 (en) * 2000-04-11 2004-09-28 Pentax Corporation Power supply circuit
CN104578840B (zh) * 2013-10-28 2018-04-27 欧姆龙株式会社 供电电路及具有该供电电路的电子设备

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0158253U (ja) * 1987-10-06 1989-04-12
US5422780A (en) * 1992-12-22 1995-06-06 The Lee Company Solenoid drive circuit
JPH11285254A (ja) * 1998-03-26 1999-10-15 Mitsubishi Electric Corp 電源装置
JP2001283702A (ja) * 2000-03-31 2001-10-12 Matsushita Electric Works Ltd リレー回路

Also Published As

Publication number Publication date
JP6471687B2 (ja) 2019-02-20
TW201724150A (zh) 2017-07-01
CN106921290A (zh) 2017-07-04
TWI623958B (zh) 2018-05-11
CN106921290B (zh) 2019-02-19
EP3185257B1 (en) 2018-05-16
EP3185257A1 (en) 2017-06-28

Similar Documents

Publication Publication Date Title
US10075081B2 (en) Insulated synchronous rectification DC/DC converter
US9787193B2 (en) Switching power supply and method for controlling voltage of bulk capacitor in the switching power supply
US9391530B2 (en) System and method for synchronous rectifier
KR101434729B1 (ko) 다이나믹 댐퍼 및 다이나믹 댐퍼를 포함하는 조명 구동 회로
JP5910395B2 (ja) ドライブ回路
KR101837164B1 (ko) 스위치 제어기, 스위치 제어 방법, 및 스위치 제어기를 포함하는 전력 공급 장치
US10176950B2 (en) Latching relay drive circuit
CN101207327B (zh) 电源软启动装置
JP2017212795A (ja) コンデンサ放電回路
US9330870B2 (en) AC line powered relay driving circuits
US10468969B2 (en) Electronic circuit and method for operating an electronic circuit
JP6471687B2 (ja) タイマ装置
CN101872958B (zh) 一种开关电源的输入电压欠压保护电路
CN116456537B (zh) 接口控制电路、控制方法及接口控制装置
CN105684286A (zh) 电源装置
JP5797946B2 (ja) インバータ装置の蓄積電力放電回路
US10411461B2 (en) Protection circuit for brushless DC motor, and control device
TWI411205B (zh) 應用在切換式電源供應器的電流感測電路
KR20150112838A (ko) 전력 공급 장치
KR20150070590A (ko) 동기 정류기 구동 회로 및 이를 포함하는 전원 공급 장치
TWI343181B (en) Soft-start apparatus for power supply
CN106329483B (zh) 开关电源
TWM485439U (zh) 電源供應系統及其線性控制模組
JP2004208462A (ja) 電源装置
WO2016132440A1 (ja) バッテリ充電装置、およびバッテリ充電装置の制御方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190107

R150 Certificate of patent or registration of utility model

Ref document number: 6471687

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150