JP2017117814A - 半導体発光装置、及び、半導体発光装置の製造方法 - Google Patents

Abstract

【課題】高品質の半導体発光装置を提供する。【解決手段】半導体発光装置は、第１導電層３２を備える第１基材３１と、第２導電層４２を備える第２基材４１と、第１導電側の第１電極、及び、第１導電側とは逆導電側である第２導電側の第２電極を備え、第１基材３１と第２基材４１の間に配置された複数の半導体発光素子１０とを有し、複数の半導体発光素子１０の第１電極は、第１基材３１の第１導電層３２と電気的に接続され、複数の半導体発光素子１０の一部は、第２電極が、第２基材４１の第２導電層４２と電気的に接続され、複数の半導体発光素子１０の他の一部は、第２電極が、第２基材４１の第２導電層４２と電気的に分離され、複数の半導体発光素子１０の間の領域には、少なくとも表面が非導電化された導電性材料４３が配置される。【選択図】図３−２

Description

本発明は、半導体発光装置、及び、半導体発光装置の製造方法に関する。

図８Ａ及び図８Ｂに、ＬＥＤ(light emitting diode)素子に通電する方法の例を示す。

図８Ａを参照する。半導体積層構造の両側に電極を備える、上下電極タイプのＬＥＤ素子７０の場合は、一方電極側を、たとえば導電性樹脂７１でフレーム７２にマウントするとともに、他方電極側に配置した電極パッド７３に、Ａｕワイヤ７４をボンディングすることで通電を行うのが一般的である。

図８Ｂを参照する。半導体積層構造の一方面側にｎ側電極８０ｎ及びｐ側電極８０ｐを備えるＬＥＤ素子８０の場合は、Ａｕバンプ８１によって実装基板８２と電気的に接続する、フリップチップ実装と呼ばれる通電方法がある。図８Ｂには、ｎ側電極８０ｎが実装基板８２の配線８３と電気的に接続され、ｐ側電極８０ｐが実装基板８２の配線８４と電気的に接続される例を示した。

ＬＥＤ素子をフレキシブルな基板（シート）に実装し、折り曲げ可能な発光装置を作製することが検討されている。たとえば透光性のシートを用いて、発光する樹脂シートを作製することができるため、デザイン性の高い表示装置などへの応用が考えられる。

個々のＬＥＤ素子を、ワイヤボンディングでフレキシブルなシートに実装すると、ワイヤが切断される可能性が高い。フリップチップ実装を行う場合は、シートに、ＬＥＤ素子に対応する配線パターンの形成が必要となることに加え、ＬＥＤ素子を高い位置決め精度で配置する必要があるなど、実装工程が複雑になる。

ＬＥＤ素子をフレキシブルシートに実装する技術が知られている（たとえば特許文献１及び２参照）。

特許文献１には、導電層を備える２枚のシート間に、図８Ａに示すような上下電極タイプのＬＥＤ素子を挟持し、ＬＥＤ素子の上部電極を、上方のシートの導電層と接触させ、下部電極を、透明導電性接着剤を介して、下方のシートの導電層と導通させる発光装置が記載されている。２枚のシート間の、ＬＥＤ素子配置位置を除く領域には、絶縁ビーズを有する非導電性接着剤が充填される。これにより、２枚のシートの導電層が接触することによるショートが防止される。

特許文献２に記載の発光装置においても、導電層を備える２枚の基板間に、たとえばＬＥＤ素子が挟持される。発光装置は、ＬＥＤ素子と導電性粒子が絶縁性接着剤中に投入された塗布液を、２枚の基板間に配置し、ローラで加圧することで製造される。加圧により、ＬＥＤ素子の上下電極と上下基板の導電層の間に導電性粒子が接触配置されて、通電経路が確保される。導電性粒子は、ＬＥＤ素子が配置されない領域にも存在するが、導電性粒子のサイズは、たとえばＬＥＤ素子の高さ（厚さ）よりも小さく、かつ、複数の導電性粒子が離散的に存在するため、ＬＥＤ素子が配置されない領域で、上下基板間が導通されることはない。このように上下基板間において、ＬＥＤ素子部のみが選択的に通電され、他の位置では絶縁性が確保される。

ウエハ上のＬＥＤ素子を離間して、フレキシブル基板に転写する方法が知られている（たとえば特許文献３参照）。特許文献３に記載される技術では、圧接ロールにより、フィルム状のシートを素子に押し当てるとともに、レーザ光を照射して、素子部分の接着層を可塑化することで、特定位置の素子をシートに転写する。素子の構造としては、接着層（樹脂）で素子外周を固めて、電極を取りまわした例が開示されている。

特許文献１に記載される技術において、微小なＬＥＤ素子を用いる場合、素子のピックアップが難しく、意図する位置にＬＥＤ素子を配設することが困難となる場合がある。なお、本明細書においてＬＥＤ素子等の半導体発光素子が微小であるとは、平面形状における最大の寸法が８０μｍ以下、高さが２μｍ〜１０μｍであることを意味する。たとえば、平面形状における最大の寸法が８０μｍ以下であるとき、ＬＥＤ素子の横転を抑止するため、高さは１０μｍ以下であることが好ましい。

ＬＥＤ素子が微小であると、その高さが、絶縁ビーズのサイズとほぼ等しい、またはそれ以下となることが考えられる。この場合、ＬＥＤ素子の上下電極が、上下シートの導電層に接触しない（通電されない）という不具合が発生しうる。また、非導電性接着剤がＬＥＤ素子上部に回り込み、通電されない場合も生じうる。更に、非導電性接着剤の塗布厚さが部分的に薄い領域が生じた場合には、その領域において、２枚のシート間でショートが起きる可能性がある。

特許文献２に記載される技術においては、ＬＥＤ素子どうしが重なったり、ＬＥＤ素子の向きが不揃いになったりする可能性がある。特許文献２には、複数のＬＥＤ素子が相互に逆向きに配置されたときに交流駆動するという内容が開示されているが、交流駆動を行うと、逆方向に電圧が印加される素子に通電破壊の可能性が生じる。

特許文献２に記載される技術において、微小なＬＥＤ素子を用いると、たとえばその高さが導電性粒子のサイズとほぼ等しい、またはそれ以下となることが考えられ、素子が配置されない領域で、上下基板間がショートする可能性がある。特許文献２では、導電層を特定の形状に形成し、その形状に沿って発光させることが示されているが、通電経路と、ＬＥＤ素子間の絶縁の双方を確保することは困難な場合があると考えられる。

特許文献３に記載の技術において、転写を行うシートは、たとえばＵＶシート等である。このため、特許文献３に記載の技術を用いて半導体発光装置を製造する場合、転写後に、通電用の構造を形成することになる。素子を移し変える必要が発生し、素子側面の接着層（樹脂）の形成や加工も含め、工程が煩雑となる。

特許文献３記載の方法を用い、ＬＥＤ素子を選択的に転写すれば、特定の形状に素子を配置することができると考えられるが、圧接ロールで加圧して転写されるパターンは基本的に線形のみで、複雑な発光パターンの実現は難しい。また、転写するシートはフラットなものが想定されており、転写された素子はすべて並列に通電され、発光パターンの切り替えが困難である。

特許５１６２９７９号公報 特開２０１５−３２４８３号公報 特開２００３−４５９０１号公報

本発明の目的は、高品質の半導体発光装置を提供することである。

また、高品質の半導体発光装置を、簡易に製造する方法を提供することである。

本発明の一観点によれば、第１導電層を備える第１基材と、第２導電層を備える第２基材と、第１導電側の第１電極、及び、第１導電側とは逆導電側である第２導電側の第２電極を備え、前記第１基材と前記第２基材の間に配置された複数の半導体発光素子とを有し、前記複数の半導体発光素子の前記第１電極は、前記第１基材の前記第１導電層と電気的に接続され、前記複数の半導体発光素子の一部は、前記第２電極が、前記第２基材の前記第２導電層と電気的に接続され、前記複数の半導体発光素子の他の一部は、前記第２電極が、前記第２基材の前記第２導電層と電気的に分離され、前記複数の半導体発光素子の間の領域には、少なくとも表面が非導電化された導電性材料が配置される半導体発光装置が提供される。

また、本発明の他の観点によれば、（ａ）第１導電層を備える第１基材上に、非導電性に改質可能な導電性材料を配置する工程と、（ｂ）複数の半導体発光素子を、前記導電性材料側から前記第１基材上、または上方に配置し、前記複数の半導体発光素子の第１導電側の第１電極と、前記第１導電層を電気的に接続する工程と、（ｃ）前記複数の半導体発光素子の間の領域において、前記導電性材料の表面を非導電化する工程と、（ｄ）第２導電層を備える第２基材を、前記導電性材料側から前記第１基材に対向配置し、前記複数の半導体発光素子の一部の、前記第１導電側とは逆導電側の第２導電側の第２電極と、前記第２基材の前記第２導電層とを電気的に接続する工程とを有する半導体発光装置の製造方法が提供される。

本発明によれば、高品質の半導体発光装置を提供することができる。

また、高品質の半導体発光装置を、簡易に製造する方法を提供することができる。

図１Ａ〜図１Ｃは、ＬＥＤ素子を準備する工程を示す概略的な断面図である。 図１Ｄ〜図１Ｆは、ＬＥＤ素子を準備する工程を示す概略的な断面図である。 図１Ｇ及び図１Ｈは、ＬＥＤ素子を準備する工程を示す概略的な断面図である。 図１Ｉ及び図１Ｊは、ＬＥＤ素子を準備する工程を示す概略的な断面図である。 図１Ｋ〜図１Ｍは、ＬＥＤ素子を準備する工程を示す概略的な断面図である。 図２Ａ〜図２Ｄは、ＬＥＤ素子のｐ側電極と第１基板を電気的に接続する工程を示す概略的な断面図である。 図２Ｅ〜図２Ｇは、ＬＥＤ素子のｐ側電極と第１基板を電気的に接続する工程を示す概略図である。 図３Ａ及び図３Ｂは、ＬＥＤ素子のｎ側電極と第２基板を電気的に接続する工程を示す概略図である。 図３Ｃ及び図３Ｄは、ＬＥＤ素子のｎ側電極と第２基板を電気的に接続する工程を示す概略的な断面図である。 図３Ｅは、第１実施例による半導体発光装置を示す概略的な平面図である。 図４Ａは、第２実施例による半導体発光装置の第２基板を示す概略的な平面図であり、図４Ｂは、第２実施例による半導体発光装置を示す概略的な平面図である。 図４Ｃは、第２実施例による半導体発光装置の第２基板を示す概略的な平面図であり、図４Ｄは、第２実施例による半導体発光装置を示す概略的な平面図である。 図５Ａは、第２実施例の変形例による半導体発光装置の第２基板を示す概略的な平面図であり、図５Ｂは、第２実施例の変形例による半導体発光装置を示す概略的な平面図である。 図５Ｃは、第２実施例の変形例による半導体発光装置を示す概略的な断面図である。 図６Ａ及び図６Ｂは、変形例による半導体発光装置を示す概略的な断面図である。 図７は、変形例による半導体発光装置を示す概略的な断面図である。 図８Ａ及び図８Ｂは、ＬＥＤ素子に通電する方法の例を示す概略的な断面図である。

図１Ａ〜図３Ｅを参照し、第１実施例による半導体発光装置の製造方法について説明する。

まず、図１Ａ〜図１Ｍを参照し、半導体発光素子、実施例においてはＬＥＤ素子を準備する工程について説明する。

図１Ａを参照する。成長基板として、たとえば両面が研磨されたｃ面サファイア基板１１を準備し、有機金属化学気相成長(metal organic chemical vapor deposition; MOCVD)法を用いて、サファイア基板１１上に、窒化物系半導体からなるデバイス構造層（エピタキシャル層）を形成する。

具体的には、サファイア基板１１をＭＯＣＶＤ装置に投入し、１１００℃まで昇温することで、有機物の除去を行う（サーマルクリーニング）。

基板温度を５６０℃に降温し、トリメチルガリウム(trimethylgallium; TMG)、トリメチルアルミニウム(trimethylaluminum; TMA)、及び、アンモニア（ＮＨ_３）を供給することで、基板１１上に、ＡｌＧａＮ低温バッファ層１２を成長する。

基板温度を１２００℃にし、ＴＭＧ及びＮＨ_３を供給して、バッファ層１２上に、厚さ約５００ｎｍのアンドープＧａＮ層（下地層）１３を成長する。

その後、更に、ジシラン（Ｓｉ_２Ｈ_６）を供給し、アンドープ層１３上に、厚さ約４μｍのＳｉドープｎ型ＧａＮ層１４を成長する。

基板温度を８５０℃に下げ、ｎ型層１４上に、たとえばＩｎＧａＮ井戸層とＧａＮ障壁層が交互に積層された多重量子井戸構造を有する発光層（活性層）１５を成長する。ＩｎＧａＮ井戸層は、ＴＭＧ、トリメチルインジウム(trimethylindium; TMI)、及び、ＮＨ_３の供給により、厚さ約３．５ｎｍに成長する。ＧａＮ障壁層は、ＴＭＧ及びＮＨ_３の供給により、厚さ約６ｎｍに成長する。井戸層と障壁層の成長を交互に、たとえば９回ずつ繰り返し、発光層１５を形成する。

基板温度を１０００℃とし、ＴＭＧ、ＴＭＡ、ＮＨ_３、更にはドーパントガスとしてビス（シクロペンタジエニル）マグネシウム（bis(cyclopentadienyl)magnesium; CP₂Mg）を供給し、発光層１５上に、厚さ約１５ｎｍのＭｇドープｐ型ＡｌＧａＮ層（電子ブロック層）を成長する。

また、基板温度を１１００℃とし、ＴＭＧ、ＮＨ_３、及び、ドーパントガスとしてＣＰ_２Ｍｇを供給し、Ｍｇドープｐ型ＡｌＧａＮ層上に、厚さ約１００ｎｍのＭｇドープｐ型ＧａＮ層を成長する。

図１Ａには、Ｍｇドープｐ型ＡｌＧａＮ層、及び、Ｍｇドープｐ型ＧａＮ層をｐ型層１６として示した。

半導体層１２〜１６が形成されたサファイア基板１１をＭＯＣＶＤ装置から取り出し、素子化工程に移る。

図１Ｂを参照する。７００℃で１分間の熱処理を行うことにより、ｐ型層１６を活性化させる（アクティベーション）。

ｐ型層１６上に、たとえばスパッタにより、厚さ約２０ｎｍのＩＴＯ(indium tin oxide)膜１７を成膜する。

図１Ｃを参照する。ＩＴＯ膜１７上に、レジスト１８を塗布、パターニングした後、ＩＴＯエッチング液を用いて、ＩＴＯ膜１７をウェットエッチングし、第１ｐ側電極１９を形成する。

図１Ｄを参照する。レジスト１８を残した状態で、たとえばドライエッチング、一例としてＣｌ_２ガスを用いた反応性イオンエッチング(reactive ion etching; RIE)を行い、エッチング位置のｐ型層１６及び発光層１５を除去する。エッチングは、電気的にｎ型層１４が露出する深さまで、たとえばｐ型層１６表面から約２μｍの深さまで行う（ジャンクションカット）。これにより、第１ｐ側電極１９間（発光素子間）、本図においては矢印で示す位置に、溝が形成される。

図１Ｅを参照する。レジスト１８を除去し、たとえば４５０℃で５分間、酸素アニールを実施する。その後、たとえばスパッタにより、第１ｐ側電極１９上、及び、第１ｐ側電極１９間（発光素子間）の溝内部に、厚さ約３００ｎｍのＳｉＯ_２保護膜（絶縁膜）２０を成膜する。

図１Ｆを参照する。第１ｐ側電極１９上の保護膜２０の一部を開口する。たとえばフォトリソグラフィ法でレジストをパターニングし、バッファードフッ酸(buffered hydrofluoric acid; BHF)を用いてエッチングする。

保護膜２０上、及び、保護膜２０に形成された開口内に、たとえばスパッタを用い、第２ｐ側電極２１となるＩＴＯ膜を、厚さ約２００ｎｍに形成する。第２ｐ側電極２１は、保護膜２０に形成された開口内で、第１ｐ側電極１９と電気的に接続する。

図１Ｇを参照する。図１Ｆに示す状態の基板１１と、たとえばサファイア基板である補強用基板２３を貼り合わせる。貼り合わせは、たとえば第２ｐ側電極２１上に、貼り合わせ用接合剤２２をスピンコートで塗布し、１３０℃で１０分間、両基板１１、２３間に、２５０Ｎの力を加えることにより行う。接合剤２２として、たとえばＢＲＥＷＥＲ ＳＣＩＥＮＣＥ，Ｉｎｃ．のＢｒｅｗｅｒＢＯＮＤ ２２０を用いることができる。

図１Ｈを参照する。たとえばレーザリフトオフにより、成長基板１１を剥離する。半導体層１２〜１６側の剥離面を、ＲＩＥで約１μｍエッチングし、ｎ型層１４を露出させる。

図１Ｉを参照する。ｎ型層１４上に、たとえばレジストをパターニングした後、Ｔｉ／Ａｌ／Ｔｉ／Ｐｔ／Ａｕ膜を成膜し、リフトオフを行って、ｎ側電極２４を形成する。

図１Ｊを参照する。レジストをパターニングし、たとえばＣｌ_２ガスを用いたＲＩＥを行う。各素子間領域で、ｎ型層１４及び保護膜２０をエッチングし、各素子を分離する分離溝を形成する。本図には、分離溝の形成位置に矢印を付した。本図に示す工程までで、複数のＬＥＤ素子１０が作製される。

図１Ｋを参照する。ＬＥＤ素子１０のｎ側電極２４側をハンドリング用のＵＶシート２５に貼り合わせて固定する。ＵＶシート２５は、強力な粘着力、及び、ＵＶ光（紫外光）の照射で粘着力が弱まる性質をもつ粘着シートである。

図１Ｌを参照する。剥離剤を用いて接合剤２２をエッチングし、補強用基板２３を剥離する。剥離剤として、たとえばＢｒｅｗｅｒ Ｓｃｉｅｎｃｅ，Ｉｎｃ．の ＷａｆｅｒＢＯＮＤ Ｒｅｍｏｖｅｒ を使用することができる。

図１Ｍを参照する。ＬＥＤ素子１０が形成された領域の一部を残してカバーフィルムで覆い、覆われていない一部（実施例では、平面視において、一辺が約１ｃｍの正方形状の領域）を別のＵＶシート２６に転写する。ＵＶシート２６をエキスパンドし、ＬＥＤ素子１０間の間隔を、約２０μｍまで広げる。

なお、カバーフィルムの形状を変えることで、転写する領域を様々に変更することができる。たとえば文字形状や種々の図形状に、ＬＥＤ素子１０を転写することが可能である。

また、エキスパンドは必要に応じて行えばよい。エキスパンドを行う場合、ＬＥＤ素子１０間の間隔は、ＵＶシート２６がのびる範囲で任意に選択可能である。

ＬＥＤ素子１０は、窒化物系半導体で形成されたｎ型層１４、発光層１５及びｐ型層１６を備える。また、ｎ型層１４に電気的に接続されたｎ側電極２４、及び、ｐ型層１６に電気的に接続されたｐ側電極１９、２１を含む。たとえば発光層１５とｐ型層１６の縁部、及び、ｎ型層１４の縁部の一部には、保護膜（絶縁膜）２０が配置されている。少なくとも発光層１５の側面を保護膜２０で覆い、ｎ型層１４とｐ型層１６を非接触とすることにより、ショートが防止される。

ＬＥＤ素子１０は、たとえば一辺が２０μｍの正方形の平面形状と、６μｍの高さをもつ、上下電極タイプの微小な半導体発光素子である。作製するのが微小なＬＥＤ素子１０であるため、実施例においては、たとえば素子分離にダイシングを用いず、各素子間領域をエッチングして分離溝を形成し（図１Ｊ参照）、補強用基板２３を除去する（図１Ｌ参照）。なお、実施例で作製されたＬＥＤ素子１０においては、平面形状における最大の寸法は、２８μｍ（正方形の対角線部分）となる。

次に、図２Ａ〜図２Ｇを参照し、ＬＥＤ素子１０のｐ側電極１９、２１と第１基板を電気的に接続する工程について説明する。

図２Ａを参照する。たとえばポリエチレンテレフタレート(polyethylene terephthalate; PET)で形成された第１ベース基板３１上に、ＩＴＯで形成された第１導電層３２が配置された第１基板３０を準備する。

第１ベース基板３１は、ＰＥＴの他、ポリエーテルサルホン(polyethersulfone; PES)、ポリカーボネート(polycarbonate; PC)、ポリアリレート(polyarylate; PAR)などで形成された樹脂シートや、ガラス基板でもよい。第１導電層３２を形成する材料には、ＩＴＯの他、ＺｎＯやナノＡｇ粒子が分散されたペーストなどを用いることができる。

図２Ｂを参照する。第１導電層３２上に、第１接着層３３を形成する。第１接着層３３は、たとえば透明有機導電膜材料であるＰＥＤＯＴ／ＰＳＳ(poly(3,4-ethylenedioxythiophene)poly(styrenesulfonate))の１．５％以下の水溶液とプロピレングリコールを、１：１で混合した混合液を、第１導電層３２上にスピンコートで塗布し、厚さ約３μｍに形成することができる。混合比は１：１に限らず、ＰＥＤＯＴ／ＰＳＳの１．５％以下の水溶液を、たとえば１０％以上含む範囲で任意に選択可能である。また、溶媒はプロピレングリコールに限らず、エチレングリコールやその他の多価アルコール、フェノール化合物、ケトン化合物、更に、それらの混合溶液など、水和性があり、粘度を高める効果のあるものを使用することができる。

図２Ｃを参照する。ＬＥＤ素子１０が配列したＵＶシート２６（図１Ｍ参照）の、素子１０側を第１接着層３３に押し当てる。ＬＥＤ素子１０は、第１接着層３３内に押し込まれる。８０℃で３０分間、軽く保持し、第１接着層３３を乾燥させる。なお、第１接着層３３は導電性を有するため、ＬＥＤ素子１０のｐ側電極１９、２１は、第１導電層３２と電気的に接続される。

図２Ｄを参照する。ＵＶシート２６にＵＶ光を照射し、ＵＶシート２６を剥離する。図２Ｃ及び図２Ｄに示す工程によって、ＬＥＤ素子１０が転写され、第１基板３０に付着される。

図２Ｅを参照する。第１接着層３３表面の非導電化処理（導電性を絶縁性に変える化学的処理）を行う。具体的には、処理液（導電性を失わせる処理剤）として、たとえばＰＥＤＯＴ／ＰＳＳのエッチング液、一例としてヘレウス株式会社の Ｃｌｅｖｉｏｓ Ｅｔｃｈ を用い、第１接着層３３の表面改質を行う。Ｃｌｅｖｉｏｓ Ｅｔｃｈ が接触した第１接着層３３部分は、結合基が変わることで非導電性に変化する。なお、第１接着層３３は、Ｃｌｅｖｉｏｓ Ｅｔｃｈ によりエッチングされるわけではない。

第１接着層３３の非導電化処理により、第１接着層３３の少なくとも表面に非導電性領域３３ａが形成される。また、Ｃｌｅｖｉｏｓ Ｅｔｃｈ が到達しない領域、たとえば少なくともＬＥＤ素子１０の直下領域は非導電化されない。このため、ＬＥＤ素子１０のｐ側電極１９、２１は、第１導電層３２と電気的に接続されたままである。

なお、図２Ｆに示すように、たとえばＬＥＤ素子１０の直下を除く第１接着層３３が、非導電化されてもかまわない。更に、ＬＥＤ素子１０の直下の一部が非導電化されてもよい。少なくとも第１接着層３３の表面が非導電化され、かつ、ＬＥＤ素子１０の直下の一部が非導電化されず、ＬＥＤ素子１０のｐ側電極１９、２１と、第１導電層３２が電気的に接続されていればよい。

また、実施例においては、ＬＥＤ素子１０のｐ側電極２１は、第１導電層３２と物理的に接触せず、第１接着層３３の導電性領域を介して第１導電層３２と電気的に接続されるが、たとえばＵＶシート２６を第１接着層３３に強く押し当てて、ＬＥＤ素子１０の第１接着層３３内への押し込み量を大きくし、ｐ側電極２１と第１導電層３２を物理的に接触させてもよい。

なお、第１接着層３３は、導電性の領域が、ＬＥＤ素子１０のｎ側領域（ｎ型層１４、ｎ側電極２４）とｐ側領域（ｐ側電極２１）を電気的に接続しないように形成する必要がある。

図２Ｇは、ＬＥＤ素子１０が配置された第１基板３０の一部を示す概略的な平面図である。第１基板３０上、または上方に、複数のＬＥＤ素子１０が、たとえばＸ軸方向、Ｙ軸方向の双方に等しい間隔（２０μｍ）を隔てて、マトリクス状（行列状）に配置される。複数のＬＥＤ素子１０の間の領域には、少なくとも表面に非導電性領域３３ａをもつ第１接着層３３が配置される。

図３Ａ〜図３Ｄを参照し、ＬＥＤ素子１０のｎ側電極２４と第２基板を電気的に接続する工程について説明する。

図３Ａは、第２基板４０の一部を示す概略的な平面図であり、図３Ｂは、図３ＡのＩＩＩＢ−ＩＩＩＢ線に沿う断面図である。

絶縁性材料、たとえばＰＥＴ等の樹脂で形成された第２ベース基板４１上に、相互に電気的に分離された複数の配線電極（第２導電層）４２が配置された第２基板４０を準備する。実施例においては、Ｃｕで形成された２つの配線電極４２が第２ベース基板４１上に配置されている。

配線電極４２の高さ（厚さ）は、たとえば３５μｍである。各配線電極４２は、ともに３００μｍの配線幅（Ｘ軸方向の長さ）をもち、２００μｍの間隔を隔てて、Ｙ軸方向に延在する。Ｙ軸方向の一方側の端部には、端子部４２ａが形成されている。

図３Ｃを参照する。第２基板４０上に、第２接着層４３を配置する。第２接着層４３は、たとえば球状の導電性粒子４３ａが混入された非導電性材料で構成される。たとえば第２基板４０上に、第２接着層４３として、Ａｇの微粒子（直径１０μｍ）が分散されたエポキシ系接着剤を塗布する。

図３Ｄを参照する。ＬＥＤ素子１０が配置された第１基板３０（図２Ｆ参照）と第２基板４０とを、第２接着層４３によって貼り合わせ、略平行に対向配置する。具体的には、第１基板３０のＬＥＤ素子１０配置側と、第２基板４０の配線電極４２配置側（第２接着層４３配置側）を押し当てて、１４０℃、３ＭＰａで加圧し、１０秒間保持することで基板３０、４０を接合する。

加圧により、配線電極４２とＬＥＤ素子１０のｎ側電極２４の間で、第２接着層４３に含まれる導電性粒子４３ａが押し潰されて変形する。導電性粒子４３ａと配線電極４２、及び、導電性粒子４３ａとｎ側電極２４の間の接触面積が大きくなり、十分な通電経路が形成される。

第２接着層４３は、配線電極４２とＬＥＤ素子１０のｎ側電極２４との間で、基板３０、４０の厚さ方向（Ｚ軸方向）に導電性を備えるという意味で、異方導電性樹脂層である。このような異方導電性樹脂層は、一例として、株式会社スリーボンドホールディングスの異方導電性接着剤を使用して形成することができる。なお、第２接着層４３は、樹脂状に限らず、シート状のものでもよく、たとえば同様の役割のある異方導電性シートなどを用いて構成することも可能である。

図３Ａ〜図３Ｄに示す工程により、配線電極４２の配置位置にあるＬＥＤ素子１０のｎ側電極２４が、第２基板４０（配線電極４２）と電気的に接続される。配線電極４２が配置されない位置にあるＬＥＤ素子１０は、第２基板４０と電気的に接続されない。すなわち、複数のＬＥＤ素子１０が第１基板３０と第２基板４０の間に配置されるとともに、そのうちの一部のＬＥＤ素子１０が、第１基板３０（第１導電層３２）と第２基板４０（配線電極４２）の間で導通される。

こうして第１実施例による半導体発光装置が製造される。

なお、第１基板３０の第１導電層３２が露出した箇所をクリップで挟み、第２基板４０の端子部４２ａに通電プローブを押し当てて、通電確認を行ったところ、１００μｍの電流が流れることが確認された。

第１実施例による半導体発光装置は、たとえば発光シートであり、相互に対向して配置される第１基板３０（第１基材）、第２基板４０（第２基材）、及び、両基板３０、４０間に配置される複数のＬＥＤ素子１０（半導体発光素子）を備える。

ＬＥＤ素子１０は、ｎ型層１４（第１導電型層）、発光層１５、及び、ｐ型層１６（第２導電型層）の半導体積層を備える。また、ｎ型層１４に電気的に接続するｎ側電極２４（第１導電側電極）、及び、ｐ型層１６に電気的に接続するｐ側電極１９、２１（第２導電側電極）を含む。

ＬＥＤ素子１０のｐ側電極１９、２１は、第１基板３０の第１導電層３２と電気的に接続されている。

複数のＬＥＤ素子１０のうちの一部は、ｎ側電極２４が、配線電極４２と電気的に接続されている。また、複数のＬＥＤ素子１０のうちの他の一部は、ｎ側電極２４が、配線電極４２と電気的に分離されている。

更に、第１基板３０上方の、ＬＥＤ素子１０間領域表面には、非導電性領域３３ａが配置されている。

第１基板３０（第１導電層３２）と第２基板４０（配線電極４２）の間に電力を供給すると、両基板３０、４０間に配置される複数のＬＥＤ素子１０のうちの一部、具体的には、平面視上、第２基板４０の配線電極４２と重なる位置にあるＬＥＤ素子１０が発光する。

なお、第１、第２基板３０、４０間の通電を行う場合、一例として、配線電極４２の端子部４２ａに、ワイヤボンディングやプローブの接触により電流が供給される。

図３Ｅは、第１実施例による半導体発光装置を示す概略的な平面図である。第１実施例による半導体発光装置においては、複数のＬＥＤ素子１０が第１基板３０上方に、特定の間隔でマトリクス状に配置される。第２基板４０は、相互に電気的に独立した複数の配線電極４２を備える。各配線電極４２は、たとえば平面視上、複数のＬＥＤ素子１０の一部にまたがるように配置される。

平面視上、配線電極４２と重なる位置にあるＬＥＤ素子１０は、ｎ側電極２４が、配線電極４２と電気的に接続されている。このため、これらのＬＥＤ素子１０は、両基板３０、４０間への電力の供給により発光する。一方、配線電極４２とまったく重ならない位置にあるＬＥＤ素子１０は、ｎ側電極２４が、配線電極４２と電気的に分離されている。このため、これらのＬＥＤ素子１０は、両基板３０、４０間に電力を供給しても発光しない。このように、実施例による半導体発光装置は、発光するＬＥＤ素子１０と、発光しないＬＥＤ素子１０を含み、あらかじめ意図した、特定位置のＬＥＤ素子１０のみを発光させる。第１実施例による半導体発光装置においては、配線電極４２に沿った形状、すなわち左右の２つの矩形状の領域（発光領域）から発光が行われる。一方の配線電極４２と第１基板３０の間に電力を供給し、他方の配線電極４２と第１基板３０の間に電力を供給しないことで、一方の矩形状領域のみを発光領域とすることもできる。

なお、左右の２つの配線電極４２間におけるショートを防止するため、配線電極４２の高さを導電性粒子４３ａのサイズ（直径）や、ＬＥＤ素子１０の高さよりも高くすることが望ましい。たとえば配線電極４２間で、導電性粒子４３ａが分散して存在する状態となるため、配線電極４２間におけるショートが防止される。一例として、微小なＬＥＤ素子１０（高さ２μｍ〜１０μｍ）を用いる場合は、配線電極４２の高さを１０μｍより高くする。

第１実施例による製造方法においては、たとえば複数のＬＥＤ素子１０を、ＰＥＤＯＴ／ＰＳＳを含む導電性の第１接着層３３内に押し込んで固定し、ＬＥＤ素子１０のｐ側電極１９、２１と第１基板３０の電気的接続を実現する。また、第１接着層３３表面の非導電化処理を行って、ＬＥＤ素子１０間領域表面に非導電性領域３３ａを配置し、実施例による半導体発光装置における第１、第２基板３０、４０間のショートを防止する。

ＬＥＤ素子１０のｎ側電極２４と第２基板４０の間の電気的接続は、たとえば導電性粒子４３ａを含む非導電性材料で構成された第２接着層４３を、第２基板４０の配線電極４２形成面に配置し、ＬＥＤ素子１０のｎ側電極２４側に押し当てて加圧することで実現する。加圧により、ＬＥＤ素子１０のｎ側電極２４と配線電極４２の間で、導電性粒子４３ａが押し潰され、十分な通電経路が形成される。

第１実施例による半導体発光装置は、ＬＥＤ素子１０部における良好な通電経路と、ＬＥＤ素子１０間領域における、第１、第２基板３０、４０間の絶縁性が確保された高品質の半導体発光装置である。

第１実施例による半導体発光装置の製造方法によれば、簡易に、ＬＥＤ素子１０部における良好な通電経路、及び、ＬＥＤ素子１０間領域における、第１、第２基板３０、４０間の絶縁性を確保することができる。

微小なＬＥＤ素子１０を用いる場合であっても、高品質の半導体発光装置を、簡易に製造することができる。

図４Ａ〜図４Ｄを参照し、第２実施例による半導体発光装置について説明する。

図４Ａに、第２実施例による半導体発光装置の第２基板４０の概略的な平面図を示す。第２実施例による半導体発光装置は、第２基板４０の配線電極４２が第１実施例と異なる。第１実施例においては、Ｙ軸方向に延在する短冊状（矩形状）の配線電極４２としたが、第２実施例においては、Ｃｕで形成される配線電極４２を、文字形状に対応する形状にパターニングする。配線電極４２の高さ及び配線幅は、たとえば第１実施例のそれらと等しく、それぞれ３５μｍ、３００μｍである。

また、第２実施例においては、配線電極４２の文字形状対応部分と端子部４２ａの間の引き回し線上に絶縁膜４４を配置する。図４Ａに示す例においては、引き回し線上、及び、第２ベース基板４１上に、Ｘ軸方向に沿って絶縁膜４４を配置する。絶縁膜４４は、配置を意図する位置以外の領域をレジストで覆った後、スパッタでＳｉＯ_２膜を成膜し、リフトオフすることで形成することができる。なお、本図より図５Ｂに至るまで、絶縁膜４４の配置領域に斜線を付して示す。第２実施例による半導体発光装置のその他の構造は、第１実施例と同様である。

図４Ｂに、第２実施例による半導体発光装置の概略的な平面図を示す。

第１実施例と同様に、複数のＬＥＤ素子１０のｐ側電極１９、２１は、第１基板３０と電気的に接続されている。第２実施例においては、平面視上、第２基板４０の配線電極４２と重なる位置にあるＬＥＤ素子１０は、絶縁膜４４の配置位置にあるＬＥＤ素子１０を除いて、ｎ側電極２４が、配線電極４２と電気的に接続されている。絶縁膜４４の配置領域においては、ＬＥＤ素子１０のｎ側電極２４と配線電極４２の間に、絶縁膜４４が存在するため、両者２４、４２間は導通されない。更に、平面視上、配線電極４２と重ならない位置にあるＬＥＤ素子１０は、ｎ側電極２４が配線電極４２と電気的に分離されている。このため、第２実施例においては、両基板３０、４０間に電力を供給したとき、「Ｓ」、「Ｔ」という文字形状部分が発光領域となり、その他の部分は非発光領域となる。一方の配線電極４２と第１基板３０の間にのみ電力を供給することにより、「Ｓ」、「Ｔ」のうちの一方のみから発光を行わせることもできる。

実施例による半導体発光装置は、たとえば光で描画ラインを形成する表示装置として使用することができる。描画ラインは、第１、第２基板３０、４０間で導通されるＬＥＤ素子１０を用い、たとえばＬＥＤ素子１０（発光点）の集合体として、特定の形状（第２実施例においては「Ｓ」、「Ｔ」の文字形状）に構成される。両基板３０、４０間で導通されるＬＥＤ素子１０は、たとえば配線基板４２の形状や配置位置、更には、配線基板４２上に形成される絶縁膜４４の位置によって決定することができる。また、たとえば相互に電気的に分離された複数の配線基板４２を用いることで、両基板３０、４０に電気的に接続されたＬＥＤ素子１０の一部のみを発光させることも可能である。微小なＬＥＤ素子１０を用いるため、精密な描画を行うことができる。

一方で、微小なＬＥＤ素子１０を精密に所望の位置にのみ配置することは困難である。第２実施例においては、まず、所望の形状部分（「Ｓ」、「Ｔ」という文字形状部分）を含む領域に（第２実施例においては正方形状領域にマトリクス状に）ＬＥＤ素子１０を配置する。その上で、配線電極４２を重ね合わせ、発光領域を所望の形状とする。そのため、所望形状の発光領域の周囲には非導通のＬＥＤ素子１０が配置されることになる。

なお、実施例においては複数のＬＥＤ素子１０を、第１基板３０上にマトリクス状に配置するが、マトリクス状以外の配置態様としたり、ＬＥＤ素子１０の配置密度を一様とせず、粗密の分布をもたせたりすることで、たとえばバリエーションに富む描画を行うことが可能である。

また第２基板４０を、たとえば配線電極４２形状が異なる、他の第２基板に変更することで、発光デザイン（表示デザイン）を様々に変更することができる。たとえば第２実施例のような文字形状だけでなく、所望の図形形状にすることも可能である。なお、その際、実施例では第１、第２基板３０、４０間で通電されず、発光しないＬＥＤ素子１０も、両基板３０、４０間で導通され、発光（描画）に用いられる場合がある。

また、第２実施例による半導体発光装置においては、図４Ｃに示すように、絶縁膜４４を、引き回し線上にのみ配置し、第２ベース基板４１上には配置しない構成とすることもできる。図４Ｄに、このような構成とした場合の、半導体発光装置の概略的な平面図を示す。図４Ｂと等しい領域（「Ｓ」、「Ｔ」の文字形状領域）から発光が行われる半導体発光装置とすることができる。

図５Ａに、第２実施例の変形例による半導体発光装置の第２基板４０の概略的な平面図を示す。第２実施例の変形例においては、第２ベース基板４１上に、ベタ電極部分を含む配線電極４２を配置し、発光を行わせる領域を除くベタ電極部分上に、絶縁膜４４を形成する。すなわち、第２実施例においては、文字形状と対応する形状にパターニングされた配線電極４２を用い、文字形状対応部分の配置位置で発光領域を規定する（図４Ａ参照）が、第２実施例の変形例においては、配線電極４２のベタ状領域における絶縁膜４４不形成領域として、発光領域を規定する。

図５Ｂに、第２実施例の変形例による半導体発光装置の概略的な平面図を示す。平面視上、ＬＥＤ素子１０配置領域と重なる配線電極４２位置をベタ電極で構成し、発光領域とする位置以外のベタ電極上に絶縁膜４４を配置する。第２基板４０を、このように構成することによっても、第２実施例と等しい領域（図４Ｂ及び図４Ｄ参照）を発光領域とすることができる。

図５Ｃに、第２実施例の変形例による半導体発光装置の概略的な断面図を示す。絶縁膜４４は、導電性粒子４３ａのサイズよりも薄く形成される。

以上、実施例及び変形例に沿って本発明を説明したが、本発明はこれらに限定されない。

たとえば実施例及び変形例においては、第２基板４０の導電部（第２ベース基板４１上の凸部となる配線電極４２）の高さを一様とし、ＬＥＤ素子１０配置領域における導電部の露出領域で発光領域を規定したが、導電部の配設位置の高さで発光領域を規定することもできる。

図６Ａ及び図６Ｂには、第２基板４０の導電部が、相互に異なる複数の高さに配置される例を示した。

図６Ａに示す例においては、平板な第２ベース基板上の一部に導電部を配置するのではなく、高さがｈ_１の凸部を備える第２ベース基板４１上の全面に、たとえば一様の厚さを備えるＣｕ膜である配線電極４２を配置し、凸部上のＣｕ膜（配線電極４２）部分と、凸部に対向する位置のＬＥＤ素子１０を電気的に接続する。この場合、凸部の高さｈ_１を、たとえば導電性粒子４３ａのサイズ（直径）及びＬＥＤ素子１０の厚さ以上とし、凸部間（非発光領域）に配置されるＬＥＤ素子１０の導通（発光）を防止する。

図６Ｂに示す例においては、平板な第２ベース基板４１上に、位置によってｈ_２だけ高さが異なる配線電極４２を配置し、配線電極４２の高さの高い領域と、それに対向する位置のＬＥＤ素子１０を電気的に接続する。高さの差ｈ_２を、たとえば導電性粒子４３ａのサイズ及びＬＥＤ素子１０の厚さ以上とし、高さの低い領域（非発光領域）に配置されるＬＥＤ素子１０の導通を防止する。なお、この高さの差ｈ_２を配線電極４２の高さとする。

また、実施例及び変形例においては、導電性粒子４３ａを含む第２接着層４３を用いて第１基板３０と第２基板４０を接合したが、たとえば導電性粒子を含まない接着剤を使用して接合することもできる。

図７に、導電性粒子を介さず、ＬＥＤ素子１０のｎ側電極２４と配線電極４２を電気的に接続する半導体発光装置の例を示す。本図に示す例は、第１実施例（図３Ｄ参照）に対応する。ｎ側電極２４と配線電極４２が直接接触し、ＬＥＤ素子１０と第２基板４０が電気的に接続される。なお、複数の配線電極４２の高さに製造上のむらが生じうる点を考慮すると、導電性粒子４３ａを介して電気的接続を行った方が、より高品質の半導体発光装置を実現可能である。

更に、実施例及び変形例においては、絶縁材料で形成された部材（第１、第２ベース基板３１、４１）上に導電部（第１導電層３２、配線電極４２）が配置された第１、第２基材（第１、第２基板３０、４０）を用いたが、第１、第２基材は、導電性材料（導電部）のみで形成されていてもよい。

また、実施例及び変形例においては、ＰＥＤＯＴ／ＰＳＳを含む第１接着層３３を形成し、Ｃｌｅｖｉｏｓ Ｅｔｃｈ を使用して表面を非導電化したが、非導電性に改質可能な導電性材料はＰＥＤＯＴ／ＰＳＳに限られない。第１接着層３３を構成する材料として、ＰＥＤＯＴ／ＰＳＳの他、たとえば、ポリアセチレン、ポリアニリン等の導電性高分子を使用することができる。これらの材料は、いずれもπ結合を有しており、ドーパントの追加によりπ電子を組み換えることで導電性を発現するが、適宜、酸性溶液やアルカリ性溶液により不活性化することで、表面が非導電化する。

なお、実施例及び変形例に示す半導体発光装置は、たとえばＬＥＤ素子１０のｐ側電極１９、２１にＩＴＯ膜（光透過性材料）を用い、ｎ側電極２４をＴｉ／Ａｌ／Ｔｉ／Ｐｔ／Ａｕ膜（遮光性材料）で形成する。ＬＥＤ素子１０の一方の電極を光透過性とし、他方の電極を遮光性とする場合、一方電極側の基板３０、４０も光透過性の材料で構成することが好ましい。たとえばｐ側電極１９、２１を光透過性とする場合には、第１ベース基板３１、第１導電層３２、更に、第１接着層３３も光透過性の材料で構成することが、光の取り出しを損なわない点で望ましい。ＬＥＤ素子１０の電極は、双方とも光透過性としてもよく、双方とも遮光性としてもよい。第１、第２基板３０、４０は、一方のみを光透過性としてもよいし、双方とも光透過性としてもよい。双方とも遮光性とすることもでき、この場合は、基板３０、４０の側面から光が取り出される。

実施例及び変形例においては、窒化物系半導体の積層構造をもつＬＥＤ素子１０を用いた。実施例及び変形例におけるＬＥＤ素子１０は、青色発光する半導体素子であるが、たとえば紫色〜緑色発光するＩｎＧａＮ系半導体の積層構造をもつＬＥＤ素子、黄色〜赤色発光するＡｌＧａＩｎＰ系半導体の積層構造をもつＬＥＤ素子、赤色発光するＡｌＧａＡｓ系半導体の積層構造をもつＬＥＤ素子等を使用してもよい。また、たとえば蛍光体層を導入し、発光装置から、ＬＥＤ素子の発光色とは異なる色の光を出射させることもできる。

その他にも、種々の変更、改良、組み合わせ等が可能なことは当業者には自明であろう。

実施例による半導体発光装置は、様々な発光装置、たとえばＬＥＤ素子をフレキシブル基板に実装した、折り曲げ可能な発光装置、一例として自由曲面上の微細パターンから発光する発光シートに利用可能である。たとえば、デザイン性の高い、車載シグネチャーランプに用いることができる。また、携帯電話等のウェアラブル機器、遊戯機器、装飾品、インテリアにおけるデザインの描画を、光によって行う際に利用することが可能である。

１０ ＬＥＤ素子
１１ サファイア基板
１２ バッファ層
１３ アンドープ層
１４ ｎ型層
１５ 発光層
１６ ｐ型層
１７ ＩＴＯ膜
１８ レジスト
１９ 第１ｐ側電極
２０ 保護膜
２１ 第２ｐ側電極
２２ 接合剤
２３ 補強用基板
２４ ｎ側電極
２５ ＵＶシート
３０ 第１基板
３１ 第１ベース基板
３２ 第１導電層
３３ 第１接着層
３３ａ 非導電性領域
４０ 第２基板
４１ 第２ベース基板
４２ 配線電極
４２ａ 端子部
４３ 第２接着層
４３ａ 導電性粒子
４４ 絶縁膜
７０ ＬＥＤ素子
７１ 導電性樹脂
７２ フレーム
７３ 電極パッド
７４ Ａｕワイヤ
８０ ＬＥＤ素子
８０ｎ ｎ側電極
８０ｐ ｐ側電極
８１ Ａｕバンプ
８２ 実装基板
８３、８４ 配線

Claims (20)

1. 第１導電層を備える第１基材と、
   第２導電層を備える第２基材と、
   第１導電側の第１電極、及び、第１導電側とは逆導電側である第２導電側の第２電極を備え、前記第１基材と前記第２基材の間に配置された複数の半導体発光素子と
   を有し、
   前記複数の半導体発光素子の前記第１電極は、前記第１基材の前記第１導電層と電気的に接続され、
   前記複数の半導体発光素子の一部は、前記第２電極が、前記第２基材の前記第２導電層と電気的に接続され、前記複数の半導体発光素子の他の一部は、前記第２電極が、前記第２基材の前記第２導電層と電気的に分離され、
   前記複数の半導体発光素子の間の領域には、少なくとも表面が非導電化された導電性材料が配置される半導体発光装置。
2. 前記複数の半導体発光素子の間の領域には、少なくとも表面が非導電化された、π結合を有する導電性高分子材料が配置される請求項１に記載の半導体発光装置。
3. 前記複数の半導体発光素子の間の領域には、少なくとも表面が非導電化されたＰＥＤＯＴ／ＰＳＳ、ポリアセチレン、またはポリアニリンが配置される請求項２に記載の半導体発光装置。
4. 前記複数の半導体発光素子の一部は、前記第２電極が、前記第２基材の前記第２導電層と、導電性粒子を介して電気的に接続される請求項１〜３のいずれか１項に記載の半導体発光装置。
5. 前記複数の半導体発光素子の間隙、及び、前記複数の半導体発光素子の表面と、前記第２基材との間には、前記導電性粒子を含む非導電性材料が配置される請求項４に記載の半導体発光装置。
6. 前記第２基材の前記第２導電層の高さは、前記導電性粒子のサイズよりも高い請求項４または５に記載の半導体発光装置。
7. 前記第２基材の前記第２導電層の高さは、１０μｍより高い請求項４〜６のいずれか１項に記載の半導体発光装置。
8. 前記第２基材の前記第２導電層は、相互に電気的に独立した複数の導電層からなる請求項１〜７のいずれか１項に記載の半導体発光装置。
9. 発光領域が、前記複数の半導体発光素子の配置領域における、前記第２導電層の露出領域で規定され、前記第２導電層の表面の一部には、絶縁膜が配置されている請求項１〜８のいずれか１項に記載の半導体発光装置。
10. 発光領域が、前記複数の半導体発光素子の配置領域における、前記第２導電層の配設位置の高さで規定される請求項１〜８のいずれか１項に記載の半導体発光装置。
11. 前記複数の半導体発光素子の高さは、２μｍ〜１０μｍである請求項１〜１０のいずれか１項に記載の半導体発光装置。
12. （ａ）第１導電層を備える第１基材上に、非導電性に改質可能な導電性材料を配置する工程と、
    （ｂ）複数の半導体発光素子を、前記導電性材料側から前記第１基材上、または上方に配置し、前記複数の半導体発光素子の第１導電側の第１電極と、前記第１導電層を電気的に接続する工程と、
    （ｃ）前記複数の半導体発光素子の間の領域において、前記導電性材料の表面を非導電化する工程と、
    （ｄ）第２導電層を備える第２基材を、前記導電性材料側から前記第１基材に対向配置し、前記複数の半導体発光素子の一部の、前記第１導電側とは逆導電側の第２導電側の第２電極と、前記第２基材の前記第２導電層とを電気的に接続する工程と
    を有する半導体発光装置の製造方法。
13. 前記非導電性に改質可能な導電性材料として、π結合を有する導電性高分子材料を用いる請求項１２に記載の半導体発光装置の製造方法。
14. 前記非導電性に改質可能な導電性材料として、ＰＥＤＯＴ／ＰＳＳ、ポリアセチレン、またはポリアニリンを用いる請求項１３に記載の半導体発光装置の製造方法。
15. 前記工程（ｄ）において、前記複数の半導体発光素子の一部の前記第２電極と、前記第２基材の前記第２導電層とを、導電性粒子を介して電気的に接続する請求項１２〜１４のいずれか１項に記載の半導体発光装置の製造方法。
16. 前記第２基材の前記第２導電層の高さは、前記導電性粒子のサイズよりも高い請求項１５に記載の半導体発光装置の製造方法。
17. 前記第２基材の前記第２導電層の高さは、１０μｍより高い請求項１５または１６に記載の半導体発光装置の製造方法。
18. 前記第２基材の前記第２導電層は、相互に電気的に独立した複数の導電層からなる請求項１２〜１７のいずれか１項に記載の半導体発光装置の製造方法。
19. 前記工程（ｄ）において、前記第２導電層の表面の一部に絶縁膜が配置された前記第２基材を準備し、前記絶縁膜部分を、前記複数の半導体発光素子の配置領域に配置する請求項１２〜１８のいずれか１項に記載の半導体発光装置の製造方法。
20. 前記複数の半導体発光素子の高さは、２μｍ〜１０μｍである請求項１２〜１９のいずれか１項に記載の半導体発光装置の製造方法。

Images