JP2017117965A - 半導体ウェハの保持方法及び半導体デバイスの製造方法 - Google Patents

半導体ウェハの保持方法及び半導体デバイスの製造方法 Download PDF

Info

Publication number
JP2017117965A
JP2017117965A JP2015252594A JP2015252594A JP2017117965A JP 2017117965 A JP2017117965 A JP 2017117965A JP 2015252594 A JP2015252594 A JP 2015252594A JP 2015252594 A JP2015252594 A JP 2015252594A JP 2017117965 A JP2017117965 A JP 2017117965A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
curable resin
support substrate
holding
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015252594A
Other languages
English (en)
Other versions
JP6698337B2 (ja
Inventor
達也 石本
Tatsuya Ishimoto
達也 石本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Priority to JP2015252594A priority Critical patent/JP6698337B2/ja
Priority to KR1020160073962A priority patent/KR102615699B1/ko
Publication of JP2017117965A publication Critical patent/JP2017117965A/ja
Application granted granted Critical
Publication of JP6698337B2 publication Critical patent/JP6698337B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P10/00Bonding of wafers, substrates or parts of devices
    • H10P10/12Bonding of semiconductor wafers or semiconductor substrates to semiconductor wafers or semiconductor substrates
    • H10P10/128Bonding of semiconductor wafers or semiconductor substrates to semiconductor wafers or semiconductor substrates by direct semiconductor to semiconductor bonding
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/06Apparatus for monitoring, sorting, marking, testing or measuring
    • H10P72/0606Position monitoring, e.g. misposition detection or presence detection
    • H10P72/0608Position monitoring, e.g. misposition detection or presence detection of substrates stored in a container, a magazine, a carrier, a boat or the like
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/10Handling or holding of wafers, substrates or devices during manufacture or treatment thereof using carriers specially adapted therefor, e.g. front opening unified pods [FOUP]
    • H10P72/18Handling or holding of wafers, substrates or devices during manufacture or treatment thereof using carriers specially adapted therefor, e.g. front opening unified pods [FOUP] characterised by being specially adapted for supporting a single substrate or by comprising a stack of such individual supports
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/30Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for conveying, e.g. between different workstations
    • H10P72/32Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for conveying, e.g. between different workstations between different workstations
    • H10P72/3206Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for conveying, e.g. between different workstations between different workstations the substrate being handled substantially vertically
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/72Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using electrostatic chucks
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/072Connecting or disconnecting of bump connectors
    • H10W72/07211Treating the bond pad before connecting, e.g. by applying flux or cleaning
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/01Manufacture or treatment
    • H10W74/016Manufacture or treatment using moulds
    • H10W74/017Auxiliary layers for moulds, e.g. release layers or layers preventing residue

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Constituent Portions Of Griding Lathes, Driving, Sensing And Control (AREA)

Abstract

【課題】バンプを有する半導体ウェハを搬送加工時において支持体で強く保持し、加工完了後において支持体と半導体ウェハを簡便に切り離すということを両立できる半導体ウェハの保持方法を得ることを目的とする。
【解決手段】本発明の半導体ウェハの保持方法は、バンプを有する半導体ウェハのバンプが形成された面に、前記バンプを埋めるように硬化性樹脂を塗付する塗布工程と、前記硬化性樹脂を硬化する硬化工程と、硬化した前記硬化性樹脂の前記半導体ウェハと反対側の面に支持基板を吸着する吸着工程と、を有する。
【選択図】図1

Description

本発明は、半導体ウェハの保持方法及び半導体デバイスの製造方法に関する。
半導体ウェハの薄化要求は、メモリデバイスにおける容量の増加とデータ転送速度の高速化対応というニーズを背景に強力に推進されている。一方で、半導体ウェハが薄化すると半導体ウェハを搬送時に、半導体ウェハに反りが生じる等の問題が発生する。
半導体ウェハの搬送時の反り等を防ぐ手段として、半導体ウェハを支持する支持基板を用いる方法が知られている。
例えば特許文献1には、半導体ウェハと支持基板とを粘着剤を介して接着して、搬送及び加工することが記載されている。
例えば特許文献2には、半導体ウェハをベース基材に吸着把持することが記載されている。
特開2005−116610号公報 特開2006−156550号公報
しかしながら、これまでの方法では、バンプを有する半導体ウェハを搬送加工時において支持体で強く保持し、加工完了後において支持体と半導体ウェハを簡便に切り離すということを両立することができなかった。
例えば、特許文献1に記載のように粘着剤を用いて支持基板と接着した場合は、支持基板に半導体ウェハを強く保持させることはできる。しかしながら、支持基板と半導体ウェハを簡便に切り離すことができないという問題がある。
粘着剤を半導体ウェハから剥離し、支持基板から切り離す方法としては、熱による剥離法、レーザーを用いた剥離法、薬液で溶解する剥離法、化学的な剥離法等が知られている。しかしながら、いずれの方法においても粘着剤の剥離時にバンプが欠落することがある。また支持基板は再使用して用いることが求められているが、支持基板側に残存した粘着剤を完全に除去するための洗浄工程等には時間もコストもかかる。
例えば、特許文献2に記載のように半導体ウェハを支持基板に吸着する方法を用いた場合は、粘着剤等を介さないため、支持基板と半導体ウェハを容易に取り外すことはできる。しかしながら、支持基板に半導体ウェハを充分強く保持することができない。
半導体ウェハの裏面を薄化するためには、バンプが形成された面を支持基板に吸着させる必要がある。すなわち、バンプによる凹凸と吸着する支持基板との間に隙間が生じてしまい、十分な保持力を維持することが難しい。また、その隙間にパーティクル等が侵入し、半導体ウェハを汚染するおそれがある。
本発明は上記問題に鑑みてなされたものであり、バンプを有する半導体ウェハを搬送加工時において支持体で強く保持し、加工完了後において支持体と半導体ウェハを簡便に切り離すということを両立できる半導体ウェハの保持方法及び半導体デバイスの製造方法を得ることを目的とする。
本発明者は、鋭意検討の結果、半導体ウェハのバンプが形成された面に、半導体デバイスの作製プロセスの次工程で用いられる所定の樹脂でバンプを覆うことで、バンプを有する半導体ウェハを搬送加工時において支持体で強く保持し、加工完了後において支持体と半導体ウェハを簡便に切り離すということを両立できることを見出し、発明を完成させた。
本発明は、上記課題を解決するため、以下の手段を提供する。
(1)本発明の一態様に係る半導体ウェハの保持方法は、バンプを有する半導体ウェハのバンプが形成された面に、前記バンプを埋めるように硬化性樹脂を塗付する塗布工程と、前記硬化性樹脂を硬化する硬化工程と、硬化した前記硬化性樹脂の前記半導体ウェハと反対側の面に支持基板を吸着する吸着工程と、を有する。
(2)上記(1)に記載の半導体ウェハの保持方法において、前記硬化性樹脂が、熱硬化性樹脂であってもよい。
(3)上記(1)または(2)のいずれかに記載の半導体ウェハの保持方法における前記硬化工程において、前記硬化性樹脂をBステージ状態に硬化してもよい。
(4)上記(1)〜(3)のいずれか一つに記載の半導体ウェハの保持方法における前記吸着工程において、前記支持基板を静電吸着により吸着してもよい。
(5)上記(1)〜(4)のいずれか一つに記載の半導体ウェハの保持方法における前記塗布工程において、前記硬化性樹脂をスプレーコートしてもよい。
(6)上記(1)〜(5)のいずれか一つに記載の半導体ウェハの保持方法おいて、前記支持基板の吸着面の外周部が中央部に対して盛り上がっていてもよい。
(7)本発明の一態様に係る半導体デバイスの製造方法において、上記(1)〜(6)のいずれか一つに記載された半導体ウェハの保持方法を用いて半導体ウェハを保持する工程と、保持された前記半導体ウェハの前記支持基板が吸着していない面を薄化する工程と、を有する。
本発明の半導体ウェハの保持方法は、バンプを有する半導体ウェハを搬送加工時において支持体で強く保持し、加工完了後において支持体と半導体ウェハを簡便に切り離すということを両立できる。
バンプが形成された半導体ウェハの断面模式図である。 硬化性樹脂が塗布された半導体ウェハの断面模式図である。 硬化性樹脂を硬化した後の半導体ウェハの断面模式図である。 支持基板を吸着した半導体ウェハの断面模式図である。 半導体ウェハの製造方法を模式的に示した図である。 従来の半導体ウェハの製造方法を模式的に示した図である。
以下、本発明の一態様に係る半導体ウェハの保持方法及び半導体ウェハの製造方法について、必要に応じて図面を用いて、詳細に説明する。
以下の説明において例示される材料、寸法等は一例であって、本発明はそれらに限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することが可能である。
(半導体ウェハの保持方法)
本発明の一態様に係る半導体ウェハの保持方法は、バンプを有する半導体ウェハのバンプが形成された面に、バンプを埋めるように硬化性樹脂を塗付する塗布工程と、硬化性樹脂を硬化する硬化工程と、硬化した硬化性樹脂の半導体ウェハと反対側の面に支持基板を吸着する吸着工程と、を有する。
図1は、バンプが形成された半導体ウェハの断面模式図である。半導体ウェハ1の一面には、貫通孔が設けられ、貫通孔にはバンプ2が形成されている。
半導体ウェハ1は、シリコン、ガリウムヒ素等の種々の材質からなるものを用いることができる。またその一面及び内部に、所定の配線パターンが形成されたパターンウェハであってもよい。
バンプ2は、公知の材質からなるものを用いることができ、例えば、半田、銀、銅等を用いることができる。バンプ2が半導体ウェハ1の一面1aから突出する高さは特に問わない。例えば、半導体ウェハ1の一面1aに対して、1〜350μm等突出しているものを用いることができる。
半導体ウェハ1に、所定の配線パターン及びバンプを形成する方法は、公知の方法を用いることができる。例えば、フォトリソグラフィーの技術等を用いることができる。
[塗布工程]
塗布工程では、バンプ2が形成された半導体ウェハ1の一面1aに硬化性樹脂3を塗布する。図2は、硬化性樹脂が塗布された半導体ウェハの断面模式図である。半導体ウェハ1の一面1aは、バンプ2が形成された面である。
硬化性樹脂3は、バンプ2を埋めるように塗布する。バンプ2を埋めるように塗布することで、塗布された硬化性樹脂3の半導体ウェハ1と反対側の面を平坦化することができる。バンプ2は、後述する半導体デバイスの製造方法における電気的な接点となるため、バンプ2は完全に埋めずに、表面の一部が露出するように加工してもよい。
塗布方法は、公知の種々の方法を用いることができる。例えば、半導体実装用に用いられるフィルム形態のノンコンダクティブフィルムをラミネートする方法、硬化性樹脂3をスピンコーティングする方法、スプレーコーティングする方法等を用いることができる。中でも、塗布方法としては、スプレーコーティングを用いることが好ましい。
スプレーコーティングを用いると、塗布された硬化性樹脂3の半導体ウェハ1と反対側の面をより平坦にすることができる。例えば、ノンコンダクティブフィルムをラミネートする場合は、バンプ2の上から熱によりラミネートを行うため、ラミネート後の表面が一部バンプ2の形状を反映してしまう。またスピンコーティングの場合、バンプ2により塗布される硬化性樹脂3の拡がりが一部阻害される場合がある。これに対し、スプレーコーティングでは、バンプ2による凹凸の形状の影響を受けずに塗布することができる。硬化性樹脂3の半導体ウェハ1と反対側の面を平坦にすることができれば、後述する吸着工程において吸着する支持基板との密着性を高めることができる。
硬化性樹脂3は、反応後に硬化し、半導体ウェハ1に密着するものを用いることができる。ここで「密着」とは、以降の工程で剥離しないものであることを意味する。従来の半導体ウェハの保持方法で使用される接着剤は、剥離することを考慮したものである。そのため、反応により硬化するものは用いることができない。これに対し、硬化性樹脂3は剥離することを考慮しないため、硬化性の樹脂を用いることができる。例えば、半導体実装工程において用いられる封止材料等を用いることができる。具体的には、ナミックス社製のNCF(Non−Conductive Film)等を用いることができる。
硬化性樹脂3は、所定の処理を行った後に硬化する材料であればよく、公知のものを用いることができる。例えば、熱硬化性樹脂、光硬化性樹脂等を用いることができる。中でも、熱硬化性樹脂3が好ましい。熱硬化性樹脂は、熱が伝わる環境下であれば硬化することができ、熱硬化性樹脂3に密着する部材の種類等を制限しない。
[硬化工程]
次いで、塗布した硬化性樹脂3を硬化させて硬化性樹脂層4を形成する。図3は、硬化性樹脂を硬化した後の半導体ウェハの断面模式図である。硬化性樹脂層4は、後述するが半導体デバイスの製造方法における封止層にもなる。
硬化性樹脂3を硬化する手段は、用いる材料種に応じて公知の方法を用いることができる。
硬化性樹脂3は、完全硬化させずに半硬化させることが好ましい。具体的には、Bステージ状態に硬化させることが好ましい。ここで、Bステージとは、電子回路基板等の分野において一般的に用いられる用語であり、硬化性樹脂において硬化反応の中間の段階にあるものをいう。Bステージ状態の硬化性樹脂層4は、Cステージ(完全硬化)状態の硬化性樹脂層4より柔らかい。そのため、後述する支持基板との密着性が高まり、支持基板に対する半導体ウェハ1の保持力をより高めることができる。
[吸着工程]
吸着工程では、硬化性樹脂層4の半導体ウェハと反対側の面に支持基板5を吸着する。図4は、支持基板を吸着した半導体ウェハの断面模式図である。
吸着方法は、真空吸着、静電吸着等の方法を用いることができる。中でも無給電の静電吸着を用いることが好ましい。無給電の静電吸着方式を用いると、一度支持基板5と半導体ウェハ1とを吸着させた後は、外部からの力を加えずに単独で吸着した状態を維持することができる。そのため、支持基板5が吸着した半導体ウェハ1を搬送しやすくなる。
支持基板5は、真空吸着を行う場合は特に問わない。硬化性樹脂層4と高い密着性を維持することができるガラス基板等を用いることができる。静電吸着する場合は、クーロン力により硬化性樹脂層4を有する半導体ウェハ1と支持基板5を吸着するため、所定のベースプレートを用いることが好ましい。
支持基板5の吸着面は、外周部が中央部に対して盛り上がっていることが好ましい。支持基板5を硬化性樹脂層4に吸着させた際に、支持基板5の外周部が盛り上がっていると、支持基板5の外周部と硬化性樹脂層4が、最初に密着する.そのため、支持基板5のその他の部分に対して外周部の密着性を高めることができる。支持基板5の外周部と硬化性樹脂層4の密着性を高めることができれば、硬化性樹脂層4がパーティクル等により汚染されることを抑制することができる。パーティクル等は、支持基板5の外周部から侵入するためである。ここで、硬化性樹脂層4は、支持基板5を吸着させた際にある程度の形状変化をすることができる。そのため、外周部が中央部に対して盛り上がっていても、十分追従可能であり、密着性が著しく低下することはない。
支持基板5の外周部が中央部に対して盛り上がる程度としては、中央部に対して5μm〜10μm、外周部が盛り上がっていることが好ましい。外周部の盛り上がりの程度が大きすぎると密着性が低下し、少なすぎると汚染防止効果が少なくなるためである。
上記の手順により、支持基板付ウェハ10を得ることができる。支持基板付ウェハ10は独立で搬送可能である。
本発明の一態様に係る半導体ウェハの保持方法を用いると、硬化性樹脂層4により半導体ウェハ1のバンプ2が形成された側の一面が平坦化されるため、支持基材5との密着性を高めることができる。また半導体ウェハ1の一面1a及びバンプ2が硬化性樹脂層4により覆われているため、パーティクルにより半導体ウェハ1等が汚染されることを避けることができる。
また本発明の一態様に係る半導体ウェハの保持方法を用いると、支持基板5は、硬化性樹脂層4が形成された半導体ウェハ1に吸着している。そのため、例えば真空状態を開放したり、クーロン力を開放することにより簡便に、支持基板5と硬化性樹脂層4が形成された半導体ウェハ1とを分離することができる。
(半導体ウェハの製造方法)
次いで、半導体ウェハの製造方法について説明する。半導体ウェハの製造方法は、上記の半導体の保持方法を用いて半導体ウェハを保持する工程と、保持された前記半導体ウェハの前記支持基板が吸着していない面を薄化する工程と、を有する。
上述のように半導体ウェハの保持方法を用いることにより、支持基板付ウェハ10を得ることができる。図5は、半導体ウェハの製造方法を模式的に示した図である。
支持基板付きウェハ10は、一体ものとして搬送される。搬送された支持基板付ウェハの支持基板5が吸着している面と反対側の面を薄化する。薄化する方法は特に問わないが、図5(a)に示すように、グラインダ20等で研磨することができる。この他にも、化学研磨等を用いてもよい。薄化は、バンプ2に繋がり半導体ウェハ1の鉛直方向に延在する配線の一端を露出するまで行う。
薄化処理を行うことで、半導体ウェハ1の厚みは、5μm〜100μm程度まで薄くすることができる。
次いで、図5(b)に示すように、半導体ウェハ1のバンプと反対側の面に露出する配線に電極2aを形成した後、吸着を解除し、支持基板5と硬化性樹脂層4が形成された半導体ウェハ1を剥離する。吸着により、支持基板5と硬化性樹脂層4が形成された半導体ウェハ1とは密着しているため、樹脂や糊等が残存することはない。
最後に、図5(c)に示すように、バンプ2と半導体回路基板6の電極6aとを接合し、硬化性樹脂層を本硬化(Cステージ状態化)することで、半導体デバイスを作製することができる。なお、図5(c)では理解を容易にするため、半導体回路基板6と硬化性樹脂層4が形成された半導体ウェハ1とを離して図示している。
本発明の一態様に係る半導体デバイスの製造方法を用いると、従来の半導体ウェハの保持方法で必要であった接着層の塗布工程、接着層の剥離工程及び実装時の封止工程を無くすことができる。従来の半導体出橋の製造方法を示しながら、このことについて詳細を説明する。
図6は、従来の半導体ウェハの製造方法を模式的に示した図である。
従来の半導体ウェハの製造方法では、まず図6(a)に示すように、支持基板付ウェハ20の支持基板5と反対側の面を薄化する。支持基板付ウェハ20は、バンプ2が形成された半導体ウェハ1と、バンプを埋めるように設けられた接着層14と、接着層14と接着する支持基材5とを有する。半導体ウェハ1と支持基材5とを接着する層が、接着層14である点が、上述の支持基板付ウェハ10と異なる。以下、上述の支持基板付ウェハ10と同一のものからなるものについては、同一の符号を用い、詳細な説明を省略する。
次いで、図6(b)に示すように、半導体ウェハ1のバンプと反対側の面に露出する配線に電極2aを形成した後、吸着を解除し、支持基板5と硬化性樹脂層4が形成された半導体ウェハ1を剥離する。支持基板5と接着層14が形成された半導体ウェハ1は、接着層14により接着されているため、接着剤が支持基板5側に残存することがある。そのため、支持基板5を再利用しようとする場合に、残存した接着剤が汚染の原因となりうる。残存した接着剤を完全に取り去ろうとすると、洗浄等の作業が必要であり、時間もコストもかかる。
次いで、図6(c)に示すように、支持基材5を剥離後の接着層14が接着した半導体ウェハ1から接着層14を剥離する。接着層14は、完全に硬化するものではなく、半導体デバイスの封止材料として、十分な密着性及び耐久性を有さない。そのため、一度剥離する必要がある。この剥離工程では、接着層14によりバンプ2が外れてしまう場合がある。
接着層14が除去されることにより、バンプ2が露出する。露出したバンプ2には、図6(d)に示すように、半導体回路基板6の電極6aが接合される。
最後に、図6(e)に示すように、半導体回路基板6と半導体ウェハ1を接合後に、半導体回路基板6と半導体ウェハ1の間に、封止材料を充填、硬化し、封止層17を形成する。封止層17は、半導体回路基板6と半導体ウェハ1の間に注入して形成される、または半導体回路基板6側に事前に材料を塗布することにより形成されることが一般的である。
このように、従来の半導体デバイスの製造方法では、接着層の塗布工程、半導体ウェハの薄化工程、支持基板との剥離工程、接着層の除去工程、半導体回路基板との接合工程、実装時の封止工程という工程が必要であった。これに対し、本発明の半導体デバイスの製造方法を用いることで、接着層の塗布工程、接着層の除去工程および実装時の封止工程の3つの工程を無くすことができる。
本発明の半導体デバイスの製造方法を用いると、支持基板への接着剤等の残存を避けることができ、支持基板の再利用かを図ることもできる。
1…半導体ウェハ、1a…一面、2…バンプ、3…硬化性樹脂、4…硬化性樹脂層、5…支持基板、9…グラインダ、10,20…支持基板付ウェハ、14…接着層、17…封止層

Claims (7)

  1. バンプを有する半導体ウェハのバンプが形成された面に、前記バンプを埋めるように硬化性樹脂を塗付する塗布工程と、
    前記硬化性樹脂を硬化する硬化工程と、
    硬化した前記硬化性樹脂の前記半導体ウェハと反対側の面に支持基板を吸着する吸着工程と、を有する半導体ウェハの保持方法。
  2. 前記硬化性樹脂が、熱硬化性樹脂である請求項1に記載の半導体ウェハの保持方法。
  3. 前記硬化工程において、前記硬化性樹脂をBステージ状態に硬化する請求項1又は2のいずれかに記載の半導体ウェハの保持方法。
  4. 前記吸着工程において、前記支持基板を静電吸着により吸着する請求項1〜3のいずれか一項に記載の半導体ウェハの保持方法。
  5. 前記塗布工程において、前記硬化性樹脂をスプレーコートする請求項1〜4のいずれか一項に記載の半導体ウェハの保持方法。
  6. 前記支持基板の吸着面の外周部が中央部に対して盛り上がっている請求項1〜5のいずれか一項に記載の半導体ウェハの保持方法。
  7. 請求項1〜6に記載された半導体ウェハの保持方法を用いて半導体ウェハを保持する工程と、
    保持された前記半導体ウェハの前記支持基板が吸着していない面を薄化する工程と、を有する半導体デバイスの製造方法。
JP2015252594A 2015-12-24 2015-12-24 半導体ウェハの保持方法及び半導体デバイスの製造方法 Active JP6698337B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015252594A JP6698337B2 (ja) 2015-12-24 2015-12-24 半導体ウェハの保持方法及び半導体デバイスの製造方法
KR1020160073962A KR102615699B1 (ko) 2015-12-24 2016-06-14 반도체 웨이퍼의 보유 방법 및 반도체 장치의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015252594A JP6698337B2 (ja) 2015-12-24 2015-12-24 半導体ウェハの保持方法及び半導体デバイスの製造方法

Publications (2)

Publication Number Publication Date
JP2017117965A true JP2017117965A (ja) 2017-06-29
JP6698337B2 JP6698337B2 (ja) 2020-05-27

Family

ID=59230964

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015252594A Active JP6698337B2 (ja) 2015-12-24 2015-12-24 半導体ウェハの保持方法及び半導体デバイスの製造方法

Country Status (2)

Country Link
JP (1) JP6698337B2 (ja)
KR (1) KR102615699B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019136849A (ja) * 2018-02-15 2019-08-22 株式会社ディスコ 被加工物の加工方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008135471A (ja) * 2006-11-27 2008-06-12 Kyocera Corp ウエハ加工方法及びそれを用いた半導体チップの製造方法
JP2013157510A (ja) * 2012-01-31 2013-08-15 Disco Abrasive Syst Ltd 貼着装置
JP2015126055A (ja) * 2013-12-26 2015-07-06 トヨタ自動車株式会社 支持板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005116610A (ja) 2003-10-03 2005-04-28 Nitto Denko Corp 半導体ウエハの加工方法および半導体ウエハ加工用粘着シート
KR101096186B1 (ko) * 2010-04-30 2011-12-22 주식회사 하이닉스반도체 패턴의 무너짐을 방지하는 반도체장치 제조 방법
JP2013084770A (ja) * 2011-10-11 2013-05-09 Disco Abrasive Syst Ltd ウェーハの研削方法
EP2857470A4 (en) * 2012-05-30 2016-02-17 Toray Industries ADHESIVE FOIL FOR THE PRODUCTION OF A SEMICONDUCTOR DEVICE WITH HOLES ELECTRODES AND PRODUCTION METHOD FOR THE SEMICONDUCTOR DEVICE

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008135471A (ja) * 2006-11-27 2008-06-12 Kyocera Corp ウエハ加工方法及びそれを用いた半導体チップの製造方法
JP2013157510A (ja) * 2012-01-31 2013-08-15 Disco Abrasive Syst Ltd 貼着装置
JP2015126055A (ja) * 2013-12-26 2015-07-06 トヨタ自動車株式会社 支持板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019136849A (ja) * 2018-02-15 2019-08-22 株式会社ディスコ 被加工物の加工方法
JP7015707B2 (ja) 2018-02-15 2022-02-03 株式会社ディスコ 被加工物の加工方法

Also Published As

Publication number Publication date
KR102615699B1 (ko) 2023-12-20
JP6698337B2 (ja) 2020-05-27
KR20170076538A (ko) 2017-07-04

Similar Documents

Publication Publication Date Title
JP6398008B2 (ja) フリップダイの組立方法、製造方法、装置及び電子機器
JP5161732B2 (ja) 半導体装置の製造方法
CN107107600B (zh) 设置便于组装的超小或超薄分立元件
CN104145330B (zh) 用于临时接合超薄晶片的方法和装置
US8846499B2 (en) Composite carrier structure
US10600690B2 (en) Method for handling a product substrate and a bonded substrate system
JP5090789B2 (ja) 貼り合わせ装置、接着剤の溶解を防ぐ方法、及び貼り合わせ方法
CN104064506B (zh) 半导体装置的制造方法
WO2015162807A1 (ja) 半導体装置の製造方法
JP2015507373A (ja) 製品基板をキャリア基板に一時的に接合する方法
WO2019009123A1 (ja) 基板処理方法及び基板処理システム
WO2017033808A1 (ja) 電子部品の製造方法および処理システム
JPWO2005036633A1 (ja) 電子部材の製造方法、及び、接着材付icチップ
JP2018006487A (ja) 支持体分離方法、および基板処理方法
JP2020053473A (ja) 素子チップの製造方法
JP2007266191A (ja) ウェハ処理方法
JP6698337B2 (ja) 半導体ウェハの保持方法及び半導体デバイスの製造方法
JP5845775B2 (ja) 薄膜個片の接合方法
JP5849405B2 (ja) 半導体装置の製造方法
JP2013069946A (ja) 支持基板、支持基板の製造方法、及び半導体装置の製造方法
TWI762698B (zh) 基板處理方法
TWI248652B (en) Chip bonding process
JP2020053472A (ja) 素子チップの製造方法
WO2026022899A1 (ja) 半導体装置の製造方法、耐熱部材、及び、封止材
US20150329355A1 (en) Method for processing product wafers using carrier substrates

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190917

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191007

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200406

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200428

R150 Certificate of patent or registration of utility model

Ref document number: 6698337

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250