JP2017123426A

JP2017123426A - 半導体レーザーおよびその製造方法

Info

Publication number: JP2017123426A
Application number: JP2016002549A
Authority: JP
Inventors: 和重川▲崎▼; Kazushige Kawasaki
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2016-01-08
Filing date: 2016-01-08
Publication date: 2017-07-13
Anticipated expiration: 2036-01-08
Also published as: JP6699182B2

Abstract

【課題】本発明は半導体レーザーおよびその製造方法に係り、光通信分野での使用に好適な半導体レーザーおよびその製造方法に関し、メサ部を備えた半導体レーザーについて、基板の反りを抑制することが可能な半導体レーザーを得ることを目的とする。【解決手段】基板と、前記基板の表面に配置され結晶成長層を備えたメサ部と、を備え、前記メサ部の少なくとも一方の側で、全域にわたり前記基板が露出した構造体と、前記構造体を覆い、前記メサ部の上面に開口部を備えた絶縁層と、前記開口部において前記結晶成長層と接触するように設けられた第２型の電極と、前記第２型の電極の表面に配置された表面めっき層と、前記構造体の裏面に配置された第１型の電極と、前記第１型の電極の裏面に配置された裏面めっき層と、を備え、前記表面めっき層および前記裏面めっき層は、前記基板の反りを抑制するような厚さを備える。【選択図】図６

Description

本発明は半導体レーザーおよびその製造方法に係り、光通信分野での使用に好適な半導体レーザーおよびその製造方法に関する。

特許文献１〜３には、メサ部を備える半導体レーザーが開示されている。また、特許文献１に示す半導体レーザーは、ボンディングパッドの下部およびメサ部において、基板の表面に結晶成長層を備える。

特開平３−２６３３８８号公報特開２００１−９４２１１号公報特開２００４−３６３１４７号公報

結晶成長層は、基板を反らせるストレスを発生させる。このため、結晶成長層を備えた半導体レーザーでは、基板の反りが発生する場合がある。

本発明は、上述の問題点を解決するためになされたもので、第１の目的はメサ部を備えた半導体レーザーについて、基板の反りを抑制することが可能な半導体レーザーを得ることである。
第２の目的は、基板の反りを抑制することが可能な半導体レーザーの製造方法を得ることである。

Ｎ型およびＰ型の一方である第１型の基板と、前記基板の表面に配置され、結晶成長層を備えたメサ部と、を含む構造体を備える半導体レーザーであって、前記構造体の前記メサ部の一方の側は、全域にわたり前記基板が露出した第１露出部であり、前記構造体の前記メサ部の他方の側は、前記メサ部に隣接する位置に形成され前記基板が露出した状態となっている第２露出部を有し、前記半導体レーザーは前記構造体を覆い、前記メサ部の上面に開口部を備えた絶縁層と、前記絶縁層の表面において、前記メサ部と前記メサ部の両側の規定領域を含む連続領域を覆い、前記開口部において前記結晶成長層と接触するように設けられたＮ型及びＰ型の他方である第２型の電極と、前記第２型の電極の表面に前記連続領域を覆うように配置された表面めっき層と、前記構造体の裏面に配置された第１型の電極と、前記第１型の電極の裏面に配置された裏面めっき層と、を備え、前記表面めっき層および前記裏面めっき層は、前記基板の反りを抑制するような厚さを備える。

Ｎ型およびＰ型の一方である第１型の基板の表面に結晶成長層を形成する工程と、前記結晶成長層をエッチングし、メサ部と、前記メサ部の一方の側で全域にわたり前記基板を露出させる第１露出部と、前記メサ部の他方の側で前記メサ部に隣接する位置に前記基板を露出させる第２露出部と、を形成するメサ部形成工程と、前記結晶成長層および前記基板を覆うように絶縁層を形成する工程と、前記メサ部の上面おいて、前記絶縁層に開口部を形成する工程と、前記絶縁層の表面に、前記メサ部と前記メサ部の両側の規定領域を含む連続領域を覆うようにＮ型及びＰ型の他方である第２型の電極を形成する工程と、前記第２型の電極の表面に、前記連続領域を覆うように表面めっき層を形成する表面めっき層形成工程と、前記基板の裏面に第１型の電極を形成する工程と、前記第１型の電極の下面に裏面めっき層を形成する裏面めっき層形成工程と、を備え、前記表面めっき層および前記裏面めっき層は、前記基板の反りを抑制するような厚さに形成される。

本発明における半導体レーザーでは、メサ部の少なくとも片側の全域において、結晶成長層が除去されている。このため、結晶成長層から基板が受けるストレスが低減される。このとき、基板が受けるストレスの内、表面めっき層および裏面めっき層が基板に与えるストレスの割合が大きくなる。表面めっき層と裏面めっき層は、基板に対して逆向きのストレスを与える。本発明では、表面めっき層と裏面めっき層の厚さが基板の反りを抑制するように調整されている。このため、本発明によれば反りの小さな半導体レーザーを得ることができる。

また、本発明における半導体レーザーの製造方法は、メサ部の少なくとも片側の結晶成長層をすべてエッチングする工程を備える。このため、結晶成長層が小さくなり、結晶成長層から基板が受けるストレスが低減される。このとき、基板が受けるストレスの内、表面めっき層および裏面めっき層が基板に与えるストレスの割合が大きくなる。表面めっき層と裏面めっき層は、基板に対して逆向きのストレスを与える。本発明では、表面めっき層と裏面めっき層の厚さが基板の反りを抑制するように調整されている。このため、本発明によれば反りの小さな半導体レーザーを得ることができる。

本発明の実施の形態１において基板の表面に結晶成長層を設けた状態を示す断面図である。本発明の実施の形態１において図１をエッチングした状態を示す断面図である。本発明の実施の形態１において図２に上に絶縁層を設けた状態を示す断面図である。本発明の実施の形態１において図３に第２型の電極および表面めっき層を設けた状態を示す断面図である。本発明の実施の形態１において図４の状態を示す平面図である。本発明の実施の形態１における半導体レーザーの断面図である。本発明の実施の形態１における半導体レーザーの下面図である。比較例において基板の表面に結晶成長層を設けた状態を示す断面図である。比較例において図８をエッチングした状態を示す断面図である。比較例において図９の上に絶縁膜パッドを設けた状態を示す断面図である。比較例において図１０の上に絶縁層、第２型の電極および表面めっき層を設けた状態を示す断面図である。比較例における半導体レーザーの断面図である。比較例における半導体レーザーの平面図である。本発明の実施の形態２における半導体レーザーの平面図である。本発明の実施の形態３における半導体レーザーの平面図である。本発明の実施の形態４における半導体レーザーの断面図である。本発明の実施の形態５における半導体レーザーの断面図である。本発明の実施の形態６における半導体レーザーの下面図である。比較例における半導体レーザーの下面図である。

本発明の実施の形態に係る半導体レーザーおよびその製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。

実施の形態１．
図１〜図７は、実施の形態１に係る半導体レーザー１００の製造方法を説明する図である。図１では、基板１０の表面に結晶成長層２０が設けられている。基板１０は第１型のＩｎＰ基板である。ここで、第１型はＮ型およびＰ型の一方を示す。また、第２型はＮ型およびＰ型の他方を示す。結晶成長層２０は以下に示す工程で形成される。まず、ＭＯＣＶＤ（ＭｅｔａｌＯｒｇａｎｉｃＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ）により第１型のＩｎＰクラッド層、活性層１２、第２型のＩｎＰクラッド層をこの順に積層する。次に、第２型のＩｎＰクラッド層の表面に、絶縁膜で共振方向のストライプパターンを形成する。次にＲＩＥ（ＲｅａｃｔｉｖｅＩｏｎＥｔｃｈｉｎｇ）によりエッチングを行い、絶縁膜下にリッジ１４を形成する。

次に、ＭＯＣＶＤにより、第１型のＩｎＰ層、第２型のＩｎＰ層１６、第１型のＩｎＰ層をこの順で積層する。これにより、リッジ１４の側面が埋められる。また、電流が活性層１２に効率よく流れるようになる。次に、絶縁膜をエッチングで除去する。次に、ＭＯＣＶＤにより、第２型のＩｎＰ層と第２型のＩｎＧａＡｓ層をこの順に積層する。ＩｎＧａＡｓ層は電極とのコンタクト層１８となる。以上の工程から、基板１０の上に結晶成長層２０が形成される。

次に、メサ部形成工程を実施する。メサ部形成工程では、図２に示すように、エッチングによりメサ部２２を形成する。この時、メサ部２２を除く全ての結晶成長層２０がエッチングにより除去される。この結果、メサ部の両側に、基板１０が露出した第１露出部３２および第２露出部３４が形成される。以上から基板１０および結晶成長層２０を備えた構造体３６が形成される。

次に、図３に示すように、構造体３６を覆うように絶縁層２４を成膜する。絶縁層２４により、結晶成長層２０が保護される。また、素子の容量が低減される。次に、メサ部２２の上面の絶縁層２４を除去する。これにより、絶縁層２４に開口部２６が形成され、コンタクト層１８が露出する。開口部２６は、コンタクト層１８と電極の接触のために設けられる。

次に、図４に示すように、絶縁層２４の表面に第２型の電極２８を成膜する。第２型の電極２８はオーミック電極である。第２型の電極２８は、開口部２６においてコンタクト層１８と接触する。開口部２６においてコンタクト層１８と第２型の電極２８が接触することで、活性層１２に効率よく電流を流すことが可能になる。また、活性層１２に効率よく電流を流すため、第２型の電極２８は低抵抗となっている。第２型の電極２８は、メサ部２２の両側のボンディングワイヤの結線領域３９とメサ部２２を含む連続領域４８（図５参照）を覆うように形成される。

次に、表面めっき層形成工程を実施する。本実施の形態では、電解金めっきによりめっき層を形成する。めっき液はノンシアンの光沢電界めっき液を使用する。めっき形成時の液温は５０℃であり、攪拌を実施し、電流密度は４ｍＡ／ｃｍ−２とする。電解金めっきでは、給電層とフォトレジストパターンを使用した選択めっきが可能である。また、めっきの厚さを調整することが出来る。表面めっき層形成工程では、まず、第２型の電極２８の表面に第１めっき層３０を形成する。第１めっき層３０は、第２型の電極２８を給電層として形成する。また、第１めっき層３０は、フォトレジストパターンを用いて、ボンディングワイヤの結線領域３９とメサ部２２を含む連続領域４８を覆うように形成する。第１めっき層３０により、第２型の電極２８と活性層１２との間の低抵抗性が向上する。

次に、第２めっき層３８を形成する。第２めっき層３８は、第１めっき層３０を給電層として形成する。また、第２めっき層３８は、フォトレジストパターンを用いて、ボンディングワイヤの結線領域３９に形成する。第２めっき層３８は、ワイヤボンディングのためのボンディングパッドとなる。また、矢印４６に示すように、第２めっき層３８は、上面がメサ部２２の上面よりも高くなるように形成される。このため、後工程または組み立て時においてメサ部２２を保護することが可能になる。

第１めっき層３０および第２めっき層３８は、表面めっき層４０を構成する。表面めっき層４０は、表面めっき層形成工程の完了時に、結晶成長層２０、第２型の電極２８および絶縁層２４が基板１０を反らせるストレスよりも大きなストレスを基板１０に与える厚さに設ける。本実施の形態では、表面めっき層形成工程の完了時に、基板１０が表面めっき層４０形成側に凸に反るように、表面めっき層４０の厚さを設定する。

ここで、基板に反りを発生させるストレスの強さは層の厚さに比例する。本実施の形態において、各層の厚さは、結晶成長層２０が５μｍｔ、絶縁層２４が０．５μｍｔ、第２型の電極２８が０．５μｍｔである。ここで、本実施の形態では結晶成長層２０がメサ部２２を除いてエッチングされている。このため、結晶成長層２０が基板１０に与えるストレスは小さくなっている。本実施の形態において、基板１０を表面めっき層４０形成側に凸に反らせるためには、第１めっき層３０の厚さを３μｍｔ以上に形成すればよい。

本実施の形態では、第１めっき層３０の厚さを調整したが、第２めっき層３８の厚さを調整して基板１０を表面側に凸に反らせるものとしてもよい。また、第１めっき層３０および第２めっき層３８の両方の厚さを調整しても良い。本実施の形態では、表面めっき層４０を、所望の反りが得られるように予め決められた厚さに設定した。これに対し、基板１０の反りを測定する工程を設け、測定値から基板１０を凸に反らせる表面めっき層４０の厚さを決定してもよい。

図５は、図４の状態を示す平面図である。上述したように、第２型の電極２８および第１めっき層３０は、ボンディングワイヤの結線領域３９とメサ部２２を含む連続領域４８を覆うように設けられる。本実施の形態において、連続領域４８は第１めっき層３０に覆われる領域である。連続領域４８は平面図において十字型である。また、第２型の電極２８は連続領域４８を含むように設けられる。第２型の電極２８は、メサ部２２に対して対称に設けられ、基板１０の幅と同等の幅を備えるように設けられる。また、本実施の形態では連続領域４８を十字型としたが、連続領域４８は基板１０の全域を覆うものとしても良い。

次に、基板１０の裏面の加工を行う。図６に示すように、研削またはポリッシュにより基板１０を４００μｍｔから１００μｍｔ以下に薄くする。次に、基板１０の裏面に、第１型の電極４２を成膜する。第１型の電極４２はオーミック電極である。次に、裏面めっき層形成工程を実施する。裏面めっき層形成工程では、第１型の電極４２の裏面に裏面めっき層４４を形成する。裏面めっき層４４は、フォトレジストパターンを用いて電解金めっきにより形成する。裏面めっき層４４の厚さは、裏面めっき層形成工程の完了時に基板１０の反りが相殺されるように調整する。図７は、本実施の形態における半導体レーザー１００の下面図である。裏面めっき層４４は基板１０の外周部を除いて形成される。

本実施の形態において、第１めっき層３０と裏面めっき層４４の面積比は３０対５０である。第１めっき層３０および裏面めっき層４４によるストレスのみによって、基板１０の反りが発生すると仮定した場合、裏面めっき層４４の厚さは第１めっき層３０の３０／５０となるように設定すればよい。第１めっき層３０の厚さが３μｍｔである場合、裏面めっき層４４の厚さは１．８μｍｔとなる。本実施の形態では、裏面めっき層４４を、反りが相殺されるように予め決められた厚さに設定した。これに対し、表面めっき層形成工程の場合と同様に、基板１０の反りを測定する工程を備えてもよい。この場合、反りの測定値から基板１０の反りを相殺する裏面めっき層４４の厚さを決定する。以上でウエハ工程が完了する。

次に、比較例に係る半導体レーザー１１０の製造方法を説明する。図８は、基板１０の表面に活性層１２および結晶成長層２０を形成した状態を示す。ここまでの製造方法は、本実施の形態における半導体レーザー１００の場合と同様である。次に、図９に示すように、メサ部１２２の両側の一部分について結晶成長層２０をエッチングする。この結果、メサ部１２２の両側に結晶成長層２０１および２０２が残る。

次に、図１０に示すように、結晶成長層２０１および２０２の表面に絶縁膜パッド２１１及び２１２を形成する。次に、図１１に示すように、メサ部１２２、結晶成長層２０１、２０２および基板１０を覆うように絶縁層１２４を形成する。また、絶縁層１２４には、メサ部１２２の上面において開口部１２６が形成される。また、絶縁層１２４の表面には、第２型の電極１２８および表面めっき層１３０が形成される。次に、基板１０の裏面を加工する。図１２に示すように、４００μｍｔの基板１０を１００μｍｔ以下に薄くする。次に、基板１０の裏面に、第１型の電極１４２および裏面めっき層１４４を形成する。以上でウエハ工程が完了する。図１３は、比較例に係る半導体レーザー１１０の平面図である。

上述したように、基板に反りを発生させるストレスの強さは層の厚さに比例する。比較例において、結晶成長層２０からのストレスが主要因となり、基板１０に反りが発生する。なお、図１２に示す基板１０を薄くした状態では、表面工程の完了時である図１１の状態と比較して基板厚がおよそ１／４になっている。この時、表面工程の完了時と比較して、基板１０にはおよそ４倍の反りが発生している。

半導体レーザーの後工程では、単体の素子を得るために、ウエハをヘキカイしてバーの状態に分割する。ここで、ヘキカイを行う際に、ウエハが反っていると衝撃が均一に伝わらないことがある。このため、分割不良を起こし易くなる。また、光通信分野では通信量の増大による高速化が進んでいる。このため、素子の共振器長が小さくなる傾向にある。共振器長が小さくなると、ヘキカイにおいて細いバーを切り出す必要がある。細いバーを切り出す場合、ウエハ反りの影響により、さらに分割不良を起こし易くなる。また、加工機の励起用光源では高出力化および高効率化のために、素子が複数並んだバーの状態で組立をすることがある。この時、バーの反りが大きいと、半田の回り込み不足が発生する可能性がある。この時、組み立て不良が発生し易くなる。

本実施の形態では、結晶成長層２０はメサ部２２の両側の全域に渡って除去される。従って、結晶成長層２０によるストレスは低減される。この結果、基板１０が受けるストレスの内、表面めっき層４０および裏面めっき層４４が基板１０に与えるストレスの割合が大きくなる。従って、表面めっき層４０および裏面めっき層４４を基板１０が受けるストレスの主要因とすることが可能になる。このため、表面めっき層４０および裏面めっき層４４の厚さの調整で、反りを抑制することが可能になる。

各めっき層は、基板１０をめっき形成側に凸に反らせるストレスを発生させる。表面めっき層形成工程において、基板１０が表面めっき層４０形成側に凸に反るように、表面めっき層４０の厚さを調整する。また、裏面めっき層４４は、表面めっき層４０と逆向きのストレスを発生させる。従って、裏面めっき層４４を形成することで、表面方向に凸に反った基板１０の反りを抑制することが可能になる。さらに、裏面めっき層４４の厚さを調整することで、基板１０の反りを相殺することが出来る。従って、ウエハ工程の完了時に、ウエハの反りが緩和される。このため、ウエハの分割不良および組み立て不良を抑制することが可能になる。

また、ＰＮ接合を含む結晶成長層が電極に挟まれた場合、素子容量が大きくなる。素子容量が大きいと、高速通信の妨げとなる場合がある。素子容量を小さくするためには、絶縁層を厚くすることが考えられる。この場合、プロセスが不安定化する場合がある。また、素子容量を小さくする別の方法として、電極面積を小さくすることが考えられる。この場合、ワイヤボンディング工程の効率が低下する可能性がある。

これに対し、本実施の形態では、結晶成長層２０の領域が小さい。従って素子容量が低減される。このため、絶縁層２４を薄膜化することが出来る。この時、プロセスを安定化させることが可能になる。また、電極面積を大きくすることが出来る。このため、ワイヤボンディング工程の効率を向上させることが可能になる。

本実施の形態では、表面めっき層４０を形成してから裏面めっき層４４を形成するものとした。本実施の形態の変形例として、先に裏面めっき層を形成するものとしても良い。この場合、第２型の電極２８を形成した後に、裏面の加工を実施する。この際、裏面めっき層形成工程では、基板１０が裏面めっき層４４形成側に凸に反るように裏面めっき層４４の厚さを調整する。その後、表面めっき層形成工程を実施する。表面めっき層４０は、基板１０の反りが相殺されるように厚さが調整される。また、本実施の形態ではめっきは金めっきであるとしたが、白金めっきでもよい。

また、本実施の形態では、連続領域４８はボンディングワイヤの結線領域３９とメサ部２２を含むものとした。これに対し、連続領域４８はメサ部２２の両側の規定領域とメサ部２２を含むものとしても良い。ここで、規定領域はボンディングワイヤの結線領域以外の場合も含む。

実施の形態２．
図１４は、本発明の実施の形態２における半導体レーザー２００の平面図である。本実施の形態では、絶縁層２４の表面に第２型の電極２２８が形成される。第２型の電極２２８は、絶縁層２４の全域を覆うように形成される。また、第２型の電極２２８の表面には、第１めっき層２３０が形成される。第１めっき層２３０は、第２型の電極２２８の全域を覆うように形成される。第１めっき層２３０の表面には、ボンディングワイヤの結線領域３９に第２めっき層２３８が設けられる。さらに、第２めっき層２３８は、第１めっき層２３０の四隅にも設けられる。第２めっき層２３８は、上面がメサ部２２の上面よりも高くなるように形成されている。

本実施の形態では、第１めっき層２３０の四隅に第２めっき層２３８を備える。このため、後工程または組み立て時に半導体レーザー２００が受ける衝撃を、均等に分散することが可能になる。従って、実施の形態１と比較して、メサ部２２に加わる衝撃を低減することが可能になる。

実施の形態３．
図１５は、本発明の実施の形態３における半導体レーザー３００の平面図である。本実施の形態は、第１めっき層３３０の表面に第２めっき層３３８が形成される。第２めっき層３３８は、第１めっき層３３０の四隅にのみ設けられる。また、本実施の形態では、第１めっき層３３０がボンディングパッドとして用いられる。このため、第１めっき層３３０はワイヤボンドが可能な厚さを備える。本実施の形態では、実施の形態２と比較して半導体レーザー３００の表面の段差が少なくなる。このため、プロセスを安定化させることが可能になる。

実施の形態４．
図１６は、本発明の実施の形態４における半導体レーザー４００の断面図である。本実施の形態では、第２露出部４３４はメサ部２２に隣接した基板１０の一部の領域である。また、基板１０の表面には、第２露出部４３４を挟んでメサ部２２と対向する領域に結晶成長層４２０が備えられる。

また、第２露出部４３４を挟んでメサ部２２と対向する領域において、結晶成長層４２０の上面には絶縁膜パッド２１１が形成される。絶縁膜パッド２１１は、その上部に配置される第１めっき層４３０の上面が、メサ部２２の上面よりも高くなるように設けられる。

本実施の形態では、メサ部２２の両側に結晶成長層を備える場合と比較して、結晶成長層４２０が基板１０に与えるストレスを半分程度に低減することが出来る。また、絶縁膜パッド２１１により、メサ部２２を保護することが出来る。このため、第２めっき層を設けなくても、メサ部２２を保護することが可能になる。

実施の形態５．
図１７は、本発明の実施の形態５における半導体レーザー５００の断面図である。本実施の形態は、第１めっき層４３０の表面に第２めっき層５３８が形成される事以外は、実施の形態４と同様である。第２めっき層５３８は、第１露出部３２の上部に形成される。また、第２めっき層５３８は、上面がメサ部２２の上面よりも高くなるように備えられる。従って、絶縁膜パッド２１１に加え、第２めっき層５３８によってもメサ部２２が保護される。このため、実施の形態４と比較してメサ部２２の保護機能を向上出来る。

実施の形態６．
図１８は、本発明の実施の形態６における半導体レーザー６００の下面図である。本実施の形態では、第１型の電極４２の裏面に裏面めっき層６４４が形成される。裏面めっき層６４４は、ヘキカイ対応箇所５２から一定のスペース５０を空けて形成される。ここで、ヘキカイ対応箇所は、ウエハをバーに分割する際にヘキカイを行う箇所である。また、裏面めっき層６４４は、ヘキカイ方向と平行に分割された状態に形成される。裏面めっき層６４４のうち、ヘキカイ対応箇所５２に隣接した部分の面積は、隣接しない部分の面積と比較して小さくなっている。

図１９は、比較例における半導体レーザー７００の下面図である。図１９において、半導体レーザー７００はヘキカイされる前のウエハ状態である。半導体レーザーは第１型の電極７４２の裏面に裏面めっき層７４４を備える。ウエハをバーに分割するとき、ヘキカイを実施する。このとき、ヘキカイ対応箇所は、裏面めっき層７４４からストレスを受けている。このストレスにより、破線５３に示すように、ヘキカイ面が曲がり、分割不良が発生する場合がある。裏面めっき層７４４からのストレスは、裏面めっき層７４４とヘキカイ対応箇所の間のスペース５４が小さいほど、大きくなる。

本実施の形態では、裏面めっき層６４４からのストレスを抑制するため、スペース５０を大きく設ける。ダイボンド時の安定性を確保するためには、裏面めっき層６４４は素子の幅の３分の２の幅を備える必要がある。この幅を確保した場合、スペース５０は、最大で素子の幅の６分の１となる。以上から、本実施の形態では、スペース５０を素子の幅の６分の１に設定する。素子の大きさが３００×２００μｍである場合、スペース５０は３３μｍとなる。このとき、ヘキカイ対応箇所５２が裏面めっき層６４４から受けるストレスを少なくすることが可能になる。従って、分割不良が抑制される。本実施の形態ではスペース５０を、素子の幅の６分の１としたが、分割不良の抑制の効果を得るためには、スペース５０を素子の幅の２０分の１〜６分の１の任意の値に設定しても良い。

また、ヘキカイ対応箇所５２に発生するストレスを低減するためには、ヘキカイ対応箇所５２に隣接する裏面めっき層の面積を小さくすることが有効である。本実施の形態では、ヘキカイ方向に平行に、裏面めっき層６４４を分割して設けている。さらに、裏面めっき層６４４のうち、ヘキカイ対応箇所５２に隣接する部分の面積は、隣接しない部分の面積よりも小さくなるように設定されている。このため、ヘキカイ対応箇所５２に発生するストレスが低減される。従って、分割不良の発生が抑制される。

本実施の形態では、ヘキカイ対応箇所５２との間にスペース５０を設けて裏面めっき層６４４を形成した。さらに、裏面めっき層６４４を複数に分割した状態に形成した。本実施の形態の変形例として、スペース５０を設けたうえで、裏面めっき層６４４を分割しないで形成するものとしてもよい。この場合、裏面めっき層６４４の形成工程が容易になる。また、スペース５０を設けずに、裏面めっき層６４４を分割した状態に形成するものとしても良い。この場合、ダイボンド時の安定性が向上する。

１００、２００、３００、４００、５００、６００半導体レーザー、１０基板、２０、４２０結晶成長層、２２メサ部、２４絶縁層、２６開口部、２８、２２８第２型の電極、３０、２３０、３３０、４３０第１めっき層、３２第１露出部、３４、４３４第２露出部、３６構造体、３８、２３８、３３８、５３８第２めっき層、３９ボンディングワイヤの結線領域、４０表面めっき層、４２第１型の電極、４４、６４４裏面めっき層、５０スペース、５２ヘキカイ対応箇所

Claims

Ｎ型およびＰ型の一方である第１型の基板と、
前記基板の表面に配置され、結晶成長層を備えたメサ部と、
を含む構造体を備える半導体レーザーであって、
前記構造体の前記メサ部の一方の側は、全域にわたり前記基板が露出した第１露出部であり、
前記構造体の前記メサ部の他方の側は、前記メサ部に隣接する位置に形成され前記基板が露出した状態となっている第２露出部を有し、
前記半導体レーザーは
前記構造体を覆い、前記メサ部の上面に開口部を備えた絶縁層と、
前記絶縁層の表面において、前記メサ部と前記メサ部の両側の規定領域を含む連続領域を覆い、前記開口部において前記結晶成長層と接触するように設けられたＮ型及びＰ型の他方である第２型の電極と、
前記第２型の電極の表面に前記連続領域を覆うように配置された表面めっき層と、
前記構造体の裏面に配置された第１型の電極と、
前記第１型の電極の裏面に配置された裏面めっき層と、
を備え、
前記表面めっき層および前記裏面めっき層は、前記基板の反りを抑制するような厚さを備えることを特徴とする半導体レーザー。
前記表面めっき層は、前記結晶成長層、前記第２型の電極および前記絶縁層が前記基板を反らせるストレスよりも大きなストレスを前記基板に与える厚さを備えることを特徴とする請求項１に記載の半導体レーザー。
前記裏面めっき層は、前記表面めっき層、前記第２型の電極、前記絶縁層、前記結晶成長層および前記第１型の電極が前記基板に与えるストレスを相殺する厚さを備えることを特徴とする請求項２に記載の半導体レーザー。
前記規定領域は、ボンディングワイヤの結線領域を含むことを特徴とする請求項１〜３の何れか１項に記載の半導体レーザー。
前記第２型の電極は、前記基板の幅と同等の幅を備えることを特徴とする請求項１〜４の何れか１項に記載の半導体レーザー。
前記第２露出部は、前記メサ部の他方の側において前記基板の全域を露出させることを特徴とする請求項１〜５の何れか１項に記載の半導体レーザー。
前記第２型の電極は、前記メサ部に対し対称に設けられることを特徴とする請求項６に記載の半導体レーザー。
前記表面めっき層は、
前記連続領域を覆うように配置された第１めっき層と、
前記第１めっき層の表面において、前記基板と前記絶縁層が接する領域に配置され、上面が前記メサ部の上面よりも高い位置にある第２めっき層と、
を備えることを特徴とする請求項６または７に記載の半導体レーザー。
前記第２めっき層を前記規定領域に備えることを特徴とする請求項８に記載の半導体レーザー。
前記第２めっき層を前記第１めっき層の四隅に備えることを特徴とする請求項８または９に記載の半導体レーザー。
前記第２露出部は、前記メサ部に隣接した前記基板の一部の領域であり、
前記構造体は、前記第２露出部を挟んで前記メサ部と対向する領域において、前記基板の表面に前記結晶成長層を備え、
当該領域において前記表面めっき層の上面が前記メサ部の上面よりも高い位置にあることを特徴とする請求項１〜５の何れか１項に記載の半導体レーザー。
前記表面めっき層は、
前記連続領域を覆うように配置された第１めっき層と、
前記第１めっき層の表面において、前記第１露出部側の前記規定領域に配置され、上面が前記メサ部の上面よりも高い位置にある第２めっき層と、
を備えることを特徴とする請求項１１に記載の半導体レーザー。
前記裏面めっき層は、ヘキカイ対応箇所から前記基板の共振方向の幅の２０分の１〜６分の１のスペースを空けて備えられることを特徴とする請求項１〜１２の何れか１項に記載の半導体レーザー。
前記裏面めっき層は、複数に分断されて設けられることを特徴とする請求項１〜１３の何れか１項に記載の半導体レーザー。
前記裏面めっき層は、ヘキカイ方向と平行に分断されて設けられ、
ヘキカイ対応箇所に隣接する前記裏面めっき層は、前記ヘキカイ対応箇所に隣接しない前記裏面めっき層と比較して面積が小さいことを特徴とする請求項１４に記載の半導体レーザー。
Ｎ型およびＰ型の一方である第１型の基板の表面に結晶成長層を形成する工程と、
前記結晶成長層をエッチングし、メサ部と、前記メサ部の一方の側で全域にわたり前記基板を露出させる第１露出部と、前記メサ部の他方の側で前記メサ部に隣接する位置に前記基板を露出させる第２露出部と、を形成するメサ部形成工程と、
前記結晶成長層および前記基板を覆うように絶縁層を形成する工程と、
前記メサ部の上面おいて、前記絶縁層に開口部を形成する工程と、
前記絶縁層の表面に、前記メサ部と前記メサ部の両側の規定領域を含む連続領域を覆うようにＮ型及びＰ型の他方である第２型の電極を形成する工程と、
前記第２型の電極の表面に、前記連続領域を覆うように表面めっき層を形成する表面めっき層形成工程と、
前記基板の裏面に第１型の電極を形成する工程と、
前記第１型の電極の下面に裏面めっき層を形成する裏面めっき層形成工程と、
を備え、
前記表面めっき層および前記裏面めっき層は、前記基板の反りを抑制するような厚さに形成されることを特徴とする半導体レーザーの製造方法。
前記表面めっき層形成工程は、裏面めっき層形成工程に先立って実行され、前記表面めっき層形成工程の完了時に前記基板が前記表面めっき層形成側に凸に反る厚さに前記表面めっき層を形成することを特徴とする請求項１６に記載の半導体レーザーの製造方法。
前記表面めっき層形成工程は、
前記基板の反りを測定する工程と、
当該反りが所望の状態となるように、前記表面めっき層を形成する工程と、
を備えることを特徴とする請求項１７に記載の半導体レーザーの製造方法。
前記裏面めっき層形成工程では、前記裏面めっき層形成工程の完了時に前記基板の反りが相殺されるような厚さに前記裏面めっき層を形成することを特徴とする請求項１７または１８に記載の半導体レーザーの製造方法。
前記裏面めっき層形成工程は、
前記基板の反りを測定する工程と、
当該反りが所望の状態となるように、前記裏面めっき層を形成する工程と、
を備えることを特徴とする請求項１９に記載の半導体レーザーの製造方法。
前記規定領域は、ボンディングワイヤの結線領域を含むことを特徴とする請求項１６〜２０の何れか１項に記載の半導体レーザーの製造方法。
前記第２型の電極を、前記基板の幅と同等の幅に渡って形成することを特徴とする請求項１６〜２１の何れか１項に記載の半導体レーザーの製造方法。
前記メサ部形成工程では、前記メサ部の他方の側で全域にわたり前記基板を露出させるように前記第２露出部を形成することを特徴とする請求項１６〜２２の何れか１項に記載の半導体レーザーの製造方法。
前記第２型の電極を、前記メサ部に対し対称に形成することを特徴とする請求項２３に記載の半導体レーザーの製造方法。
前記表面めっき層形成工程は、
前記連続領域を覆うように第１めっき層を形成する工程と、
前記第１めっき層の表面において、前記基板と前記絶縁層が接する領域に、上面が前記メサ部の上面よりも高くなるように第２めっき層を形成する工程と、
を備えることを特徴とする請求項２３または２４に記載の半導体レーザーの製造方法。
前記第２めっき層を前記規定領域に形成する工程を備えることを特徴とする請求項２５に記載の半導体レーザーの製造方法。
前記第２めっき層を前記第１めっき層の四隅に形成する工程を備えることを特徴とする請求項２５または２６に記載の半導体レーザーの製造方法。
前記メサ部形成工程では、前記第２露出部を介して前記メサ部と対向する領域に前記結晶成長層を残すようにエッチングを実施し、
当該領域における前記表面めっき層の上面を、前記メサ部の上面よりも高くする工程を備えることを特徴とする請求項１６〜２２の何れか１項に記載の半導体レーザーの製造方法。
前記表面めっき層形成工程は、
前記連続領域を覆うように第１めっき層を形成する工程と、
前記第１めっき層の表面において、前記第１露出部側の前記規定領域に、上面が前記メサ部の上面よりも高くなるように第２めっき層を形成する工程と、
を備えることを特徴とする請求項２８に記載の半導体レーザーの製造方法。
前記裏面めっき層形成工程では、前記裏面めっき層を、ヘキカイ対応箇所から前記基板の幅の２０分の１〜６分の１のスペースを空けて形成することを特徴とする請求項１６〜２９の何れか１項に記載の半導体レーザーの製造方法。
前記裏面めっき層形成工程では、前記裏面めっき層を複数に分断して形成することを特徴とする請求項１６〜３０の何れか１項に記載の半導体レーザーの製造方法。
ヘキカイ対応箇所に隣接する部分の面積が、前記ヘキカイ対応箇所に隣接しない部分の面積と比較して小さくなるように、前記裏面めっきをヘキカイ方向と平行に分断して形成することを特徴とする請求項３１に記載の半導体レーザーの製造方法。