JP2017123459A - プリント回路基板 - Google Patents

プリント回路基板 Download PDF

Info

Publication number
JP2017123459A
JP2017123459A JP2016240411A JP2016240411A JP2017123459A JP 2017123459 A JP2017123459 A JP 2017123459A JP 2016240411 A JP2016240411 A JP 2016240411A JP 2016240411 A JP2016240411 A JP 2016240411A JP 2017123459 A JP2017123459 A JP 2017123459A
Authority
JP
Japan
Prior art keywords
circuit board
sub
printed circuit
density
core member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016240411A
Other languages
English (en)
Other versions
JP2017123459A5 (ja
Inventor
バエク ヨン−ホ
Yong-Ho Baek
バエク ヨン−ホ
チョ ジュン−ヒュン
Jung-Hyun Cho
チョ ジュン−ヒュン
クク セウン−ヨ
Seung-Yeop Kook
クク セウン−ヨ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020160048927A external-priority patent/KR20170083464A/ko
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2017123459A publication Critical patent/JP2017123459A/ja
Publication of JP2017123459A5 publication Critical patent/JP2017123459A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4694—Partitioned multilayer circuits having adjacent regions with different properties, e.g. by adding or inserting locally circuit layers having a higher circuit density
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/451—Multilayered leadframes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
    • H10W70/686—Shapes or dispositions thereof comprising multiple insulating layers the multiple insulating layers having different compositions, e.g. polymer layer on glass substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/401—Package configurations characterised by multiple insulating or insulated package substrates, interposers or RDLs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/7424—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self-supporting substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/743—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00—Arrangements for protection of devices
    • H10W42/121—Arrangements for protection of devices protecting against mechanical damage
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/63—Vias, e.g. via plugs
    • H10W70/635—Through-vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

【課題】高多層の構造や大きいサイズの基板においても、収率を確保し、リードタイムが長くならず、また、多層のビア構造、精密な整合度及び優れた電気特性が得られるプリント回路基板を提供する。【解決手段】貫通ホールが形成されたコア部材１５５と、貫通ホールに配置されたサブ回路基板１００と、コア部材及びサブ回路基板の両面に積層された第１絶縁層１８０と、貫通ホールの内壁１５５ａとサブ回路基板との間に充填された絶縁材１８５と、を含む。【選択図】図１

Description

本発明は、プリント回路基板に関する。
近年、コンピューター産業の発達に伴って、より高性能を有し、より低コストで生産できる集積回路（ダイ、ｄｉｅ）に関する技術が発達している。これにより、ダイが実装される様々なプリント回路基板に関する技術も開発されている。
特に、サーバに使用されている基板は、高多層の構造や大きいサイズのために、収率を確保しにくく、長いリードタイムが必要となる。また、サーバ基板は、多層のビア構造、精密な整合度及び優れた電気特性が要求されるという困難性があった。
アメリカ登録公告第８７５４５１４号公報
本発明の一側面によれば、貫通ホールが形成されたコア部材と、貫通ホールに配置されたサブ回路基板と、コア部材及びサブ回路基板の両面に積層された第１絶縁層と、貫通ホールの内壁とサブ回路基板との間に充填された絶縁材と、を含むプリント回路基板が提供される。
本発明の第１実施例に係るプリント回路基板を示す図である。 本発明に係るプリント回路基板の高密度回路におけるビア構造を例示する図である。 本発明の第１実施例に係るプリント回路基板の製造方法の一工程を示す図である。 図３に示す工程の次の工程を示す図である。 図４に示す工程の次の工程を示す図である。 図５に示す工程の次の工程を示す図である。 図６に示す工程の次の工程を示す図である。 図７に示す工程の次の工程を示す図である。 図８に示す工程の次の工程を示す図である。 図９に示す工程の次の工程を示す図である。 図１０に示す工程の次の工程を示す図である。 図１１に示す工程の次の工程を示す図である。 図１２に示す工程の次の工程を示す図である。 図１３に示す工程の次の工程を示す図である。 本発明の第２実施例に係るプリント回路基板を示す図である。 本発明の第３実施例に係るプリント回路基板を示す図である。 本発明の第３実施例に係るプリント回路基板の製造方法の一工程を示す図である。 図１７に示す工程の次の工程を示す図である。 図１８に示す工程の次の工程を示す図である。 図１９に示す工程の次の工程を示す図である。 図２０に示す工程の次の工程を示す図である。 図２１に示す工程の次の工程を示す図である。 図２２に示す工程の次の工程を示す図である。 図２３に示す工程の次の工程を示す図である。 図２４に示す工程の次の工程を示す図である。
本発明に係るプリント回路基板の実施例を添付図面に基づいて詳細に説明し、添付図面に基づいて説明するに当たって、同一または対応する構成要素には同一の図面符号を付し、これに対する重複説明を省略する。
また、本明細書において、「第１」、「第」２などの用語は、同一または相応する構成要素を区別するための識別記号に過ぎず、同一または相応する構成要素が第１、第２などの用語により限定されない。
また、「結合」とは、各構成要素間の接触関係において、各構成要素の間に物理的に直接接触する場合のみを意味するものではなく、他の構成が各構成要素の間に介在され、その他の構成に構成要素がそれぞれ接触している場合まで包括する概念として使用する。
図１は、本発明の第１実施例に係るプリント回路基板を示す図である。図１を参照すると、本発明の一実施例に係るプリント回路基板は、サブ回路基板１００と、コア部材１５５と、第１絶縁層１８０と、絶縁材１８５と、を含む。
サブ回路基板１００は、プリント回路基板に内蔵されるまた一つの回路基板であって、少なくとも一層の回路層と回路層の間を絶縁させる第２絶縁層とを含むことができる。サブ回路基板１００は、プリント回路基板における他の領域では処理しない特定の機能を行うことができる。例えば、サブ回路基板１００は、プリント回路基板に実装されるダイ（ｄｉｅ）１と電気的に接続して電気的信号の伝逹などの機能を行うことができる。
ここで、ダイ１は、集積回路であって、ダイ１と接続するためには、小さな空間に非常に密集した回路が必要となる。つまり、サブ回路基板１００は、微細な回路パターン１２０からなる高密度回路１１０を備えることができる。
サブ回路基板１００において、高密度回路１１０の幅及び回路の間の間隔は、後述する低密度回路１６０の幅及び回路の間の間隔に比べて、狭く形成される。
また、高密度回路１１０は、サブ回路基板１００が内蔵された後に外層に形成される外層回路１６５よりも微細に形成することができる。例えば、高密度回路１１０は、半導体工程等で形成され、低密度回路１６０は、ＳＡＰ工程（Ｓｅｍｉ−Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）、Ｍ−ＳＡＰ工程（Ｍｏｄｉｆｉｅｄ Ｓｅｍｉ−Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）またはテンティング（ｔｅｎｔｉｎｇ）工程等の基板工程により形成することができる。または、高密度回路１１０を、基板工程中の相対的に精密なＳＡＰ工程により形成し、低密度回路１６０を、相対的に、より精密でない基板工程であるＭ−ＳＡＰ工程またはテンティング工程などにより形成することができる。
サブ回路基板１００は、コアレス（ｃｏｒｅｌｅｓｓ）構造、すなわち、別の補強部材を中心部に有しない構造であってもよい。例えば、サブ回路基板１００は、中心部に補強部材なしで微細な回路パターン１２０と、これを絶縁させる第２絶縁層を順に積層して形成することができる。このとき、コアレス構造のサブ回路基板１００の歪み（ｗａｒｐａｇｅ）を防止するために、サブ回路基板１００に繊維補強材を備えた補強層を追加することができる。例えば、微細な回路パターン１２０と第２絶縁層とでビルドアップされた回路層にプリプレグ層をさらに積層してもよい。
サブ回路基板１００は、ダイ１と直接接続されるように、一面にパッド１３０が形成され、パッド１３０とダイ１を直接結合することができる。このとき、サブ回路基板１００の一面は、プリント回路基板の外層となることができる。
また、サブ回路基板１００の一面上に付加的に外層が形成され、外層には、ダイ１と高密度回路１１０とを接続させる外層回路１６５を形成することができる。
図１に示すように、外層回路１６５は、ダイ１との接続のためのパッドを含み、高密度回路１１０のパッド１３０と接続することができる。外層回路１６５は、微細な高密度回路１１０が直接ソルダリングされることで、損傷を防止することができる。
一方、外層回路１６５は、高密度回路１１０をファンアウト（ｆａｎ−ｏｕｔ）させるファンアウト回路パターンを含むことができる。具体的に、サブ回路基板１００において稠密に形成された高密度回路１１０は、ファンアウト回路パターンを介して低密度回路基板領域の外層に広く分散させることができる。
ファンアウト回路パターンは、ダイ１の規格に合わせてプリント回路基板の外層に形成されたパッドを含むことができる。これにより、高密度回路１１０は、ダイ１の規格の影響を受けずに自由に設計できるので、高密度回路１１０の設計自由度を高めることができる。
サブ回路基板１００は、高密度回路１１０に接続され、第１絶縁層１８０に埋め込まれる第１電子素子１４０を含むことができる。例えば、サブ回路基板１００の外層に能動素子及び受動素子等の第１電子素子１４０を搭載することができる。図１５に示すように、サブ回路基板１００の上面にキャパシタ等の受動素子を搭載することができる。特に、ダイサイドキャパシタ（ｄｉｅ ｓｉｄｅ ｃａｐａｃｉｔｏｒ）等のように、従来のプリント回路基板の外層に搭載される電子素子もサブ回路基板１００に搭載されることで、プリント回路基板に内蔵することができる。
また、サブ回路基板１００は、ダイ１の機能を支援するように、マイクロ電子装置／システムのルーティング及び電力伝達機能を有する第１電子素子１４０を搭載することができる。
サブ回路基板１００において、高密度回路１１０は、互いに対称に積層されたスタックビア（ｓｔａｃｋ ｖｉａ）１２５ａ、１２５ｂを含むことができる。サブ回路基板１００の歪みを低減するために、高密度回路１１０のビアは、中心部分を基準として両側に対称となるように積層されるビア構造を有することができる。
図２は、本発明に係るプリント回路基板の高密度回路１１０におけるビア構造を例示する図である。
図２を参照すると、初期において幾つかの層を一方に積層し、その後、残りの層を両方に分けて連続して積層し、互いに対称なスタックビアの構造１２５ａ、１２５ｂを形成することができる。
コア部材１５５は、プリント回路基板の中心部層であり、第１絶縁層１８０とともにサブ回路基板１００の歪み（ｗａｒｐａｇｅ）を防止する役割を担う。このため、コア部材１５５は、サブ回路基板１００及び第１絶縁層１８０よりも剛性の高い材質で形成され、コア部材１５５には、貫通ホールが形成されて、サブ回路基板１００を内部に配置することができる。
例えば、コア部材１５５は、絶縁樹脂内にガラス繊維または炭素繊維等の補強部材が含浸された絶縁基板であってもよく、金属材質のメタルコアをコア部材１５５として使用できる等、その材質は様々に変更可能である。
また、コア部材１５５は、貫通するビア１５６をさらに含むことができる。コア部材１５５のビア１５６は、コア部材１５５ の両側を電気的に接続させる。
図１を参照すると、コア部材１５５の上面及び下面に形成された低密度回路１６０は、ビア１５６を介して接続されることができる。
本実施例のように、コア部材１５５にサブ回路基板１００を内蔵する構造を有すると、サブ回路基板１００が内蔵される領域においては、厚いコア構造を削除することができる。これにより、少なくともサブ回路基板１００が内蔵される領域においては、コア部材１５５を貫通して形成されるビア１５６を省略することができる。コア部材１５５を貫通するビア１５６は、加工上の問題のために微細な間隔で形成することに制約がある。このため、コア部材１５５を貫通するビア１５６を省略し、サブ回路基板１００のスタックビアが、コア部材１５５におけるビア１５６としての役割を担うようにすると、ビアの間のピッチを微細化することができる。また、コア構造が削除されることにより、コアの上面／下面の２層の回路層を低減することが可能となる。ビアの間隔を低減し、コアの上面／下面の回路層を低減することにより、回路ルーティング（ｒｏｕｔｉｎｇ）の距離を低減させ、基板全体の層数及びサイズを低減することができる。また、コア部材１５５のビア１５６と、これに接続するビアとをスタックビアで代替することにより、コア部材１５５のビア１５６と、これに接続するビアとのＣＴＥ（熱膨脹係数）差による応力発生の問題を防止することができる。
第１絶縁層１８０は、コア部材１５５及びサブ回路基板１００の両面に積層され、コア部材１５５の貫通ホールに配置されたサブ回路基板１００の両面とコア部材１５５とを結合させることができる。
図１を参照すると、コア部材１５５がプリント回路基板の中心部層として用いられ、コア部材１５５の中心部分に形成された貫通ホールにサブ回路基板１００を配置することができる。そして、第１絶縁層１８０により、コア部材１５５とサブ回路基板１００とを結合することができる。例えば、コア部材１５５は、四角フレームの形状を有し、サブ回路基板１００は、四角フレームの内部に配置されて内蔵される構造とすることができる。そして、両面に積層された第１絶縁層１８０により、コア部材１５５は、内蔵されたサブ回路基板１００を押さえる構造を有し、サブ回路基板１００の歪みを防止することができる。
また、第１絶縁層１８０は、ガラス繊維（Ｇｌａｓｓ ｃｌｏｔｈ）等の繊維補強材を含むことができる。例えば、第１絶縁層１８０は、プリプレグを積層して形成することができる。ガラス繊維等の繊維補強材が含まれた第１絶縁層１８０は、サブ回路基板１００及びコア部材１５５を一体にすると、サブ回路基板１００の剛性をさらに補強することができる。
絶縁材１８５は、貫通ホールの内壁１５５ａとサブ回路基板１００との間に充填され、サブ回路基板１００の側面をコア部材１５５に結合することができる。
図１を参照すると、コア部材１５５の貫通ホールにサブ回路基板１００が配置され、貫通ホールの内壁１５５ａとサブ回路基板１００との間にはギャップが形成される。絶縁材１８５は、このギャップを充填するとともにコア部材１５５とサブ回路基板１００とを結合することができる。これにより，絶縁材１８５は、コア部材１５５がサブ回路基板１００の側面を押さえる構造を有することになり、サブ回路基板１００の歪みを防止することができる。
絶縁材１８５は、サブ回路基板１００の第２絶縁層１０５とは異なる材質からなることができる。例えば、第１絶縁層１８０の絶縁物質の一部が充填されて形成されてもよい。このとき、第１絶縁層１８０が繊維補強材を含む場合は，絶縁材１８５も同じく繊維補強材を含むことができる。また、第１絶縁層１８０を積層する前に、貫通ホールの内壁１５５ａとサブ回路基板１００との間に、別の物質を充填して絶縁材１８５を形成することも可能である。
コア部材１５５及び第１絶縁層１８０で構成された領域には、高密度回路１１０に比べて密度の低い低密度回路１６０を形成することができる。プリント回路基板において、特別な用途のために高密度回路１１０を必要とする部分以外の他の部分には高密度回路を構成する必要は少ない。よって、当該他の部分には、収率が高く、コストの低い低密度回路を形成することが好ましい。
例えば、コア部材１５５または第１絶縁層１８０のうちの少なくともいずれか１つには、内部または外部に低密度回路１６０を形成することができる。これにより、コア部材１５５、第１絶縁層１８０及び低密度回路１６０は、一体で低密度回路基板領域を形成することができ、全体的には、低密度回路基板領域が高密度回路１１０を備えたサブ回路基板１００を内蔵する構造を有することができる。
サブ回路基板１００は、低密度回路基板領域に比べて高密度の回路層を有するため、層間隔が低密度回路基板領域における層間隔よりも狭く形成される。例えば、低密度回路基板領域のうちの１つの絶縁層に、複数層のサブ回路基板１００を内蔵することができる。内蔵されたサブ回路基板１００は、低密度回路基板領域の外層により覆われることができる。
また、低密度回路基板領域は、サーバ基板のフォームファクタ（ｆｏｒｍ ｆａｃｔｏｒ）に合わせて形成することが可能である。フォームファクタとは、サーバ基板等の特定の用途を有する回路基板の大きさ、構成及び物理的な配列のことをいい、ハードウェアを構成する標準となる。本発明のプリント回路基板は、低密度回路基板領域がフォームファクタに対応して形成され、サブ回路基板１００は、自由に形成することができる。例えば、フォームファクタに対応する領域である低密度回路基板領域は、規格に従うレイアウトを有し、フォームファクタの以外の領域であるサブ回路基板１００は、様々なサイズや形態に製作することができる。
一方、低密度回路基板領域には、ダイ１サイドの部品実装空間を確保する。低密度回路基板領域には、ダイ１サイドのキャパシタ（ｄｉｅ ｓｉｄｅ ｃａｐａｃｉｔｏｒ）等の、サーバ基板の外層に搭載される第２電子素子１９０を搭載することができる。また、低密度回路基板領域には、グラウンド（ＧＮＤ）が形成されてもよく、グラウンドは、ビアを介してサブ回路基板１００に接続することができる。
低密度回路基板領域は、低密度回路１６０とサブ回路基板１００の高密度回路１１０とを接続させるビア１７０またはソルダーバンプをさらに含むことができる。低密度回路基板領域の低密度回路１６０は、サブ回路基板１００側を向いたパッド及びこれに接続する回路パターンを備えることができる。図１を参照すると、ビア１７０を介して、低密度回路１６０と高密度回路１１０とは、上下に直接接続されることができる。これにより、信号を伝達する回路のルーティング距離が低減し、電気的信頼性を高めることができる。
図３から図１４は、本発明の第１実施例に係るプリント回路基板の製造方法を示す図である。本発明の第１実施例に係るプリント回路基板の製造方法では、コア部材１５５を備えた低密度回路基板領域にサブ回路基板１００を結合させて内蔵する方法が例示される。
図３から図５を参照すると、金属層１６０ａが形成されたコア部材１５５を準備し、コア部材１５５を貫通するビア１５６を含む低密度回路１６０の一部を形成することができる。このとき、サブ回路基板１００が収容される部分の金属層１６０ａを予め除去してもよい。
図６を参照すると、コア部材１５５を加工して貫通ホールＣを形成することができる。
図７を参照すると、高密度回路１１０が備えられたサブ回路基板１００を準備し、サブ回路基板１００を貫通ホールＣの内部に配置することができる。サブ回路基板１００を固定するために、コア部材１５５の一面には接着テープ１５５ｂが付着されてもよい。
図８を参照すると、コア部材１５５の他面に第１絶縁層１８０積層し、絶縁材１８５を充填してサブ回路基板１００を内蔵（ｅｎｃａｐｓｕｌａｔｉｏｎ）することができる。第１絶縁層１８０の絶縁物質の一部が、貫通ホールの内壁１５５ａとサブ回路基板１００との間のギャップに充填されて絶縁材１８５が形成されることもできる。このとき、第１絶縁層１８０は、ガラス繊維等の繊維補強材を含むことができる。
図９を参照すると、コア部材１５５の一面から接着テープ１５５ｂを除去し、コア部材１５５の一面にも第１絶縁層１８０を積層することができる。これにより、サブ回路基板１００の両面は、第１絶縁層１８０によりコア部材１５５と強く結合され、歪みを防止することができる。
図１０及び図１１を参照すると、サブ回路基板１００の一面と接続する外層回路１６５を形成することができる。また、サブ回路基板１００の他面には、ビア１７０及びビア１７０と接続する低密度回路１６０を形成することができる。図１２を参照すると、プリント回路基板の外層にソルダーレジスト層をさらに形成することができる。
図１３を参照すると、ソルダーレジスト層のオープニングを介してプリント回路基板の一面に露出した外層回路１６５にソルダーバンプを形成することができ、他面には第２電子素子１９０を実装することができる。
図１４を参照すると、プリント回路基板の一面にダイ１を実装し、ソルダーバンプにより外層回路１６５に接続されることができる。
図１６は、本発明の第３実施例に係るプリント回路基板を示す図である。
図１６を参照すると、本発明の第３実施例に係るプリント回路基板は、サブ回路基板１００の他面に積層される多層の低密度回路層２００ａをさらに含む構造を有する。つまり、上述した第１実施例に係るプリント回路基板を上部基板とし、多層の低密度回路層２００ａを下部基板として加えられた構造を有することができる。
多層の低密度回路層２００ａは、サブ回路基板１００の内蔵された上部基板を支持するように接続される。多層の低密度回路層２００ａの回路は、ビア２２０を介してサブ回路基板１００及び上部基板の低密度回路に接続される。多層の低密度回路層２００ａには、サブ回路基板１００よりも厚い回路及び絶縁層が形成されるので、サブ回路基板１００を内蔵する上部基板よりは高い剛性を有することができる。これにより、多層の低密度回路層２００ａは、サブ回路基板１００及び上部基板の歪みを防止する役割を担うことができる。
図１７から図２５は、本発明の第３実施例に係るプリント回路基板の製造方法を示す図である。本発明の第３実施例に係るプリント回路基板の製造方法は、コア部材１５５と多層の低密度回路層２００ａとが備えられた低密度回路基板２００にサブ回路基板１００を結合させて内蔵する方法を例示する。
図１７及び図１８を参照すると、キャリア５を準備し、キャリア５の両面に接着層６を形成することができる。図１９を参照すると、キャリア５の両面に、貫通ホールＣ及び低密度回路１６０の一部が形成されたコア部材１５５を付着することができる。
図２０を参照すると、高密度回路１１０が備えられたサブ回路基板１００を準備し、サブ回路基板１００を貫通ホールＣの内部に配置することができる。このとき、本実施例におけるサブ回路基板１００は、上述した第１実施例のサブ回路基板１００が逆になった形態に配置される。つまり、ダイ１と接続されるサブ回路基板１００の一面が、キャリア５を向くように配置される。
図２１を参照すると、コア部材１５５の他面に第１絶縁層１８０を積層し，絶縁材１８５を充填してサブ回路基板１００を内蔵することができる。また、繊維補強材を含む第１絶縁層１８０をサブ回路基板１００及びコア部材１５５に積層して、サブ回路基板１００をコア部材１５５に、より強く結合させることができる。
図２２を参照すると、キャリア５の両面に形成された２つの上部基板のそれぞれに、多層の低密度回路層２００ａをさらに形成することができる。このとき、サブ回路基板１００の他面には、低密度回路層２００ａに接続されるビア２２０を形成することができる。また、歪みを防止するために、多層の低密度回路層２００ａに繊維補強材が含まれた絶縁層を適用することができる。
図２３及び図２４を参照すると、キャリア５を分離した後に、サブ回路基板１００の一面に接続する外層回路２３０を形成することができる。また、プリント回路基板の外層にソルダーレジスト層をさらに形成することができる。
図２５を参照すると、ソルダーレジスト層のオープニングを介してプリント回路基板の一面に露出した外層回路にダイ１を実装することができ、他面には第２電子素子１９０を実装することができる。
以上のように、本発明の一実施例について説明したが、当該技術分野で通常の知識を有する者であれば特許請求の範囲に記載された本発明の思想から逸脱しない範囲内で、構成要素の付加、変更、削除または追加などにより本発明を多様に修正及び変更することができ、これも本発明の権利範囲内に含まれるものといえよう。
１ ダイ
５ キャリア
１００ サブ回路基板
１１０ 高密度回路
１４０ 第１電子素子
１５５ コア部材
１６０ 低密度回路
１６５、２３０ 外層回路
１８０ 第１絶縁層
１８５ 絶縁材
１９０ 第２電子素子

Claims (16)

  1. 貫通ホールが形成されたコア部材と、
    前記貫通ホールに配置されたサブ回路基板と、
    前記コア部材及び前記サブ回路基板の両面に積層された第１絶縁層と、
    前記貫通ホールの内壁と前記サブ回路基板との間に充填された絶縁材と、
    を含むプリント回路基板。
  2. 前記コア部材を貫通するビアをさらに含む請求項１に記載のプリント回路基板。
  3. 前記サブ回路基板は、少なくとも一層の回路層と第２絶縁層とを含む請求項１または請求項２に記載のプリント回路基板。
  4. 前記絶縁材は、前記第２絶縁層とは異なる材質からなる請求項３に記載のプリント回路基板。
  5. 前記絶縁材は、前記第１絶縁層の絶縁物質の一部が充填されて形成された請求項４に記載のプリント回路基板。
  6. 前記第１絶縁層は、繊維補強材をさらに含む請求項１から請求項５のいずれか１項に記載のプリント回路基板。
  7. 前記サブ回路基板は、コアレス構造を有する請求項１から請求項６のいずれか１項に記載のプリント回路基板。
  8. 前記サブ回路基板は、繊維補強材を備えた補強層をさらに含む請求項１から請求項７のいずれか１項に記載のプリント回路基板。
  9. 前記サブ回路基板は、高密度回路を備え、
    前記コア部材及び／または前記第１絶縁層に形成され、前記高密度回路よりも密度の低い低密度回路をさらに含む請求項１から請求項８のいずれか１項に記載のプリント回路基板。
  10. 前記高密度回路は、互いに対称に積層されたスタックビア（ｓｔａｃｋ ｖｉａ）を含む請求項９に記載のプリント回路基板。
  11. 前記低密度回路と前記高密度回路とを接続させるビアまたはソルダーバンプをさらに含む請求項９または請求項１０に記載のプリント回路基板。
  12. 前記高密度回路における回路層の間隔は、前記低密度回路における回路層の間隔よりも狭い請求項９から請求項１１のいずれか１項に記載のプリント回路基板。
  13. 前記高密度回路の幅は、前記低密度回路の幅よりも狭い請求項９から請求項１２のいずれか１項に記載のプリント回路基板。
  14. 前記高密度回路に接続され、前記第１絶縁層に埋め込まれる電子素子をさらに含む請求項９から請求項１３のいずれか１項に記載のプリント回路基板。
  15. 前記第１絶縁層に形成された接続パッドと、前記高密度回路を前記接続パッドに接続させる回路パターンを備えた外層回路とをさらに含む請求項９から請求項１４のいずれか１項に記載のプリント回路基板。
  16. 前記コア部材及び前記サブ回路基板に積層される多層の低密度回路層をさらに含む請求項９から請求項１５のいずれか１項に記載のプリント回路基板。
JP2016240411A 2016-01-08 2016-12-12 プリント回路基板 Pending JP2017123459A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2016-0002884 2016-01-08
KR20160002884 2016-01-08
KR1020160048927A KR20170083464A (ko) 2016-01-08 2016-04-21 인쇄회로기판
KR10-2016-0048927 2016-04-21

Publications (2)

Publication Number Publication Date
JP2017123459A true JP2017123459A (ja) 2017-07-13
JP2017123459A5 JP2017123459A5 (ja) 2020-01-09

Family

ID=59276178

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016240411A Pending JP2017123459A (ja) 2016-01-08 2016-12-12 プリント回路基板

Country Status (3)

Country Link
US (2) US10477683B2 (ja)
JP (1) JP2017123459A (ja)
KR (1) KR102691316B1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020071498A1 (ja) * 2018-10-03 2020-04-09 シチズン電子株式会社 インレイ基板及びそれを用いた発光装置
CN111883505A (zh) * 2019-05-03 2020-11-03 矽品精密工业股份有限公司 电子封装件及其承载基板与制法
CN111883506A (zh) * 2019-05-03 2020-11-03 矽品精密工业股份有限公司 电子封装件及其承载基板与制法
CN112216665A (zh) * 2019-07-11 2021-01-12 苏州旭创科技有限公司 一种光模块
CN112216672A (zh) * 2019-07-11 2021-01-12 苏州旭创科技有限公司 一种混合载板及其制作方法、组件和光模块
CN114171409A (zh) * 2021-12-08 2022-03-11 通富微电子股份有限公司 扇出式封装方法及封装结构

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017123459A (ja) 2016-01-08 2017-07-13 サムソン エレクトロ−メカニックス カンパニーリミテッド． プリント回路基板
US11394103B2 (en) * 2017-07-18 2022-07-19 Samsung Electro-Mechanics Co., Ltd. Antenna module and manufacturing method thereof
JP6835971B2 (ja) * 2017-08-04 2021-02-24 株式会社フジクラ 多層プリント配線板の製造方法及び多層プリント配線板
TWI655739B (zh) * 2018-04-19 2019-04-01 南亞電路板股份有限公司 封裝結構及其形成方法
EP3644359A1 (en) * 2018-10-23 2020-04-29 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Z-axis interconnection with protruding component
KR102683289B1 (ko) * 2018-12-17 2024-07-10 삼성전기주식회사 인쇄회로기판
FR3093271B1 (fr) * 2019-02-25 2021-11-05 Safran Electronics & Defense Carte électronique comprenant des composants dans des cavités et des plages de brasage partagées
US10978417B2 (en) * 2019-04-29 2021-04-13 Advanced Semiconductor Engineering, Inc. Wiring structure and method for manufacturing the same
CN211045436U (zh) * 2019-07-07 2020-07-17 深南电路股份有限公司 线路板
CN112203407B (zh) * 2019-07-08 2024-10-11 三星电机株式会社 印刷电路板
CN113013125B (zh) * 2019-12-20 2024-07-09 奥特斯奥地利科技与系统技术有限公司 嵌入有在侧向上位于堆叠体的导电结构之间的内插件的部件承载件
US11552015B2 (en) * 2020-06-12 2023-01-10 Qualcomm Incorporated Substrate comprising a high-density interconnect portion embedded in a core layer
US11948918B2 (en) 2020-06-15 2024-04-02 Taiwan Semiconductor Manufacturing Co., Ltd. Redistribution structure for semiconductor device and method of forming same
TWI778816B (zh) 2021-09-28 2022-09-21 欣興電子股份有限公司 晶片互聯的封裝結構及其封裝方法
KR20230095349A (ko) 2021-12-22 2023-06-29 삼성전기주식회사 인쇄회로기판
WO2023243271A1 (ja) * 2022-06-16 2023-12-21 ソニーセミコンダクタソリューションズ株式会社 半導体装置
US12500197B2 (en) 2022-12-23 2025-12-16 Deca Technologies Usa, Inc. Encapsulant-defined land grid array (LGA) package and method for making the same
CN221175051U (zh) * 2023-09-26 2024-06-18 苏州旭创科技有限公司 一种光模块
US12424450B2 (en) * 2023-11-22 2025-09-23 Deca Technologies Usa, Inc. Embedded component interposer or substrate comprising displacement compensation traces (DCTs) and method of making the same
US12500198B2 (en) 2024-03-01 2025-12-16 Deca Technologies Usa, Inc. Quad flat no-lead (QFN) package with tie bars and direct contact interconnect build-up structure and method for making the same
US12616038B2 (en) 2024-07-03 2026-04-28 Deca Technologies Usa, Inc. Interconnect substrate and method of making

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009141928A1 (ja) * 2008-05-19 2009-11-26 イビデン株式会社 プリント配線板及びその製造方法
WO2011102561A1 (ja) * 2010-02-22 2011-08-25 三洋電機株式会社 多層プリント配線基板およびその製造方法
JP2012099610A (ja) * 2010-11-01 2012-05-24 Shinko Electric Ind Co Ltd 配線基板およびその製造方法、並びに半導体パッケージの製造方法
JP2013140963A (ja) * 2011-12-29 2013-07-18 Troisd Plus 有効化された印刷回路基板のみを備える３次元電子モジュールの集合的な製造のための方法
JP2014207308A (ja) * 2013-04-12 2014-10-30 日本電気株式会社 多層配線基板及びその製造方法

Family Cites Families (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5081563A (en) * 1990-04-27 1992-01-14 International Business Machines Corporation Multi-layer package incorporating a recessed cavity for a semiconductor chip
US5310965A (en) * 1991-08-28 1994-05-10 Nec Corporation Multi-level wiring structure having an organic interlayer insulating film
US6281446B1 (en) * 1998-02-16 2001-08-28 Matsushita Electric Industrial Co., Ltd. Multi-layered circuit board and method of manufacturing the same
JPH11317582A (ja) 1998-02-16 1999-11-16 Matsushita Electric Ind Co Ltd 多層配線基板およびその製造方法
JP3807312B2 (ja) * 2002-01-18 2006-08-09 富士通株式会社 プリント基板とその製造方法
US8076782B2 (en) * 2002-04-01 2011-12-13 Ibiden Co., Ltd. Substrate for mounting IC chip
US7834273B2 (en) * 2005-07-07 2010-11-16 Ibiden Co., Ltd. Multilayer printed wiring board
US7932471B2 (en) * 2005-08-05 2011-04-26 Ngk Spark Plug Co., Ltd. Capacitor for incorporation in wiring board, wiring board, method of manufacturing wiring board, and ceramic chip for embedment
JP4509972B2 (ja) * 2005-09-01 2010-07-21 日本特殊陶業株式会社 配線基板、埋め込み用セラミックチップ
JP4546415B2 (ja) * 2005-09-01 2010-09-15 日本特殊陶業株式会社 配線基板、セラミックキャパシタ
US7742314B2 (en) * 2005-09-01 2010-06-22 Ngk Spark Plug Co., Ltd. Wiring board and capacitor
EP1806323A1 (en) * 2006-01-05 2007-07-11 Biothane Systems International B.V. Process and reactor for anaerobic waste water purification
KR101329931B1 (ko) * 2006-04-25 2013-11-28 니혼도꾸슈도교 가부시키가이샤 배선기판
TWI407870B (zh) * 2006-04-25 2013-09-01 日本特殊陶業股份有限公司 配線基板之製造方法
JPWO2008053833A1 (ja) * 2006-11-03 2010-02-25 イビデン株式会社 多層プリント配線板
US20080239685A1 (en) * 2007-03-27 2008-10-02 Tadahiko Kawabe Capacitor built-in wiring board
US7919849B2 (en) * 2007-04-04 2011-04-05 Ibiden Co., Ltd. Package substrate and device for optical communication
US8072732B2 (en) * 2007-04-10 2011-12-06 Ngk Spark Plug Co., Ltd. Capacitor and wiring board including the capacitor
JP4424449B2 (ja) * 2007-05-02 2010-03-03 株式会社村田製作所 部品内蔵モジュール及びその製造方法
US7936567B2 (en) * 2007-05-07 2011-05-03 Ngk Spark Plug Co., Ltd. Wiring board with built-in component and method for manufacturing the same
US8314343B2 (en) * 2007-09-05 2012-11-20 Taiyo Yuden Co., Ltd. Multi-layer board incorporating electronic component and method for producing the same
US7829794B2 (en) * 2007-09-13 2010-11-09 3M Innovative Properties Company Partially rigid flexible circuits and method of making same
US8159832B2 (en) * 2007-09-21 2012-04-17 Nokia Corporation Electromagnetic band gap structures and method for making same
US7935893B2 (en) * 2008-02-14 2011-05-03 Ibiden Co., Ltd. Method of manufacturing printed wiring board with built-in electronic component
KR101530109B1 (ko) * 2008-03-24 2015-06-18 니혼도꾸슈도교 가부시키가이샤 부품내장 배선기판
WO2009141927A1 (ja) * 2008-05-23 2009-11-26 イビデン株式会社 プリント配線板及びその製造方法
TWI443789B (zh) * 2008-07-04 2014-07-01 欣興電子股份有限公司 嵌埋有半導體晶片之電路板及其製法
JP2010034199A (ja) * 2008-07-28 2010-02-12 Fujitsu Ltd プリント配線板
JP2010114434A (ja) * 2008-10-08 2010-05-20 Ngk Spark Plug Co Ltd 部品内蔵配線基板及びその製造方法
KR101638957B1 (ko) * 2009-01-13 2016-07-14 삼성전자주식회사 디스플레이장치 및 그의 방송예약방법
KR101384082B1 (ko) * 2009-12-15 2014-04-09 니혼도꾸슈도교 가부시키가이샤 캐패시터 내장 배선기판 및 부품 내장 배선기판
US8493747B2 (en) * 2010-02-05 2013-07-23 Ibiden Co., Ltd. Flex-rigid wiring board and method for manufacturing the same
US8541693B2 (en) * 2010-03-31 2013-09-24 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US8530755B2 (en) * 2010-03-31 2013-09-10 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US8519270B2 (en) * 2010-05-19 2013-08-27 Unimicron Technology Corp. Circuit board and manufacturing method thereof
JP5273320B2 (ja) * 2010-11-29 2013-08-28 株式会社村田製作所 多層フレキシブル基板
JP2012151372A (ja) * 2011-01-20 2012-08-09 Ibiden Co Ltd 配線板及びその製造方法
US8754514B2 (en) 2011-08-10 2014-06-17 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-chip wafer level package
US20130048355A1 (en) * 2011-08-30 2013-02-28 Ibiden Co., Ltd. Printed wiring board
US9040837B2 (en) * 2011-12-14 2015-05-26 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
KR20130089475A (ko) * 2012-02-02 2013-08-12 삼성전자주식회사 회로 기판 및 이의 제조 방법과 이를 이용한 반도체 패키지
US9287034B2 (en) * 2012-02-27 2016-03-15 Ibiden Co., Ltd. Printed wiring board, inductor component, and method for manufacturing inductor component
JP6133549B2 (ja) * 2012-04-26 2017-05-24 新光電気工業株式会社 配線基板及び配線基板の製造方法
JP2013229526A (ja) * 2012-04-26 2013-11-07 Ngk Spark Plug Co Ltd 多層配線基板及びその製造方法
WO2013187117A1 (ja) * 2012-06-14 2013-12-19 株式会社村田製作所 高周波モジュール
KR101926072B1 (ko) * 2012-08-21 2018-12-07 삼성디스플레이 주식회사 디스플레이 장치
JP2014090080A (ja) * 2012-10-30 2014-05-15 Ibiden Co Ltd プリント配線板、プリント配線板の製造方法及び電子部品
JP6057681B2 (ja) * 2012-11-21 2017-01-11 新光電気工業株式会社 配線基板及びその製造方法
KR20140081193A (ko) 2012-12-21 2014-07-01 삼성전기주식회사 고밀도 및 저밀도 기판 영역을 구비한 하이브리드 기판 및 그 제조방법
US8901748B2 (en) * 2013-03-14 2014-12-02 Intel Corporation Direct external interconnect for embedded interconnect bridge package
JP2015018979A (ja) * 2013-07-12 2015-01-29 イビデン株式会社 プリント配線板
JP2015028986A (ja) * 2013-07-30 2015-02-12 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
JP5583828B1 (ja) * 2013-08-05 2014-09-03 株式会社フジクラ 電子部品内蔵多層配線基板及びその製造方法
KR102093156B1 (ko) * 2013-09-02 2020-03-25 삼성전기주식회사 리지드 플렉서블 기판 및 그 제조방법
US9443764B2 (en) * 2013-10-11 2016-09-13 GlobalFoundries, Inc. Method of eliminating poor reveal of through silicon vias
JP6287149B2 (ja) * 2013-12-10 2018-03-07 イビデン株式会社 電子部品内蔵基板及び電子部品内蔵基板の製造方法
JP2015185564A (ja) * 2014-03-20 2015-10-22 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
JP2015220281A (ja) * 2014-05-15 2015-12-07 イビデン株式会社 プリント配線板
JP2016051847A (ja) * 2014-09-01 2016-04-11 イビデン株式会社 プリント配線板、その製造方法及び半導体装置
US9736939B2 (en) * 2014-09-19 2017-08-15 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing printed circuit board
JP2016082163A (ja) * 2014-10-21 2016-05-16 イビデン株式会社 プリント配線板
JP6503687B2 (ja) * 2014-10-23 2019-04-24 イビデン株式会社 プリント配線板
KR20170062123A (ko) * 2015-11-27 2017-06-07 삼성전기주식회사 지문 감지 장치
JP2017123459A (ja) * 2016-01-08 2017-07-13 サムソン エレクトロ−メカニックス カンパニーリミテッド． プリント回路基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009141928A1 (ja) * 2008-05-19 2009-11-26 イビデン株式会社 プリント配線板及びその製造方法
WO2011102561A1 (ja) * 2010-02-22 2011-08-25 三洋電機株式会社 多層プリント配線基板およびその製造方法
JP2012099610A (ja) * 2010-11-01 2012-05-24 Shinko Electric Ind Co Ltd 配線基板およびその製造方法、並びに半導体パッケージの製造方法
JP2013140963A (ja) * 2011-12-29 2013-07-18 Troisd Plus 有効化された印刷回路基板のみを備える３次元電子モジュールの集合的な製造のための方法
JP2014207308A (ja) * 2013-04-12 2014-10-30 日本電気株式会社 多層配線基板及びその製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020071498A1 (ja) * 2018-10-03 2020-04-09 シチズン電子株式会社 インレイ基板及びそれを用いた発光装置
JPWO2020071498A1 (ja) * 2018-10-03 2021-09-02 シチズン電子株式会社 インレイ基板及びそれを用いた発光装置
JP7074872B2 (ja) 2018-10-03 2022-05-24 シチズン電子株式会社 インレイ基板及びそれを用いた発光装置
CN111883505A (zh) * 2019-05-03 2020-11-03 矽品精密工业股份有限公司 电子封装件及其承载基板与制法
CN111883506A (zh) * 2019-05-03 2020-11-03 矽品精密工业股份有限公司 电子封装件及其承载基板与制法
CN111883506B (zh) * 2019-05-03 2022-09-06 矽品精密工业股份有限公司 电子封装件及其承载基板与制法
CN112216665A (zh) * 2019-07-11 2021-01-12 苏州旭创科技有限公司 一种光模块
CN112216672A (zh) * 2019-07-11 2021-01-12 苏州旭创科技有限公司 一种混合载板及其制作方法、组件和光模块
CN114171409A (zh) * 2021-12-08 2022-03-11 通富微电子股份有限公司 扇出式封装方法及封装结构
CN114171409B (zh) * 2021-12-08 2025-07-18 通富微电子股份有限公司 扇出式封装方法及封装结构

Also Published As

Publication number Publication date
US20200029435A1 (en) 2020-01-23
US10477683B2 (en) 2019-11-12
US20170202083A1 (en) 2017-07-13
US10701806B2 (en) 2020-06-30
KR102691316B1 (ko) 2024-08-05
KR20230092854A (ko) 2023-06-26

Similar Documents

Publication Publication Date Title
KR102691316B1 (ko) 인쇄회로기판
JP4926692B2 (ja) 配線基板及びその製造方法と半導体装置
KR101966328B1 (ko) 인쇄회로기판 및 그 제조방법
JP5389770B2 (ja) 電子素子内蔵印刷回路基板及びその製造方法
KR101155624B1 (ko) 임베디드 인쇄회로기판 및 제조방법
KR20080076241A (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
JP2016201529A (ja) 印刷回路基板、その製造方法、及び電子部品モジュール
JP2011142286A (ja) 電子部品内蔵型プリント基板およびその製造方法
CN104241241A (zh) 封装基板和封装基板的制造方法
US20230137841A1 (en) Circuit carrier and manufacturing method thereof and package structure
CN104219878A (zh) 布线基板
JP2016054222A (ja) 多層配線基板
KR20190099738A (ko) 인쇄회로기판
KR100972431B1 (ko) 임베디드 인쇄회로기판 및 그 제조방법
KR20170083464A (ko) 인쇄회로기판
KR102571591B1 (ko) 인쇄회로기판
JP7846165B2 (ja) 積層基板及び積層基板の製造方法
JP7272527B2 (ja) プリント回路基板
JP2009044124A (ja) 多層印刷回路基板及びその製造方法
JP2008205290A (ja) 部品内蔵基板及びその製造方法
JP7002321B2 (ja) 配線基板
KR102023729B1 (ko) 인쇄회로기판 및 그 제조 방법
JP2003297969A (ja) 多層配線板および半導体デバイス
JP2020053562A (ja) プリント配線板及びプリント配線板の製造方法
JP2020053560A (ja) プリント配線板の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191118

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200910

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200929

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210330

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210628

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20211130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220323

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20220323

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20220401

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20220405

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20220610

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20220614

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20221206

C23 Notice of termination of proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C23

Effective date: 20230207

C03 Trial/appeal decision taken

Free format text: JAPANESE INTERMEDIATE CODE: C03

Effective date: 20230307

C30A Notification sent

Free format text: JAPANESE INTERMEDIATE CODE: C3012

Effective date: 20230307