JP2017126858A

JP2017126858A - 電子制御装置

Info

Publication number: JP2017126858A
Application number: JP2016004602A
Authority: JP
Inventors: 謙一郎山下; Kenichiro Yamashita
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2016-01-13
Filing date: 2016-01-13
Publication date: 2017-07-20
Anticipated expiration: 2036-01-13
Also published as: JP6597325B2

Abstract

【課題】シリアル通信の異常を早く検出することのできる電子制御装置を提供する。【解決手段】マスタＩＣと複数のスレーブＩＣとがデイジーチェーンによって数珠つなぎに連結され、マスタＩＣと複数のスレーブＩＣとでシリアル通信を行う電子制御装置であって、マスタＩＣは、シリアル通信の異常を検出するためのダミー信号を記憶しており、複数のスレーブＩＣへの指令信号の他にダミー信号を含ませた送信フレームをデイジーチェーンに出力し、記憶していたダミー信号と、複数のスレーブＩＣおよびデイジーチェーンを経てかえってきたダミー信号とを照合し、その照合結果が不一致の場合、シリアル通信に異常が生じていると判定する。【選択図】図２

Description

本発明は、マスタＩＣと複数のスレーブＩＣとでシリアル通信を行う電子制御装置に関するものである。

特許文献１に示されるように、マスタノードと複数のスレーブノードとがデイジーチェーン型にバス接続された車載通信システムが知られている。マスタノードは、複数のスレーブノード各々に対応するＩＤを含み、且つ、折り返して返答させるメッセージフレームを複数のスレーブノードに送信する。スレーブノードは自身に対応するＩＤを含むメッセージフレームを受信した場合、これに対する返答をマスタノードに送信する。マスタノードは返答の有無に応じてシリアル通信の異常を判断する。

特開２０１１−１８２１２３号公報

上記したように特許文献１では、マスタノードが複数のスレーブノードに対してメッセージフレームを送信する。そして複数のスレーブノードはメッセージフレームに対する返答をマスタノードに送信する。マスタノードは返答の有無に応じてシリアル通信の異常を判断する。この場合、シリアル通信の異常を検出するまでに、メッセージフレームの送信、メッセージフレームの受信、返答の送信、および、返答の受信という過程を経なければならない。そのためシリアル通信の異常を判定するのに時間がかかる、という問題があった。

そこで本発明は上記問題点に鑑み、シリアル通信の異常を早く検出することのできる電子制御装置を提供することを目的とする。

上記した目的を達成するための開示された発明の１つは、マスタＩＣ（１０）と複数のスレーブＩＣ（３１〜３３）とがデイジーチェーン（５０）によって数珠つなぎに連結され、マスタＩＣと複数のスレーブＩＣとでシリアル通信を行う電子制御装置であって、
マスタＩＣは、
シリアル通信の異常を検出するためのダミー信号を記憶しており、
複数のスレーブＩＣへの指令信号の他にダミー信号を含ませた送信フレームをデイジーチェーンに出力し、
記憶していたダミー信号と、複数のスレーブＩＣおよびデイジーチェーンを経てかえってきたダミー信号とを照合し、その照合結果が不一致の場合、シリアル通信に異常が生じていると判定する。

これによればマスタＩＣ（１０）が１度送信フレームを出力するだけでシリアル通信の異常を判定することができる。したがってマスタＩＣ（１０）が１度送信フレームを出力した後、スレーブＩＣ（３１〜３３）からの応答信号をマスタＩＣ（１０）が受信することによってシリアル通信の異常を判定する構成と比べて、シリアル通信の異常を早く検出することができる。

なお、特許請求の範囲に記載の請求項、および、課題を解決するための手段それぞれに記載の要素に括弧付きで符号をつけている。この括弧付きの符号は実施形態に記載の各構成要素との対応関係を簡易的に示すためのものであり、実施形態に記載の要素そのものを必ずしも示しているわけではない。括弧付きの符号の記載は、いたずらに特許請求の範囲を狭めるものではない。

電子制御装置のマスタＩＣとスレーブＩＣとの通信の概略構成を示すブロック図である。クロック信号、チップセレクト信号、および、送信フレームを示すタイミングチャートである。マスタＩＣの送受信とスレーブＩＣの応答を示す模式図である。ダミー信号が一致する場合のマスタＩＣの送受信を説明するための模式図である。ダミー信号が不一致の場合のマスタＩＣの送受信を説明するための模式図である。

以下、本発明を自動車のエンジンＥＣＵに適用した場合の実施形態を図に基づいて説明する。
（第１実施形態）
図１〜図５に基づいて本実施形態に係る電子制御装置を説明する。電子制御装置１００はエンジン自動車やハイブリッド自動車に搭載されるエンジンＥＣＵである。電子制御装置１００は図示しないバス配線を介して他のバッテリＥＣＵやトランスミッションＥＣＵなどと通信を行っている。また電子制御装置１００は自動車に搭載された燃圧センサや回転角センサなどの各種センサと電気的に接続されている。電子制御装置１００は上記したバッテリＥＣＵやトランスミッションＥＣＵなどとの通信、および、燃圧センサや回転角センサなどから入力されるセンサ信号に基づいて、エンジンの燃料噴射量や燃料噴射タイミング、そしてプラグの点火タイミングなどを決定する。

図１に示すように電子制御装置１００はマイクロコンピュータの構成要素としてマスタＩＣ１０と３つのスレーブＩＣ３１〜３３を有する。マスタＩＣ１０から３つのスレーブＩＣ３１〜３３それぞれに共通したクロック信号が出力される。これによりマスタＩＣ１０と３つのスレーブＩＣ３１〜３３それぞれは同期処理を行っている。またマスタＩＣ１０から３つのスレーブＩＣ３１〜３３それぞれに共通した同一のチップセレクト信号が出力される。スレーブＩＣ３１〜３３はこのチップセレクト信号に基づいてマスタＩＣ１０から出力される送信フレームの指令信号の受信、および、それに対する応答信号の送信を確定する。より詳しく言えば、スレーブＩＣ３１〜３３はチップセレクト信号の電圧レベルがＬｏレベル若しくはＨｉレベルで一定の場合、信号の送受信の確定を行わない。しかしながらスレーブＩＣ３１〜３３はチップセレクト信号の電圧レベルがＬｏレベルからＨｉレベルに立ち上がると入力されている指令信号の受信を確定する。またスレーブＩＣ３１〜３３はチップセレクト信号の電圧レベルがＨｉレベルからＬｏレベルに立ち下がると応答信号の送信を確定する。Ｌｏレベルが第１レベルに相当する。Ｈｉレベルが第２レベルに相当する。

以下においては表記が煩雑となることを避けるためにクロック信号、チップセレクト信号を、ＣＬＫ信号、ＣＳ信号と示す。またＣＳ信号がＬｏレベルの期間をＣＳ期間と示す。

マスタＩＣ１０とスレーブＩＣ３１〜３３はデイジーチェーン５０によって数珠つなぎに連結されている。本実施形態のデイジーチェーン５０は第１バス５１〜第４バス５４を有する。図１ではスレーブＩＣ３１〜３３の送受信機の記載を省略しているが、マスタＩＣ１０の送信機１１と受信機１２とを明示している。第１バス５１はマスタＩＣ１０の送信機１１の出力ポートと第１スレーブＩＣ３１の受信ポートとを接続する。第２バス５２は第１スレーブＩＣ３１の出力ポートと第２スレーブＩＣ３２の受信ポートとを接続する。第３バス５３は第２スレーブＩＣ３２の出力ポートと第３スレーブＩＣ３３の受信ポートとを接続する。そして第４バス５４は第３スレーブＩＣ３３の出力ポートとマスタＩＣ１０の受信機１２の受信ポートとを接続する。

スレーブＩＣ３１〜３３はＣＳ信号の電圧レベルが一定の場合、ＣＬＫ信号に同期して入力された送信フレームを通過してそのまま出力する。したがって例えばＣＳ信号がＬｏレベルのままの場合、マスタＩＣ１０が送信フレームを第１バス５１に出力すると、その送信フレームはバス５１〜５４およびスレーブＩＣ３１〜３３を経てマスタＩＣ１０へとかえってくる。

マスタＩＣ１０は送信フレームに上記した指令信号の他にダミー信号を含ませる。図２に示すようにマスタＩＣ１０はスレーブＩＣ３１〜３３それぞれに対応する第１指令信号〜第３指令信号（Ｓｌａｖｅ１−Ｃｏｍｍａｎｄ〜Ｓｌａｖｅ３−Ｃｏｍｍａｎｄ）を生成する。またマスタＩＣ１０はダミー信号（Ｄｕｍｍｙ）を記憶している。

送信フレームに含まれる第１指令信号〜第３指令信号とダミー信号の順番は定まっている。図２に示すように送信フレームの先頭にダミー信号が位置する。そしてその次から順に第３指令信号、第２指令信号、および、第１指令信号が並ぶ。

次に、図３および図４に基づいて、マスタＩＣ１０とスレーブＩＣ３１〜３３のシリアル通信を説明する。図３に示すＴｒａｎｓ（ＳＯ）はマスタＩＣ１０の送信レジスタ１３と送信フレームを示している。Ｓｌａｖｅ１、Ｓｌａｖｅ２、Ｓｌａｖｅ３は、スレーブＩＣ３１〜３３の送受信レジスタ３４〜３６と応答信号および受信信号を示している。またＲｅｃｅｉｖｅ（ＳＩ）はマスタＩＣ１０の受信レジスタ１４と受信フレームを示している。

図３においては予めスレーブＩＣ３１〜３３それぞれが応答信号（Ｓｌａｖｅ１−Ａｎｓ−０〜Ｓｌａｖｅ３−Ａｎｓ−０）の送信準備を完了しているとする。この応答信号は図３に示すＳｌａｖｅ１−Ｃｏｍ−１〜Ｓｌａｖｅ３−Ｃｏｍ−１に対するものではなく、図示しない直前のＣＳ期間におけるマスタＩＣ１０からの指令信号に対するものである。以下においてはこれらスレーブＩＣ３１〜３３の応答信号を、単に第１〜第３応答信号と示す。

先ず始めにマスタＩＣ１０がＣＳ信号をＨｉレベルからＬｏレベルに立ち下げる。するとスレーブＩＣ３１〜３３それぞれは第１〜第３応答信号の送信を確定し、それをデイジーチェーン５０に出力する。

マスタＩＣ１０はＣＳ信号を立ち下げるとともに、ＣＬＫ信号に同期して送信フレームを出力する。この送信フレームはダミー信号を先頭として、それから順に第３指令信号、第２指令信号、および、第１指令信号が並んでいる。これは図３に示すＳｌａｖｅ１−Ｃｏｍ−１〜Ｓｌａｖｅ３−Ｃｏｍ−１、Ｄｕｍｍｙに相当する。

ＣＳ信号が立ち下がった直後においては、第１〜第３応答信号、および、送信フレームの先頭に位置するダミー信号は未だデイジーチェーン５０に出力されていない。しかしながらそこからＣＬＫ信号に同期した時間が経過すると、第３応答信号、第２応答信号、第１応答信号、ダミー信号、第３指令信号、第２指令信号、および、第１指令信号が順次デイジーチェーン５０を伝搬していく。

ＣＳ信号の立ち下がりからＣＬＫ信号に同期した時間が経過して、第３応答信号がマスタＩＣ１０に入力されると、第２応答信号が第３スレーブＩＣ３３に入力される。第１応答信号が第２スレーブＩＣ３２に入力される。ダミー信号が第１スレーブＩＣ３１に入力される。

そこからさらにＣＬＫ信号に同期した時間が進み、第２応答信号がマスタＩＣ１０に入力されると、第１応答信号が第３スレーブＩＣ３３に入力される。ダミー信号が第２スレーブＩＣ３２に入力される。第３指令信号が第１スレーブＩＣ３１に入力される。

第１応答信号がマスタＩＣ１０に入力されると、ダミー信号が第３スレーブＩＣ３３に入力される。第３指令信号が第２スレーブＩＣ３２に入力される。第２指令信号が第１スレーブＩＣ３１に入力される。

最後に、ダミー信号がマスタＩＣ１０にかえってくると、第３指令信号が第３スレーブＩＣ３３に入力される。第２指令信号が第２スレーブＩＣ３２に入力される。第１指令信号が第１スレーブＩＣ３１に入力される。この際にマスタＩＣ１０はＣＳ信号をＬｏレベルからＨｉレベルに立ち上げる。これによりスレーブＩＣ３１〜３３は入力されている指令信号の受信を確定する。すなわち第１スレーブＩＣ３１は第１指令信号の受信を確定する。第２スレーブＩＣ３２は第２指令信号の受信を確定する。第３スレーブＩＣ３３は第３指令信号の受信を確定する。

またマスタＩＣ１０はＣＳ信号をＬｏレベルからＨｉレベルに立ち上げると、デイジーチェーン５０とスレーブＩＣ３１〜３３を経てかえってきたダミー信号を受信する。マスタＩＣ１０はこの受信したダミー信号と、記憶していたダミー信号とを照合する。その照合の結果、図４に示すように２つのダミー信号が一致している場合、マスタＩＣ１０はシリアル通信が正常であると判定する。しかしながら図５に示すように２つのダミー信号が不一致の場合、マスタＩＣ１０はシリアル通信に異常が生じていると判定する。そしてマスタＩＣ１０はシステム機能に応じたフェイルセーフ制御を実施する。例えばマスタＩＣ１０はエンジンをフェイルセーフ制御する。

以上が図３に示すＳｌａｖｅ１−Ｃｏｍ−１〜Ｓｌａｖｅ３−Ｃｏｍ−１、Ｄｕｍｍｙを含む１つの送信フレームを送信した際のマスタＩＣ１０とスレーブＩＣ３１〜３３の挙動である。この後にマスタＩＣ１０は図３に示すＳｌａｖｅ１−Ｃｏｍ−２〜Ｓｌａｖｅ３−Ｃｏｍ−２、Ｄｕｍｍｙを含む送信フレームを出力するが、その際のマスタＩＣ１０とスレーブＩＣ３１〜３３の挙動は上記と同様である。したがって、その記載を省略する。

なお図５に示すようにダミー信号が不一致となるのは、例えばクロック信号のパルス周期の高速化や、デイジーチェーン５０とスレーブＩＣ３１〜３３の伝搬による遅延のためである。このような遅延を検出するためにも、ダミー信号は１と０とがなるべく連続しない構成としている。またデイジーチェーン５０が天絡、地絡、および、オープンとなった場合、デイジーチェーン５０とスレーブＩＣ３１〜３３を経てかえってきたダミー信号は全て１若しくは全て０となる。これを検出するためにも、例えば図４に示すように送信するダミー信号は１０１００１１０などのように１と０を組み合わせたパターンとしている。

次に、本実施形態に係る電子制御装置１００の作用効果を説明する。上記したように送信フレームにダミー信号を含ませる。これによればマスタＩＣ１０が１度送信フレームを出力するだけで、シリアル通信の異常を判定することができる。具体的に言えばマスタＩＣ１０からスレーブＩＣ３１〜３３へ信号がズレること無く送受信が完了できているか否かを判定することができる。換言すれば１度のＣＳ期間で信号のズレを判定することができる。従来、マスタＩＣが１度送信フレームを出力した後、送信フレームに含まれる指令信号に応じたスレーブＩＣからの応答信号をマスタＩＣが受信することによってシリアル通信の異常を判定する。この比較構成の場合、シリアル通信の異常を検出するためには最短でも２度のＣＳ期間を必要とする。したがってこの比較構成と比べて、シリアル通信の異常を早く検出することができる。

以上、本発明の好ましい実施形態について説明したが、本発明は上記した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。

本実施形態では電子制御装置１００はエンジンＥＣＵである例を示した。しかしながら電子制御装置１００の適用としては上記例に限定されず、車両に搭載される電子制御装置であれば適宜採用することができる。例えばバッテリＥＣＵやトランスミッションＥＣＵなどに採用することもできる。

本実施形態では電子制御装置１００が３つのスレーブＩＣ３１〜３３を有する例を示した。しかしながらスレーブＩＣの数としては上記例に限定されず、複数であればよい。すなわち、電子制御装置１００が２つのスレーブＩＣを有してもよいし、３つ以上のスレーブＩＣを有してもよい。

１０…マスタＩＣ
３１…第１スレーブＩＣ
３２…第２スレーブＩＣ
３３…第３スレーブＩＣ
５０…デイジーチェーン
１００…電子制御装置

Claims

マスタＩＣ（１０）と複数のスレーブＩＣ（３１〜３３）とがデイジーチェーン（５０）によって数珠つなぎに連結され、前記マスタＩＣと複数の前記スレーブＩＣとでシリアル通信を行う電子制御装置であって、
前記マスタＩＣは、
前記シリアル通信の異常を検出するためのダミー信号を記憶しており、
複数の前記スレーブＩＣへの指令信号の他に前記ダミー信号を含ませた送信フレームを前記デイジーチェーンに出力し、
記憶していた前記ダミー信号と、複数の前記スレーブＩＣおよび前記デイジーチェーンを経てかえってきた前記ダミー信号とを照合し、その照合結果が不一致の場合、前記シリアル通信に異常が生じていると判定する電子制御装置。
前記マスタＩＣは前記送信フレームの先頭に前記ダミー信号を含ませる請求項１に記載の電子制御装置。
前記マスタＩＣは同一のチップセレクト信号を複数の前記スレーブＩＣに出力しており、
複数の前記スレーブＩＣは前記チップセレクト信号の電圧レベルが第１レベルの場合に前記送信フレームを通過させて前記デイジーチェーンに出力し、前記チップセレクト信号の電圧レベルが前記第１レベルから第２レベルに変化すると入力されている前記送信フレームを受信しており、
前記マスタＩＣは、
前記チップセレクト信号を前記第１レベルにしている間に前記送信フレームを前記デイジーチェーンに出力し、
前記送信フレームを出力し終えると前記チップセレクト信号を前記第１レベルから前記第２レベルに変化させる請求項２に記載の電子制御装置。
前記マスタＩＣは、前記チップセレクト信号を前記第１レベルから前記第２レベルに変化させると、複数の前記スレーブＩＣおよび前記デイジーチェーンを経てかえってきた前記ダミー信号を受信し、この受信した前記ダミー信号と記憶していた前記ダミー信号とを照合する請求項３に記載の電子制御装置。
前記マスタＩＣは、前記チップセレクト信号を前記第１レベルから前記第２レベルに変化させると、複数の前記スレーブＩＣおよび前記デイジーチェーンを経てかえってきた前記ダミー信号を受信し、この受信した前記ダミー信号と記憶していた前記ダミー信号とを照合し、その照合結果が不一致の場合、前記シリアル通信に異常が生じていると判定する請求項３に記載の電子制御装置。