JP2017134493A - ラダープログラムの自己保持回路の自動トレース機能を備えたラダープログラム表示装置 - Google Patents

ラダープログラムの自己保持回路の自動トレース機能を備えたラダープログラム表示装置 Download PDF

Info

Publication number
JP2017134493A
JP2017134493A JP2016012314A JP2016012314A JP2017134493A JP 2017134493 A JP2017134493 A JP 2017134493A JP 2016012314 A JP2016012314 A JP 2016012314A JP 2016012314 A JP2016012314 A JP 2016012314A JP 2017134493 A JP2017134493 A JP 2017134493A
Authority
JP
Japan
Prior art keywords
trace
result
ladder program
self
holding circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016012314A
Other languages
English (en)
Inventor
佐藤　亘
Wataru Sato
亘 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fanuc Corp
Original Assignee
Fanuc Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fanuc Corp filed Critical Fanuc Corp
Priority to JP2016012314A priority Critical patent/JP2017134493A/ja
Priority to DE102017000477.3A priority patent/DE102017000477A1/de
Priority to US15/414,790 priority patent/US20170212798A1/en
Priority to CN201710062919.7A priority patent/CN106997199A/zh
Publication of JP2017134493A publication Critical patent/JP2017134493A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0736—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in functional embedded systems, i.e. in a data processing system designed as a combination of hardware and software dedicated to performing a certain function
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B23/00—Testing or monitoring of control systems or parts thereof
    • G05B23/02—Electric testing or monitoring
    • G05B23/0205—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults
    • G05B23/0259—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults characterized by the response to fault detection
    • G05B23/0262—Confirmation of fault detection, e.g. extra checks to confirm that a failure has indeed occurred
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3466—Performance evaluation by tracing or monitoring
    • G06F11/348—Circuit details, i.e. tracer hardware
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/079—Root cause analysis, i.e. error or fault diagnosis
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/302—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a software system
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3055—Monitoring arrangements for monitoring the status of the computing system or of the computing system component, e.g. monitoring if the computing system is on, off, available, not available
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/32—Monitoring with visual or acoustical indication of the functioning of the machine
    • G06F11/324—Display of status information
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3466—Performance evaluation by tracing or monitoring
    • G06F11/3471—Address tracing
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/24—Pc safety
    • G05B2219/24065—Real time diagnostics
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/865—Monitoring of software

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computing Systems (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • Automation & Control Theory (AREA)
  • Programmable Controllers (AREA)
  • Debugging And Monitoring (AREA)

Abstract

【課題】自己保持回路を自動で検出し、関連する信号を自動的に常時トレースすることで、異常発生時におけるラダープログラムのデバッグ作業を減らす機能を備えたラダープログラム表示装置を提供すること。【解決手段】本発明のラダープログラム表示装置１は、シーケンス制御装置２により実行されるラダープログラムの動作状況を表示するラダープログラム表示装置１であり、ラダープログラムから自己保持回路を抽出する自己保持回路抽出部３０と、自己保持回路抽出部３０が抽出した自己保持回路において用いられている信号アドレスをトレース対象として設定するトレース対象設定部３１と、トレース対象設定部３１により設定されたトレース対象となる信号アドレスをシーケンス制御装置２がトレースした結果の表示を出力するトレース結果表示部３２と、を備える。【選択図】図２

Description

本発明は、ラダープログラム表示装置に関し、特にラダープログラムの自己保持回路の自動トレース機能を備えたラダープログラム表示装置に関する。
プログラマブルコントローラの運転においてユーザが意図しない現象すなわち不具合が発生した場合、トレース機能を使用し、不具合を引き起こした信号および関連信号の変化を確認して原因を特定する方法が一般的に知られている。
トレース機能とは、各信号の状態を時系列で記録し、記録結果を表示する機能である。
トレース機能を活用する方法としては、特許文献１に開示されるように、指定したコイルに対して影響を及ぼす接点を、自動的に検索してトレース対象に設定する方法等がある。
特開平０７−１６０３１２号公報
ラダープログラムでは、信号状態を保持するために図７に示すような自己保持回路を数多く使用しており、この自己保持回路が誤ったタイミングで保持を開始・終了すると、制御対象の装置で誤動作が発生する。
例えば、図７に示す自己保持回路の例では、Ｘ０．０がＯＮになるとＲ０．０がＯＮになり、その後、Ｘ０．０がＯＦＦになってもＲ０．０はＯＮの状態を保持する。そして、Ｘ１．０がＯＮになるとＲ０．０がＯＦＦとなるものである。このように自己保持回路は、コイルに設定されている信号が、同じネット上のいずれかの接点で使用されているといった特徴がある。
実際のラダープログラムにおいては、いくつかの信号の複合条件によって自己保持の開始・終了が制御されており、自己保持回路が正しく動作しない場合には、いくつもの信号状態の組み合わせを調査する必要がある。この調査は以下のような手順で行われるが、特に不具合の発生が間欠的な場合には、原因の特定に非常に多くの時間を必要としていた。
●手順１：ラダープログラム上で、不具合の発生している自己保持回路を検索する。
●手順２：手順１の回路で使用されている接点およびコイルの信号をトレース対象に設定する。
●手順３：トレース機能を実行し、正常時の信号変化を記録する。
●手順４：再度トレース機能を実行後、不具合現象を再現させて、信号変化を記録する。
●手順５：手順３と手順４の信号変化を比較して不具合原因を特定する。
特許文献１に開示される技術では、上記手順２を簡略化することは可能ではあるが、上記手順１の自己保持回路を特定することはできなかった。
そこで本発明の目的は、自己保持回路を自動で検出し、関連する信号を自動的に常時トレースすることで、異常発生時におけるラダープログラムのデバッグ作業を減らす機能を備えたラダープログラム表示装置を提供することである。
本願の請求項１に係る発明は、シーケンス制御装置により実行されるラダープログラムの動作状況を表示するラダープログラム表示装置において、前記ラダープログラムに含まれる回路の内で、当該回路に含まれる入力および出力の信号アドレスに基づいて自己保持回路を特定して抽出する自己保持回路抽出部と、前記自己保持回路抽出部が抽出した前記自己保持回路において用いられている信号アドレスをトレース対象として設定するトレース対象設定部と、前記トレース対象設定部により設定されたトレース対象となる前記信号アドレスを前記シーケンス制御装置がトレースした結果の表示を出力するトレース結果表示部と、を備えることを特徴とするラダープログラム表示装置である。
本願の請求項２に係る発明は、前記自己保持回路抽出部は、前記回路に同じ信号アドレスの入力および出力が含まれている場合に、当該回路を自己保持回路と特定する、ことを特徴とする請求項１に記載のラダープログラム表示装置である。
本願の請求項３に係る発明は、前記シーケンス制御装置によるトレースの結果を記憶するトレース結果記憶部をさらに備え、前記トレース結果表示部は、前記トレース結果記憶部に記憶された過去のトレースの結果と、現在のトレースの結果とを比較することで、過去のトレースの結果と現在のトレースの結果とに差異があることを検出し、前記過去のトレースの結果と前記現在のトレースの結果との差異が検出された信号アドレスが把握できるように表示する、ことを特徴とする請求項１または２に記載のラダープログラム表示装置である。
本願の請求項４に係る発明は、前記トレース結果表示部は、差異が検出された前記信号アドレスに係る表示を強調表示することで、前記過去のトレースの結果と前記現在のトレースの結果との差異が検出された信号アドレスが把握できるようにする、ことを特徴とする請求項３に記載のラダープログラム表示装置である。
本願の請求項５に係る発明は、前記トレース結果表示部は、前記過去のトレースの結果と、前記現在のトレースの結果とを比較できるように表示することで、前記過去のトレースの結果と前記現在のトレースの結果との差異が検出された信号アドレスが把握できるようにする、ことを特徴とする請求項３に記載のラダープログラム表示装置である。
本願の請求項６に係る発明は、前記トレース対象設定部によりトレース対象として設定された信号アドレスの内で、トレース対象とする信号アドレスの範囲を限定することができる、ことを特徴とする請求項１〜５のいずれか１つに記載のラダープログラム表示装置である。
本発明により、自己保持回路が自動抽出されているため、ユーザがラダープログラムを解析して自己保持回路を探す必要がなく、自己保持回路に関連する信号がトレース対象として自動設定されるため、ユーザがトレース設定を行う必要がなく、ラダープログラムのデバッグのための作業を効率化できる。
また、上記でトレース設定された信号を常時トレースしておくことで、異常発生時には予め記録されたトレース結果を参照すればよいため、異常を再現せずとも、原因の調査が行うことが可能となる。更に、正常ケースと異常ケースの違いを表示することにより、不具合原因が見つけ出しやすくなる。
本発明の一実施形態によるラダープログラム表示装置の概略構成図である。 本発明の一実施形態によるラダープログラム表示装置の機能ブロック図である。 異常動作の原因を調べる対象とする操作盤の構造例を示す図である。 図３の操作盤を制御するラダープログラムの例を示す図である。 図４のラダープログラムをトレースした結果の表示例を示す図である。 図２のラダープログラム表示装置上で実行される自己保持回路抽出処理のフローチャートである。 一般的な自己保持回路を含むラダープログラムの例を示す図である。
以下、本発明の実施形態を図面と共に説明する。
図１は、本発明の一実施形態によるラダープログラム表示装置の概略構成図である。本実施形態のラダープログラム表示装置１は、ＣＰＵ１０、ＲＯＭ１１、ＲＡＭ１２、二次記憶装置１３、キーボード１４、表示器１５、通信インタフェース１６を備える。
ラダープログラム表示装置１が備えるＣＰＵ１０は、ラダープログラム表示装置１を全体的に制御するプロセッサであり、ＲＯＭ１１に格納されたシステムプログラムをバスを介して読み出し、該システムプログラムに従ってラダープログラム表示装置１を制御する。システムプログラムには、シーケンスプログラムから自己保持回路を抽出するためのプログラムや、自己保持回路において用いられている信号アドレスをトレース対象として設定するためのプログラムもまた含まれており、該プログラムを実行することにより後述する機能やフローチャートにより説明される各処理が実行される。
ＲＡＭ１２には、一時的な計算データや表示器１５に表示される表示データ、キーボード１４などの入力機器を介して入力された各種データを格納するワークメモリ領域１２１と、編集対象となるラダープログラムなどのシーケンスプログラムのプログラムデータを格納するプログラム格納領域１２２が設けられている。また、ＲＡＭ１２には、本発明の自己保持回路抽出機能のプログラムやトレース機能のプログラムが実行される際に用いられる一時的なデータを記憶する領域が確保される。
二次記憶装置１３は、ハードディスク装置、メモリカード、ＵＳＢメモリといった不揮発性の記憶装置や、バッテリバックアップされた不揮発性のメモリなどで構成され、ラダープログラム表示装置１が取り扱うラダープログラムなどのシーケンスプログラムや、設定ファイル、パラメータファイルなどの各種ファイルが記憶されている。
キーボード１４は、ユーザからの入力を受け付ける入力機器であり、自己保持回路抽出機能やトレース機能の実行指示等に用いられる。また、表示器１５は、ラダープログラム表示装置１の内部状態の表示や、シーケンスプログラム、トレース結果などを表示するための液晶表示装置やタッチパネルなどである。
通信インタフェース１６には、ＬＡＮやＷＡＮなどのネットワークが接続されており、該通信インタフェース１６を介してシーケンス制御装置２との間でラダープログラムなどのシーケンスプログラムの送受信を行う。
一方で、シーケンス制御装置２は、ＣＰＵ２０、ＲＯＭ２１、ＲＡＭ２２、Ｉ／Ｏ機器インタフェース２３、通信インタフェース２４を備える。
ＣＰＵ２０はシーケンス制御装置２の全体の制御の中心となるプロセッサである。ＣＰＵ２０は、シーケンス制御装置２の電源投入時にバスを介して、ＲＯＭ２１に格納されたシステムプログラムを読み出し、このシステムプログラムに従ってシーケンス制御装置２の全体の制御を実行する。システムプログラムには、信号変化をトレースするためのプログラムもまた含まれている。ＲＡＭ２２には機械の信号アドレスの状態を示す信号メモリ２２１、ＣＰＵ２０により実行されるラダープログラムなどのシーケンスプログラムを格納するプログラム格納領域２２２などが設けられている。
シーケンス制御装置２では、ＲＡＭ２２のプログラム格納領域２２２に格納されるシーケンスプログラムに基づいてシーケンス制御装置２からの出力信号をＩ／Ｏ機器インタフェース２３を経由して図示しない機械や周辺機器に出力する。また、Ｉ／Ｏ機器インタフェース２３を経由して、図示しない機械や該機械に備えられた操作盤の操作スイッチの信号、センサ機器や周辺機器からの信号などの入力信号を受信し、プログラム格納領域２２２に格納されるシーケンスプログラムに基づいて必要な処理を施し、処理結果を信号メモリ２２１に格納する。
また、シーケンス制御装置２は、通信インタフェース２４を介してラダープログラム表示装置１との間で信号メモリ２２１に示される信号アドレスの状態を含むシーケンスプログラムの実行状況を示すデータを送信したり、プログラム格納領域２２２に格納されるシーケンスプログラムを送受信したりする。このような構成により、ラダープログラム表示装置１はシーケンス制御装置２のプログラム格納領域２２２に格納されるシーケンスプログラムを取得して表示器１５へと表示すると共にシーケンスプログラムの実行状況を示すデータに基づいた表示を行ったり、ラダープログラム表示装置１からシーケンス制御装置２に対するシーケンスプログラムの実行指令を送信したり、ラダープログラム表示装置１上で編集されたシーケンスプログラムをプログラム格納領域２２２へと記憶したりすることができる。
なお、本実施形態のラダープログラム表示装置１は、例えばシーケンスプログラムの動作をモニタするシーケンスプログラムモニタ装置や、シーケンスプログラムの編集機能を備えたシーケンスプログラム編集装置などを含む。また、ラダープログラム表示装置１の機能はシーケンス制御装置２に内蔵されていてもよい。
図２は、本実施形態のラダープログラム表示装置１の機能ブロック図である。ラダープログラム表示装置１は、機能手段としての自己保持回路抽出部３０、トレース対象設定部３１、トレース結果表示部３２を備える。
自己保持回路抽出部３０は、プログラム格納領域１２２に格納されているラダープログラム４０から、当該ラダープログラム４０に含まれる回路の中からすべての自己保持回路を自動的に抽出する。自己保持回路は、上記したようにコイル（信号アドレスへの出力）に設定されている信号が同じネット上のいずれかの接点（信号アドレスからの入力）で使用されているという特徴があるため、そのような特徴のある回路を自己保持回路抽出部３０は自己保持回路として抽出する。
また、トレース対象設定部３１は、自己保持回路抽出部３０が抽出した自己保持回路に用いられているすべての接点とコイルの信号アドレスをトレース対象としてＲＡＭ１２上などに設けられたトレース対象記憶部４１へと記憶する。
シーケンス制御装置２が備えるトレース部５１は、ユーザによるトレース処理の開始指令に応じて信号メモリ２２１のトレース処理を実行する。トレース部５１は、信号メモリ２２１からトレース対象記憶部４１に記憶されているトレース対象の信号アドレスの状態を抽出してトレース結果記憶部４２へと出力する。トレース結果記憶部４２には、現在のトレースしているトレース結果とは別に、過去に信号メモリ２２１をトレースしたトレース結果を記憶して残しておくことが可能となっている。これにより、後にトレース結果表示部３２で現在の信号メモリ２２１のトレース結果と、過去の信号メモリ２２１のトレース結果とを比較可能に表示をすることができ、例えば過去のトレース結果としてあらかじめ正常状態でのトレース結果をトレース結果記憶部４２へと記憶しておけば、現在の信号のトレース結果と正常状態でのトレース結果を比較することで異常な信号変化を検出することも可能となる。なお、過去の信号メモリ２２１のトレース結果はＲＡＭ１２の容量などに応じて複数記憶しておけるようにしてもよい。
トレース結果表示部３２は、トレース部５１によりトレース結果記憶部４２へと記憶されたトレース結果に基づいてトレース結果の表示画面を生成し、表示器１５へと表示する。トレース結果表示部３２は、トレース結果記憶部４２に記憶された現在のトレース結果を、例えば各信号アドレス毎に信号の状態の変化を時系列で表示するようにしてもよい。また、トレース結果表示部３２は、トレース結果記憶部４２に記憶された現在の信号アドレスのトレース結果と過去の信号アドレスのトレース結果とを比較し、比較した結果に基づいてトレース結果の表示画面を生成するようにしても良く、そのような表示をする際には、現在のトレースの結果の内で過去のトレースの結果との差異が生じた部分を把握できるように表示（色の変更や点滅などによる強調表示）したり、また、単に過去のトレースの結果と現在のトレースの結果とを並べて表示することで差異が生じた部分をユーザが把握できるようにしてもよい。
以下では、本実施形態のラダープログラム表示装置１を用いて、ある操作盤が正しく動作しない原因を調べる実施例を挙げる。
図３は、本実施例で異常動作の原因を調べる対象とする操作盤の構造を示す図である。本実施例では、ある装置にランプＡとボタンＢ、キーＣが付いた操作盤がある場合を想定する。
ここで設計者はキーＣがＯＮになった状態で、ボタンＢを押下するとランプＡが点灯するラダープログラム４０を設計しようとしたとする。そして、そのラダープログラム４０を運転した際に、ボタンＢを押下してもランプＡが点灯しなかったとする。(異常現象)。この現象の原因を調べたい場合、以下の流れとなる。
（ラダー起動時のシステム処理)
●手順１：自己保持回路抽出部３０は、ラダー起動時にラダープログラム４０を自動で検索して、すべての自己保持回路を抽出する。自己保持回路を検出する内部処理については、後述のフローチャートに記載する。ここでは、図４に示すような回路でランプＡが制御されているとする。ランプＡ（信号アドレスＹ０．０）はコイルＲ（信号アドレスＲ０．０）によって制御されている。また、図４中で点線により囲まれたネットにおいて、コイルＲはボタンＢ（信号アドレスＸ０．０）がＯＮになるとＯＮとなり、その後、コイルＲが自分自身をＯＮし続ける作りになっている。したがって、図４中で点線により囲まれたネットは自己保持回路として抽出対象になる。
●手順２：続いて、トレース対象設定部３１は、上記した手順１で抽出したネットにおいて、入力信号として使用されている信号アドレスをトレース対象として設定する。手順１で例に挙げた自己保持回路からはＸ０．０、Ｘ１．０、Ｒ０．０をトレース対象の信号とする。
●手順３：トレース部５１は、上記した手順２が完了した後に、手順２で設定した信号アドレスのトレースを開始する
（異常発生時の処理）
●手順４：ランプＡが動作しない異常現象が発生すると、前回までの正常ケースでトレースされた各信号の波形と異常時にトレースされた各信号の波形とがトレース結果表示部３２により比較されることで当該異常現象が検出される。
●手順５：図５は正常時と異常時のトレース結果の比較を示す例である。今回の例ではＸ１．０とＲ０．０の波形が前回と異なっており、ここで異常の原因が発生している可能性が高いと診断される。ユーザはその診断結果を受けてＸ１．０を使用するネットの構造を確認し、何が問題か調査すればよい。ここで、Ｒ０．０はランプＡを直接制御する信号のため除外する。今回の例では、Ｘ１．０がＯＦＦになっていないと、Ｘ０．０がＯＮになってもＲ０．０がＯＮとならない構造になっており、Ｘ１．０がラダープログラム表示装置１の診断の通り、異常の原因であることが分かる。
なお、正常ケースのサンプルがまだ存在しない場合、あるいは比較しても異常が見つからない場合は、ユーザの指示により異常発生時のトレース結果をトレース結果記憶部４２へと記憶し、記憶したトレース結果をユーザが参照して異常な波形となっている信号を確認するようにすればよい。
上記のように、予め異常原因となりやすい自己保持回路を自動的にトレースしておき、さらに異常発生時にはトレース結果を自動的に比較することで、異常原因の調査が容易になる。また、予めトレースしておいた結果を見ることができるため、トレース設定と現象再現を必要とせず、デバッグ作業を削減できる。
図６は、自己保持回路抽出部３０、トレース対象設定部３１により実行される処理のフローチャートである。
●［ステップＳＡ０１］自己保持回路抽出部３０は、ラダープログラム４０からネットを抽出し、更に、抽出したネットの回路からすべての接点とコイルを抽出する。
●［ステップＳＡ０２］自己保持回路抽出部３０は、ステップＳＡ０１で抽出した各コイルのアドレスが、ステップＳＡ０１で抽出したいずれかの接点で使用されているかを検索する。
●［ステップＳＡ０３］自己保持回路抽出部３０は、ステップＳＡ０２での検索の結果として、いずれかのコイルの信号アドレスが同一ネットの回路内でいずれかの接点に使用されているか否かを判定する。接点に使用されている場合にはステップＳＡ０４へ処理を移行し、接点に使用されていない場合にはステップＳＡ０５へと処理を移行する。
●［ステップＳＡ０４］トレース対象設定部３１は、ステップＳＡ０２で抽出されたすべての接点とコイルの信号アドレスをトレース対象としてトレース対象記憶部４１へと記憶する。
●［ステップＳＡ０５］自己保持回路抽出部３０は、ラダープログラム４０内に次のネットが残っているか否かを判定する。次のネットが残っている場合にはステップＳＡ０１へと処理を移行し、ネットが残っていない場合には本処理を終了する。
以上、本発明の実施の形態について説明したが、本発明は上述した実施の形態の例にのみ限定されるものでなく、適宜の変更を加えることにより様々な態様で実施することができる。
例えば、上記した実施形態では、自己保持回路抽出部３０はラダープログラム４０内から自己保持回路を自動的に抽出し、抽出された自己保持回路に含まれる接点とコイルの信号アドレスをトレース対象設定部３１がトレース対象として設定しているが、このようにして自動的に設定されたトレース対象の信号について、ユーザがトレースする対象とする信号を更に絞り込んで限定する手段を別途設けてもよい。
また、トレース結果表示部３２によるトレース結果の表示では、トレース結果を自己保持回路毎にまとめて表示するようにしてもよい。
このようにすることで、ユーザは確認するべき回路や信号アドレスを整理して確認することができるため、デバッグ作業を効率的に行うことができる。
上記した実施形態ではトレース対象記憶部４１、トレース結果記憶部４２をラダープログラム表示装置１側に設ける構成としているが、トレース対象記憶部４１、トレース結果記憶部４２はシーケンス制御装置２上に設けるようにしても良い。
また、トレース部５１において現在のトレース結果と過去のトレース結果とをリアルタイムに比較し、比較した結果、異なる信号状態が検出された場合に警告を発するように構成しても良く、そのようにした場合にはトレース部５１において現在のトレース結果と過去のトレース結果との比較結果を、トレース結果記憶部を４２を介して、または直接、トレース結果表示部３２へと出力し、トレース結果表示部３２はトレース部５１から受け付けた現在のトレース結果と過去のトレース結果との比較結果を表示するようにしても良い。
１ ラダープログラム表示装置
２ シーケンス制御装置
１０ ＣＰＵ
１１ ＲＯＭ
１２ ＲＡＭ
１３ 二次記憶装置
１４ キーボード
１５ 表示器
１６ 通信インタフェース
２０ ＣＰＵ
２１ ＲＯＭ
２２ ＲＡＭ
２３ Ｉ／Ｏ機器インタフェース
２４ 通信インタフェース
３０ 自己保持回路抽出部
３１ トレース対象設定部
３２ トレース結果表示部
４０ ラダープログラム
４１ トレース対象記憶部
４２ トレース結果記憶部
５１ トレース部
１２１ ワークメモリ領域
１２２ プログラム格納領域
２２１ 信号メモリ
２２２ プログラム格納領域

Claims (6)

  1. シーケンス制御装置により実行されるラダープログラムの動作状況を表示するラダープログラム表示装置において、
    前記ラダープログラムに含まれる回路の内で、当該回路に含まれる入力および出力の信号アドレスに基づいて自己保持回路を特定して抽出する自己保持回路抽出部と、
    前記自己保持回路抽出部が抽出した前記自己保持回路において用いられている信号アドレスをトレース対象として設定するトレース対象設定部と、
    前記トレース対象設定部により設定されたトレース対象となる前記信号アドレスを前記シーケンス制御装置がトレースした結果の表示を出力するトレース結果表示部と、
    を備えることを特徴とするラダープログラム表示装置。
  2. 前記自己保持回路抽出部は、前記回路に同じ信号アドレスの入力および出力が含まれている場合に、当該回路を自己保持回路と特定する、
    ことを特徴とする請求項１に記載のラダープログラム表示装置。
  3. 前記シーケンス制御装置によるトレースの結果を記憶するトレース結果記憶部をさらに備え、
    前記トレース結果表示部は、前記トレース結果記憶部に記憶された過去のトレースの結果と、現在のトレースの結果とを比較することで、過去のトレースの結果と現在のトレースの結果とに差異があることを検出し、前記過去のトレースの結果と前記現在のトレースの結果との差異が検出された信号アドレスが把握できるように表示する、
    ことを特徴とする請求項１または２に記載のラダープログラム表示装置。
  4. 前記トレース結果表示部は、差異が検出された前記信号アドレスに係る表示を強調表示することで、前記過去のトレースの結果と前記現在のトレースの結果との差異が検出された信号アドレスが把握できるようにする、
    ことを特徴とする請求項３に記載のラダープログラム表示装置。
  5. 前記トレース結果表示部は、前記過去のトレースの結果と、前記現在のトレースの結果とを比較できるように表示することで、前記過去のトレースの結果と前記現在のトレースの結果との差異が検出された信号アドレスが把握できるようにする、
    ことを特徴とする請求項３に記載のラダープログラム表示装置。
  6. 前記トレース対象設定部によりトレース対象として設定された信号アドレスの内で、トレース対象とする信号アドレスの範囲を限定することができる、
    ことを特徴とする請求項１〜５のいずれか１つに記載のラダープログラム表示装置。
JP2016012314A 2016-01-26 2016-01-26 ラダープログラムの自己保持回路の自動トレース機能を備えたラダープログラム表示装置 Pending JP2017134493A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016012314A JP2017134493A (ja) 2016-01-26 2016-01-26 ラダープログラムの自己保持回路の自動トレース機能を備えたラダープログラム表示装置
DE102017000477.3A DE102017000477A1 (de) 2016-01-26 2017-01-19 Leiterprogrammanzeigevorrichtung mit automatischer Verfolgungsfunktion für eine Selbsthalteschaltung des Leiterprogramms
US15/414,790 US20170212798A1 (en) 2016-01-26 2017-01-25 Ladder program display device having automatic trace function for self-holding circuit of ladder program
CN201710062919.7A CN106997199A (zh) 2016-01-26 2017-01-25 梯形程序显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016012314A JP2017134493A (ja) 2016-01-26 2016-01-26 ラダープログラムの自己保持回路の自動トレース機能を備えたラダープログラム表示装置

Publications (1)

Publication Number Publication Date
JP2017134493A true JP2017134493A (ja) 2017-08-03

Family

ID=59295664

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016012314A Pending JP2017134493A (ja) 2016-01-26 2016-01-26 ラダープログラムの自己保持回路の自動トレース機能を備えたラダープログラム表示装置

Country Status (4)

Country Link
US (1) US20170212798A1 (ja)
JP (1) JP2017134493A (ja)
CN (1) CN106997199A (ja)
DE (1) DE102017000477A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6773732B2 (ja) * 2018-08-03 2020-10-21 ファナック株式会社 トレース装置
JP6795568B2 (ja) * 2018-11-07 2020-12-02 ファナック株式会社 トレース装置及びプログラマブルコントローラ
JP7021146B2 (ja) * 2019-04-01 2022-02-16 ファナック株式会社 ラダー表示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60218117A (ja) * 1984-04-13 1985-10-31 Fuji Electric Co Ltd プログラマブルコントロ−ラの動作状態監視装置
JPH02214904A (ja) * 1989-02-16 1990-08-27 Fuji Electric Co Ltd プログラマブルコントローラの動作状態監視装置
JPH07160312A (ja) * 1993-12-08 1995-06-23 Hitachi Ltd プログラマブルコントローラのプログラミング装置
JP2001202107A (ja) * 2000-01-18 2001-07-27 Denso Corp ラダーシーケンス回路のチェック方法
JP2007280378A (ja) * 2006-03-15 2007-10-25 Omron Corp プログラマブル・コントローラ・システム
WO2014167726A1 (ja) * 2013-04-12 2014-10-16 三菱電機株式会社 プログラマブルコントローラの周辺装置およびデバッグ支援プログラム

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5362148B1 (ja) * 2012-12-17 2013-12-11 三菱電機株式会社 プログラム解析支援装置及び制御装置
US9600385B2 (en) * 2014-02-25 2017-03-21 Arrow Devices Pvt Ltd Analyzing behavior of a device under test

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60218117A (ja) * 1984-04-13 1985-10-31 Fuji Electric Co Ltd プログラマブルコントロ−ラの動作状態監視装置
JPH02214904A (ja) * 1989-02-16 1990-08-27 Fuji Electric Co Ltd プログラマブルコントローラの動作状態監視装置
JPH07160312A (ja) * 1993-12-08 1995-06-23 Hitachi Ltd プログラマブルコントローラのプログラミング装置
JP2001202107A (ja) * 2000-01-18 2001-07-27 Denso Corp ラダーシーケンス回路のチェック方法
JP2007280378A (ja) * 2006-03-15 2007-10-25 Omron Corp プログラマブル・コントローラ・システム
WO2014167726A1 (ja) * 2013-04-12 2014-10-16 三菱電機株式会社 プログラマブルコントローラの周辺装置およびデバッグ支援プログラム

Also Published As

Publication number Publication date
DE102017000477A1 (de) 2017-07-27
US20170212798A1 (en) 2017-07-27
CN106997199A (zh) 2017-08-01

Similar Documents

Publication Publication Date Title
US20140304551A1 (en) Program analysis supporting device and control device
US9740185B2 (en) Peripheral device for programmable controller and debug support program
US10769049B2 (en) Debugging support apparatus and debugging support method
US9317397B2 (en) Programmable logic controller (PLC) simulation system, PLC simulator, recording medium, and simulation method
US10139805B2 (en) Ladder diagram monitoring device capable of additionally displaying operation situation of CNC in comment
JP2017134493A (ja) ラダープログラムの自己保持回路の自動トレース機能を備えたラダープログラム表示装置
US10248099B2 (en) Programmable logic controller, engineering tool, and engineering tool program
JP2009122936A (ja) 異常調査用表示機能を備えたシーケンスプログラムモニタ装置およびプログラマブルコントローラ
JP6245429B2 (ja) プログラム開発支援装置およびコンピュータプログラム
KR101566358B1 (ko) 자동화 공정 이상상태 알림 시스템 및 방법
JP2006072408A (ja) 設備制御方法、設備制御装置および設備制御のためのプログラム
CN102508065A (zh) 电气故障诊断方法、系统及工程机械
JP2009223714A (ja) 演算回路及び演算回路の異常解析方法
TWI650710B (zh) 測試流程的檢測方法
CN118362800A (zh) 一种智能座舱的测试方法、装置、车辆及存储介质
JP2011175353A (ja) 異常解析装置、および、異常解析装置の制御方法
CN118192732A (zh) 一种电源控制方法、装置、车辆及存储介质
CN112748300B (zh) 一种微波设备的测试方法、测试装置及测试系统
JP6015768B2 (ja) プログラマブルコントローラ
CN114236256A (zh) 电磁类器件的测试系统、测试方法及测试仪器
JP2001209415A (ja) 故障診断用の基準パターンの作成方法および故障診断装置
CN119105468A (zh) Do模块的诊断方法、装置、电子设备及可读存储介质
JP6773732B2 (ja) トレース装置
JP2008089493A (ja) Ｉｃテスタ用組み込みソフトウェアのデバッグ方法
JP2008216221A (ja) 半導体試験装置

Legal Events

Date Code Title Description
A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20171204

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20171221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180313

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180911