JP2017137201A - エピタキシャル基板 - Google Patents

エピタキシャル基板 Download PDF

Info

Publication number
JP2017137201A
JP2017137201A JP2016016985A JP2016016985A JP2017137201A JP 2017137201 A JP2017137201 A JP 2017137201A JP 2016016985 A JP2016016985 A JP 2016016985A JP 2016016985 A JP2016016985 A JP 2016016985A JP 2017137201 A JP2017137201 A JP 2017137201A
Authority
JP
Japan
Prior art keywords
aln
substrate
single crystal
protrusions
plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016016985A
Other languages
English (en)
Inventor
憲路 野口
Norimichi Noguchi
憲路 野口
卓哉 美濃
Takuya Mino
卓哉 美濃
隆好 高野
Takayoshi Takano
隆好 高野
阪井　淳
Atsushi Sakai
淳 阪井
仁路 高野
Kimimichi Takano
仁路 高野
椿　健治
Kenji Tsubaki
健治 椿
秀樹 平山
Hideki Hirayama
秀樹 平山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
RIKEN
Original Assignee
Panasonic Corp
RIKEN
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, RIKEN filed Critical Panasonic Corp
Priority to JP2016016985A priority Critical patent/JP2017137201A/ja
Priority to US16/073,850 priority patent/US10697089B2/en
Priority to PCT/JP2016/004777 priority patent/WO2017134708A1/ja
Priority to EP16889199.2A priority patent/EP3412800A4/en
Publication of JP2017137201A publication Critical patent/JP2017137201A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2921—Materials being crystalline insulating materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C30B29/68—Crystals with laminate structure, e.g. "superlattices"
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H10H20/82—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2924—Structures
    • H10P14/2925—Surface structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
    • H10P14/3216—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H10P14/3248—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3256—Microstructure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3416—Nitrides
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B3/00—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form
    • B32B3/26—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer
    • B32B3/30—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer characterised by a layer formed with recesses or projections, e.g. hollows, grooves, protuberances, ribs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0137—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2907—Materials being Group IIIA-VA materials
    • H10P14/2908—Nitrides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness
    • Y10T428/24612—Composite web or sheet

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Led Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】結晶性の更なる向上を図ることが可能なエピタキシャル基板を提供する。【解決手段】エピタキシャル基板１は、一平面２１に、一平面２１の法線方向に突出する複数の突起２２が２次元のアレイ状に並んでいる単結晶基板２と、単結晶基板２の一平面２１上に形成されたＡｌＮ層３と、を備えている。複数の突起２２は、法線方向に先細りとなる錐状である。ＡｌＮ層３は、複数の突起２２の先端が露出するように一平面２１及び複数の突起２２を覆う第１ＡｌＮ結晶３１と、複数の突起２２の先端から一平面２１の法線方向に沿って突出し、複数の突起２２うちの対応する突起２２の先端からの距離が長くなるにつれて断面積が大きくなる柱状の複数の第２ＡｌＮ結晶３２と、複数の第２ＡｌＮ結晶３２における単結晶基板２とは反対側の端部３２２を連結している層状の第３ＡｌＮ結晶３３と、を含む。【選択図】図１

Description

本発明は、エピタキシャル基板に関する。
従来、発光ダイオードに用いる結晶成長用基板として、微細凹凸を形成したサファイア基板が知られている（例えば、非特許文献１参照）。
非特許文献１には、微細凹凸を形成したサファイア基板としてＮＰＳＳ（nano-patterned sapphire substrate）が記載されている。また、非特許文献１には、ＮＰＳＳ上にＡｌＮを成長させたエピタキシャル基板が記載されている。ＮＰＳＳの表面におけるパターンは、サファイア結晶のエッチングによって形成された複数の凹形の三角錐（concave triangle cones）である。ＮＰＳＳの表面は、複数の凹形の三角錐それぞれの内周面と、サファイア結晶においてエッチングされていない部位の表面（平坦部）と、を含んでいる。非特許文献１には、ＮＰＳＳ上にＡｌＮを成長させることにより、ＡｌＮの低転位密度化を図れる旨が記載されている。しかしながら、非特許文献１に記載されたエピタキシャル基板でも、依然として転位密度が高いので、例えば紫外発光ダイオードの高効率化等を狙う場合はエピタキシャル基板における更なる低転位化が望まれる。
Peng Dong,et al,「282-nm AlGaN-based deep ultraviolet-emitting diodes with improved performance on nano-patterned sapphire substrates」，APPLIED PHYSICS LETTERS 102,241113(2013)
エピタキシャル基板の分野においては、ＡｌＮ層の転位密度の更なる低減による結晶性の向上が望まれている。
本発明の目的は、結晶性の更なる向上を図ることが可能なエピタキシャル基板を提供することにある。
本発明に係る一態様のエピタキシャル基板は、一平面に、前記一平面の法線方向に突出する複数の突起が２次元のアレイ状に並んでいる単結晶基板と、
前記単結晶基板の前記一平面上に形成されたＡｌＮ層と、を備えており、前記複数の突起は、前記法線方向に先細りとなる錐状であり、前記ＡｌＮ層は、前記複数の突起の先端が露出するように前記一平面及び前記複数の突起を覆う第１ＡｌＮ結晶と、前記複数の突起の前記先端から前記法線方向に沿って突出し、前記複数の突起のうちの対応する突起の先端からの距離が長くなるにつれて断面積が大きくなる柱状の複数の第２ＡｌＮ結晶と、前記複数の第２ＡｌＮ結晶における前記単結晶基板とは反対側の端部を連結している層状の第３ＡｌＮ結晶と、を含む。
本発明のエピタキシャル基板は、結晶性の更なる向上を図ることが可能になるという効果がある。
図１は、本発明の一実施形態に係るエピタキシャル基板の模式的な断面図である。 図２Ａは、同上のエピタキシャル基板における単結晶基板の平面図である。図２Ｂは、図２ＡのＸ−Ｘ線断面図である。 図３Ａは、同上のエピタキシャル基板の製造方法における第１工程を説明する主要工程断面図である。図３Ｂは、同上のエピタキシャル基板の製造方法における第２工程を説明する主要工程断面図である。図３Ｃは、同上のエピタキシャル基板の製造方法における第３工程を説明する主要工程断面図である。 図４は、本発明の一実施例に係るエピタキシャル基板におけるＡｌＮ層の成長シーケンス図である。 図５は、同上のエピタキシャル基板の表面に関して、光学顕微鏡による観察像の写真である。 図６は、比較例１のエピタキシャル基板の表面に関して、光学顕微鏡による観察像の写真である。 図７は、本発明の一実施例に係るエピタキシャル基板の断面ＴＥＭ像（cross-sectional transmission electron microscope image）である。 図８は、図７の要部拡大像である。
本願発明者らは、微細凹凸を形成した単結晶基板の表面形状と、当該単結晶基板上へのＡｌＮ層の結晶成長条件と、結晶成長により当該単結晶基板上に形成されたＡｌＮ層の結晶性と、の関係について本願発明者らの実験結果に基づいて調べた。その結果、本願発明者らは、エピタキシャル基板を製造するときに、一平面に当該一平面の法線方向に突出する複数の突起を備える単結晶基板を結晶成長用基板として用い、かつ、ＡｌＮ層がある特定の構造を有する場合に、より低転位密度化が図られた結晶性の良いＡｌＮ層が得られることを見出した。より詳細には、本願発明者らは、一平面に当該一平面の法線方向に突出する複数の円錐状の突起を有する単結晶基板上に従来と比べて結晶性の良いＡｌＮ層を成長させる条件を見出した。
下記の実施形態において説明する図１〜３は、模式的な図であり、図中の各構成要素の大きさや厚さそれぞれの比が、必ずしも実際の寸法比を反映しているとは限らない。
以下では、本実施形態のエピタキシャル基板（epitaxial substrate）１について図１及び２に基づいて説明する。
本実施形態のエピタキシャル基板１は、単結晶基板２上にＡｌＮ層３をエピタキシャル成長させた基板である。より詳細には、エピタキシャル基板１は、単結晶基板２上にＡｌＮ層３をＭＯＶＰＥ（metal organic vapor phase epitaxy）装置によりエピタキシャル成長させた基板である。エピタキシャル基板１では、単結晶基板２の一平面２１の面方位とＡｌＮ層３の表面３０の面方位とが同じであり、ＡｌＮ層３がエピタキシャル層（epitaxial layer）である。エピタキシャル基板１では、単結晶基板２の一平面２１が（０００１）面であり、ＡｌＮ層３の表面３０が（０００１）面である。ＡｌＮ層３の表面３０が（０００１）面であることは、例えば、Ｘ線回折、ＴＥＭによる電子回折像等で確認することが可能である。ＡｌＮ層３の表面３０は、Ａｌ極性面である。エピタキシャル基板１のサイズは、例えば、チップサイズ（chip size）でもよいし、ウェハサイズ（wafer size）でもよい。
本実施形態のエピタキシャル基板１は、一平面２１に、当該一平面２１の法線方向に突出する複数の突起２２が２次元のアレイ状に並んでいる単結晶基板（single crystal substrate）２と、単結晶基板２の一平面２１上に形成されたＡｌＮ層３と、を備えている。複数の突起２２は、単結晶基板２の一平面２１の法線方向に先細りとなる錐状である。ＡｌＮ層３は、複数の突起２２の先端が露出するように一平面２１及び複数の突起２２を覆う第１ＡｌＮ結晶３１と、複数の突起２２の先端から一平面２１の法線方向に沿って突出し、複数の突起２２のうちの対応する突起２２の先端からの距離が長くなるにつれて断面積が大きくなる柱状の複数の第２ＡｌＮ結晶３２と、複数の第２ＡｌＮ結晶３２における単結晶基板２とは反対側の端部３２２を連結している層状の第３ＡｌＮ結晶３３と、を含む。これにより、エピタキシャル基板１は、結晶性の更なる向上を図ることが可能になる。
また、エピタキシャル基板１では、複数の第２ＡｌＮ結晶３２のうち隣り合う２つの第２ＡｌＮ結晶３２の間に空洞３７があるのが好ましい。言い換えれば、複数の第２ＡｌＮ結晶３２は、複数の突起２２の先端から単結晶基板２の一平面２１の法線方向に沿って互いに接触しないように突出しているのが好ましい。これにより、エピタキシャル基板１では、突起２２と第２ＡｌＮ結晶３２との界面で生じて突起２２の先端付近から単結晶基板２の法線方向とは傾いた方向に延びた転位が空洞３７の箇所で消滅しやすくなる。
エピタキシャル基板１の各構成要素については、以下に詳細に説明する。
エピタキシャル基板１における単結晶基板２は、六方晶（hexagonal crystal）の単結晶基板である。より詳細には、単結晶基板２は、サファイア基板である。ここで、単結晶基板２の一平面２１は、サファイア基板のｃ面、つまり（０００１）面である。したがって、単結晶基板２の一平面２１の法線方向は、単結晶基板２の結晶軸方向におけるｃ軸方向である。また、単結晶基板２の一平面２１の法線方向は、単結晶基板２の厚さ方向の一の方向である。単結晶基板２の一平面２１（第１面２０１）と、一平面２１とは反対の第２面２０２と、の間の距離は、例えば、１００μｍ〜１０００μｍ程度であるのが好ましく、１２０μｍ〜８００μｍ程度であるのがより好ましく、１５０μｍ〜５００μｍ程度であるのが更に好ましい。単結晶基板２は、（０００１）面からのオフ角が、０°〜０．４°であるのが好ましく、０．１°〜０．３１°であるのがより好ましい。
単結晶基板２は、一平面２１に、一平面２１の法線方向に突出する複数の突起２２が２次元のアレイ状に並んでいる。複数の突起２２は、１つ１つが独立した島状である。言い換えれば、複数の突起２２は、それぞれ島状であり、２次元のアレイ状に並んでいる。複数の突起２２は、仮想的な三角格子の各格子点に１つずつ配置されているが、これに限らず、例えば、仮想的な六角格子の各格子点に１つずつ配置されていてもよい。複数の突起２２は、互いに同じ大きさであるのが好ましい。図２Ａには、単結晶基板２の結晶軸におけるａ1軸、ａ2軸及びａ3軸それぞれの方向を矢印で記載してある。また、図２Ｂには、単結晶基板２の結晶軸におけるｃ軸の方向を矢印で記載してある。ａ1軸、ａ2軸及びａ3軸は、ｃ軸と直交する。ａ1軸とａ2軸及びａ3軸それぞれとのなす角度は１２０°である。ａ1軸、ａ2軸及びａ3軸は、図２Ａにおいて時計回り方向或いは反時計回り方向のいずれかの同じ方向に３０°ずつ、ずれていてもよい。
単結晶基板２は、複数の突起２２を一体に備えている。言い換えれば、複数の突起２２の各々は、単結晶基板２の一部である。ここで、単結晶基板２を構成するサファイア基板は、所謂ＰＳＳ（patterned sapphire substrate）である。複数の突起２２の各々は、単結晶基板２のｃ軸方向に先細りする円錐状である。したがって、複数の突起２２の各々において、単結晶基板２の一平面２１の法線方向に直交する断面の形状は、円形状である。突起２２の高さは、例えば、３００ｎｍ〜２０００ｎｍ程度であるのが好ましい。突起２２の底面の直径は、例えば、３００ｎｍ〜３０００ｎｍ程度であるのが好ましい。本明細書でいう錐状は、錐台状を含まない概念である。また、円錐状の形状は、母線が直線である場合に限らず、直線に近い曲線でもよい。複数の突起２２において隣り合う突起２２間の距離は、例えば、５０ｎｍ〜１０００ｎｍ程度であるのが好ましい。各突起２２のサイズ（高さ、底面の直径等）及び隣り合う２つの突起２２間の距離の数値は一例であり、特に限定されない。複数の突起２２の各々は、円錐状に限らず、例えば、四角錐状でもよい。
エピタキシャル基板１におけるＡｌＮ層３は、複数の突起２２の先端から突出している柱状の複数の第２ＡｌＮ結晶３２と、複数の第２ＡｌＮ結晶３２における単結晶基板２とは反対側の端部３２２を連結している層状の第３ＡｌＮ結晶３３と、を含んでいる。
複数の第２ＡｌＮ結晶３２は、複数の突起２２の先端から一平面２１の法線方向に沿って突出している。つまり、複数の第２ＡｌＮ結晶３２の各々は、複数の突起２２のうち直下の突起２２の先端からｃ軸方向に突出している。複数の第２ＡｌＮ結晶３２は、複数の突起２２と同様に仮想的な三角格子の各格子点に１つずつ配置されている。複数の第２ＡｌＮ結晶３２は、複数の突起２２のうちの対応する突起２２の先端からの距離が長くなるにつれて断面積が大きくなる柱状である。複数の第２ＡｌＮ結晶３２の各々は、六角柱状である。ここで、複数の第２ＡｌＮ結晶３２の各々における端部３２１は、六角錐状である。複数の第２ＡｌＮ結晶３２の各々では、単結晶基板２側の端部３２１の断面積が、複数の突起２２のうちの対応する突起２２の先端からの距離が長くなるにつれて大きくなっており、端部３２１以外では断面積が略一定となっている。ここでいう断面積は、一平面２１の法線方向に直交する断面の面積である。この断面の形状は、六角形状である。ここでいう「六角形状」は、厳密に六角形でなくてもよく、略六角形であればよい。複数の第２ＡｌＮ結晶３２は、単結晶基板２の一平面２１の法線方向に直交する面内において、隣り合う２つの第２ＡｌＮ結晶３２それぞれの六角形の１つの辺同士が対向しているのが好ましい。これにより、エピタキシャル基板１では、第３ＡｌＮ結晶３３の厚さをより薄くすることが可能となる。複数の第２ＡｌＮ結晶３２の各々は、単結晶基板２のｃ軸方向にエピタキシャル成長したＡｌＮ単結晶である。
第３ＡｌＮ結晶３３は、複数の第２ＡｌＮ結晶３２に連続している。第３ＡｌＮ結晶３３は、複数の第２ＡｌＮ結晶３２において隣り合う２つの第２ＡｌＮ結晶３２同士が結合（一体化）し、層状に成長したＡｌＮ結晶である。単結晶基板２の一平面２１と隣り合う２つの第２ＡｌＮ結晶３２同士が結合する位置までの距離は、第３ＡｌＮ結晶３３の面内において、ばらつきがある。第３ＡｌＮ結晶３３は、単結晶基板２のｃ軸方向にエピタキシャル成長したＡｌＮ単結晶である。ＡｌＮ層３の表面３０は、第３ＡｌＮ結晶３３の表面３３０により構成されている。言い換えれば、エピタキシャル基板１では、第３ＡｌＮ結晶３３の表面３３０が、ＡｌＮ層３の表面３０を構成している。第３ＡｌＮ結晶３３の厚さは、ＡｌＮ層３の表面３０が平坦化されるように設定することが好ましい。第３ＡｌＮ結晶３３の厚さは、例えば、２μｍ〜１５μｍ程度であるのが好ましい。第３ＡｌＮ結晶３３の厚さは、単結晶基板２の一平面２１の法線方向における厚さである。
ＡｌＮ層３は、複数の突起２２の先端が露出するように単結晶基板２の一平面２１及び複数の突起２２を覆う第１ＡｌＮ結晶３１を更に備える。第１ＡｌＮ結晶３１は、単結晶基板２と、複数の第２ＡｌＮ結晶３２の各々における単結晶基板２側の端部３２１の側面３２１１との間に介在している。エピタキシャル基板１の断面ＴＥＭ像の観察結果から、第１ＡｌＮ結晶３１は、複数の多結晶ＡｌＮが重なり合って構成されたＡｌＮ結晶であると推考される。エピタキシャル基板１では、単結晶基板２とＡｌＮ層３との熱膨張係数差等に起因してＡｌＮ層３に発生する引張応力が複数の空洞３７により緩和されるため、ＡｌＮ層３を比較的厚くしながらも、ＡｌＮ層３へのクラックの発生を抑制することが可能となる。
以下、エピタキシャル基板１の製造方法について図３に基づいて説明した後、エピタキシャル基板１について更に説明する。なお、以下では、ＭＯＶＰＥ装置の反応炉内に配置されている単結晶基板２の温度を基板温度という。「基板温度」は、ＭＯＶＰＥ装置の反応炉内において単結晶基板２を保持するサセプタ（susceptor）の温度を熱電対により測定した温度であるが、これに限らない。
〔１〕単結晶基板２を前処理する工程
この工程では、一平面２１に当該一平面２１の法線方向に突出する複数の突起２２がアレイ状に並んでいる単結晶基板２を準備して、薬品及び純水による前処理を行うことにより、単結晶基板２の一平面２１及び複数の突起２２の表面を含む下地面２０を清浄化し、乾燥させる。単結晶基板２を構成するサファイア基板は、所謂ＰＳＳである。
〔２〕単結晶基板２をＭＯＶＰＥ装置の反応炉内に配置する工程
この工程では、前処理の終わった単結晶基板２をＭＯＶＰＥ装置の反応炉内に配置する。より詳細には、単結晶基板２をＭＯＶＰＥ装置の反応炉内に導入し、その後、反応炉の内部の真空引きを行い、続いて、窒素ガス等を反応炉内へ流すことによって反応炉内を窒素ガスで満たしてから、排気する。なお、単結晶基板２は、エピタキシャル基板１を複数形成することが可能な単結晶ウェハであるのが好ましい。
〔３〕単結晶基板２を加熱して単結晶基板２の下地面２０を清浄化する工程
この工程は、反応炉内に配置された単結晶基板２の基板温度を、規定温度まで昇温し、さらに、この規定温度での加熱により単結晶基板２の下地面２０を清浄化する。
より具体的に説明すれば、この工程では、反応炉内の圧力を規定圧力に減圧した後、反応炉内を規定圧力に保ちながら基板温度を規定温度まで上昇させてから、規定温度で規定時間の加熱を行うことにより単結晶基板２の下地面２０を清浄化する。規定圧力は、一例として４０ｋＰａとしてあるが、１ｋＰａ〜７０ｋＰａの範囲で適宜設定すればよい。規定温度は、一例として１１００℃としてあるが、１０００℃〜１２００℃の範囲で適宜設定すればよい。規定時間は、一例として１０分としてあるが、５分〜１５分の範囲で適宜設定すればよい。この工程では、反応炉内へＨ2ガスを供給した状態で単結晶基板２を加熱することにより、清浄化を効果的に行うことが可能となる。
〔４〕島状の複数のＡｌＮ結晶核３４を形成する工程
この工程では、反応炉内へＡｌの原料ガス（tri-methyl aluminum：ＴＭＡｌ）とＮの原料ガス（ＮＨ3）とを供給することによって単結晶基板２の下地面２０上に島状の複数のＡｌＮ結晶核３４（図３Ａ参照）を形成する。ここにおいて、島状の複数のＡｌＮ結晶核３４は、ＡｌＮ層３の一部となる。ＡｌＮ結晶核３４は、この工程よりも後の工程での結晶成長の種結晶（seed crystal）として機能すると推考される。島状の複数のＡｌＮ結晶核３４は、Ａｌ極性のＡｌＮ結晶核であるのが好ましい。これにより、第２ＡｌＮ結晶３２及び第３ＡｌＮ結晶３３それぞれの成長時にＮ極性のＡｌＮ結晶が成長するのを抑制することが可能となる。
この工程では、島状の複数のＡｌＮ結晶核３４を形成する第１過程と、第１過程にて形成した複数の島状のＡｌＮ結晶核３４のサイズを大きくする第２過程と、を行う。
第１過程では、反応炉内の圧力を第１所定圧力とし基板温度を第１所定温度とした状態でＴＭＡｌとＮＨ3とを反応炉内に供給することで島状のＡｌＮ結晶核３４を形成する。ＴＭＡｌ及びＮＨ3それぞれのキャリアガスとしては、Ｈ2ガスを採用することが好ましい。第１所定圧力は、例えば、４０ｋＰａである。第１所定温度は、例えば、１１００℃、１２００℃、１２８０℃の順に段階的に変化させる。第１過程におけるＶ／III比は、例えば、８である。「Ｖ／III比」とは、III族元素であるＡｌの原料ガスのモル供給量［μmol/min］に対するＶ族元素であるＮの原料ガスのモル供給量［μmol/min］との比である。第１過程におけるＶ／III比は、Ａｌ極性のＡｌＮ結晶核の形成がＮ極性のＡｌＮ結晶核の形成よりも優先される値であるのが好ましい。また、第１過程におけるプロセスパラメータは、突起の形成されていないサファイア基板上に同条件でＡｌＮ結晶核を成長させたときに、ＡｌＮ結晶核の直径が１０ｎｍ〜３０ｎｍ、高さが１０ｎｍ〜３０ｎｍ、ＡｌＮ結晶核３４の密度が１５０〜２５０個／μｍ2程度となるときのプロセスパラメータと同じであるのが好ましい。これらの値は、評価用に作製したサンプルの表面を原子間力顕微鏡（atomic force microscopy：ＡＦＭ）により観察して評価して得られた値である。
第２過程では、反応炉内の圧力を第２所定圧力として基板温度を第２所定温度とした状態でＴＭＡｌとＮＨ3とを反応炉内に供給することで島状のＡｌＮ結晶核３４のサイズを大きくする。ＴＭＡｌ及びＮＨ3それぞれのキャリアガスとしては、Ｈ2ガスを採用することが好ましい。第２過程では、第１過程よりもＡｌ原子の拡散を促進させるように第２所定圧力、第２所定温度及びＶ／III比を設定するのが好ましい。これにより、Ａｌ原子をＡｌＮ結晶核３４に優先的に付着させることが可能になると推考される。第２所定圧力は、第１所定圧力よりも低圧であるのが好ましい。第２所定圧力は、例えば、２０ｋＰａである。第２所定温度は、第１所定温度よりも高いのが好ましい。第２所定温度は、例えば、１３５０℃である。第２過程におけるＶ／III比は、第１過程におけるＶ／III比よりも大きいのが好ましい。第２過程におけるＶ／III比は、例えば、１０６である。第２過程におけるプロセスパラメータは、突起の形成されていないサファイア基板上のＡｌＮ結晶核を同条件で大きくしたときに、ＡｌＮ結晶核３４の直径が２０ｎｍ〜５０ｎｍ、高さが２０ｎｍ〜４０ｎｍ、ＡｌＮ結晶核３４の密度が１５０〜２５０個／μｍ2程度となるときのプロセスパラメータと同じであるのが好ましい。これらの値は、評価用に作製したサンプルの表面を原子間力顕微鏡により観察して評価して得られた値である。
〔５〕単結晶基板２の下地面２０上に第１ＡｌＮ結晶３１及び柱状の複数の第２ＡｌＮ結晶３２（図３Ｂ参照）を形成する工程
この工程では、反応炉内の圧力を所定圧力に保ち単結晶基板２を加熱した状態で反応炉内にＡｌの原料ガス（ＴＭＡｌ）とＮの原料ガス（ＮＨ3）とを供給することによって単結晶基板２の下地面２０上に、第１ＡｌＮ結晶３１と柱状の複数の第２ＡｌＮ結晶３２とを成長させる。この工程における所定圧力は、例えば、２０ｋＰａである。この工程におけるＶ／III比は、単結晶基板２の一平面２１の法線方向に直交するファセット（facet）を有するＡｌＮ結晶の縦方向成長が促進される値であるのが好ましい。言い換えれば、この工程におけるＶ／III比は、第２ＡｌＮ結晶３２の成長が促進される値であるのが好ましい。これにより、柱状の複数の第２ＡｌＮ結晶３２それぞれのファセットが単結晶基板２の一平面２１の法線方向に直交しやすくなり、結果的に第３ＡｌＮ結晶３３の表面の平坦性を向上させることが可能となる。この工程におけるＶ／III比は、例えば、５１よりも大きいのが好ましい。より詳細には、この工程におけるＶ／III比は、５２〜１４０であるのが好ましい。「ファセット」とは、結晶成長の際に選択的に現れる小さい結晶面を意味し、他の結晶面に比べてエネルギー的に安定であり結晶成長しやすい面を意味する。この工程における基板温度は、１３００℃よりも高く１３９０℃よりも低いのが好ましい。
この工程において反応炉内にＡｌの原料ガスとＮの原料ガスとを供給している時間（成長時間）は、サファイア基板のｃ面上に同条件でＡｌＮ層を成長させたときに当該ＡｌＮ層の厚さが２μｍ以上となる時間であるのが好ましい。本願発明者らは、成長時間を当該ＡｌＮ層の厚さが０．２μｍとなる時間とした場合、ＡｌＮ層３の表面３０の一部が異常成長部の表面により構成されＡｌＮ層３の表面３０の平坦性がよくないことを確認している。本願発明者らは、断面ＳＥＭ像により、異常成長部が、単結晶基板２の一平面２１の法線方向に直交しない柱状のＡｌＮ結晶であることを確認している。エピタキシャル基板１の製造方法では、第３ＡｌＮ結晶３３の表面３０の一部が、単結晶基板２の一平面２１の法線方向に直交しない柱状の異常成長部の表面により構成されるのを抑制することが可能となり、ＡｌＮ層３の表面３０の平坦性を向上させることが可能となる。柱状の複数の第２ＡｌＮ結晶３２は、それぞれ、単結晶基板２の複数の突起２２の先端から成長している。第２ＡｌＮ結晶３２は、単結晶基板２の一平面２１の法線方向に直交するファセットを有するＡｌＮ結晶であると考えられる。これに対して、単結晶基板２の複数の突起２２の表面のうち先端を除く側面から成長している部分が第１ＡｌＮ結晶３１を構成している。第１ＡｌＮ結晶３１は、単結晶ではなく、多結晶であると考えられる。この工程では、ＴＭＡｌのキャリアガスとしてＨ2ガスのみを使用し、かつ、ＮＨ3のキャリアガスとしてＨ2ガスのみを使用するのが好ましい。
〔６〕第３ＡｌＮ結晶３３（図３Ｃ参照）を形成する工程
この工程では、反応炉内の圧力を所定圧力に保ち単結晶基板２を加熱した状態で反応炉内にＡｌの原料ガス（ＴＭＡｌ）とＮの原料ガス（ＮＨ3）とを供給することによって第２ＡｌＮ結晶３２及び第３ＡｌＮ結晶３３を形成する。第３ＡｌＮ結晶３３の表面３３０がＡｌＮ層３の表面３０を構成する。この工程における所定圧力は、例えば、２０ｋＰａである。この工程におけるＶ／III比は、ＡｌＮ結晶の横方向成長が促進される値であるのが好ましい。これにより、第３ＡｌＮ結晶３３と単結晶基板２との距離を短くすることが可能となり、ＡｌＮ層３の厚さをより薄くすることが可能となる。この工程におけるＶ／III比は、例えば、５１よりも小さいのが好ましく、４〜５０であるのがより好ましい。この工程における基板温度は、１３００℃よりも高く１３９０℃よりも低いのが好ましい。第２ＡｌＮ層３６の成長時間は、平坦な表面を有するサファイア基板上に同条件で成長させたときに厚さが１０μｍとなる時間であるが、この時間に限定されない。この工程では、ＴＭＡｌのキャリアガスとしてＨ2ガスのみを使用し、かつ、ＮＨ3のキャリアガスとしてＨ2ガスのみを使用するのが好ましい。これにより、この工程では、ＴＭＡｌのキャリアガスとＮＨ3のキャリアガスとの少なくとも一方がＮ2ガス、あるいはＮ2ガスとＨ2ガスとの混合ガスである場合と比べて、ＡｌＮ結晶の横方向成長を促進させることが可能となり、ＡｌＮ層３の表面３０の平坦性の向上を図ることが可能となる。この工程では、反応炉内に供給されるキャリアガスがＮ2ガスを含まないようにすることにより、ＡｌＮ層３の表面３０を平坦化するために必要な第２ＡｌＮ層３６の厚さをより薄くすることが可能となる。これにより、エピタキシャル基板１の製造方法では、生産性の向上を図れ、低コスト化を図れる。第３工程では、ＡｌＮ結晶をａ1軸、ａ2軸及びａ3軸それぞれに沿った方向に横方向成長させやすい。その結果、第３工程では、第３ＡｌＮ結晶３３の厚さを過度に厚くすることなく、複数の第２ＡｌＮ結晶３２のうち隣り合う２つの第２ＡｌＮ結晶３２同士を空洞３７の上方で結合することが可能となる。
〔１〕〜〔６〕までの工程が終了した後、エピタキシャル基板１は、基板温度を例えば室温付近まで降温させた後にＭＯＶＰＥ装置から取り出せばよい。ＭＯＶＰＥ装置から取り出したエピタキシャル基板１は、エピタキシャル基板１の状態で保管してもよいし、ＭＯＶＰＥ装置以外の結晶成長装置によりIII族窒化物半導体層を成長するためのテンプレート基板（template substrate）として利用してもよい。ここでいう結晶成長装置は、例えば、ＭＢＥ（molecular beam epitaxy）装置等である。また、ＭＯＶＰＥ装置により製造したエピタキシャル基板１を直ちに窒化物半導体素子の製造に供する場合には、ＭＯＶＰＥ装置からエピタキシャル基板１を取り出さずに、エピタキシャル基板１上にIII族窒化物半導体層を成長させ、その後、基板温度を室温付近まで降温させ、ＭＯＶＰＥ装置から取り出すようにすればよい。
以上説明したエピタキシャル基板１では、図１に示したように、複数の突起２２の先端が露出するように一平面２１及び複数の突起２２を覆う第１ＡｌＮ結晶３１と、複数の突起２２の先端から一平面２１の法線方向に沿って突出し、複数の突起２２のうちの対応する突起２２の先端からの距離が長くなるにつれて断面積が大きくなる柱状の複数の第２ＡｌＮ結晶３２と、複数の第２ＡｌＮ結晶３２における単結晶基板２とは反対側の端部３２２を連結している層状の第３ＡｌＮ結晶３３と、を含む。これにより、エピタキシャル基板１では、転位密度を低減することが可能となり、結晶性を向上させることが可能となる。
エピタキシャル基板１は、例えば、窒化物半導体素子の結晶層を成長するためのテンプレート基板として利用することができる。ここで、エピタキシャル基板１のＡｌＮ層３は、例えば発光素子（発光ダイオード、レーザダイオード等）のバッファ層として利用することができる。エピタキシャル基板１のＡｌＮ層３を発光素子のバッファ層として利用する場合、ＭＯＶＰＥ装置の反応炉内に配置された単結晶基板２上にＡｌＮ層３を形成した後（つまり、エピタキシャル基板１を形成した後）、ＡｌＮ層３をバッファ層として、例えば、ｎ型ＡｌＧａＮ層、発光層、電子ブロック層及びｐ型ＡｌＧａＮ層を順次成長させればよい。この場合、発光素子では、エピタキシャル基板１として比較例２のエピタキシャル基板を採用している場合と比べて、ｎ型ＡｌＧａＮ層、発光層、電子ブロック層及びｐ型ＡｌＧａＮ層の結晶性を向上させることができる。発光素子では、発光層から放射される光（例えば、紫外線）を単結晶基板２の第２面２０２から放射させることが可能となる。
以下、一実施例のエピタキシャル基板１について説明する。
一実施例のエピタキシャル基板１の構成は一実施形態のエピタキシャル基板１と同様である。エピタキシャル基板１における単結晶基板２は、サファイア基板、より詳細には所謂ＰＳＳである。ここで、単結晶基板２の一平面２１は、（０００１）面である。単結晶基板２の一平面２１は、（０００１）面からのオフ角が、０．２°±０．１°である。単結晶基板２における突起２２は、円錐状である。突起２２の高さは、６００ｎｍである。また、突起２２の底面の直径は、９００ｎｍである。また、複数の突起２２において隣り合う突起２２間の距離は、１００ｎｍである。
一実施例のエピタキシャル基板１は、一実施形態のエピタキシャル基板１の製造方法に基づいて単結晶基板２上にＡｌＮ層３をエピタキシャル成長させた基板である。より詳細には、一実施例のエピタキシャル基板１は、ＭＯＶＰＥ装置の反応炉内において図４に示す成長シーケンスにより単結晶基板２上にＡｌＮ層３をエピタキシャル成長させた基板である。
第１工程の第１過程では、反応炉内の圧力を４０ｋＰａとして、基板温度を１１００℃とした状態でＶ／III比を８とするようにＴＭＡｌ及びＮＨ3を反応炉内に４．５秒だけ供給し、その後、基板温度を１２００℃とした状態でＶ／III比を８とするようにＴＭＡｌ及びＮＨ3を反応炉内に３秒だけ供給し、その後、基板温度を１２８０℃とした状態でＶ／III比を８とするようにＴＭＡｌ及びＮＨ3を反応炉内に３秒だけ供給した。第１工程の第２過程では、反応炉内の圧力を２０ｋＰａとして、基板温度を１３５０℃とした状態でＶ／III比を１０６とするようにＴＭＡｌ及びＮＨ3を反応炉内に３秒だけ供給した。第１工程では、ＴＭＡｌ及びＮＨ3それぞれのキャリアガスとして、Ｈ2ガスを採用した。
第２工程では、反応炉内の圧力を２０ｋＰａ、基板温度を１３５０℃とした状態で、Ｖ／III比を１４０とするようにＴＭＡｌ及びＮＨ3を反応炉内に供給した。第２工程では、突起２２なしの場合の同条件でのＡｌＮの成長速度に基づいて当該ＡｌＮの厚さが２μｍとなるように成長時間を設定した。第２工程では、ＴＭＡｌ及びＮＨ3それぞれのキャリアガスとして、Ｈ2ガスを採用した。
第３工程では、反応炉内の圧力を２０ｋＰａ、基板温度を１３５０℃とした状態で、Ｖ／III比を４とするようにＴＭＡｌ及びＮＨ3を反応炉内に供給した。第３工程では、突起２２なしの場合の同条件でのＡｌＮの成長速度に基づいて当該ＡｌＮの厚さが１０μｍとなるように成長時間を設定した。第３工程では、ＴＭＡｌ及びＮＨ3それぞれのキャリアガスとして、Ｈ2ガスを採用した。
一実施例のエピタキシャル基板１の結晶性については、ＡｌＮ層３の表面モフォロジー、ＡｌＮ層３の転位密度等によって評価した。ここでいう転位密度は、刃状転位（edge dislocation）と、螺旋転位（screw dislocation）と、混合転位（mixed dislocation）と、を含む転位（刃状転位が大部分を占めている）の密度を意味する。言い換えれば、ここでいう転位密度は、刃状転位と螺旋転位と混合転位とを区別せずにまとめて算出した値を意味する。転位密度は、断面ＴＥＭ像から算出した値である。
一実施例のエピタキシャル基板１について、ＡｌＮ層３の表面３０の光学顕微鏡による観察像の写真を図５に示し、比較例１のエピタキシャル基板におけるＡｌＮ層の表面の光学顕微鏡による観察像の写真を図６に示す。比較例１のエピタキシャル基板の製造方法は、一実施例のエピタキシャル基板の製造方法と同様である。比較例１のエピタキシャル基板の製造方法では、第２工程において成長時間を突起２２なしの場合の同条件でのＡｌＮの成長速度に基づいて当該ＡｌＮの厚さが０．２μｍとなるように設定した点が一実施例のエピタキシャル基板１の製造方法とは相違する。また、比較例１のエピタキシャル基板の製造方法では、第３工程において成長時間を突起２２なしの場合の同条件でのＡｌＮの成長速度に基づいて当該ＡｌＮの厚さが１１．８μｍとなるように設定した点が一実施例のエピタキシャル基板の製造方法とは相違する。図５及び６から、一実施例のエピタキシャル基板１では、比較例１のエピタキシャル基板と比べて、表面の平坦性が向上していることが分かる。
ところで、一平面に突起のない単結晶基板上にＡｌＮ層を一実施例と同条件で成長させた比較例２のエピタキシャル基板におけるＡｌＮ層の転位密度は、２．０×１０9ｃｍ-2であった。また、非特許文献１に記載されたＮＰＳＳ上のＡｌＮ層の転位密度は、略１．２×１０9ｃｍ-2であった。これらに対し、一実施例のエピタキシャル基板１におけるＡｌＮ層３の転位密度は、６．２×１０8ｃｍ-2であり、比較例２のエピタキシャル基板におけるＡｌＮ層の転位密度及び非特許文献１に記載されたＮＰＳＳ上のＡｌＮ層の転位密度（略１．２×１０9ｃｍ-2）のいずれよりも低い値である。よって、一実施例のエピタキシャル基板１では、ＡｌＮ層３の結晶性が向上していると考えられる。一実施例のエピタキシャル基板１におけるＡｌＮ層３の転位密度は、断面ＴＥＭ像から算出した値である。
一実施例のエピタキシャル基板１の断面ＴＥＭ像を図７及び８に示す。図７及び８から、一実施例のエピタキシャル基板１では、突起２２の先端付近から単結晶基板２の法線方向とは傾いた方向に延びた転位が空洞３７の箇所で消滅しており、第３ＡｌＮ結晶３３中の転位が低減されていることが確認された。
単結晶基板２は、サファイア基板に限らず、六方晶の単結晶基板であればよく、例えば、ＳｉＣ基板、ＡｌＮ基板又はＧａＮ基板でもよい。言い換えれば、エピタキシャル基板１では、単結晶基板２は、サファイア基板、ＳｉＣ基板、ＡｌＮ基板又はＧａＮ基板であるのが好ましい。ここで、単結晶基板２における一平面２１の法線方向の結晶軸はｃ軸であるのが好ましい。これにより、エピタキシャル基板１は、ＡｌＮ層３の更なる結晶性の向上を図れる。
実施形態及び実施例に記載した材料、数値等は、好ましい例を示しているだけであり、それに限定する主旨ではない。更に、本願発明は、その技術的思想の範囲を逸脱しない範囲で、構成に適宜変更を加えることが可能である。
なお、ＡｌＮ層３は、このＡｌＮ層３を成長させる際に不可避的に混入されるＨ、Ｃ、Ｏ、Ｓｉ、Ｆｅなどの不純物を含有していてもよい。また、ＡｌＮ層３は、このＡｌＮ層３を成長させる際に導電性制御のために意図的に導入されるＳｉ、Ｇｅ、Ｂｅ、Ｍｇ、Ｚｎ、Ｃ等の不純物を含有していてもよい。
１ エピタキシャル基板
２ 単結晶基板
２１ 一平面
２２ 突起
３ ＡｌＮ層
３１ 第１ＡｌＮ結晶
３２ 第２ＡｌＮ結晶
３２２ 端部
３３ 第３ＡｌＮ結晶
３７ 空洞

Claims (3)

  1. 一平面に、前記一平面の法線方向に突出する複数の突起が２次元のアレイ状に並んでいる単結晶基板と、
    前記単結晶基板の前記一平面上に形成されたＡｌＮ層と、
    を備えており、
    前記複数の突起は、前記法線方向に先細りとなる錐状であり、
    前記ＡｌＮ層は、
    前記複数の突起の先端が露出するように前記一平面及び前記複数の突起を覆う第１ＡｌＮ結晶と、
    前記複数の突起の前記先端から前記法線方向に沿って突出し、前記複数の突起のうちの対応する突起の先端からの距離が長くなるにつれて断面積が大きくなる柱状の複数の第２ＡｌＮ結晶と、
    前記複数の第２ＡｌＮ結晶における前記単結晶基板とは反対側の端部を連結している層状の第３ＡｌＮ結晶と、
    を含む、
    ことを特徴とするエピタキシャル基板。
  2. 前記複数の第２ＡｌＮ結晶のうち隣り合う２つの第２ＡｌＮ結晶の間に空洞がある、
    ことを特徴とする請求項１記載のエピタキシャル基板。
  3. 前記単結晶基板は、サファイア基板、ＳｉＣ基板、ＡｌＮ基板又はＧａＮ基板であり、
    前記単結晶基板の前記法線方向の結晶軸はｃ軸である、
    ことを特徴とする請求項１又は２記載のエピタキシャル基板。
JP2016016985A 2016-02-01 2016-02-01 エピタキシャル基板 Pending JP2017137201A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016016985A JP2017137201A (ja) 2016-02-01 2016-02-01 エピタキシャル基板
US16/073,850 US10697089B2 (en) 2016-02-01 2016-11-01 Epitaxial substrate
PCT/JP2016/004777 WO2017134708A1 (ja) 2016-02-01 2016-11-01 エピタキシャル基板
EP16889199.2A EP3412800A4 (en) 2016-02-01 2016-11-01 EPITACTIC SUBSTRATE

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016016985A JP2017137201A (ja) 2016-02-01 2016-02-01 エピタキシャル基板

Publications (1)

Publication Number Publication Date
JP2017137201A true JP2017137201A (ja) 2017-08-10

Family

ID=59499485

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016016985A Pending JP2017137201A (ja) 2016-02-01 2016-02-01 エピタキシャル基板

Country Status (4)

Country Link
US (1) US10697089B2 (ja)
EP (1) EP3412800A4 (ja)
JP (1) JP2017137201A (ja)
WO (1) WO2017134708A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190038319A (ko) * 2017-09-29 2019-04-08 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 기판 및 그 제조 방법
JP2020132441A (ja) * 2019-02-13 2020-08-31 株式会社サイオクス 窒化アルミニウム積層部材および窒化アルミニウム層
JP2022130762A (ja) * 2021-02-25 2022-09-07 国立大学法人山口大学 ＡｌＮテンプレート及びその製造方法
US11749526B2 (en) 2017-09-29 2023-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor substrate and method of manufacturing thereof

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019040898A (ja) * 2017-08-22 2019-03-14 株式会社小糸製作所 半導体成長用基板、半導体素子、半導体発光素子および半導体素子製造方法
JP7089176B2 (ja) * 2018-06-26 2022-06-22 日亜化学工業株式会社 窒化アルミニウム膜の形成方法
CN110211865B (zh) * 2019-05-15 2020-12-15 中国电子科技集团公司第五十五研究所 一种降低氮化镓高电子迁移率场效应管界面热阻的外延生长方法
JP7718026B2 (ja) * 2021-08-30 2025-08-05 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011175997A (ja) * 2010-02-23 2011-09-08 Yamaguchi Univ 半導体基板及びその製造方法
KR20130072825A (ko) * 2011-12-22 2013-07-02 엘지이노텍 주식회사 발광소자
WO2014069235A1 (ja) * 2012-11-02 2014-05-08 独立行政法人理化学研究所 紫外発光ダイオードおよびその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4538476B2 (ja) * 2007-08-27 2010-09-08 独立行政法人理化学研究所 半導体構造の形成方法
JP4996448B2 (ja) * 2007-12-25 2012-08-08 パナソニック株式会社 半導体基板の作成方法
JP5836166B2 (ja) * 2012-03-13 2015-12-24 シャープ株式会社 半導体素子および半導体素子の製造方法
WO2014136393A1 (ja) * 2013-03-08 2014-09-12 国立大学法人山口大学 加工基板及びそれを用いた半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011175997A (ja) * 2010-02-23 2011-09-08 Yamaguchi Univ 半導体基板及びその製造方法
KR20130072825A (ko) * 2011-12-22 2013-07-02 엘지이노텍 주식회사 발광소자
WO2014069235A1 (ja) * 2012-11-02 2014-05-08 独立行政法人理化学研究所 紫外発光ダイオードおよびその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190038319A (ko) * 2017-09-29 2019-04-08 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 기판 및 그 제조 방법
KR102149312B1 (ko) * 2017-09-29 2020-08-31 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 기판 및 그 제조 방법
US11749526B2 (en) 2017-09-29 2023-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor substrate and method of manufacturing thereof
JP2020132441A (ja) * 2019-02-13 2020-08-31 株式会社サイオクス 窒化アルミニウム積層部材および窒化アルミニウム層
JP7242326B2 (ja) 2019-02-13 2023-03-20 住友化学株式会社 窒化アルミニウム積層部材および窒化アルミニウム層
JP2022130762A (ja) * 2021-02-25 2022-09-07 国立大学法人山口大学 ＡｌＮテンプレート及びその製造方法

Also Published As

Publication number Publication date
WO2017134708A1 (ja) 2017-08-10
EP3412800A4 (en) 2019-01-23
US10697089B2 (en) 2020-06-30
US20190040546A1 (en) 2019-02-07
EP3412800A1 (en) 2018-12-12

Similar Documents

Publication Publication Date Title
JP2017137201A (ja) エピタキシャル基板
JP3886341B2 (ja) 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
JP4088111B2 (ja) 多孔質基板とその製造方法、ＧａＮ系半導体積層基板とその製造方法
JP3550070B2 (ja) ＧａＮ系化合物半導体結晶、その成長方法及び半導体基材
JP5212283B2 (ja) Ｉｉｉ族窒化物半導体自立基板の製造方法、ｉｉｉ族窒化物半導体自立基板、ｉｉｉ族窒化物半導体デバイスの製造方法及びｉｉｉ族窒化物半導体デバイス
US8236672B2 (en) Semiconductor device and method for manufacturing semiconductor device
TWI358468B (en) Nitride semiconductor free-standing substrate
TWI464903B (zh) 外延襯底及其製備方法、外延襯底作為生長外延層的應用
JP4818464B2 (ja) 微細構造の製造方法
JP2009132613A (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法、ｉｉｉ−ｖ族窒化物系半導体デバイス、ｉｉｉ−ｖ族窒化物系半導体基板のロット
WO2002023604A1 (en) Semiconductor base material and method of manufacturing the material
JP4696285B2 (ja) Ｒ面サファイア基板とそれを用いたエピタキシャル基板及び半導体装置、並びにその製造方法
JP6704387B2 (ja) 窒化物半導体成長用基板及びその製造方法、並びに半導体デバイス及びその製造方法
KR20010051169A (ko) 결정 성장용 기판 및 이를 이용한 기판 제조방법
CN106233429A (zh) 获得平坦的半极性氮化镓表面的方法
JP2010283398A (ja) 窒化ガリウム半導体構造体の製造方法、半導体構造体の製造方法および半導体構造体
JP6483913B1 (ja) テンプレートの製造方法
WO2014042054A1 (ja) 窒化アルミニウム基板およびｉｉｉ族窒化物積層体
JP6693618B2 (ja) エピタキシャル基板の製造方法
JP2005340747A (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法、ｉｉｉ−ｖ族窒化物系半導体デバイス、ｉｉｉ−ｖ族窒化物系半導体基板のロット
JP2011134948A (ja) 窒化物半導体の成長方法
JP2014196230A (ja) 窒化ガリウム結晶自立基板の製造方法
US20150079769A1 (en) Semiconductor device and method of manufacturing the same
JP6595689B1 (ja) 窒化物半導体基板の製造方法、窒化物半導体基板および積層構造体
CN102127815A (zh) Ⅲa族氮化物半导体晶体的制造方法和ⅲa族氮化物半导体衬底的制造方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7426

Effective date: 20160224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20160224

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20190122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200428

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20201027