JP2017139316A - 半導体装置および製造方法、並びに電子機器 - Google Patents

半導体装置および製造方法、並びに電子機器 Download PDF

Info

Publication number
JP2017139316A
JP2017139316A JP2016018881A JP2016018881A JP2017139316A JP 2017139316 A JP2017139316 A JP 2017139316A JP 2016018881 A JP2016018881 A JP 2016018881A JP 2016018881 A JP2016018881 A JP 2016018881A JP 2017139316 A JP2017139316 A JP 2017139316A
Authority
JP
Japan
Prior art keywords
opening
core substrate
insulating layer
layer
image sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016018881A
Other languages
English (en)
Inventor
晋 宝玉
Susumu HOGYOKU
晋 宝玉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2016018881A priority Critical patent/JP2017139316A/ja
Priority to CN201780008573.0A priority patent/CN108604574B/zh
Priority to PCT/JP2017/001852 priority patent/WO2017135062A1/ja
Priority to US16/070,383 priority patent/US11043436B2/en
Publication of JP2017139316A publication Critical patent/JP2017139316A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/69—Insulating materials thereof
    • H10W70/692—Ceramics or glasses
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0274—Optical details, e.g. printed circuits comprising integral optical means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4605—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated made from inorganic insulating material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/804—Containers or encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/806—Optical elements or arrangements associated with the image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/806—Optical elements or arrangements associated with the image sensors
    • H10F39/8063—Microlenses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/811—Interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0108—Transparent
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09072—Hole or recess under component or special relationship between hole and component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10121—Optical component, e.g. opto-electronic component
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】平坦度の高い部品実装を低コストで実現できるようにする。
【解決手段】半導体装置は、コア基板と、複数の導電層および複数の絶縁層を有し、コア基板表面に形成された多層配線層と、多層配線層に形成され、複数の絶縁層のうちの少なくとも最もコア基板から遠い最外側の絶縁層を貫通する開口部と、開口部内における、複数の導電層のうちの最もコア基板から遠い最外側の導電層よりもコア基板側にある所定の導電層に設けられたパッド部分に接続された実装素子とを有する。本技術は撮像装置に適用することができる。
【選択図】図２

Description

本技術は半導体装置および製造方法、並びに電子機器に関し、特に、平坦度の高い部品実装を低コストで実現することができるようにした半導体装置および製造方法、並びに電子機器に関する。
例えば、半導体微細加工技術を応用したCCD（Charge Coupled Device）やCMOS（Complementary Metal Oxide Semiconductor）イメージセンサ等の撮像素子は、デジタルカメラや携帯電話等に広く採用されている。
これらの撮像素子はレンズ構造体を装着することでカメラモジュールとして電子機器に搭載されるが、このカメラモジュールを小型化および軽量化するため、センサチップ、つまり撮像素子をガラス配線基板にフリップチップ実装したイメージセンサ向けの実装パッケージ構造が提案されている。
このようなガラス配線基板を含め、一般的なフリップチップ実装のための配線基板は、コア基板の両面にビルドアップの配線層を積層し、コア基板に形成した貫通電極によって表裏の配線層を導通するように作製される。
例えば、そのような技術としてコア基板の両面にビルドアップの配線層を積層し、コア基板に形成した貫通電極によって表裏の配線層を導通するとともに、ビルドアップの配線層における素子の実装部分を除去する方法が提案されている（例えば、特許文献１参照）。
この技術では、基板上に素子を低背に実装するため、素子実装部分とするビルドアップの配線層の下層部に予め離型シートが形成され、その離型シート上にビルドアップの配線層が積層された後、離型シートを活用してビルドアップの配線層の一部が除去される。
これにより、基板厚み方向についてコア基板に近い位置に素子を低背実装することができる。また、コア基板の材料の物性を活かし、素子の平坦実装や素子の線膨張係数ミスマッチを低減させて信頼性を向上させることができる。
特許第４８２０３８８号公報
ところで、ガラス配線基板等の基板に撮像素子を実装する場合、良好な撮像特性を得ることができるように平坦度の高い素子実装が要求される。
例えば、撮像素子が基板に傾いた状態で実装されてしまったり、実装された撮像素子に反りが生じてしまったりすると、撮像素子に入射する光の焦点ずれが発生し、撮像により得られる画像の画質が低下してしまう。
しかしながら、上述した技術では、撮像素子等の部品を高い平坦度で、かつ低コストで実装することが困難であった。
例えば特許文献１に記載の技術のように、離型シートによりビルドアップの配線層の一部を除去してコア基板に近い絶縁層に実装する方法では、通常の製法に配線層を除去する工程を追加することになるため、その分だけ製造コストが上昇してしまう。また、ビルドアップの配線層の除去された部分は再利用できずに廃棄されてしまうので、材料コストも上昇してしまう。
本技術は、このような状況に鑑みてなされたものであり、平坦度の高い部品実装を低コストで実現することができるようにするものである。
本技術の第１の側面の製造方法は、コア基板と、複数の導電層と複数の絶縁層とを有し、前記コア基板表面に形成された多層配線層と、前記多層配線層に形成され、前記複数の絶縁層のうちの少なくとも最も前記コア基板から遠い最外側の絶縁層を貫通する開口部と、前記開口部内における、前記複数の導電層のうちの最も前記コア基板から遠い最外側の導電層よりも前記コア基板側にある所定の導電層に設けられたパッド部分に接続された実装素子とを備える半導体装置の製造方法であって、前記開口部を形成するために前記所定の導電層に隣接する隣接絶縁層に形成された開口部分にレジストが塗布されるように、前記隣接絶縁層に形成されたシードメタル上にレジストパターンを形成し、めっき処理が行われて前記レジストが除去された後、前記開口部分を含む前記隣接絶縁層上の前記シードメタルを除去することで前記所定の導電層に隣接する導電層を形成し、前記最外側の絶縁層が形成された後、前記開口部を形成するステップを含む。
前記開口部内における前記実装素子と前記パッドとの接続部分に、その接続部分を保護する保護樹脂を形成するステップをさらに設けることができる。
前記多層配線層に、前記実装素子と対向する領域を囲むように溝状の前記開口部を形成することができる。
前記多層配線層には、前記実装素子と対向する前記領域を囲むように複数の前記開口部が形成され、互いに隣接する前記開口部の間に、前記開口部により囲まれる前記実装素子と対向する前記領域と、外部とを接続する空気通路が形成されるようにすることができる。
前記空気通路が前記保護樹脂とは異なる他の樹脂により封止されるようにすることができる。
前記実装素子を、撮像素子とし、前記コア基板は光透過性を有する材料から構成され、前記撮像素子の受光部が前記コア基板に対向するように前記撮像素子が前記パッド部分に接続され、前記多層配線層における前記撮像素子と対向する部分には、外部から入射し、前記コア基板を透過した光を前記撮像素子の前記受光部へと導く光通過用開口部が形成されるようにすることができる。
前記開口部により囲まれる前記撮像素子と対向する前記領域には透明樹脂が充填されるようにすることができる。
前記実装素子と前記パッドとをバンプ接続により接続することができる。
前記多層配線層を構成する一部の絶縁層の厚みを、前記多層配線層を構成する他の絶縁層の厚みよりも厚くすることができる。
本技術の第１の側面の製造方法においては、コア基板と、複数の導電層と複数の絶縁層とを有し、前記コア基板表面に形成された多層配線層と、前記多層配線層に形成され、前記複数の絶縁層のうちの少なくとも最も前記コア基板から遠い最外側の絶縁層を貫通する開口部と、前記開口部内における、前記複数の導電層のうちの最も前記コア基板から遠い最外側の導電層よりも前記コア基板側にある所定の導電層に設けられたパッド部分に接続された実装素子とを備える半導体装置の製造時に、前記開口部を形成するために前記所定の導電層に隣接する隣接絶縁層に形成された開口部分にレジストが塗布されるように、前記隣接絶縁層に形成されたシードメタル上にレジストパターンが形成され、めっき処理が行われて前記レジストが除去された後、前記開口部分を含む前記隣接絶縁層上の前記シードメタルを除去することで前記所定の導電層に隣接する導電層が形成され、前記最外側の絶縁層が形成された後、前記開口部が形成される。
本技術の第１の側面の半導体装置は、コア基板と、複数の導電層と複数の絶縁層とを有し、前記コア基板表面に形成された多層配線層と、前記多層配線層に形成され、前記複数の絶縁層のうちの少なくとも最も前記コア基板から遠い最外側の絶縁層を貫通する開口部と、前記開口部内における、前記複数の導電層のうちの最も前記コア基板から遠い最外側の導電層よりも前記コア基板側にある所定の導電層に設けられたパッド部分に接続された実装素子とを備える。
前記開口部内における前記実装素子と前記パッドとの接続部分に、その接続部分を保護する保護樹脂が形成されているようにすることができる。
前記多層配線層に、前記実装素子と対向する領域を囲むように溝状の前記開口部が形成されているようにすることができる。
前記多層配線層には、前記実装素子と対向する前記領域を囲むように複数の前記開口部が形成され、互いに隣接する前記開口部の間に、前記開口部により囲まれる前記実装素子と対向する前記領域と、外部とを接続する空気通路が形成されているようにすることができる。
前記空気通路が前記保護樹脂とは異なる他の樹脂により封止されているようにすることができる。
前記実装素子を、撮像素子とすることができる。
前記コア基板は光透過性を有する材料から構成され、前記撮像素子の受光部が前記コア基板に対向するように前記撮像素子が前記パッド部分に接続され、前記多層配線層における前記撮像素子と対向する部分には、外部から入射し、前記コア基板を透過した光を前記撮像素子の前記受光部へと導く光通過用開口部が形成されているようにすることができる。
前記開口部により囲まれる前記撮像素子と対向する前記領域には透明樹脂が充填されているようにすることができる。
前記実装素子と前記パッドとをバンプ接続により接続することができる。
前記多層配線層を構成する一部の絶縁層の厚みを、前記多層配線層を構成する他の絶縁層の厚みよりも厚くすることができる。
本技術の第１の側面の半導体装置においては、コア基板と、複数の導電層と複数の絶縁層とを有し、前記コア基板表面に形成された多層配線層と、前記多層配線層に形成され、前記複数の絶縁層のうちの少なくとも最も前記コア基板から遠い最外側の絶縁層を貫通する開口部と、前記開口部内における、前記複数の導電層のうちの最も前記コア基板から遠い最外側の導電層よりも前記コア基板側にある所定の導電層に設けられたパッド部分に接続された実装素子とが設けられる。
本技術の第２の側面の電子機器は、本技術の第１の側面の半導体装置と同様の構成の電子機器とすることができる。
本技術の第１の側面および第２の側面によれば、平坦度の高い部品実装を低コストで実現することができる。
一般的な撮像装置の構成について説明する図である。 本技術について説明する図である。 本技術を適用した撮像装置の構成例を示す図である。 開口部の構成例を示す図である。 製造処理について説明するフローチャートである。 撮像装置の製造について説明する図である。 撮像装置の製造について説明する図である。 撮像装置の製造について説明する図である。 撮像装置の製造について説明する図である。 導電層形成処理について説明するフローチャートである。 導電層の形成について説明する図である。 導電層の形成について説明する図である。 パッド構造の例を示す図である。 パッド構造の例を示す図である。 導電層の形成について説明する図である。 導電層の形成について説明する図である。 パッド構造の例を示す図である。 パッド構造の例を示す図である。 撮像装置の他の構成例を示す図である。 撮像装置の他の構成例を示す図である。 撮像素子の実装について説明する図である。 開口部の他の構成例を示す図である。 撮像装置の他の構成例を示す図である。 撮像装置の他の構成例を示す図である。 撮像装置の他の構成例を示す図である。 本技術を適用した電子機器の構成例を示す図である。 本技術を適用した撮像装置の構成例を示す図である。 固体撮像装置を使用する使用例を示す図である。
以下、図面を参照して、本技術を適用した実施の形態について説明する。
〈第１の実施の形態〉
〈本技術について〉
本技術は、任意の実装素子（部品）、特に撮像素子等の半導体素子を高い平坦度かつ低コストで基板に実装することができるようにするものである。
まず、本技術について説明する。一般的に例えば図１に示すように撮像素子１１が実装されたガラス配線基板１２と、そのガラス配線基板１２に装着されたレンズ構造体１３とからなるカメラモジュール１４が知られている。
また、ガラス配線基板１２をガラス基板２１と、そのガラス基板２１の両面に積層により形成されたビルドアップの配線層２２および配線層２３とから構成し、配線層２３に撮像素子１１をフリップチップ実装した実装パッケージ構造が提案されている。
撮像素子１１をガラス配線基板１２に実装する場合、上述したように良好な撮像特性を得るためには、撮像素子１１の平坦度を確保する必要がある。すなわち、例えば撮像素子１１の反りやガラス配線基板１２の反りの発生を抑制する必要がある。また、撮像素子１１を実装するにあたっては、なるべくコストを抑えることが好ましい。
そこで本技術では、例えば図２に示すようにガラス配線基板５１の最外側の導電層よりも内層側の導電層に、貫通する開口を介して直接、撮像素子５２をバンプ接続することで、平坦度の高い部品実装を低コストで実現できるようにした。
この例では、ガラス配線基板５１は、ガラスからなる透明なコア基板６１と、そのコア基板６１の両方の表面に形成されたビルドアップの多層配線層である配線層６２および配線層６３とから構成されている。配線層６２および配線層６３は、それぞれ複数の絶縁層と複数の導電層とを有している。
また、イメージセンサである撮像素子５２の受光部にはマイクロレンズ６４が形成されており、この受光部がガラス配線基板５１側に向けられた状態で、撮像素子５２がガラス配線基板５１に実装されている。すなわち、撮像素子５２の受光部がガラス配線基板５１と対向するように、撮像素子５２が実装されている。
配線層６２は、最も内層側、つまりコア基板６１側に位置する１層目の絶縁層７１と、その絶縁層７１の外側に形成された２層目の絶縁層７２と、最外側、つまりコア基板６１から最も遠い側に形成された３層目の絶縁層７３とを有している。
さらに、配線層６２の絶縁層７１と絶縁層７２の部分には１層目の導電層７４が形成され、絶縁層７２と絶縁層７３の部分には２層目の導電層７５が形成されている。
この例では、最もコア基板６１側に設けられた１層目の導電層７４は、金属配線７６や金属配線７７などから構成されており、最外側、つまり最もコア基板６１から遠い側に設けられた２層目の導電層７５は、金属配線７８や金属配線７９から構成されている。
同様に、配線層６３は１層目の絶縁層８１と、その絶縁層８１の外側に形成された２層目の絶縁層８２と、最外側に形成された３層目の絶縁層８３とを有している。
また、配線層６３の絶縁層８１と絶縁層８２の部分には１層目の導電層８４が形成され、絶縁層８２と絶縁層８３の部分には２層目の導電層８５が形成されている。
この例では、最もコア基板６１側に設けられた１層目の導電層８４は、金属配線８６や金属配線８７などから構成されており、最外側に設けられた２層目の導電層８５は、金属配線８８や金属配線８９から構成されている。
さらに、配線層６２には、最外層である絶縁層７３全体と、絶縁層７２の一部とを貫通する開口部９０が形成されている。なお、開口部９０は、少なくとも最外側の絶縁層７３を貫通し、最外側の導電層よりもコア基板６１側にある導電層に接続可能なものであればよい。
特に、この例では開口部９０は撮像素子５２の受光部を囲むように設けられており、配線層６２における開口部９０よりもコア基板６１の中心側の部分である凸部９１は、開口部９０の部分よりも図中、上側の高さが高くなっている。
換言すれば、開口部９０は、ガラス配線基板５１における撮像素子５２と対向する部分の領域を隙間なく囲む溝を配線層６２に設けることにより形成されている。配線層６２における開口部９０の部分は、その開口部９０に隣接する凸部９１等の部分よりも高さが低くなっているダム構造とされている。つまり、配線層６２に溝形状の開口部９０を形成することにより、その開口部９０に隣接する凸部９１が形成される。
また、配線層６２では、開口部９０内部における金属配線７６および金属配線７７の部分にはパッド９２およびパッド９３が形成されて、それらのパッド９２およびパッド９３と、撮像素子５２とがバンプ９４およびバンプ９５を介して電気的にも物理的にも接続されている。
本技術では、ガラス配線基板５１に開口部９０を設け、最外側の導電層７５よりも内層側にある導電層７４に、直接、撮像素子５２をバンプ接続することにより、低コストで、かつ高い平坦度で撮像素子５２等の部品をガラス配線基板５１に実装することができる。また、撮像素子５２とコア基板６１との間の距離を短くすることができるので、撮像素子５２の低背実装も実現することができる。
すなわち、開口部９０や、パッド９２およびパッド９３を形成して撮像素子５２をバンプ接続により実装する場合、通常のビルドアップ配線基板製造時における場合と同等の工程数で開口部９０やパッド９２なども形成することが可能である。
したがって、工程数が増加することもなく低コストで部品実装を実現することができる。しかも、ビルドアップの配線層を除去して、その部分に部品を実装する技術のように、配線層の除去部分が多くなり材料コストが上昇してしまうようなこともない。
また、開口部９０を設けることで、ガラス等の剛性の高い材料からなる平坦なコア基板６１により近い内層側の導電層７４に撮像素子５２を接続することが可能となるので、撮像素子５２における反りの発生を抑制し、平坦度の高い実装を実現することができる。
しかもコア基板６１を構成するガラスと、撮像素子５２を構成するシリコンとは線膨張係数が近いので、撮像素子５２とコア基板６１は、熱が加えられたときなどにおける図中、横方向への伸縮の挙動が略等しく、バンプ９４やバンプ９５に応力がかかりにくい。つまり、実装バンプ部への温度サイクル応力を緩和することができる。その結果、撮像素子５２の受光面が歪んで平坦度が低下したり、撮像素子５２に負荷がかかって撮像特性が低下してしまったりすることを抑制することができる。
なお、例えばコア基板６１の材料は、そのコア基板６１を構成する材料の線膨張係数と、実装される半導体素子である撮像素子５２を構成する材料の線膨張係数との差分が予め定めた閾値以下となるように選択することができる。
さらに、この例では、撮像素子５２が接続される金属配線７６等からなる導電層７４が直接、ガラスからなるコア基板６１上に形成されるのではなく、導電層７４とコア基板６１との間には伸縮性の高い樹脂や無機膜からなる絶縁層７１が設けられている。
例えばＣｕ（銅）などの金属からなる金属配線７６等が、直接、コア基板６１上に形成されると、金属配線７６等とコア基板６１との線膨張係数の差が大きいので、熱が加えられたときにコア基板６１やバンプ９４、バンプ９５等に負荷がかかってしまう。そうすると、コア基板６１やバンプ部分などが破損してしまう可能性がある。
そこで、本技術のように、導電層７４とコア基板６１との間に伸縮性の高い絶縁層７１を設けることで、コア基板６１と、導電層７４やバンプ９４等との間に発生する応力を緩和させ、高い平坦度および高い撮像特性を確保することができる。
また、ガラス配線基板５１に実装される部品が、撮像素子５２等の半導体素子である場合、実装部品表面へのダスト付着等からの保護のため、実装部品とガラス配線基板５１との間の部分を封止することがある。例えば図２に示した例では、バンプ９４やバンプ９５の部分に、ディスペンサやインクジェットにより樹脂等のアンダーフィルが塗布されて、撮像素子５２の受光部が封止される。
このように撮像素子５２の受光部等の封止を行う場合、アンダーフィルが撮像素子５２の受光部等に流入してしまうと、撮像特性の低下や不良発生の要因となる。
例えば、このようなアンダーフィルの流入を抑制するための技術として、撮像素子をガラス配線基板にフリップチップ実装するにあたり、バンプよりも内側にリング状の封止構造を設けて撮像素子の受光部を封止し、アンダーフィルの流入を防止する技術が提案されている（例えば、特許第５３９７０３７号公報参照）。
この技術では、撮像素子の受光部とガラス配線基板との間の空間が封止構造によって封止されるとともに、ガラス配線基板における封止された空間の外側部分における、内部の空気を逃がすことのできる位置にガラス貫通孔が形成される。このようにガラス貫通孔を設けることにより、撮像素子実装時の昇温によって封止部の内圧上昇による撮像素子の傾きや実装不良を防止することができる。
しかしながら、この技術では、ガラス貫通孔が開口されたままの状態で放置されると、ガラスクラックの起点になるなど、信頼性低下の要因となってしまう。
そこで、その対策として、組立後に樹脂などを用いてガラス貫通孔を埋め込むことが考えられるが、その分だけコストがかかってしまうことになる。さらに、そのような場合、撮像素子が実装された後でガラス貫通孔を埋め込む必要があり、また表裏ビルドアップ層の導通を取るための貫通孔と、内圧解放の空気通路としての貫通孔とを作り分ける必要があるため、工程が非常に複雑となる。
また、ガラス貫通孔の埋め込み時に樹脂の硬化収縮などに伴いガラス配線基板の厚み方向に面内で不均一な応力がかかるため、パッケージ全体の反りのコントロールが極めて困難になり、ガラス配線基板の反りから撮像素子の反りが誘発され、画像の画質の劣化等を招く可能性が高い。
さらに、アンダーフィルの流入を抑制するための技術として、撮像素子をガラス配線基板にフリップチップ実装する場合に、ガラス配線基板と撮像素子に土手部を設けることで、受光部への封止樹脂、つまりアンダーフィルの流入を防止する技術も提案されている（例えば、特開２００３−７８１２１号公報参照）。この技術では、撮像素子の実装時にアンダーフィルにより受光部が封止されるが、その際にアンダーフィルが受光部に流入しないように土手部が形成されている。
しかしながら、この技術では、土手部を樹脂の印刷により追加で形成する必要があるため工程数が増加し、製造コストが上昇してしまう。また、この土手部は、ガラス配線基板および撮像素子のそれぞれ片面側のみに形成される。そのため、土手部の部分における樹脂の温度収縮などに起因して、ガラス配線基板および撮像素子ともに厚み方向に面内で不均一な応力がかかり、それぞれの反りを誘発して画像の画質の劣化等を招く可能性が高い。
そこで、本技術では、配線層６２に撮像素子５２の受光部を囲むように溝を形成して開口部９０とし、その開口部９０内にパッド９２等を設けてバンプ接続により撮像素子５２を実装することで、アンダーフィルの受光部への流入を抑制するようにした。
図２に示した例でアンダーフィルによる封止を行う場合、バンプ９４やバンプ９５の部分にアンダーフィルが塗布されることになる。
ここで、上述したように開口部９０を設けて撮像素子５２とのバンプ接続部分をダム構造とすることで、封止樹脂となるアンダーフィルが開口部９０よりも撮像素子５２の受光部側に流入することを抑制することができる。すなわち、開口部９０内のバンプ９４等に塗布されたアンダーフィルが撮像素子５２の受光部へと流入するのを、開口部９０よりも受光部側に形成された絶縁層の部分である凸部９１によってせき止めることができる。
このようなダム構造は、ビルドアップの配線層６２を構成する絶縁層と導電層を形成する積層工程で一括して形成することができる。したがって、本技術によれば、封止樹脂であるアンダーフィルのせき止め構造を低コストで形成することができる。
しかも、本技術では、ガラス配線基板５１や撮像素子５２にアンダーフィルをせき止めるための土手部を専用に形成する必要がないため、ガラス配線基板５１や撮像素子５２に不均一な応力がかかってしまうこともない。したがって、ガラス配線基板５１や撮像素子５２に反りが発生してしまうこともなく、画像の画質の劣化も生じることはない。
なお、ここではコア基板６１の撮像素子５２側の配線層６２にのみ開口部９０や凸部９１からなるダム構造が形成される例について説明したが、コア基板６１の配線層６３側にも同様のダム構造を形成するようにしてもよい。その際、配線層６２側のダム構造の位置と、配線層６３側のダム構造の位置とが図２中、横方向の同じ位置となるように、つまりコア基板６１に対して表裏で対称な位置にダム構造が形成されるようにすることで、ガラス配線基板５１面内の厚み方向の膜応力を均一にすることができる。これにより、ガラス配線基板５１や撮像素子５２での反りの発生をさらに抑制することができる。
〈撮像装置の構成例〉
次に、本技術を適用した具体的な実施の形態について説明する。
図３は、本技術を適用した撮像装置の一実施の形態の構成例を示す図である。なお、図３において図２における場合と対応する部分には同一の符号を付してあり、その説明は適宜省略する。
図３に示す撮像装置１２１は、ガラス配線基板５１と、そのガラス配線基板５１に実装された撮像素子５２とを有している。図３では、撮像装置１２１の断面が示されている。
この例においても撮像素子５２は、外部からの光を受光する受光部にはマイクロレンズ６４が設けられており、撮像素子５２は、マイクロレンズ６４が設けられた面、つまり受光部がガラス配線基板５１に向けられて、ガラス配線基板５１にバンプ接続により固定されている。
また、ガラス配線基板５１は、コア基板６１と、そのコア基板６１に積層された配線層６２および配線層６３を有している。さらに図２における場合と同様に、配線層６２には絶縁層７１乃至導電層７５が形成されており、配線層６３には絶縁層８１乃至導電層８５が形成されている。
コア基板６１は例えばガラスから形成されており、コア基板６１には、コア基板６１を貫通し、一方の面に設けられた導電層７４と、他方の面に設けられた導電層８４とを電気的に接続する貫通電極１３１および貫通電極１３２が設けられている。
例えば貫通電極１３１の一方の端には、導電層７４を構成する金属配線７６が接続されており、貫通電極１３１の他方の端には、導電層８４を構成する金属配線８６が接続されている。このように貫通電極１３１や貫通電極１３２によって、コア基板６１の表裏のそれぞれの面が電気的に接続されている。
また、ここではコア基板６１はガラスからなる例について説明するが、ガラスに限らず、ある程度の剛性があり、光透過性を有する透明な材料から形成されるようにすればよい。
さらに、配線層６２および配線層６３における撮像素子５２の受光部と対向する部分には、開口部１３３および開口部１３４が設けられており、コア基板６１が露出するようになされている。これらの開口部１３３および開口部１３４により、撮像素子５２は、外部（被写体）からの光を受光することができるようになっている。
すなわち、開口部１３４は、外部から入射した光をコア基板６１へと導く光通過用開口部として機能する。また、開口部１３３は外部から入射し、開口部１３４を通過するとともに光透過性を有するコア基板６１を透過した光を、撮像素子５２の受光部へと導く光通過用開口部として機能する。
したがって、外部から開口部１３４に入射した光は、コア基板６１を透過して開口部１３３を通り、撮像素子５２の受光部に入射する。このときマイクロレンズ６４は、入射した光を集光して撮像素子５２の受光部に設けられた各画素に入射させる。そして、各画素は入射した光を光電変換し、これにより画像が撮像される。
また、配線層６３では最も外側にある導電層である２層目の導電層８５に、各種の部品が接続されている。例えば導電層８５を構成する金属配線８９には、パッドを介して所定の部品１３５が接続されている。
同様に、配線層６２でも最も外側にある導電層である２層目の導電層７５に、各種の部品が接続されている。例えば導電層７５を構成する金属配線７８には、パッド１３６およびパッド１３７を介して所定の部品１３８が接続されている。
また、配線層６２にはダム構造の開口部９０が形成されており、バンプ９４やバンプ９５によって、開口部９０内部の導電層７４に撮像素子５２がバンプ接続されている。ここでは、パッド９２やパッド９３など、撮像素子５２をバンプ接続により実装するためのパッドは、全て同一の導電層７４上に形成されている。
このように最外側の導電層よりもコア基板６１側にある１層目の導電層７４に撮像素子５２を実装することにより、低コストで、かつより高い平坦度で撮像素子５２を実装することができる。
さらに、この例では、バンプ９４やバンプ９５の部分に、封止樹脂であるアンダーフィル１３９が塗布されており、このアンダーフィル１３９によって開口部１３３の部分が封止されている。この例では、封止された開口部１３３の部分は、空気が充填された状態となっている。
また、アンダーフィル１３９によってバンプ９４やパッド９２など、撮像素子５２とガラス配線基板５１側のパッド９２等とのバンプ接続部分が覆われており、アンダーフィル１３９はバンプ接続部分を保護する保護樹脂としても機能している。
撮像装置１２１では、このようにして開口部１３３をアンダーフィル１３９により封止する場合でも、ダム構造とされた溝状の開口部９０と、その開口部９０に対して撮像素子５２の受光部側に隣接して設けられた、図中、上側に突出する凸部９１によって、アンダーフィル１３９の受光部への流入が防止されている。
これらのダム構造の開口部９０と凸部９１とは、ガラス配線基板５１や撮像素子５２と垂直な方向から見ると、例えば図４に示すようになっている。なお、図４において図３における場合と対応する部分には同一の符号を付してあり、その説明は適宜省略する。
図４に示す例では、撮像素子５２の受光部と、コア基板６１との間の空間の封止される部分を囲むように矩形の溝が開口部９０として設けられている。この開口部９０の底面は２層目の絶縁層７２であり、その絶縁層７２の部分に、絶縁層７２内部に埋め込まれた導電層７４表面に形成されたパッド９２やパッド９３が設けられている。
また、開口部９０の外側および内側は、絶縁層７２よりも図中、手前側、つまり撮像素子５２側に高い絶縁層７３となっている。特に、図４中、開口部９０の内側に隣接する絶縁増７３の部分が上述した凸部９１となっており、この凸部９１によりアンダーフィル１３９がせき止められて、撮像素子５２の受光部への流入が防止される。
このようなダム構造の開口部９０は製造工程を増加させることなく、簡単かつ安価に形成することができるので、開口部９０を設けることにより低コストでアンダーフィルの流入を防止することができる。
〈製造処理の説明〉
続いて、図５のフローチャートと、図６乃至図９を参照して、本技術を適用した撮像装置を製造する処理である製造処理について説明する。なお、図６乃至図９において、互いに対応する部分や図３における場合と対応する部分には同一の符号を付してあり、その説明は適宜省略する。また、図６乃至図９では、互いに対応する部分であっても、図を見やすくするため、符号を付していない部分もある。
図５を参照して説明する製造処理では、露光現像ビアを形成することにより、開口部９０に対応する開口部が形成される例である。
ステップＳ１１において、光透過性のコア基板に貫通電極が形成される。
すなわち、例えば図６の矢印Ｑ１１に示すように、ガラスからなるコア基板６１に、そのコア基板６１を貫通する貫通電極１３１および貫通電極１３２が形成される。ここで、貫通電極１３１および貫通電極１３２は、例えばＣｕ（銅）や導電性ペーストなどの材料により形成される。
ステップＳ１２において、コア基板の両面に１層目の絶縁層が形成される。
例えば、図６の矢印Ｑ１２に示すように、コア基板６１の一方の面に絶縁層膜１６１が成膜されて、この絶縁層膜１６１の部分が絶縁層７１とされるとともに、コア基板６１の他方の面に絶縁層膜１６２が成膜されて、この絶縁層膜１６２の部分が絶縁層８１とされる。
ここで、絶縁層膜１６１や絶縁層膜１６２は、例えばポリイミドやポリベンゾオキサゾール等の樹脂や、SiO2やSiN等の無機膜などとされる。特に、絶縁層７１および絶縁層８１は、上述したようにコア基板６１と、金属の配線層やバンプ等との間に発生する応力を緩和する層として機能する。
また、ステップＳ１２では、絶縁層が形成されると、絶縁層膜１６１および絶縁層膜１６２に対する露光現像などにより、貫通電極１３１や貫通電極１３２に接続するための開口部が形成される。
この例では、絶縁層膜１６１に、貫通電極１３１に接続するための開口部１６３と、貫通電極１３２に接続するための開口部１６４とが形成されている。また、絶縁層膜１６２には、貫通電極１３１に接続するための開口部１６５と、貫通電極１３２に接続するための開口部１６６とが形成されている。
なお、ここではコア基板６１がガラスからなるため、１層目の絶縁層を形成する処理が行われているが、コア基板６１が樹脂等から構成される場合にはコア基板６１表面に１層目の絶縁層を形成する必要はない。したがって、コア基板６１が樹脂等からなる場合には、ステップＳ１２の処理は行われないようにしてもよい。
ステップＳ１３において、１層目の絶縁層表面にセミアディティブ工法などにより金属膜の配線パターンを形成することで、１層目の導電層が形成される。
例えば図６の矢印Ｑ１３に示すように、絶縁層７１の表面に金属配線１７１や金属配線１７２などがＣｕなどにより形成されて、それらの金属配線からなる層が１層目の導電層７４とされる。この例では、金属配線１７１は直接、貫通電極１３１に接続されており、この金属配線１７１は図３に示した金属配線７６に相当する。
同様に、絶縁層８１の表面に金属配線１７３や金属配線１７４などがＣｕなどにより形成されて、それらの金属配線からなる層が１層目の導電層８４とされる。この例では、金属配線１７３は直接、貫通電極１３１に接続されており、この金属配線１７３は図３に示した金属配線８６に相当する。
ステップＳ１４において、塗布やラミネートなどによって、１層目の導電層表面に２層目の絶縁層が形成される。
例えば図７の矢印Ｑ２１に示すように、コア基板６１の一方の面に形成された絶縁層７１や導電層７４の表面に絶縁層膜１８１が成膜されて、この絶縁層膜１８１の部分が２層目の絶縁層７２とされる。同様に、絶縁層８１や導電層８４の表面に絶縁層膜１８２が成膜されて、この絶縁層膜１８２の部分が２層目の絶縁層８２とされる。
ステップＳ１５において、２層目の絶縁層に対する露光現像などにより、１層目の導電層に接続するための開口部が形成される。また、このとき、ガラス配線基板５１に半導体素子を実装するための、いくつかの絶縁層を貫通する開口部を形成するための開口部も形成される。
例えば図７の矢印Ｑ２２に示すように、絶縁層膜１８１に対する露光現像が行われ、１層目の導電層７４に形成された金属配線に接続するための開口部１９１や、いくつかの絶縁層を貫通する開口部を形成するための開口部１９２などが形成される。同様に、絶縁層膜１８２に対する露光現像も行われ、１層目の導電層８４に形成された金属配線に接続するための開口部１９３なども形成される。
ここで、開口部１９２は、例えば図３に示した開口部９０に対応する開口部を形成するためのものである。したがって、この例では、半導体素子が１層目の導電層７４に形成された金属配線１７１にバンプ接続等により接続されることになる。
ステップＳ１６において、２層目の絶縁層表面にセミアディティブ工法などにより金属膜の配線パターンを形成することで、２層目の導電層が形成される。
例えば図７の矢印Ｑ２３に示すように、絶縁層７２の表面に金属配線２０１や金属配線２０２などがＣｕなどにより形成されて、それらの金属配線からなる層が２層目の導電層７５とされる。この例では、金属配線２０１は、開口部１９１を介して１層目の導電層７４に設けられた金属配線に接続されている。
同様に、絶縁層８２の表面に金属配線２０３などがＣｕなどにより形成されて、それらの金属配線からなる層が２層目の導電層８５とされる。
ステップＳ１７において、塗布やラミネートなどによって、２層目の導電層表面に３層目の絶縁層が形成される。
例えば図８の矢印Ｑ３１に示すように、コア基板６１の一方の面に形成された絶縁層７２や導電層７５の表面に絶縁層膜２１１が成膜されて、この絶縁層膜２１１の部分が３層目の絶縁層７３とされる。同様に、絶縁層８２や導電層８５の表面に絶縁層膜２１２が成膜されて、この絶縁層膜２１２の部分が３層目の絶縁層８３とされる。
ステップＳ１８において、３層目の絶縁層に対する露光現像などにより、１層目の導電層に接続するための開口部、および２層目の導電層に接続するための開口部が同時に形成される。
例えば図８の矢印Ｑ３２に示すように、絶縁層膜２１１に対する露光現像が行われ、１層目の導電層７４に形成された金属配線に接続するための開口部２２１などが形成される。同様に、絶縁層膜２１２に対する露光現像も行われ、２層目の導電層８５に形成された金属配線に接続するための開口部２２２なども形成される。
ここで、開口部２２１は、例えば図３に示した開口部９０に対応する開口部であり、この開口部２２１は、図３に示した開口部１３３の部分、つまり光を透過させるためにコア基板６１が露出されている部分を囲むように形成されるダム構造の開口部である。すなわち、開口部２２１は、図４に示した開口部９０のように、撮像素子５２が実装される部分を囲むように溝状に形成される。
また、絶縁層８３には、２層目の導電層８５に設けられた金属配線２０３に接続するための開口部２２２などが形成されている。
なお、この例では、絶縁層膜２１１に２層目の導電層７５の金属配線に接続するための開口部は設けられていないが、そのような開口部が設けられるようにしてもよい。
ステップＳ１９において、例えば電解めっきや無電解めっきなどにより、半導体素子等の部品を実装するためのパッドが形成される。
例えば図８の矢印Ｑ３３に示すように、開口部２２１内部における、１層目の導電層７４の金属配線表面にパッド２３１およびパッド２３２等のパッドが形成される。また、２層目の導電層８５の金属配線表面にもパッド２３３等のパッドが形成される。
この例では、例えば開口部２２１内部における金属配線１７１の表面にパッド２３１が形成されており、このパッド２３１は、図３に示したパッド９２に対応する。
また、パッド２３３は、開口部２２２内部における２層目の導電層８５の金属配線２０３の表面に形成されており、このパッド２３３には、例えば図３に示した部品１３５のような部品が実装されることになる。
これらのパッド２３１乃至パッド２３３等の各パッドは、例えばＮｉ（ニッケル）やＡｕ（金）などのめっき材料により形成される。具体的には、例えばＮｉによるめっきを行った後、その部分にさらにＡｕによるめっきを行うなどして、めっきの積層によりパッドが形成される。このようにしてパッド２３１等が形成されると、ガラス配線基板５１が得られたことになる。
ステップＳ２０において、ステップＳ１１乃至ステップＳ１９の処理により得られたガラス配線基板に撮像素子等の部品が実装されて撮像装置とされる。
例えば図９の矢印Ｑ４１に示されるように、実装される撮像素子５２にバンプ２４１およびバンプ２４２が形成される。なお、図９では、図を見やすくするため、撮像素子５２やガラス配線基板５１が簡略化されて描かれている。
例えばバンプ２４１およびバンプ２４２は、金属のスタッドバンプやめっきバンプなどとされる。また、バンプ２４１およびバンプ２４２の部分を、ＮｉとＡｕを順番に積層めっきなどすることで得られるランドグリッドアレイなどとしてもよい。
撮像素子５２にバンプが形成されると、矢印Ｑ４２に示すように実装ヘッド２４３により、撮像素子５２が熱圧着等によりガラス配線基板５１にフリップチップ実装される。
この例では、バンプ２４１およびバンプ２４２と、ガラス配線基板５１の開口部２２１内部に形成された図示せぬパッド２３１およびパッド２３２とが、物理的かつ電気的に接続（バンプ接続）されている。
そして、矢印Ｑ４３に示すように樹脂塗布ヘッド２４４によって、開口部２２１内部のバンプ２４１およびバンプ２４２の部分にバンプ保護樹脂であるアンダーフィル２４５が塗布され、その後、アンダーフィル２４５の熱硬化が行われる。このアンダーフィル２４５は、図３に示したアンダーフィル１３９に対応する。
このとき、アンダーフィル２４５がガラス配線基板５１に形成されたダム構造の溝である開口部２２１部分に塗布されるようにすることで、絶縁層膜２１１や絶縁層膜１８１における開口部２２１と、撮像素子５２の受光部との間の部分によりアンダーフィル２４５がせき止められる。これにより、撮像素子５２の受光部にアンダーフィル２４５が流入してしまうことを防止することができる。
また、図８に示したパッド２３３等にもバンプ接続等により部品が実装されて最終的な撮像装置とされると、製造処理は終了する。このようにして得られた撮像装置は、上述した撮像装置１２１に対応するものとなる。
以上のようにして、撮像装置の製造時には、ガラス配線基板５１にダム構造の開口部２２１が形成され、その開口部２２１内に設けられたパッドと、撮像素子５２とがバンプ接続され、その接続部分にアンダーフィル２４５が塗布される。これにより、アンダーフィル２４５のせき止め構造を低コストで形成することができる。
また、ガラス配線基板５１における最外側よりも内側にある導電層に撮像素子５２を実装するようにしたので、より高い平坦度かつ低コストで撮像素子５２を実装することができる。
以上のことから、本技術を適用した撮像装置によれば、平坦度の高い部品実装を低コストで実現することができる。
〈導電層形成処理の説明〉
ここで、図１０のフローチャートと、図１１および図１２とを参照して、図５の製造処理におけるステップＳ１６の処理についてより詳細に説明する。すなわち、図１０のフローチャートを参照して、図５のステップＳ１６の処理に対応する導電層形成処理について説明する。
なお、ここでは、２層目の導電層をセミアディティブ工法により形成する処理について説明するが、ステップＳ１３の１層目の導電層をセミアディティブ工法により形成する場合にもより詳細には、図１０を参照して説明する処理と同様の処理が行われる。また、図１１および図１２において図７における場合と対応する部分には同一の符号を付してあり、その説明は適宜省略する。
図１０に示す導電層形成処理では、ステップＳ５１において、２層目の絶縁層にシードメタルが成膜される。
すなわち、例えば図１１の矢印Ｑ５１に示すように、撮像素子５２が接続される１層目の導電層７４に隣接する２層目の絶縁層７２上にシードメタル２７１が形成される。具体的には、例えば絶縁層７２を形成する絶縁層膜１８１の表面にシードメタル２７１がスパッタリング等により成膜される。なお、図１１は、図７におけるガラス配線基板５１の金属配線１７１近傍の部分を拡大表示した図となっている。
例えばシードメタル２７１は、絶縁層膜１８１表面にＴｉ（チタン）とＣｕを順番にスパッタリングにより積層することで成膜される。より具体的には、例えば絶縁層膜１８１表面にＴｉの膜が成膜された後、その上にさらにＣｕの膜が成膜されて、それらのＴｉとＣｕの膜がシードメタル２７１とされる。このようにして形成されたシードメタル２７１は、めっきの下地層となる。
ステップＳ５２において、シードメタル表面に露光現像によりレジストパターンが形成される。
例えば図１１の矢印Ｑ５２に示すように、開口部１９２の部分を含むシードメタル２７１上の所望の領域にレジスト２７２を塗布することでレジストパターンが形成される。レジストパターンでは、その後の処理でめっき処理される部分が開口された状態、つまりレジスト２７２がない状態となっている。
また、この例では、後に撮像素子５２を実装するための開口部２２１を形成するために形成（開口）された、開口部１９２の部分にもシードメタル２７１とレジスト２７２が形成（塗布）されている。
ステップＳ５３において、レジストパターンの開口部分に、めっき処理により２層目の導電層７５を構成する金属配線が形成される。
例えば図１２の矢印Ｑ６１に示すようにレジストパターンの開口部分に金属配線２０１および金属配線２０２がＣｕのめっきにより形成される。
ステップＳ５４において、レジスト洗浄液により、レジストパターン、すなわちシードメタル上のレジストが除去される。例えば図１２の矢印Ｑ６２に示すようにレジスト２７２が除去される。
ステップＳ５５において、ウェットエッチングによりシードメタルが除去されて、２層目の導電層が形成され、導電層形成処理は終了する。
例えば図１２の矢印Ｑ６３に示すようにシードメタル２７１が除去されて、図７の矢印Ｑ２３に示した状態となる。なお、図７の矢印Ｑ２３に示した例では、シードメタル２７１は図示されておらず、図１２の矢印Ｑ６３に示す図が、図７の矢印Ｑ２３に示す図のより詳細な図となっている。
図１２の矢印Ｑ６３に示す例では、シードメタル２７１における、金属配線２０１および金属配線２０２と絶縁層膜１８１との間にある部分のみが残されて、開口部１９２の部分など、絶縁層７２上に形成された他のシードメタル２７１の部分は完全に除去されている。そのため、開口部１９２の部分では、１層目の導電層７４を構成する金属配線１７１の一部が露出した状態となっている。
このようにしてシードメタル２７１を除去することで、１層目の導電層７４に隣接する２層目の導電層７５が形成される。
ここで、シードメタル２７１の除去にあたり、Ｃｕに対するダメージの低いＴｉ除去液を用いれば、開口部１９２内のシードメタル２７１も選択的に除去することが可能である。このようにＣｕに対して選択比のあるＴｉ除去液を用いることで、１層目の導電層７４、例えば露出するＣｕの金属配線１７１に殆どダメージを与えることなくシードメタル２７１を除去することが可能となる。つまり、必要な金属配線に対して低ダメージな加工を実現することができる。これにより、撮像素子５２を実装するための開口部２２１が形成される部分に開口部１９２を形成することができる。
以上のようにして、２層目の導電層の形成時には、セミアディティブ工法により金属配線が形成される。
〈パッドの構成例〉
また、図３に示したパッド９２やパッド９３などの各パッド、すなわち実装部品とされる半導体素子である撮像素子５２をガラス配線基板５１に実装するためのパッド構造は、どのような構成とされてもよいが、例えば図１３に示す構成とすることができる。なお、図１３において図３における場合と対応する部分には同一の符号を付してあり、その説明は適宜省略する。
矢印Ｑ７１に示す例では、導電層７４に形成された金属配線３０１のうちの開口部９０により露出された部分が、撮像素子５２を実装するためのパッド（パッド構造）を構成するランドとされている。
また、矢印Ｑ７２に示す例では、矢印Ｑ７１に示す例と同様に、金属配線３０１のうちの開口部９０により露出された部分がランドとされているが、この例では金属配線３０１の端部分が開口部９０内に位置するようになされている。
さらに矢印Ｑ７３に示す例では、矢印Ｑ７１に示した例と同様の金属配線３０１のランド部分の表面に、２層目の導電層７５を構成する金属配線３０２が形成されており、この金属配線３０２もランドとして機能している。つまり、この例では、金属配線３０１のランド部分と、ランドとしての金属配線３０２とからなる２層のランドからパッドが構成されている。
なお、金属配線３０２は、導電層７４上、より詳細には導電層７４を構成する金属配線３０１上に設けられたものであれば、導電層７５を構成する金属配線であってもよいし、開口部９０を開口後、金属配線３０１表面に形成されたランド（パッド）であってもよい。
また、矢印Ｑ７３に示したパッド構造において、さらに矢印Ｑ７４に示すように金属配線３０２上にバンプ３０３が形成されて、このバンプ３０３により撮像素子５２がバンプ接続されるようにしてもよい。例えばバンプ３０３は、Ｐｂ（鉛）フリーのＳｎＡｇＣｕやＳｎＡｇなどのはんだ等から形成すればよい。
なお、バンプ３０３の形成には、撮像素子５２とガラス配線基板５１との間のギャップ調整のため、Ｃｕコアのはんだを用いるようにしてもよい。また、バンプ３０３としてＡｕやＣｕのスタッドバンプを用いるようにしてもよく、そのような場合には、ランドとして機能する金属配線３０２の表面がＡｕやはんだなどとなるようにすればよい。
さらに、矢印Ｑ７１乃至矢印Ｑ７４に示す例において、金属配線３０１や金属配線３０２は、例えばOSP(Organic Solderability Preservative)処理されたＣｕのみから形成されてもよい。その他、金属配線３０１や金属配線３０２はＣｕとＮｉとＡｕの積層、ＣｕとＮｉとＰｄ（パラジウム）とＡｕの積層、ＣｕとＡｇ（銀）の積層、ＣｕとＳｎ（錫）の積層など、いくつかの金属を順番に積層することにより形成されてもよい。
また、例えば矢印Ｑ７４に示したパッド構造とされる場合に、撮像素子５２とガラス配線基板５１とをバンプ接続すると、その接続部分は、例えば図１４の矢印Ｑ８１に示すようになる。なお、図１４において図１３における場合と対応する部分には同一の符号を付してあり、その説明は適宜省略する。
矢印Ｑ８１に示す例では、バンプ３０３によって、ガラス配線基板５１側の金属配線３０２と、撮像素子５２に設けられたランド３１１とが接続され、これにより撮像素子５２がガラス配線基板５１に実装されている。
また、矢印Ｑ８２に示すように、撮像素子５２側のランド３１１にさらにＣｕピラーバンプ３１２を形成し、そのＣｕピラーバンプ３１２と、バンプ３０３とを接続することで撮像素子５２をガラス配線基板５１に実装するようにしてもよい。
〈第１の実施の形態の変形例１〉
〈製造処理について〉
なお、撮像装置を製造する製造処理において、図５を参照して説明した例のように、撮像素子５２を実装するための、絶縁層を貫通する開口部を露光現像などにより形成するのではなく、レーザ開口により貫通する開口部を形成するようにしてもよい。
そのような場合、２層目の絶縁層７２および絶縁層８２を形成するまでの処理は、図５のステップＳ１１乃至ステップＳ１４の処理と同様の処理が行われ、その後は、例えば図１５および図１６に示す処理（工程）が行われて、撮像装置が製造される。なお、図１５および図１６において、図７または図８における場合と対応する部分には同一の符号を付してあり、その説明は適宜省略する。
レーザ開口により開口部が形成される場合、上述した図６の矢印Ｑ１１乃至矢印Ｑ１３に示した工程と、図７の矢印Ｑ２１に示した工程が行われた後、図１５の矢印Ｑ９１に示すように、２層目の絶縁層に対する露光現像やレーザ加工などにより、１層目の導電層に接続するための開口部が形成される。
この例では、絶縁層膜１８１に対する露光現像やレーザ加工が行われ、１層目の導電層７４に形成された金属配線に接続するための開口部１９１などが形成されている。同様に、絶縁層膜１８２に対する露光現像やレーザ加工も行われ、１層目の導電層８４に形成された金属配線に接続するための開口部１９３なども形成される。
なお、このとき、撮像素子５２を実装するための、いくつかの絶縁層を貫通する開口部を形成するための開口部、例えば図７に示した開口部１９２等は形成されない。
続いて、矢印Ｑ９２に示すように、セミアディティブ工法などにより絶縁層７２の表面に金属配線２０１や金属配線２０２などがＣｕなどにより形成されて、それらの金属配線からなる層が２層目の導電層７５とされる。同様に、絶縁層８２の表面に金属配線２０３などがＣｕなどにより形成されて、それらの金属配線からなる層が２層目の導電層８５とされる。
さらに、矢印Ｑ９３に示すように、塗布やラミネートなどによって絶縁層７２や導電層７５の表面に絶縁層膜２１１が成膜されて、この絶縁層膜２１１の部分が３層目の絶縁層７３とされる。同様に、絶縁層８２や導電層８５の表面に絶縁層膜２１２が成膜されて、この絶縁層膜２１２の部分が３層目の絶縁層８３とされる。
その後、図１６の矢印Ｑ９４に示すように、絶縁層膜２１２に対する露光現像やレーザ加工が行われ、２層目の導電層８５に形成された金属配線に接続するための開口部２２２などが形成される。
さらに、矢印Ｑ９５に示すように、絶縁層膜２１１および絶縁層膜１８１に対してレーザ加工が行われ、１層目の導電層７４に形成された金属配線に接続するための開口部３３１が形成される。この開口部３３１は、例えば図３に示した開口部９０に対応する開口部であり、開口部３３１は、図３に示した開口部１３３の部分、つまり光を透過させるためにコア基板６１が露出されている部分を囲むように形成されるダム構造の開口部である。
このようにして開口部３３１が形成されると、矢印Ｑ９６に示すように電解めっきや無電解めっきなどにより、開口部３３１内部における、１層目の導電層７４の金属配線表面にパッド２３１およびパッド２３２等のパッドが形成される。また、２層目の導電層８５の金属配線表面にもパッド２３３等のパッドが形成される。
以上の処理によりガラス配線基板５１が得られると、その後は、図５のステップＳ２０の処理と同様の処理が行われ、製造処理は終了する。
以上のように、撮像素子５２を実装するための開口部を形成する方法は、どのような方法であってもよい。
〈パッドの構成例〉
また、図１６に示したパッド２３１やパッド２３２などの各パッド、すなわち撮像素子５２をガラス配線基板５１に実装するためのパッド構造は、どのような構成とされてもよいが、例えば図１７に示す構成とすることができる。なお、図１７において図１６における場合と対応する部分には同一の符号を付してあり、その説明は適宜省略する。
矢印Ｑ１０１に示す例では、導電層７４に形成された金属配線３６１のうちの開口部３３１により露出された部分が、撮像素子５２を実装するためのパッド（パッド構造）を構成するランドとされている。
また、矢印Ｑ１０２に示す例では、矢印Ｑ１０１に示す例と同様に、金属配線３６１のうちの開口部３３１により露出された部分がランドとされているが、この例では金属配線３６１の端部分が開口部３３１内に位置するようになされている。
さらに矢印Ｑ１０３に示す例では、矢印Ｑ１０１に示した例と同様の金属配線３６１のランド部分の表面に、２層目の導電層７５を構成する金属配線３６２が形成されており、この金属配線３６２もランドとして機能している。つまり、この例では、金属配線３６１のランド部分と、ランドとしての金属配線３６２とからなる２層のランドからパッドが構成されている。
なお、金属配線３６２は、金属配線３６１上に設けられたものであれば、導電層７５を構成する金属配線であってもよいし、開口部３３１を開口後、金属配線３６１表面に形成されたランド（パッド）であってもよい。
また、矢印Ｑ１０３に示したパッド構造において、さらに矢印Ｑ１０４に示すように金属配線３６２上にバンプ３６３が形成されて、このバンプ３６３により撮像素子５２がバンプ接続されるようにしてもよい。例えばバンプ３６３は、ＰｂフリーのＳｎＡｇＣｕやＳｎＡｇなどのはんだ等から形成すればよい。
なお、バンプ３６３の形成には、撮像素子５２とガラス配線基板５１との間のギャップ調整のため、Ｃｕコアのはんだを用いるようにしてもよい。また、バンプ３６３としてＡｕやＣｕのスタッドバンプを用いるようにしてもよく、そのような場合には、ランドとして機能する金属配線３６２の表面がＡｕやはんだなどとなるようにすればよい。
さらに、矢印Ｑ１０１乃至矢印Ｑ１０４に示す例において、金属配線３６１や金属配線３６２は、例えばOSP処理されたＣｕのみから形成されてもよい。その他、金属配線３６１や金属配線３６２はＣｕとＮｉとＡｕの積層、ＣｕとＮｉとＰｄとＡｕの積層、ＣｕとＡｇの積層、ＣｕとＳｎの積層などにより形成されてもよい。
また、例えば矢印Ｑ１０４に示したパッド構造とされる場合に、撮像素子５２とガラス配線基板５１とをバンプ接続すると、その接続部分は、例えば図１８の矢印Ｑ１１１に示すようになる。なお、図１８において図１７における場合と対応する部分には同一の符号を付してあり、その説明は適宜省略する。
矢印Ｑ１１１に示す例では、バンプ３６３によって、ガラス配線基板５１側の金属配線３６２と、撮像素子５２に設けられたランド３７１とが接続され、これにより撮像素子５２がガラス配線基板５１に実装されている。
また、矢印Ｑ１１２に示すように、撮像素子５２側のランド３７１にさらにＣｕピラーバンプ３７２を形成し、そのＣｕピラーバンプ３７２と、バンプ３６３とを接続することで撮像素子５２をガラス配線基板５１に実装するようにしてもよい。
〈第２の実施の形態〉
〈撮像装置の構成例〉
また、撮像装置１２１において、撮像素子５２等の部品の実装時の平坦度、つまり平行度をさらに向上させるために、最も部品側にある絶縁層の一部を部品に突き当てるようにしてもよい。
そのような場合、撮像装置１２１は、例えば図１９に示すように構成される。なお、図１９において図３における場合と対応する部分には同一の符号を付してあり、その説明は省略する。
図１９に示す例では、３層目の絶縁層７３における、ダム構造とされた溝状の開口部９０に対して撮像素子５２の受光部側に隣接して設けられた部分が、アンダーフィル１３９の受光部への流入を防止するための凸部４０１となっている。
この凸部４０１は、撮像素子５２側に突となっており、アンダーフィル１３９のせき止めのための構造となっている点など、基本的には図３に示した凸部９１と同じであるが、撮像素子５２が実装された状態で、凸部４０１の表面が撮像素子５２に突き当てられた状態となっている点で凸部９１とは異なる。
このように絶縁層７３の少なくとも一部である凸部４０１が撮像素子５２表面に突き当てられた状態、つまり当接された状態で、撮像素子５２がガラス配線基板５１に実装されるようにすることで、撮像素子５２の平坦度をさらに向上させることができる。
〈第３の実施の形態〉
〈撮像装置の構成例〉
また、撮像装置１２１のガラス配線基板５１を構成する材料、特に表面部分に設けられた絶縁層の一部または全部を反射防止材や遮光可能な材料などにより形成してもよい。これにより、意図せぬ迷光が反射して撮像素子５２の受光部へと入射してしまうことを防止することができ、その結果、フレアの発生を抑制することができる。
このように絶縁層の少なくとも一部を反射防止材や遮光可能な材料により形成する場合、撮像装置１２１は、例えば図２０に示すように構成される。なお、図２０において図３における場合と対応する部分には同一の符号を付してあり、その説明は適宜省略する。
図２０に示す撮像装置１２１は、絶縁層７３を構成する絶縁層膜４３１と、絶縁層８３を構成する絶縁層膜４３２とが、反射防止材または遮光可能な材料により形成されている点で図３に示した撮像装置１２１と異なっており、その他の点では図３に示した撮像装置１２１と同じ構成となっている。
この例では、図３においては露出していた絶縁層７１や絶縁層７２の表面の部分も絶縁層膜４３１により覆われている。同様に、図３においては露出していた絶縁層８１や絶縁層８２の表面の部分も絶縁層膜４３２により覆われている。
図２０に示す例では、外部から開口部１３４に入射した光は、コア基板６１を透過して開口部１３３を通り、撮像素子５２の受光部に入射する。このとき、外部からの光が絶縁層８３や絶縁層７３の表面に入射して迷光成分となってしまう可能性がある。
しかし、この例では絶縁層７３を構成する絶縁層膜４３１と、絶縁層８３を構成する絶縁層膜４３２とは、反射防止材または遮光可能な材料により形成されているため、これらの絶縁層に入射した光が反射して迷光成分となってしまうことを防止することができる。これにより、フレアの発生を抑制することができる。
なお、ここでは３層目の絶縁層７３および絶縁層８３全体が反射防止材または遮光可能な材料により形成されると説明したが、それらの絶縁層７３および絶縁層８３の表面部分のみが反射防止材または遮光可能な材料により形成されるようにしてもよい。
〈第４の実施の形態〉
〈撮像素子の実装について〉
また、撮像装置１２１では図３や図４に示したダム構造の溝部分である開口部９０に、撮像素子５２が実装されてからアンダーフィル１３９が塗布されて、アンダーフィル１３９の樹脂硬化が行われる。しかし、先にアンダーフィル１３９を形成してから撮像素子５２を実装するようにしてもよい。
そのような場合、製造処理では、例えば図２１の矢印Ｑ１２１に示すように、ガラス配線基板５１の開口部２２１内部に、アンダーフィル２４５としてのNCP(Non Conductive Paste)またはNCF(Non Conductive Film)が形成（塗布）される。なお、図２１において、図９における場合と対応する部分には同一の符号を付してあり、その説明は適宜省略する。
ここで、図２１における開口部２２１は、図４に示した開口部９０に対応する、ダム構造の溝である。図２１に示す例では、撮像素子５２の実装前にこの溝状の開口部２２１に予めアンダーフィル２４５が形成される。このような溝状の開口部２２１を利用することで、容易にアンダーフィル２４５を形成することが可能となる。なお、この場合、例えばバンプ２４１およびバンプ２４２は、撮像素子５２側に形成される。
そして、矢印Ｑ１２２に示すように、実装ヘッド２４３により、撮像素子５２が圧着等によりガラス配線基板５１にフリップチップ実装される。これにより、撮像素子５２を実装してから液体のアンダーフィルを塗布する必要がなくなる。
また、アンダーフィル２４５だけでなく、撮像素子５２の受光部の画素部分に、透明樹脂を予め形成しておくようにしてもよい。この場合、撮像素子５２が実装されると、撮像素子５２の受光部と、ガラス配線基板５１との間が透明樹脂により封止されることになる。
〈第５の実施の形態〉
〈撮像装置の構成例〉
また、図４に示した例では、開口部９０が開口部１３３の部分、つまり撮像素子５２の受光部の部分を完全に隙間なく囲むように形成される例について説明した。図４に示した例では、撮像素子５２が実装されると、開口部９０により囲まれる部分が空気により完全に封止されることになる。
これに対して、例えば図２２に示すように、撮像素子５２の受光部の部分を隙間なく囲むのではなく、一部に空気の通路、つまり通気口が設けられるように撮像素子５２の受光部の部分を囲む複数の開口部を形成するようにしてもよい。なお、図２２において図４における場合と対応する部分には同一の符号を付してあり、その説明は適宜省略する。
図２２の矢印Ｑ１３１に示す図は、ガラス配線基板５１を、ガラス配線基板５１の法線方向から見た図を示している。この例では、撮像素子５２の受光部と、コア基板６１との間の空間の封止される部分、すなわちガラス配線基板５１における撮像素子５２と対向する部分の領域を囲むように、Ｌ字形の４つの開口部４６１−１乃至開口部４６１−４が形成されている。
また、互いに隣接する開口部４６１−１と開口部４６１−２の間、開口部４６１−１と開口部４６１−３の間、開口部４６１−２と開口部４６１−４の間、および開口部４６１−３と開口部４６１−４の間には、それぞれ空気通路４６２−１乃至空気通路４６２−４が形成されている。なお、以下、開口部４６１−１乃至開口部４６１−４を特に区別する必要のない場合、単に開口部４６１とも称し、空気通路４６２−１乃至空気通路４６２−４を特に区別する必要のない場合、単に空気通路４６２とも称することとする。
このように矢印Ｑ１３１に示す例では、ガラス配線基板５１における撮像素子５２と対向する部分の領域が、配線層６２に形成された複数の溝状の開口部４６１により囲まれている。そして、互いに隣接する開口部４６１同士の間には、ガラス配線基板５１における撮像素子５２と対向する部分の領域と、外部の領域とを接続する通気口である空気通路４６２が形成されている。
ここで各開口部４６１の底面は２層目の絶縁層７２であり、その絶縁層７２の部分に、絶縁層７２内部に埋め込まれた導電層７４表面に形成されたパッド９２やパッド９３、パッド４６３、パッド４６４などのパッドが設けられている。
また、各空気通路４６２の底面は３層目の絶縁層７３であり、空気通路４６２の部分は開口部４６１の部分よりも厚み方向、つまりガラス配線基板５１の法線方向の撮像素子５２側への高さが高くなるようになっている。
このようにダム構造の開口部４６１が形成される場合においても、開口部４６１の外側および内側は、絶縁層７２よりも図中、手前側、つまり撮像素子５２側に高い絶縁層７３となっている。特に、図２２中、開口部４６１の内側に隣接する絶縁増７３の部分が凸部９１となっており、この凸部９１によりアンダーフィルがせき止められて、撮像素子５２の受光部への流入が防止される。
また、撮像素子５２のガラス配線基板５１への実装時には、例えば図９を参照して説明したように撮像素子５２が実装された後に、開口部４６１にアンダーフィルが塗布されて熱硬化が行われるか、または図２１を参照して説明したように予め開口部４６１にアンダーフィルが形成されてから撮像素子５２が実装される。
撮像素子５２がガラス配線基板５１に実装された状態で、矢印Ｑ１３１に示したガラス配線基板５１を図中、下から上方向に見ると、例えば矢印Ｑ１３２に示すようになっている。この例では、開口部４６１−３にアンダーフィル４６５が形成されており、開口部４６１−４にアンダーフィル４６６が形成されている。
また、撮像素子５２とガラス配線基板５１との間の部分に空気通路４６２−４、つまり通気可能な隙間が形成されており、これにより撮像素子５２とガラス配線基板５１との間の空間（領域）が完全には封止されていない状態となっていることが分かる。
例えば撮像素子５２の実装時には、開口部４６１に形成されたアンダーフィル４６５やアンダーフィル４６６が熱硬化により焼成されるが、この熱硬化時に空気通路４６２は、撮像素子５２とガラス配線基板５１との間の部分の空気を外部に逃す空気通路となる。
したがって、このような空気通路４６２により、撮像素子５２とガラス配線基板５１との間の部分、つまり封止部分の内圧の上昇を防ぐことが可能となる。
一般的に、アンダーフィルの熱硬化温度は130度程度であり、撮像素子５２の受光部を完全に封止した状態で熱硬化を行うと封止部分の内圧上昇により、撮像素子５２が傾いたり実装した撮像素子５２が外れたりするなどの不良が起こる原因となる。
そこで、この実施の形態では、空気通路４６２を設けることで、アンダーフィルの熱硬化時の内圧上昇を防止して、撮像装置１２１の歩留まりや特性を向上させることができるようにした。
なお、この空気通路４６２は、アンダーフィルの熱硬化後もそのままにしておくと、外部からゴミ等が撮像素子５２の受光部に侵入して付着するなど不良の原因となる。そのため、この例では、開口部４６１にアンダーフィルが形成された後、例えば空気通路４６２部分に内圧上昇を起こさない紫外線硬化樹脂や低温硬化樹脂などが塗布されて、最終的に撮像素子５２とガラス配線基板５１との間の部分が完全に封止される。
例えば開口部４６１部分に形成されるアンダーフィルは、ヤング率が大きいが熱硬化が必要な樹脂材料とされる。これに対して、空気通路４６２を封止するためのアンダーフィルは、開口部４６１部分に形成されるアンダーフィルとは異なる、高熱での焼成が不要な樹脂材料とされる。
このように空気通路４６２の部分も最終的には封止されることが望ましいが、必ずしも空気通路４６２の部分は封止されなくてもよい。また、ここではＬ字形の開口部４６１と、空気通路４６２とを設ける例について説明したが、これはあくまで一例であって、撮像素子５２とガラス配線基板５１との間の部分を囲む開口部や、その開口部に隣接して設けられる空気通路はどのようなものであってもよい。
〈第６の実施の形態〉
〈撮像装置の構成例〉
また、図２２に示した例において、開口部４６１に形成（塗布）したアンダーフィルを焼成後、空気通路４６２を樹脂等で塞ぐのではなく、空気通路４６２を介して撮像素子５２とガラス配線基板５１との間の部分に透明樹脂を導入し、封止を行うようにしてもよい。
そのような場合、空気通路４６２から開口部４６１により囲まれる部分、つまり撮像素子５２とガラス配線基板５１の間の部分に透明樹脂が注入され（埋め込まれ）、その透明樹脂により封止が行われる。これにより、透明樹脂による封止後、撮像装置１２１（パッケージ）に熱を印加した場合でも撮像素子５２とガラス配線基板５１の間の部分の内圧が上昇してしまうようなこともない。
このように撮像素子５２とガラス配線基板５１の間の部分に透明樹脂を埋め込む場合、撮像装置１２１は、例えば図２３に示すように構成される。なお、図２３において、図３または図２２における場合と対応する部分には同一の符号を付してあり、その説明は適宜省略する。
図２３に示す例では、ガラス配線基板５１の撮像素子５２側のビルドアップの多層の配線層６２には、開口部４６１が形成されており、それらの開口部４６１内に設けられたバンプ４９１やバンプ４９２によって撮像素子５２がガラス配線基板５１に実装されている。
また、各開口部４６１にはアンダーフィル４６５やアンダーフィル４６６が形成されている。そして、撮像装置１２１の開口部１３３の部分、すなわち開口部４６１と、撮像素子５２と、コア基板６１とに囲まれる空間には、図示せぬ空気通路４６２から注入された透明樹脂４９３が充填されている。換言すれば、撮像素子５２とガラス配線基板５１との間の部分が透明樹脂４９３により完全封止されている。
ここで、透明樹脂４９３は、例えば撮像素子５２の反りへの影響を考慮してヤング率ができるだけ小さい樹脂などとされる。また、光透過性のコア基板６１と透明樹脂４９３との界面における入射光の反射による撮像特性の悪化を防ぐため、透明樹脂４９３の屈折率が、例えばコア基板６１の屈折率と同等、すなわち略同じ屈折率となるように、透明樹脂４９３の材料が選択されている。
〈第７の実施の形態〉
〈撮像装置の構成例〉
さらに、アンダーフィルをせき止める凸部９１について、ビルドアップの多層の配線層６２や配線層６３を構成する一部の絶縁層のみが、他の絶縁層よりも厚く形成されるようにすることでアンダーフィルのせき止め効果を向上させたり、撮像素子５２の実装高さの調整を行い易くするようにすることができる。一方で、配線に関しては、絶縁層の厚みが薄い方が微細な加工が実施し易くなる。
そこで、例えば図２４に示すようにガラス配線基板５１の最も外側に位置する絶縁層７３および絶縁層８３を、他の絶縁層、すなわち絶縁層７１や絶縁層７２、絶縁層８１、絶縁層８２よりも厚くするようにしてもよい。なお、図２４において図３における場合と対応する部分には同一の符号を付してあり、その説明は適宜省略する。
図２４に示す例では、最外側に位置する絶縁層７３および絶縁層８３の図中、縦方向、つまりガラス配線基板５１の法線方向の厚みが、他の内層側に位置する絶縁層７１、絶縁層７２、絶縁層８１、および絶縁層８２の厚みよりも厚くなっている。これにより、撮像素子５２の実装高さを容易に調整することができるだけでなく、凸部９１の高さを高くして、アンダーフィル１３９のせき止め効果を向上させることができる。
また、内層側に設けられた絶縁層７１、絶縁層７２、絶縁層８１、および絶縁層８２の厚みは十分に薄いので、微細な金属配線を形成するなど、導電層の微細な加工を容易に実現することができる。なお、撮像素子５２等の実装部品の実装高さの調整は、例えば絶縁層７１や絶縁層７２など、各絶縁層の厚みを調整することにより行えばよい。
このように、各絶縁層の厚みを適切に調整することで、ガラス配線基板５１全体を最適な構造に設計することができる。なお、図２４に示した例は、あくまで一例であり、１層目の絶縁層７１の厚みを厚くして撮像素子５２の実装高さを高くすることなども考えられる。また、ガラス配線基板５１に印加される厚み方向の膜応力を表裏で均一にするため、表裏に形成する絶縁層の厚みや構造、つまり配線層６２と配線層６３の各絶縁層の厚みや構造は、できるだけ対称にすることが望ましい。
〈第８の実施の形態〉
〈撮像装置の構成例〉
また、アンダーフィルのせき止め構造について、絶縁層７３の一部または全部に対して親水処理や撥水処理を施すことにより、アンダーフィルのせき止め効果をさらに向上させるようにしてもよい。
そのような場合、撮像装置１２１は、例えば図２５に示すように構成される。なお、図２５において図３における場合と対応する部分には同一の符号を付してあり、その説明は適宜省略する。
図２５に示す例では、絶縁層７３に設けられた凸部９１の表面部分、すなわち矢印Ｗ１１により示される、凸部９１の撮像素子５２と対向する部分に対して、親水処理または撥水処理が施されている。これにより、開口部９０へのアンダーフィル１３９の塗布時に、アンダーフィル１３９が開口部９０の外部に流出してしまうことを防止することができる。すなわち、アンダーフィル１３９のせき止め効果を向上させることができる。
なお、凸部９１だけでなく、開口部９０の凸部９１側の斜面部分の一部や、絶縁層７３表面における開口部９０よりも外側、つまり開口部９０に対して、ガラス配線基板５１の中心側とは反対側の部分等にも親水処理や撥水処理が施されてもよい。
ここで、凸部９１の表面部分等に対する親水処理や撥水処理は、例えば目的とする領域に対してプラズマ処理を施したり、目的とする領域に金属膜等の薄膜を成膜したりすることにより行われる。
〈第９の実施の形態〉
〈電子機器の構成例〉
なお、以上においては、撮像装置１２１に本技術を適用する例について説明した。しかし、本技術は、半導体素子等の部品、特に基板との間の空間を封止することが好ましい部品が実装された、撮像装置１２１とは異なる半導体装置や、撮像装置１２１を含む各種の半導体装置を備える電子機器全般に対して適用可能である。
例えば本技術は、図２６に示す半導体装置にも適用可能である。なお、図２６において図３における場合と対応する部分には同一の符号を付してあり、その説明は適宜省略する。
図２６に示す例では、半導体装置５２１は、ガラス配線基板５１と、そのガラス配線基板５１に実装された、機械構造を有するMEMS(Micro Electro Mechanical Systems)素子５３１とから構成されている。
この例では、ガラス配線基板５１には、図３に示した開口部１３３および開口部１３４は設けられていない。また、実装素子の一例であるMEMS素子５３１は、開口部９０内部に設けられたバンプ９４やバンプ９５によって、ガラス配線基板５１にフリップチップ実装されている。
ここで、バンプ９４やバンプ９５は、図３における場合と同様に、最も外側に設けられた導電層７５よりもコア基板６１側にある導電層７４に形成されたパッド９２やパッド９３に形成されている。また、開口部９０の部分にはアンダーフィル１３９が形成されており、これによりMEMS素子５３１とガラス配線基板５１との間の部分が封止されている。
特に、MEMS素子５３１におけるガラス配線基板５１と対向する面の部分に機械構造が設けられている場合には、その機械構造の部分を封止することにより、機構構造の部分にダスト等が付着することを防止し、特性向上を図ることができる。
なお、以上において説明した各実施の形態や変形例を適宜、組み合わせるようにしてもよい。
〈撮像装置の構成例〉
さらに、本技術は、デジタルスチルカメラやビデオカメラ等の撮像装置や、撮像機能を有する携帯端末装置や、画像読取部に固体撮像装置を用いる複写機など、光電変換部に上述した撮像装置１２１に対応する固体撮像装置を用いる電子機器全般に対して適用可能である。
図２７は、本技術を適用した電子機器としての、撮像装置の構成例を示す図である。
図２７に示す撮像装置６０１は、レンズ群等を含む光学系６１１、撮像部６１２、DSP（Digital Signal Processor）回路６１３、フレームメモリ６１４、表示部６１５、記録部６１６、操作部６１７、および電源部６１８を有する。また、DSP回路６１３乃至電源部６１８は、バスライン６１９を介して相互に接続されている。
光学系６１１は、被写体からの入射光（像光）を取り込んで撮像部６１２の撮像面上に結像する。撮像部６１２は、光学系６１１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。この撮像部６１２は、例えば図３に示した撮像装置１２１に対応する。
DSP回路６１３は、撮像部６１２からの信号を処理する。例えばDSP回路６１３は、撮像部６１２による撮像で得られた各画素からの信号を処理し、フレームメモリ６１４に展開する処理を行う。
表示部６１５は、液晶表示パネルや有機EL（Electro Luminescence）パネルからなり、撮像部６１２で撮像された動画像または静止画像を表示する。記録部６１６は、撮像部６１２で撮像された動画像や静止画像を、DVD（Digital Versatile Disk）等の記録媒体に記録する。
操作部６１７は、ユーザによる操作の下に、撮像装置６０１が持つ様々な機能について操作指令を発する。電源部６１８は、DSP回路６１３、フレームメモリ６１４、表示部６１５、記録部６１６、および操作部６１７の動作電源となる各種の電源を、これらの供給対象に対して適宜供給する。
＜固体撮像装置の使用例＞
図２８は、上述の撮像装置１２１等の固体撮像装置（イメージセンサ）を使用する使用例を示す図である。
上述した固体撮像装置は、例えば、以下のように、可視光や、赤外光、紫外光、X線等の光をセンシングする様々なケースに使用することができる。
・デジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置
・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、TVや、冷蔵庫、エアーコンディショナ等の家電に供される装置
・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置
・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置
また、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
さらに、本技術は、以下の構成とすることも可能である。
（１）
コア基板と、
複数の導電層と複数の絶縁層とを有し、前記コア基板表面に形成された多層配線層と、
前記多層配線層に形成され、前記複数の絶縁層のうちの少なくとも最も前記コア基板から遠い最外側の絶縁層を貫通する開口部と、
前記開口部内における、前記複数の導電層のうちの最も前記コア基板から遠い最外側の導電層よりも前記コア基板側にある所定の導電層に設けられたパッド部分に接続された実装素子と
を備える半導体装置の製造方法であって、
前記開口部を形成するために前記所定の導電層に隣接する隣接絶縁層に形成された開口部分にレジストが塗布されるように、前記隣接絶縁層に形成されたシードメタル上にレジストパターンを形成し、
めっき処理が行われて前記レジストが除去された後、前記開口部分を含む前記隣接絶縁層上の前記シードメタルを除去することで前記所定の導電層に隣接する導電層を形成し、
前記最外側の絶縁層が形成された後、前記開口部を形成する
ステップを含む製造方法。
（２）
前記開口部内における前記実装素子と前記パッドとの接続部分に、その接続部分を保護する保護樹脂を形成するステップをさらに含む
（１）に記載の製造方法。
（３）
前記多層配線層に、前記実装素子と対向する領域を囲むように溝状の前記開口部を形成する
（２）に記載の製造方法。
（４）
前記多層配線層には、前記実装素子と対向する前記領域を囲むように複数の前記開口部が形成され、互いに隣接する前記開口部の間に、前記開口部により囲まれる前記実装素子と対向する前記領域と、外部とを接続する空気通路が形成される
（３）に記載の製造方法。
（５）
前記空気通路が前記保護樹脂とは異なる他の樹脂により封止される
（４）に記載の製造方法。
（６）
前記実装素子は、撮像素子であり、
前記コア基板は光透過性を有する材料から構成され、前記撮像素子の受光部が前記コア基板に対向するように前記撮像素子が前記パッド部分に接続され、
前記多層配線層における前記撮像素子と対向する部分には、外部から入射し、前記コア基板を透過した光を前記撮像素子の前記受光部へと導く光通過用開口部が形成される
（４）に記載の製造方法。
（７）
前記開口部により囲まれる前記撮像素子と対向する前記領域には透明樹脂が充填される
（６）に記載の製造方法。
（８）
前記実装素子と前記パッドとはバンプ接続により接続される
（１）乃至（７）の何れか一項に記載の製造方法。
（９）
前記多層配線層を構成する一部の絶縁層の厚みが、前記多層配線層を構成する他の絶縁層の厚みよりも厚くなっている
（１）乃至（８）の何れか一項に記載の製造方法。
（１０）
コア基板と、
複数の導電層と複数の絶縁層とを有し、前記コア基板表面に形成された多層配線層と、
前記多層配線層に形成され、前記複数の絶縁層のうちの少なくとも最も前記コア基板から遠い最外側の絶縁層を貫通する開口部と、
前記開口部内における、前記複数の導電層のうちの最も前記コア基板から遠い最外側の導電層よりも前記コア基板側にある所定の導電層に設けられたパッド部分に接続された実装素子と
を備える半導体装置。
（１１）
前記開口部内における前記実装素子と前記パッドとの接続部分に、その接続部分を保護する保護樹脂が形成されている
（１０）に記載の半導体装置。
（１２）
前記多層配線層に、前記実装素子と対向する領域を囲むように溝状の前記開口部が形成されている
（１１）に記載の半導体装置。
（１３）
前記多層配線層には、前記実装素子と対向する前記領域を囲むように複数の前記開口部が形成され、互いに隣接する前記開口部の間に、前記開口部により囲まれる前記実装素子と対向する前記領域と、外部とを接続する空気通路が形成されている
（１２）に記載の半導体装置。
（１４）
前記空気通路が前記保護樹脂とは異なる他の樹脂により封止されている
（１３）に記載の半導体装置。
（１５）
前記実装素子は、撮像素子である
（１３）に記載の半導体装置。
（１６）
前記コア基板は光透過性を有する材料から構成され、前記撮像素子の受光部が前記コア基板に対向するように前記撮像素子が前記パッド部分に接続され、
前記多層配線層における前記撮像素子と対向する部分には、外部から入射し、前記コア基板を透過した光を前記撮像素子の前記受光部へと導く光通過用開口部が形成されている
（１５）に記載の半導体装置。
（１７）
前記開口部により囲まれる前記撮像素子と対向する前記領域には透明樹脂が充填されている
（１６）に記載の半導体装置。
（１８）
前記実装素子と前記パッドとはバンプ接続により接続される
（１０）乃至（１７）の何れか一項に記載の半導体装置。
（１９）
前記多層配線層を構成する一部の絶縁層の厚みが、前記多層配線層を構成する他の絶縁層の厚みよりも厚くなっている
（１０）乃至（１８）の何れか一項に記載の半導体装置。
（２０）
コア基板と、
複数の導電層と複数の絶縁層とを有し、前記コア基板表面に形成された多層配線層と、
前記多層配線層に形成され、前記複数の絶縁層のうちの少なくとも最も前記コア基板から遠い最外側の絶縁層を貫通する開口部と、
前記開口部内における、前記複数の導電層のうちの最も前記コア基板から遠い最外側の導電層よりも前記コア基板側にある所定の導電層に設けられたパッド部分に接続された実装素子と
を備える電子機器。
５１ ガラス配線基板， ５２ 撮像素子， ６１ コア基板， ６２ 配線層， ６４ マイクロレンズ， ７１ 絶縁層， ７２ 絶縁層， ７３ 絶縁層， ７４ 導電層， ７５ 導電層， ９０ 開口部， ９１ 凸部， ９４ バンプ， ９５ バンプ， １２１ 撮像装置， １３３ 開口部， １３４ 開口部， １３９ アンダーフィル， ４０１ 凸部， ４３１ 絶縁層膜， ４６１−１乃至４６１−４，４６１ 開口部， ４６２−１乃至４６２−４，４６２ 空気通路， ４９３ 透明樹脂

Claims (20)

  1. コア基板と、
    複数の導電層と複数の絶縁層とを有し、前記コア基板表面に形成された多層配線層と、
    前記多層配線層に形成され、前記複数の絶縁層のうちの少なくとも最も前記コア基板から遠い最外側の絶縁層を貫通する開口部と、
    前記開口部内における、前記複数の導電層のうちの最も前記コア基板から遠い最外側の導電層よりも前記コア基板側にある所定の導電層に設けられたパッド部分に接続された実装素子と
    を備える半導体装置の製造方法であって、
    前記開口部を形成するために前記所定の導電層に隣接する隣接絶縁層に形成された開口部分にレジストが塗布されるように、前記隣接絶縁層に形成されたシードメタル上にレジストパターンを形成し、
    めっき処理が行われて前記レジストが除去された後、前記開口部分を含む前記隣接絶縁層上の前記シードメタルを除去することで前記所定の導電層に隣接する導電層を形成し、
    前記最外側の絶縁層が形成された後、前記開口部を形成する
    ステップを含む製造方法。
  2. 前記開口部内における前記実装素子と前記パッドとの接続部分に、その接続部分を保護する保護樹脂を形成するステップをさらに含む
    請求項１に記載の製造方法。
  3. 前記多層配線層に、前記実装素子と対向する領域を囲むように溝状の前記開口部を形成する
    請求項２に記載の製造方法。
  4. 前記多層配線層には、前記実装素子と対向する前記領域を囲むように複数の前記開口部が形成され、互いに隣接する前記開口部の間に、前記開口部により囲まれる前記実装素子と対向する前記領域と、外部とを接続する空気通路が形成される
    請求項３に記載の製造方法。
  5. 前記空気通路が前記保護樹脂とは異なる他の樹脂により封止される
    請求項４に記載の製造方法。
  6. 前記実装素子は、撮像素子であり、
    前記コア基板は光透過性を有する材料から構成され、前記撮像素子の受光部が前記コア基板に対向するように前記撮像素子が前記パッド部分に接続され、
    前記多層配線層における前記撮像素子と対向する部分には、外部から入射し、前記コア基板を透過した光を前記撮像素子の前記受光部へと導く光通過用開口部が形成される
    請求項４に記載の製造方法。
  7. 前記開口部により囲まれる前記撮像素子と対向する前記領域には透明樹脂が充填される
    請求項６に記載の製造方法。
  8. 前記実装素子と前記パッドとはバンプ接続により接続される
    請求項１に記載の製造方法。
  9. 前記多層配線層を構成する一部の絶縁層の厚みが、前記多層配線層を構成する他の絶縁層の厚みよりも厚くなっている
    請求項１に記載の製造方法。
  10. コア基板と、
    複数の導電層と複数の絶縁層とを有し、前記コア基板表面に形成された多層配線層と、
    前記多層配線層に形成され、前記複数の絶縁層のうちの少なくとも最も前記コア基板から遠い最外側の絶縁層を貫通する開口部と、
    前記開口部内における、前記複数の導電層のうちの最も前記コア基板から遠い最外側の導電層よりも前記コア基板側にある所定の導電層に設けられたパッド部分に接続された実装素子と
    を備える半導体装置。
  11. 前記開口部内における前記実装素子と前記パッドとの接続部分に、その接続部分を保護する保護樹脂が形成されている
    請求項１０に記載の半導体装置。
  12. 前記多層配線層に、前記実装素子と対向する領域を囲むように溝状の前記開口部が形成されている
    請求項１１に記載の半導体装置。
  13. 前記多層配線層には、前記実装素子と対向する前記領域を囲むように複数の前記開口部が形成され、互いに隣接する前記開口部の間に、前記開口部により囲まれる前記実装素子と対向する前記領域と、外部とを接続する空気通路が形成されている
    請求項１２に記載の半導体装置。
  14. 前記空気通路が前記保護樹脂とは異なる他の樹脂により封止されている
    請求項１３に記載の半導体装置。
  15. 前記実装素子は、撮像素子である
    請求項１３に記載の半導体装置。
  16. 前記コア基板は光透過性を有する材料から構成され、前記撮像素子の受光部が前記コア基板に対向するように前記撮像素子が前記パッド部分に接続され、
    前記多層配線層における前記撮像素子と対向する部分には、外部から入射し、前記コア基板を透過した光を前記撮像素子の前記受光部へと導く光通過用開口部が形成されている
    請求項１５に記載の半導体装置。
  17. 前記開口部により囲まれる前記撮像素子と対向する前記領域には透明樹脂が充填されている
    請求項１６に記載の半導体装置。
  18. 前記実装素子と前記パッドとはバンプ接続により接続される
    請求項１０に記載の半導体装置。
  19. 前記多層配線層を構成する一部の絶縁層の厚みが、前記多層配線層を構成する他の絶縁層の厚みよりも厚くなっている
    請求項１０に記載の半導体装置。
  20. コア基板と、
    複数の導電層と複数の絶縁層とを有し、前記コア基板表面に形成された多層配線層と、
    前記多層配線層に形成され、前記複数の絶縁層のうちの少なくとも最も前記コア基板から遠い最外側の絶縁層を貫通する開口部と、
    前記開口部内における、前記複数の導電層のうちの最も前記コア基板から遠い最外側の導電層よりも前記コア基板側にある所定の導電層に設けられたパッド部分に接続された実装素子と
    を備える電子機器。
JP2016018881A 2016-02-03 2016-02-03 半導体装置および製造方法、並びに電子機器 Pending JP2017139316A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016018881A JP2017139316A (ja) 2016-02-03 2016-02-03 半導体装置および製造方法、並びに電子機器
CN201780008573.0A CN108604574B (zh) 2016-02-03 2017-01-20 半导体装置及制造方法、成像装置、以及电子设备
PCT/JP2017/001852 WO2017135062A1 (ja) 2016-02-03 2017-01-20 半導体装置および製造方法、撮像装置、並びに電子機器
US16/070,383 US11043436B2 (en) 2016-02-03 2017-01-20 Semiconductor device, manufacturing method, imaging device, and electronic apparatus for enabling component mounting with high flatness

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016018881A JP2017139316A (ja) 2016-02-03 2016-02-03 半導体装置および製造方法、並びに電子機器

Publications (1)

Publication Number Publication Date
JP2017139316A true JP2017139316A (ja) 2017-08-10

Family

ID=59500683

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016018881A Pending JP2017139316A (ja) 2016-02-03 2016-02-03 半導体装置および製造方法、並びに電子機器

Country Status (4)

Country Link
US (1) US11043436B2 (ja)
JP (1) JP2017139316A (ja)
CN (1) CN108604574B (ja)
WO (1) WO2017135062A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019110705A (ja) * 2017-12-19 2019-07-04 大日本印刷株式会社 圧電素子積層体およびそれを用いた振動発電デバイス
WO2020003732A1 (ja) * 2018-06-29 2020-01-02 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び電子機器
JP2020141064A (ja) * 2019-02-28 2020-09-03 大日本印刷株式会社 配線基板および素子
US20230005880A1 (en) * 2021-06-30 2023-01-05 Texas Instruments Incorporated Flip chip packaged devices with thermal pad
JP2024002572A (ja) * 2022-06-24 2024-01-11 沖電気工業株式会社 半導体装置及び半導体装置製造方法
WO2024202527A1 (ja) * 2023-03-29 2024-10-03 ソニーセミコンダクタソリューションズ株式会社 半導体パッケージ、半導体装置、および、半導体パッケージの製造方法
WO2025009257A1 (ja) * 2023-07-05 2025-01-09 株式会社ジャパンディスプレイ 電子装置
WO2026009953A1 (ja) * 2024-07-03 2026-01-08 大日本印刷株式会社 貫通電極基板、素子付き貫通電極基板、半導体装置および貫通電極用基板

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10128289B2 (en) 2016-09-12 2018-11-13 Semiconductor Components Industries, Llc Embedded image sensor semiconductor packages and related methods
JP2019040893A (ja) 2017-08-22 2019-03-14 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置およびその製造方法、並びに電子機器
US10804305B2 (en) * 2018-04-23 2020-10-13 Sunny Opotech North America Inc. Manufacture of semiconductor module with dual molding
CN109494241B (zh) * 2018-10-08 2020-11-24 武汉华星光电半导体显示技术有限公司 柔性oled显示面板及其制备方法
EP3886170A4 (en) * 2018-11-20 2022-08-17 LG Innotek Co., Ltd. SUBSTRATE FOR AN IMAGE SENSOR
KR20230157536A (ko) * 2019-03-08 2023-11-16 데쿠세리아루즈 가부시키가이샤 접속 구조체의 제조 방법, 및 접속 구조체, 그리고 필름 구조체, 및 필름 구조체의 제조 방법
CN111757593B (zh) * 2020-06-29 2023-12-22 深圳市百柔新材料技术有限公司 玻璃芯板电路板及其制备方法
CN112701134B (zh) * 2020-12-30 2023-04-25 长春长光辰芯微电子股份有限公司 一种图像传感器
WO2022271598A1 (en) * 2021-06-21 2022-12-29 Meta Platforms Technologies, Llc Camera module with component size based on image sensor
TWI774597B (zh) * 2021-10-29 2022-08-11 矽品精密工業股份有限公司 電子封裝件及其製法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1571706B1 (en) * 2002-11-21 2018-09-12 Hitachi, Ltd. Electronic device
JP3768487B2 (ja) * 2003-03-26 2006-04-19 三菱電機株式会社 カメラモジュール
TWI296154B (en) * 2004-01-27 2008-04-21 Casio Computer Co Ltd Optical sensor module
JP4170968B2 (ja) 2004-02-02 2008-10-22 松下電器産業株式会社 光学デバイス
US20090053850A1 (en) * 2005-03-25 2009-02-26 Fujifilm Corporation Method of manufacturing solid state imaging device
KR100735492B1 (ko) * 2005-11-23 2007-07-04 삼성전기주식회사 단차부를 갖는 인쇄회로기판을 이용한 카메라 모듈
TW200727501A (en) * 2006-01-11 2007-07-16 Advanced Semiconductor Eng Image sensor module and method for manufacturing the same
JP4874005B2 (ja) * 2006-06-09 2012-02-08 富士通セミコンダクター株式会社 半導体装置、その製造方法及びその実装方法
KR100790996B1 (ko) * 2006-08-30 2008-01-03 삼성전자주식회사 이미지 센서 패키지, 그 제조 방법 및 이를 포함하는이미지 센서 모듈
US20080211075A1 (en) * 2006-10-06 2008-09-04 Advanced Chip Engineering Technology Inc. Image sensor chip scale package having inter-adhesion with gap and method of the same
JP2008305972A (ja) 2007-06-07 2008-12-18 Panasonic Corp 光学デバイス及びその製造方法、並びに、光学デバイスを用いたカメラモジュール及び該カメラモジュールを搭載した電子機器
US7893527B2 (en) * 2007-07-24 2011-02-22 Samsung Electro-Mechanics Co., Ltd. Semiconductor plastic package and fabricating method thereof
JPWO2009041159A1 (ja) * 2007-09-28 2011-01-20 三洋電機株式会社 素子搭載用基板及びその製造方法、回路装置及びその製造方法、携帯機器
US9460951B2 (en) * 2007-12-03 2016-10-04 STATS ChipPAC Pte. Ltd. Semiconductor device and method of wafer level package integration
CN101494233A (zh) * 2008-01-24 2009-07-29 索尼株式会社 固态摄像装置及其制造方法
TW200952142A (en) * 2008-06-13 2009-12-16 Phoenix Prec Technology Corp Package substrate having embedded semiconductor chip and fabrication method thereof
KR101608729B1 (ko) * 2009-10-01 2016-04-20 삼성전자주식회사 이미지 센서 모듈, 이의 제조방법, 이미지 센서 모듈을 구비하는 촬상소자 및 이의 제조방법
KR100976812B1 (ko) * 2010-02-08 2010-08-20 옵토팩 주식회사 전자 소자 패키지 및 그 제조 방법
US8581386B2 (en) * 2010-02-26 2013-11-12 Yu-Lin Yen Chip package
US8698269B2 (en) * 2011-02-28 2014-04-15 Ibiden Co., Ltd. Wiring board with built-in imaging device and method for manufacturing same
US8975183B2 (en) * 2012-02-10 2015-03-10 Taiwan Semiconductor Manufacturing Co., Ltd. Process for forming semiconductor structure
KR101976602B1 (ko) * 2012-12-26 2019-05-10 엘지이노텍 주식회사 인쇄회로 기판 및 그 제조 방법
US8896094B2 (en) * 2013-01-23 2014-11-25 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for inductors and transformers in packages
JP6316609B2 (ja) * 2014-02-05 2018-04-25 新光電気工業株式会社 配線基板及び半導体装置と配線基板の製造方法及び半導体装置の製造方法
US9379081B2 (en) * 2014-03-24 2016-06-28 King Dragon Nternational Inc. Semiconductor device package and method of the same
TWI582916B (zh) * 2015-04-27 2017-05-11 南茂科技股份有限公司 多晶片封裝結構、晶圓級晶片封裝結構及其製程
US20170098628A1 (en) * 2015-10-05 2017-04-06 Mediatek Inc. Semiconductor package structure and method for forming the same

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019110705A (ja) * 2017-12-19 2019-07-04 大日本印刷株式会社 圧電素子積層体およびそれを用いた振動発電デバイス
WO2020003732A1 (ja) * 2018-06-29 2020-01-02 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び電子機器
US11894407B2 (en) 2018-06-29 2024-02-06 Sony Semiconductor Solutions Corporation Imaging apparatus and electronic device
JP2020141064A (ja) * 2019-02-28 2020-09-03 大日本印刷株式会社 配線基板および素子
JP7305985B2 (ja) 2019-02-28 2023-07-11 大日本印刷株式会社 配線基板および素子
US20230005880A1 (en) * 2021-06-30 2023-01-05 Texas Instruments Incorporated Flip chip packaged devices with thermal pad
US11955456B2 (en) * 2021-06-30 2024-04-09 Texas Instruments Incorporated Flip chip packaged devices with thermal pad
JP2024002572A (ja) * 2022-06-24 2024-01-11 沖電気工業株式会社 半導体装置及び半導体装置製造方法
JP7790282B2 (ja) 2022-06-24 2025-12-23 沖電気工業株式会社 半導体装置及び半導体装置製造方法
WO2024202527A1 (ja) * 2023-03-29 2024-10-03 ソニーセミコンダクタソリューションズ株式会社 半導体パッケージ、半導体装置、および、半導体パッケージの製造方法
WO2025009257A1 (ja) * 2023-07-05 2025-01-09 株式会社ジャパンディスプレイ 電子装置
WO2026009953A1 (ja) * 2024-07-03 2026-01-08 大日本印刷株式会社 貫通電極基板、素子付き貫通電極基板、半導体装置および貫通電極用基板

Also Published As

Publication number Publication date
CN108604574A (zh) 2018-09-28
US20190019737A1 (en) 2019-01-17
WO2017135062A1 (ja) 2017-08-10
CN108604574B (zh) 2022-08-26
US11043436B2 (en) 2021-06-22

Similar Documents

Publication Publication Date Title
JP2017139316A (ja) 半導体装置および製造方法、並びに電子機器
KR102366336B1 (ko) 반도체 장치, 및, 반도체 장치의 제조 방법
JP6885331B2 (ja) 半導体装置およびその製造方法、並びに電子機器
JP5794020B2 (ja) 固体撮像装置
JP4567074B2 (ja) カメラモジュールパッケージ及びその製造方法
US8823872B2 (en) Image pickup module with improved flatness of image sensor and via electrodes
CN108701696B (zh) 玻璃中介层模块、成像装置和电子设备
US10446598B2 (en) Semiconductor device, manufacturing method, and electronic apparatus
CN104469106B (zh) 摄像模块
WO2017126376A1 (ja) イメージセンサ、製造方法、及び、電子機器
WO2004107738A1 (ja) 撮像装置およびその製造方法
JP2010045082A (ja) 表示素子・電子素子モジュールおよびその製造方法、電子情報機器
US8951858B2 (en) Imager device with electric connections to electrical device
CN103081105B (zh) 图像拾取装置、图像拾取模块和照相机
JP2004079578A (ja) 半導体装置
TWI886521B (zh) 影像感測器封裝製造的方法
WO2022085326A1 (ja) 撮像装置、電子機器および撮像装置の製造方法
JP2011066093A (ja) 撮像ユニット
KR102396489B1 (ko) 카메라 패키징 장치
KR102396490B1 (ko) 반도체 칩을 포함하는 카메라 패키징 장치
JP2016076616A (ja) 半導体装置、製造装置、製造方法
JP6427864B2 (ja) 固体撮像素子及び電子カメラ
JP2014199949A (ja) 撮像ユニット
JP2015073017A (ja) 半導体装置及び電子カメラ