JP2017147573A

JP2017147573A - リング発振回路

Info

Publication number: JP2017147573A
Application number: JP2016027346A
Authority: JP
Inventors: 正敏佐藤; Masatoshi Sato
Original assignee: Seiko NPC Corp
Current assignee: Seiko NPC Corp
Priority date: 2016-02-16
Filing date: 2016-02-16
Publication date: 2017-08-24
Anticipated expiration: 2036-02-16
Also published as: JP6739943B2

Abstract

【課題】周波数が安定化され精度の高い発振出力が得られるリングオシレータを提供する。【解決手段】レギュレータ１の内部電源電圧を電源として動作する奇数段のインバータ１１、１２、１３をリング状に縦続接続してなるリング発振部と、前記インバータ間に接続された抵抗素子Ｒ１、Ｒ２、Ｒ３、第１のキャパシタＣ11、Ｃ21、Ｃ31及び第２のキャパシタＣ12、Ｃ22、Ｃ32から構成された遅延回路とを有する。前記インバータの各々の出力は、それぞれ前記抵抗素子を介して次段の前記インバータの入力となり、前記インバータの各々の入力節点は、前記第１のキャパシタを介して前記内部電源電圧に接続され、前記第１のキャパシタと同じ容量値を持つ前記第２のキャパシタを介して接地され、前記インバータの全ての反転電圧は、前記内部電源電圧の２分の１である。【選択図】図１

Description

本発明は、周波数が安定化され精度の高い発振出力が得られるリング発振回路に関するものである。

リング発振回路は、奇数個のインバータを直列接続し、最終段のインバータの出力端を最前段のインバータの入力端に接続して構成される（特許文献１（特に、第４図参照））。各インバータは、入出力電圧の安定な組み合わせ状態を作ることができないと発振する。このときの発振周波数は、各インバータ１段当たりの遅延時間の総和によって決まる。したがって、リング発振回路の発振周波数の調整は、リング発振回路を構成する遅延回路の遅延時間を調整することによって行われる。

図２は、従来のリング発振回路の一例を示している。図において、インバータ１０１、１０２、１０３は、第１の電源電圧Ｖddと第２の電源電圧Ｖss（ＧＮＤ）の間に直列に接続され、インバータ１０１の入力とインバータ１０３の出力とがリング状に接続されている。そして、インバータ１０３の出力とインバータ１０１の入力との間に抵抗素子１１１が接続され、抵抗素子１１１とインバータ１０１の入力との間には一端が第２の電源電圧Ｖssに接続されたキャパシタ１２１の他端が接続されている。同様に、インバータ１０１の出力とインバータ１０２の入力との間に抵抗素子１１２が接続され、抵抗素子１１２とインバータ１０２の入力との間には一端が第２の電源電圧Ｖssに接続されたキャパシタ１２２の他端が接続されている。また、インバータ１０２の出力とインバータ１０３の入力との間に抵抗素子１１３が接続され、抵抗素子１１３とインバータ１０３の入力との間には一端が第２の電源電圧Ｖssに接続されたキャパシタ１２３の他端が接続されている。即ち、図２では、これらインバータが各抵抗素子及びキャパシタからなる遅延回路を間に挟んでリング発振回路を構成している。

インバータ１０１の出力電圧が低レベルから高レベルに変化すると、キャパシタ１２２は、第１の電源電圧Ｖddからインバータ１０１及び抵抗素子１１２を通して充電される。インバータ１０１の等価抵抗は通常無視できるほど小さいからキャパシタ１２２の充電電流は抵抗素子１１２の抵抗値によって決まり、キャパシタ１２２の電圧上昇の時間的変化は、キャパシタ１２２の容量と抵抗素子１１２を流れる充電電流によって決定される。このようにして、キャパシタ１２２の電圧は時間の経過と共に上昇し、次のインバータ１０２の出力電圧が反転するのに必要な電圧（スレッショルド電圧Ｖｔ）に達するとインバータ１０２の出力電圧は、高レベルから低レベルに変化する。したがって、インバータ１０２の出力電圧はインバータ１０１の出力電圧が変化したときより遅れて変化する。この遅れはキャパシタ１２２の電圧の時間的変化で決まる。そして、遅れ時間は、キャパシタ１２２の容量値と抵抗素子１１２の抵抗値の積、即ち、キャパシタ１２２と抵抗素子１１２とからなる遅延回路の時定数に略等しくなる。

また、インバータ１０２の出力電圧が高レベルから低レベルに変化する場合はキャパシタ１２２の充電がインバータ１０２を通しての放電に変わる。このようにして、次のインバータ１０３の出力電圧も遅れて変化する。そして、最初のインバータ１０１の出力が次に変化するのは、インバータ１０３の出力電圧が変化した後、キャパシタ１２１が充電されてインバータ１０１の入力電圧がスレッショルド電圧になってからである。
このように、インバータの出力電圧は、各インバータの出力に接続されている抵抗素子とキャパシタによって構成される遅延回路にほぼ等しい時間を周期として変化する。

特許文献１には、複数のＣＭＯＳインバータが奇数段縦続接続したリングオシレータと、前段の前記ＣＭＯＳインバータの出力と次段の前記ＣＭＯＳインバータの入力との間に接続された抵抗素子と、抵抗素子と前記ＣＭＯＳインバータの入力との接続点に一端が接続され他端に接地電圧が与えられるキャパシタとを有するリング発振回路を利用した温度検出回路が開示されている。

特開平２−１４７８２８号公報

リング発振器を時計等のクロックに利用することを想定すると、1sec以上に分周した遅い周波数での高安定化が望ましい。リング発振器をワンチップに集積させる場合には、レギュレータや発振部の能動素子の発生する1/fノイズに依存して周波数が変動してしまうため遅い周波数での高安定化が水晶振動子を用いた発振器等に比べると大幅に悪化する。例えば、３段のリング発振器で考えた場合、入力の反転電圧Ｖｔが1/fノイズの揺らぎで周波数が大きく変動してしまうという問題があった。
本発明は、このような事情によりなされたもので、周波数が安定化され精度の高い発振出力が得られるリングオシレータを提供する。

本発明のリングオシレータに一態様は、内部電源電圧を生成するレギュレータと、前記内部電源電圧を電源として動作する奇数段のインバータをリング状に縦続接続して構成されたリング発振部と、前記インバータ間に接続された抵抗素子、第１のキャパシタ及び第２のキャパシタから構成された遅延回路とを具備し、前記インバータの各々の出力は、それぞれ前記抵抗素子を介して次段の前記インバータの入力となり、前記インバータの各々の入力節点は、前記第１のキャパシタを介して前記内部電源電圧に接続されると共に、前記第１のキャパシタと同じ容量値を持つ前記第２のキャパシタを介して接地され、前記インバータの全ての反転電圧は、前記内部電源電圧の２分の１であることを特徴としている。

本発明のリングオシレータは、リングオシレータの反転電圧（Ｖｔ）がレギュレータ及び発振部能動素子の1/fノイズで大きく揺らいでも高（Ｈ）パルス区間と低（Ｌ）パルス区間の総和（１周期）は一定となり1/fノイズの影響を受けなくなる。このため1/fノイズで不安定だった周波数は安定化され精度の高い発振出力が得られる。

実施例１に係るリングオシレータを説明する回路図。従来のリングオシレータを説明する回路図。

本発明のリングオシレータは、内部電源電圧により動作する複数のインバータから構成された発振回路を有し、それぞれのインバータ間に接続された抵抗素子とキャパシタとで構成される遅延回路で発振周波数が決まる構成とし、インバータの反転レベル（スレッショルド電圧Ｖｔ）を内部電源の１／２に正確に合わせ、キャパシタ容量も１／２づつに分割して接続することに特徴がある。
以下、実施例を参照して発明の実施の形態を説明する。

この実施例におけるリングオシレータは、内部電源電圧Ｖregを生成するレギュレータ回路１と、内部電源電圧Ｖregを電源として動作する奇数段（この実施例では３個）のインバータ１１〜１３をリング状に縦続接続して構成されたリング発振部と、これらインバータ間に接続された抵抗素子Ｒ１、Ｒ２、Ｒ３、第１のキャパシタＣ11、Ｃ21、Ｃ31、及び第２のキャパシタＣ12、Ｃ22、Ｃ32から構成された遅延回路とを具備している。これらインバータの各々の出力は、それぞれ各抵抗素子を介して次段のインバータの入力となる。これらインバータの各々の入力節点は、第１のキャパシタを介して内部電源電圧Ｖregに接続され、第１のキャパシタと同じ容量値を持つ第２のキャパシタを介して接地される。そして、インバータの全ての反転電圧は、内部電源電圧Ｖregの２分の１であるように構成されている。

図１は、この実施例のリング発振回路を示している。図において、インバータ１１、１２、１３は、レギュレータ回路１から生成された内部電源電圧Ｖregと接地電圧Ｖss（ＧＮＤ）の間に直列に接続され、インバータ１１の入力とインバータ１３の出力とがリング状に接続されてリング発振部を構成している。
そして、インバータ１３の出力とインバータ１１の入力との間には、抵抗素子Ｒ１が接続されている。抵抗素子Ｒ１とインバータ１１の入力との間の入力節点は、第１のキャパシタＣ11を介して内部電源電圧Ｖregに接続され、それと共に第１のキャパシタＣ11と同じ容量値の第２のキャパシタＣ12を介して接地電圧Ｖssに接続されている。

また、インバータ１１の出力とインバータ１２の入力との間には、抵抗素子Ｒ２が接続されている。抵抗素子Ｒ２とインバータ１２の入力との間の入力節点は、第１のキャパシタＣ21を介して内部電源電圧Ｖregに接続されると共に第１のキャパシタＣ21と同じ容量値の第２のキャパシタＣ22を介して接地電圧Ｖssに接続されている。
図１に示すように、このリング発振回路は、奇数段のインバータがリング状に縦続接続されて構成された発振部と、これらインバータ間に配された抵抗素子及びキャパシタからなる遅延回路とから構成されている。

また、インバータ１２の出力とインバータ１３の入力との間には、抵抗素子Ｒ３が接続されている。抵抗素子Ｒ３とインバータ１１の入力との間の入力節点は、第１のキャパシタＣ31を介して内部電源電圧Ｖregに接続されると共に第１のキャパシタＣ31と同じ容量値の第２のキャパシタＣ32を介して接地電圧Ｖssに接続されている。
さらに、ここで使用するインバータの全ての反転電圧は、レギュレータ回路１から生成された内部電源電圧Ｖregの２分の１である。

インバータ１１の出力電圧が、例えば、低レベルから高レベルに変化すると、キャパシタＣ21、Ｃ22は、内部電源電圧Ｖregからインバータ１１及び抵抗素子Ｒ２を通して充電される。これらキャパシタの充電電流は抵抗素子Ｒ２の抵抗値によって略決まり、キャパシタＣ21、Ｃ22の電圧上昇の時間的変化は、キャパシタＣ21、Ｃ22の容量と抵抗素子Ｃ２を流れる充電電流によって決定される。このようにして、キャパシタＣ21、Ｃ22の電圧は時間の経過と共に上昇し、次のインバータ１２の出力電圧が反転するのに必要な電圧（スレッショルド電圧Ｖｔ）に達すると、インバータ１２の出力電圧は、高レベルから低レベルに変化する。したがって、インバータ１２の出力電圧はインバータ１１の出力電圧が変化したときより遅れて変化する。この遅れはキャパシタＣ21、Ｃ22の電圧の時間的変化で決まる。そして、遅れ時間は、キャパシタＣ21、Ｃ22の容量値と抵抗素子Ｒ２の抵抗値の積、即ち、キャパシタＣ21、Ｃ22と抵抗素子Ｒ２とからなる遅延回路の時定数に略等しくなる。

インバータ１２の出力電圧が高レベルから低レベルに変化すると、キャパシタＣ31、Ｃ32の充電がインバータ１２を通しての放電に変わる。このようにして、次のインバータ１３の出力電圧も遅れて変化する。そして、最初のインバータ１１の出力が次に変化するのは、インバータ１３の出力電圧が変化した後、キャパシタＣ11、Ｃ12が充電されてインバータ１１の入力電圧がスレッショルド電圧になってからである。
このように、インバータの出力電圧は、各インバータの出力に接続されている抵抗素子とキャパシタによって構成される遅延回路にほぼ等しい時間を周期として変化する。

リングオシレータは、前述のように、インバータを奇数段、リング状に直列に結んだものであり、基本的に信号を反転遅延回路を通した後に帰還をかけた構成をしている。そして、一定時間ごとに状態が反転して安定な状態を持たず発振回路として機能するものである。発振回路は、段数をｎとし、１段当りの遅延時間をＴｄで表すとリングオシレータの発振周波数ｆが１／（２ｎ・Ｔｄ）で表わされる。
この実施例では、ｎ＝３であり、当初の条件をインバータ１１の出力電圧をＶregから始まるとする。この条件では、インバータ１２の出力電圧はＶss、インバータ１３の出力電圧はＶregである。動作が始まると、最初のインバータ１１には高い電圧Ｖregが入力されるので、この出力電圧は降下し、インバータ１２の出力電圧は遅延時間Ｔｄ遅れてＶregへ向けて変化し、さらに、インバータ１３の出力電圧は遅延時間Ｔｄ後にＶssレベルに変化する。このように、連続するノードの電圧の遅延時間がＴｄになるように発振する。

この実施例では、リングオシレータをワンチップに集積させるが、この場合、レギュレータや発振部の能動素子の発生する1/fノイズに依存して発振周波数が変動してしまうため遅い周波数での高安定化が悪化する。例えば、反転レベルＶｔが1/fノイズの揺らぎで大きく変動してしまう。そこで、この実施例では、インバータの反転電圧Ｖｔをレギュレータ回路からの定電圧である内部電源電圧Ｖregの１／２に正確に合わせる。そして、全ての遅延回路に用いられる容量を第１及び第２の２つのキャパシタを分割して用いる。
このような、構成により、リングオシレータの反転電圧Ｖｔがレギュレータ及び発振部能動素子の1/fノイズで大きく揺らいでも１周期（ハイ（Ｈ）パルス区間とロウ（Ｌ）パルス区間の総和である）では一定となり1/fノイズの影響を受け難くなる。その結果1/fノイズで不安定だった周波数は安定化され精度の高い発振出力が得られる。

１・・・レギュレータ回路
１１、１２、１３・・・インバータ

Claims

内部電源電圧を生成するレギュレータと、前記内部電源電圧を電源として動作する奇数段のインバータをリング状に縦続接続して構成されたリング発振部と、前記インバータ間に接続された抵抗素子、第１のキャパシタ及び第２のキャパシタから構成された遅延回路とを具備し、前記インバータの各々の出力は、それぞれ前記抵抗素子を介して次段の前記インバータの入力となり、前記インバータの各々の入力節点は、前記第１のキャパシタを介して前記内部電源電圧に接続されると共に、前記第１のキャパシタと同じ容量値を持つ前記第２のキャパシタを介して接地され、前記インバータの全ての反転電圧は前記内部電源電圧の２分の１であることを特徴とするリングオシレータ。