JP2017157649A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2017157649A
JP2017157649A JP2016038338A JP2016038338A JP2017157649A JP 2017157649 A JP2017157649 A JP 2017157649A JP 2016038338 A JP2016038338 A JP 2016038338A JP 2016038338 A JP2016038338 A JP 2016038338A JP 2017157649 A JP2017157649 A JP 2017157649A
Authority
JP
Japan
Prior art keywords
shunt resistor
semiconductor device
semiconductor chip
resistor
die pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016038338A
Other languages
English (en)
Inventor
竜也 板橋
Tatsuya Itabashi
竜也 板橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2016038338A priority Critical patent/JP2017157649A/ja
Priority to CN201620975323.7U priority patent/CN205944084U/zh
Publication of JP2017157649A publication Critical patent/JP2017157649A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/076—Connecting or disconnecting of strap connectors
    • H10W72/07651—Connecting or disconnecting of strap connectors characterised by changes in properties of the strap connectors during connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/60—Strap connectors, e.g. thick copper clips for grounding of power devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/853—On the same surface
    • H10W72/871—Bond wires and strap connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】シャント抵抗を直接フィンに接合することにより、大電流で使用されても熱影響を受けずに電流検出を可能とした高信頼性の半導体装置を提供すること。【解決手段】本発明の半導体装置は、複数のダイパッドと複数のリードからなるリードフレームと、ダイパッドの上面側に搭載された半導体チップと、抵抗体と複数の端子からなるシャント抵抗と、半導体チップの電極を電気的に配線するクリップと、絶縁層と放熱体からなるフィンと、リードフレームのダイパッドと半導体チップとシャント抵抗とクリップと、リードの一部およびフィンの一部を樹脂封止するモールド樹脂とを備え、シャント抵抗は、複数の端子がダイパッド間を跨ぐように配置され、ダイパッドの上面側に接合されていることを特徴とする。【選択図】図１

Description

本発明は、半導体装置に関し、特に半導体チップとシャント抵抗を搭載し、モールド樹脂で樹脂封止された半導体装置に関する。
一般的に、リードフレームに半導体チップとシャント抵抗を組み合わせて搭載した樹脂封止型半導体装置が知られている。シャント抵抗は電気回路の回路電流を検出するためや電源の電圧安定化させるために使用されている。
また、例えば、特許文献１には、シャント抵抗体に向けて延びる熱伝導体が形成された、シャント抵抗モジュールが開示されている。これにより、大電流により高温になっても、放熱特性を改善したシャント抵抗モジュールとしている。
特開２０１４−１４２３１４号公報
一般的に、抵抗器は、大電流が流れると、抵抗熱によって高温になる。シャント抵抗器が高温になると、電流検出不具合が発生するので、放熱構造が重要である。
しかしながら、従来技術は、シャント抵抗体２４からの放熱は、第１樹脂体、熱伝導体、はんだ、絶縁層、基板、ヒートシンクと複数の部材を介して、外部へ放出されるので、熱伝導体とシャント抵抗の間に樹脂が介在しており、絶縁性はよいが、伝熱に懸念がある。また、熱伝導体が必要であり、構成部品が増加してしまうという課題がある。
従って、本発明は、上述した課題を解決するためになされたものであり、シャント抵抗を直接フィンに接合することにより、大電流で使用されても熱影響を受けずに電流検出を可能とした高信頼性の半導体装置を提供することを目的とする。

上述の課題を解決するために、本発明は、以下に掲げる構成とした。
本発明の半導体装置は、複数のダイパッドと複数のリードからなるリードフレームと、ダイパッドの上面側に搭載された半導体チップと、抵抗体と複数の端子からなるシャント抵抗と、半導体チップの電極を電気的に配線するクリップと、絶縁層と放熱体からなるフィンと、リードフレームのダイパッドと半導体チップとシャント抵抗とクリップと、リードの一部およびフィンの一部を樹脂封止するモールド樹脂とを備え、シャント抵抗は、複数の端子がダイパッド間を跨ぐように配置され、ダイパッドの上面側に接合されている。
また、抵抗体がフィンの絶縁層に接合されている。
本発明は、以上のように構成されているので、シャント抵抗を直接フィンに接合することにより、大電流で使用されても熱影響を受けずに電流検出を可能とした高信頼性の半導体装置を提供することができる。
本発明の実施例１に係る半導体装置の内観構造を示す断面図である。 本発明の実施例１に係る半導体装置の内観構造を示す平面図である。 本発明の実施例１に係る半導体装置に搭載するシャント抵抗外形図である。
以下、本発明を実施するための形態について、図を参照して詳細に説明する。ただし、本発明は以下の記載に何ら限定されるものではない。
本発明の実施例１に係る半導体装置１を説明する。図１は、半導体装置１の内観構造を示す断面図である。図２は、半導体装置１の内観構造を示す平面図である。
図１に示すように、半導体装置１は、フィン６とリードフレーム２と半導体チップ４とシャント抵抗３とクリップ５が積層され、モールド樹脂７で樹脂封止した樹脂封止型半導体装置である。
リードフレーム２は、図２に示すように、複数のダイパッド２１と複数のリード２２で構成されている。例えば、リードフレーム２は、０．２５ｍｍの熱伝導率の高い銅板等の材質で、プレス加工等で形成されている。
ダイパッド２１の上面側には、半導体チップ４がはんだ等の接合材により搭載されている（図示せず）。ダイパッドは一般的に部品を搭載し、一部がパッケージ外部へ引き出され外部端子となっている。ここでは、図上方へ延伸して外部端子となり、外部電源等に接続される。
リード２２は、内部の配線としてワイヤ５１が配線されている。ダイパッドとは独立したポストインナーリードとして複数のリード２２を備えている。ここでは、図下方へ延伸して外部端子となり、制御信号等に接続される。
例えば、半導体チップ４は、幅６ｍｍ、長さ１２ｍｍ、厚さ１ｍｍ寸法で、制御用ＩＣである。また、ワイヤ５１は、直径７５μｍのアルミ細線等である。
シャント抵抗３は、図３に示すように、抵抗体３１と抵抗体３１の対向する端面を支持する一対の端子３２で構成されている。
ここでは、２つの端子３２はクランク形状に折り曲げられている。折り曲げ深さはダイパッドの厚さと接合材の厚さを考慮し、上方向へ３ｍｍとしている。
また、半導体チップ４が搭載されていないダイパッド２１の上面側には、端子３２がはんだ等の接合材により接合されている。これにより、リードフレーム２のダイパッド２１の下面とシャント抵抗３の抵抗体３１の下面の高さを一致させている。
例えば、シャント抵抗３は、幅５ｍｍ、長さ１０ｍｍ、厚さ２ｍｍでの市販の製品が使用できる。
クリップ５は、半導体チップ４の電極から、シャント抵抗３の端子３２の上部へ電気的に配線している。例えば、クリッ５は、幅３ｍｍ、長さ９ｍｍ、厚さ０．２ｍｍの銅板等である。
フィン６は、アルミ等の金属板である放熱体６１に接着性と絶縁性効果のある絶縁層６２で構成されている。絶縁層６２によりリードフレーム２のダイパッド２１が接合され、放熱板となる。例えば、絶縁層６２は、エポキシ系絶縁樹脂が半硬化状態で、放熱体６１に形成されている。
モールド樹脂７は、リードフレーム２、ダイパッド２１、リード２２の一部、シャント抵抗３、半導体チップ４、クリップ５、ワイヤ５１、フィン６の一部を覆っている。例えば、モールド金型を用いて、エポキシ系絶縁樹脂で成形される。
次に製造方法を説明する。
まず、リードフレームを用意し、はんだを印刷する。次にチップをダイマウントする。続いて、シャント抵抗をダイマウントする。その後、はんだを塗布し、クリップをダイマウントする。それらを真空リフローし、はんだを溶融させ固着させる。その後、必要に応じてフラックス等の残渣を洗浄する。
続いて、ワイヤボンディング装置を用いて、ワイヤ５２で各半導体チップ上面の電極からリード２２（ダイパッド延伸部、もう一方の半導体チップ電極、ポストインナーリード）へ配線をおこない電気的に接続する。
その状態で、放熱体６１に絶縁層６２（接着材）が塗布（貼り付け）されたフィン６にリードフレーム組立体を押し付け、接合させる。
この状態で、モールド金型にセットし、樹脂成形する。その後、リードフレームの不要部分を除去（切断）して、個片化する。以上で半導体装置が完成する。ここでは、外部リードの表面処理、特性検査等の製造工程を省略している。
シャント抵抗の抵抗体がフィンに直接接合されているので、シャント抵抗に電流が流れた時に発生する熱を高放熱のフィン（絶縁層と放熱体）を介してパッケージの外に放熱させることができる。これにより、大電流で使用されても熱影響を受けずに電流検出を可能とした高信頼性の半導体装置することができる。
上述のように、本発明を実施するための形態を記載したが、この開示から当業者には様々な代替実施の形態、実施例が可能であることが明らかになるはずである。
図１において、半導体装置１の内観構造を左右対象としたが、一般設計事項により非対称であってもよい。このときの効果は同様である。
ダイパッド上に搭載する半導体チップは、制御素子やダイオードを搭載する組合せであってもよい。また、リードの個数は任意に設定した構成としてもよい。このときの効果は同様である。
半導体装置の実装において、プリント基板に挿入する際には、外部リードが片側だけモールド樹脂より突出したＳＩＰ（Ｓｉｎｇｌｅ Ｉｎｌｉｎｅ Ｐａｃｋａｇｅ）型の半導体装置の形態でもよい。これにより、実装面積を小さくすることができる。
１、半導体装置
２、リードフレーム
２１、ダイパッド
２２、リード
３、シャント抵抗
３１、抵抗体
３２、端子
４、半導体チップ
５、クリップ
５１、ワイヤ
６、フィン
６１、放熱体
６２、絶縁層
７、モールド樹脂

Claims (2)

  1. 複数のダイパッドと複数のリードからなるリードフレームと、前記ダイパッドの上面側に搭載された半導体チップと、抵抗体と複数の端子からなるシャント抵抗と、前記半導体チップの電極を電気的に配線するクリップと、絶縁層と放熱体からなるフィンと、前記リードフレームの前記ダイパッドと前記半導体チップと前記シャント抵抗と前記クリップと、前記リードの一部および前記フィンの一部を樹脂封止するモールド樹脂とを備え、前記シャント抵抗は、複数の前記端子が前記ダイパッド間を跨ぐように配置され、前記ダイパッドの上面側に接合されていることを特徴とする半導体装置。
  2. 前記抵抗体が前記フィンの前記絶縁層に接合されていることを特徴とする請求項１に記載の半導体装置。
JP2016038338A 2016-02-29 2016-02-29 半導体装置 Pending JP2017157649A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016038338A JP2017157649A (ja) 2016-02-29 2016-02-29 半導体装置
CN201620975323.7U CN205944084U (zh) 2016-02-29 2016-08-29 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016038338A JP2017157649A (ja) 2016-02-29 2016-02-29 半導体装置

Publications (1)

Publication Number Publication Date
JP2017157649A true JP2017157649A (ja) 2017-09-07

Family

ID=57954336

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016038338A Pending JP2017157649A (ja) 2016-02-29 2016-02-29 半導体装置

Country Status (2)

Country Link
JP (1) JP2017157649A (ja)
CN (1) CN205944084U (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118173554A (zh) * 2024-03-08 2024-06-11 苏州纳芯微电子股份有限公司 半导体器件

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118173554A (zh) * 2024-03-08 2024-06-11 苏州纳芯微电子股份有限公司 半导体器件

Also Published As

Publication number Publication date
CN205944084U (zh) 2017-02-08

Similar Documents

Publication Publication Date Title
KR101505551B1 (ko) 온도 감지소자가 장착된 반도체 파워 모듈 패키지 및 그제조방법
KR930002804B1 (ko) 수지밀봉형 반도체장치
CN101821848B (zh) 用于将两个或两个以上裸片以无线方式连接到三个外部引线的多芯片模块和经封装半导体组合件
CN101253627B (zh) 电路装置及其制造方法
US20160005675A1 (en) Double sided cooling chip package and method of manufacturing the same
KR101388857B1 (ko) 반도체 패키지 및 반도체 패키지 제조 방법
US20150262917A1 (en) Semiconductor device and method of manufacturing the same
JP6150866B2 (ja) 電力半導体装置
WO2016174899A1 (ja) 半導体装置
JP2015076562A (ja) パワーモジュール
JP2010034350A (ja) 半導体装置
JP2016181536A (ja) パワー半導体装置
JP2005167075A (ja) 半導体装置
US20170194296A1 (en) Semiconductor module
JP2010245468A (ja) モールドパッケージの実装構造および実装方法
JP5429413B2 (ja) 半導体装置
US20170018487A1 (en) Thermal enhancement for quad flat no lead (qfn) packages
JP5682511B2 (ja) 半導体モジュール
CN205944084U (zh) 半导体装置
CN205564736U (zh) 半导体装置
CN205406513U (zh) 半导体装置
JP2014103270A (ja) 半導体モジュール
KR20190085587A (ko) 고열전도성 반도체 패키지
JP6593630B2 (ja) 半導体モジュールと、これを備えた駆動装置、電動パワーステアリング装置および車両
CN111554651A (zh) 表面安装半导体器件及其制造方法