JP2017157776A - 電極膜、電極膜を有する半導体装置及び半導体装置の製造方法 - Google Patents
電極膜、電極膜を有する半導体装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2017157776A JP2017157776A JP2016041977A JP2016041977A JP2017157776A JP 2017157776 A JP2017157776 A JP 2017157776A JP 2016041977 A JP2016041977 A JP 2016041977A JP 2016041977 A JP2016041977 A JP 2016041977A JP 2017157776 A JP2017157776 A JP 2017157776A
- Authority
- JP
- Japan
- Prior art keywords
- electrode film
- semiconductor device
- bonding material
- high heat
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
- H10W72/07351—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting
- H10W72/07354—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting changes in dispositions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
- H10W72/341—Dispositions of die-attach connectors, e.g. layouts
- H10W72/347—Dispositions of multiple die-attach connectors
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】電極材料として銅が用いられている電極膜において、クラックの発生が抑えられる技術を提供する。【解決手段】電極膜5は、半導体基板2上に設けられている。電極膜5の材料は、Ti、Nb、Zr、Ni、Co、Fe、Ta、W、Mo、Siからなる群より選択される少なくとも1種類の添加元素を含む銅合金である。電極膜5の平均結晶粒径が、10nm以上であり、且つ、500nm以下である。【選択図】図1
Description
本明細書が開示する技術は、半導体基板上に設けられる電極膜に関する。本明細書が開示する技術はまた、電極膜を有する半導体装置にも関する。本明細書が開示する技術はさらに、半導体装置の製造方法にも関する。
インバータ又はコンバータ等に用いられる電力用の半導体装置の開発が進められている。この種の半導体装置では、素子内部で発熱した熱を効率的に放熱することが求められている。このため、この種の半導体装置に用いられる電極膜の材料として、熱伝導性に優れる銅を採用する試みが行われている。特許文献1は、電極材料に銅が採用されている電極膜を開示する。
電力用の半導体装置では、200℃以上の冷熱サイクルにも耐えられる電極膜が必要とされている。このような高温の冷熱サイクルでは、電極膜に加わる熱応力が大きくなり、電極膜の弾性領域を超えて降伏点に達し、電極膜にクラックが生じることがある。このようなクラックが電極膜に生じると、電極膜の熱伝導率が低下し、電極膜の放熱特性が悪化する。クラックがさらに進行すると、素子破壊が発生する虞がある。
本明細書は、電極材料として銅が用いられている電極膜において、クラックの発生が抑えられる技術を提供する。
本明細書は、半導体基板上に設けられる電極膜を開示する。この電極膜は、Ti、Nb、Zr、Ni、Co、Fe、Ta、W、Mo、Siからなる群より選択される少なくとも1種類の添加元素を含む銅合金を材料とする。さらに、この電極膜の平均結晶粒径が、10nm以上、且つ、500nm以下である。
上記添加元素は、銅よりもヤング率が高い材料であり、電極膜の結晶粒径を小さくさせることができる。このため、上記添加元素を含む銅合金の電極膜では、平均結晶粒径が10nm以上、且つ、500nm以下の範囲にまで小さくなることができる。これにより、上記添加元素を含む銅合金の電極膜は、弾性領域が広がることで高い降伏点を有することができる。この結果、上記添加元素を含む銅合金の電極膜では、高い熱応力が加わる状況下でも、クラックの発生が抑えられる。
図1に示されるように、半導体装置1は、半導体基板2及び一対の積層電極6を備える。半導体基板2は、例えば、シリコン基板、炭化珪素基板又は窒化ガリウム基板であり、特定機能を発揮する回路素子が形成されている。この例では、例えば、IGBT、MOSFET、ダイオード等の縦型の電力用半導体装置が半導体基板2に形成されている。
一対の積層電極6の各々は、半導体基板2に形成されている電力用半導体装置に接続しており、コンタクト膜3、バリアメタル膜4及び銅合金の電極膜5を有する。例えば、半導体基板2に形成されている電力用半導体装置が縦型のIGBTの場合、半導体基板2の表面に形成されている積層電極6はエミッタ電極と称され、半導体基板2の裏面に形成されている積層電極6はコレクタ電極と称される。なお、一対の積層電極6の各々の構造は同一であることから、以下では半導体基板2の表面に形成されている積層電極6を参照し、これらの積層電極6を説明する。
コンタクト膜3は、半導体基板2の表面に接しており、電力用半導体装置を構成する不純物領域に電気的に接触する。例えば、コンタクト膜3は、電力用半導体装置を構成する不純物領域にオーミック接触又はショットキー接触する。例えば、半導体基板2の材料が炭化珪素の場合、n型の不純物領域にオーミック接触するコンタクト膜3の材料には、ニッケルシリサイドが用いられる。ニッケルシリサイドは、ニッケルとシリコンの金属間化合物である。一例では、ニッケルシリサイドは、Ni3Si、Ni2Si、Ni3Si2、NiSiからなる群から選択される少なくとも1種類を含む。コンタクト膜3は、例えばスパッタリング技術を利用して、半導体基板2の表面に形成される。
バリアメタル膜4は、コンタクト膜3と電極膜5の間に設けられており、コンタクト膜3と電極膜5の双方に接する。バリアメタル膜4は、Ta又はTiを含む導電性の金属膜であり、Ta、Ti、TiN又はTaNであるのが望ましい。バリアメタル膜4は、電極膜5に含まれる銅がコンタクト膜3を超えて半導体基板2に拡散するのを抑制するために設けられている。バリアメタル膜4は、例えばスパッタリング技術を利用して、コンタクト膜3の表面に形成される。
電極膜5は、バリアメタル膜4上に設けられており、外部端子に接合する。電極膜5は、例えば、高耐熱接合材が表面に塗布され、リードフレーム等の外部端子が高耐熱接合技術を利用して接合される。電極膜5は、添加元素を含む銅合金である。添加元素には、Ti、Nb、Zr、Ni、Co、Fe、Ta、W、Mo、Siの少なくとも1種類が用いられる。電極膜5は、例えばスパッタリング技術を利用して、バリアメタル膜4の表面に形成される。
積層電極6は、電極膜5に添加元素が含まれていることを特徴とする。電極膜5に含まれる添加元素のヤング率は、銅よりも高い。このため、電極膜5に含まれる添加元素は、電極膜5の結晶粒径を小さくする。これにより、電極膜5では、平均結晶粒径が10nm以上、且つ、500nm以下の範囲にまで小さくなることができる。電極膜5の平均粒径が500nm以下であると、電極膜5は、弾性領域が広がることで高い降伏点を有することができる。この結果、電極膜5では、高い熱応力が加わる状況下でも、クラックの発生が抑えられる。さらに、電極膜5の平均結晶粒径が10nm以上であれば、銅合金である電極膜5が有する優れた放熱特性が維持される。このように、電極膜5は、クラック発生の抑制と高い放熱特性を両立することができる。
電極膜5に添加される添加元素の含有量が、0.5原子%以上、且つ、10原子%以下であるのが望ましい。電極膜5に添加される添加元素の含有量が、0.5原子%以上であれば、電極膜5の降伏点が、銅単体の電極膜よりも上昇する。電極膜5に添加される添加元素の含有量が、10原子%以下であれば、銅合金である電極膜5が有する優れた放熱特性が維持される。電極膜5の厚みが、0.1μm以上、且つ、50μm以下であるのが望ましい。電極膜5の厚みが0.1μm以上であると、高耐熱接合技術を利用してリードフレーム等の外部端子を良好に接合させることができる。電極膜5の厚みが50μm以下であれば、内部応力よる破損及び下地(コンタクト膜3及びバリアメタル膜4)との剥離の発生が抑えられる。
(冷熱サイクル試験)
図2に示す試験用の半導体装置10を用意し、積層電極16の冷熱サイクル試験を行った。図2に示す試験用半導体装置10は、以下の手順で用意した。まず、n型の炭化珪素の半導体基板12を用意した。次に、スパッタリング技術を利用して、半導体基板12の表面及び裏面の各々にニッケルシリサイド(Ni2Si)のコンタクト膜13と窒化タンタル(TaN)のバリアメタル膜14の順次成膜した。コンタクト膜13の厚みは約0.2μmであり、バリアメタル膜14の厚みは約0.1μmである。次に、スパッタリング技術を利用して、バリアメタル膜14上に銅合金の電極膜15を成膜した。電極膜15の厚みは約5μmである。電極膜15に添加する金属の種類を変えて複数種類の試験用半導体装置10を作成した。
図2に示す試験用の半導体装置10を用意し、積層電極16の冷熱サイクル試験を行った。図2に示す試験用半導体装置10は、以下の手順で用意した。まず、n型の炭化珪素の半導体基板12を用意した。次に、スパッタリング技術を利用して、半導体基板12の表面及び裏面の各々にニッケルシリサイド(Ni2Si)のコンタクト膜13と窒化タンタル(TaN)のバリアメタル膜14の順次成膜した。コンタクト膜13の厚みは約0.2μmであり、バリアメタル膜14の厚みは約0.1μmである。次に、スパッタリング技術を利用して、バリアメタル膜14上に銅合金の電極膜15を成膜した。電極膜15の厚みは約5μmである。電極膜15に添加する金属の種類を変えて複数種類の試験用半導体装置10を作成した。
次に、半導体基板12の表面及び裏面に形成されている積層電極16の各々に対して、高耐熱接合技術を利用して、高耐熱接合層22を介してリードフレーム24を接合した。ここで、高耐熱接合技術とは、融点が200℃以上の高耐熱接合材を利用する技術である。高耐熱接合技術で用いられる高耐熱接合材としては、鉛はんだ、銀微粒子を含む接合材、銅微粒子を含む接合材、鉛フリーはんだ又は拡散接合材が例示される。なお、鉛フリーはんだとしては、亜鉛はんだが好ましい。試験用半導体装置10では、高耐熱接合層22の高耐熱接合材に鉛はんだ(Pb−10重量%)を使用した。接合温度は、水素雰囲気中で312℃である。
冷熱サイクル試験は、−40℃と250℃の温度サイクルを80分かけて実施し、この温度サイクルを500回繰り返した。冷熱サイクル試験では、冷熱サイクルの後のクラック発生の有無を走査型電子顕微鏡(Scanning Electron Microscope:SEM)により観察した。また、冷熱サイクル試験前に、各試験用半導体装置10の電極膜15の平均結晶粒径をSEM観察により測定した。表1に、冷熱サイクル試験の結果を示す。
表1に示されるように、実施例1〜14はいずれも、比較例1〜3に比して、電極膜15の平均結晶粒径が大幅に低下し、500nm以下にまで低下している。このように、電極膜15の平均結晶粒径が500nm以下にまで低下した実施例1〜14のいずれにおいても、冷熱サイクル試験後にクラックの発生が認められなかった。このことは、電極膜15の平均粒径が500nm以下であると、電極膜5が高い降伏点を有することにより、高い熱応力に対して塑性変形することで耐えることができたからである。
この結果は、以下のことを示唆する。高耐熱接合技術で利用される高耐熱接合材は、200℃以上の融点を有しており、200℃以上の高温化でも破損しないことが知られている。このような高耐熱接合材を利用した場合、従来技術では、高耐熱接合材よりも先に電極膜にクラックが発生する。このため、従来技術では、高耐熱接合材の高融点という特徴を有効に利用することができなかった。一方、添加元素を含む電極膜15を有する積層電極16は、−40℃と250℃の温度サイクルを繰り返す冷熱サイクル試験でも、クラックの発生が抑えられた。したがって、上記の積層電極16と高耐熱接合技術を組み合わせた場合、200℃以上の過酷な環境下でも、接合状態を良好に維持することができると考えられる。電力用の半導体装置では、このような過酷な環境下でも高い信頼性を得ることが求められている。本明細書で開示する技術は、このような要求に応えることができることが示唆された。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
1:半導体装置
2:半導体基板
3:コンタクト膜
4:バリアメタル膜
5:電極膜
6:積層電極
2:半導体基板
3:コンタクト膜
4:バリアメタル膜
5:電極膜
6:積層電極
Claims (7)
- 半導体基板上に設けられる電極膜であって、
Ti、Nb、Zr、Ni、Co、Fe、Ta、W、Mo、Siからなる群より選択される少なくとも1種類の添加元素を含む銅合金を材料としており、
平均結晶粒径が、10nm以上、且つ、500nm以下である、電極膜。 - 前記添加元素の含有量が、0.5原子%以上、且つ、10原子%以下である、請求項1に記載の電極膜。
- 厚みが、0.1μm以上、且つ、50μm以下である、請求項1に記載の電極膜。
- 請求項1〜3のいずれか一項に記載の前記電極膜を有する半導体装置。
- 前記電極膜に高耐熱接合材を介して接合する外部端子をさらに備えており、
前記高耐熱接合材は、鉛はんだ、銀微粒子を含む接合材、銅微粒子を含む接合材、鉛フリーはんだ又は拡散接合材である、請求項4に記載の半導体装置。 - 半導体装置の製造方法であって、
半導体基板上に電極膜を形成する工程と、
高耐熱接合法を利用して、前記電極膜と外部端子を接合する工程と、を備えており、
前記電極膜の材料が、Ti、Nb、Zr、Ni、Co、Fe、Ta、W、Mo、Siからなる群より選択される少なくとも1種類の添加元素を含む銅合金であり、
前記電極膜の平均結晶粒径が、10nm以上、且つ、500nm以下である、半導体装置の製造方法。 - 前記高耐熱接合法では、鉛はんだ、銀微粒子を含む接合材、銅微粒子を含む接合材、鉛フリーはんだ又は拡散接合材が高耐熱接合材として用いられる、請求項6に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016041977A JP2017157776A (ja) | 2016-03-04 | 2016-03-04 | 電極膜、電極膜を有する半導体装置及び半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016041977A JP2017157776A (ja) | 2016-03-04 | 2016-03-04 | 電極膜、電極膜を有する半導体装置及び半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2017157776A true JP2017157776A (ja) | 2017-09-07 |
Family
ID=59810208
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016041977A Pending JP2017157776A (ja) | 2016-03-04 | 2016-03-04 | 電極膜、電極膜を有する半導体装置及び半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2017157776A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111926203A (zh) * | 2020-09-21 | 2020-11-13 | 陕西斯瑞新材料股份有限公司 | 利用SLM激光打印技术制备叠层结构的纯铜和Cu-Cr-Zr合金的方法 |
-
2016
- 2016-03-04 JP JP2016041977A patent/JP2017157776A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111926203A (zh) * | 2020-09-21 | 2020-11-13 | 陕西斯瑞新材料股份有限公司 | 利用SLM激光打印技术制备叠层结构的纯铜和Cu-Cr-Zr合金的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110797260B (zh) | 半导体功率器件及其制备方法 | |
| EP3041042A1 (en) | Method for manufacturing assembly and method for manufacturing power-module substrate | |
| JP2018140929A (ja) | 銅/セラミックス接合体、絶縁回路基板、及び、銅/セラミックス接合体の製造方法、絶縁回路基板の製造方法 | |
| JP2018037684A (ja) | パワー半導体装置 | |
| JP5524905B2 (ja) | パワー半導体素子用Al合金膜 | |
| CN105931954A (zh) | 半导体装置、半导体装置的制造方法以及电力变换装置 | |
| JP6908173B2 (ja) | 銅/セラミックス接合体、絶縁回路基板、及び、銅/セラミックス接合体の製造方法、絶縁回路基板の製造方法 | |
| JP2016048782A (ja) | 接合体、ヒートシンク付パワーモジュール用基板、ヒートシンク、接合体の製造方法、ヒートシンク付パワーモジュール用基板の製造方法、及び、ヒートシンクの製造方法 | |
| CN114728857B (zh) | 铜-陶瓷接合体、绝缘电路基板、铜-陶瓷接合体的制造方法及绝缘电路基板的制造方法 | |
| JP2015053455A (ja) | 電力用半導体装置及びその製造方法 | |
| JP2015056532A (ja) | 半導体装置及びその製造方法 | |
| JPWO2017183222A1 (ja) | 半導体装置およびその製造方法 | |
| JPWO2010109572A1 (ja) | 半導体装置 | |
| JP4479577B2 (ja) | 半導体装置 | |
| JP4699822B2 (ja) | 半導体モジュ−ルの製造方法 | |
| JP7283053B2 (ja) | 炭化珪素半導体装置、炭化珪素半導体組立体および炭化珪素半導体装置の製造方法 | |
| JP5978589B2 (ja) | パワー半導体装置の製造方法 | |
| CN107017288A (zh) | 半导体装置及半导体装置的制造方法 | |
| JP2012015313A (ja) | 半導体素子を有する半導体装置 | |
| JP5723314B2 (ja) | 回路素子を備えるモジュール | |
| JP5722933B2 (ja) | 積層電極 | |
| CN110854187B (zh) | 半导体装置 | |
| JP6558969B2 (ja) | 半導体チップ、半導体装置およびそれらの製造方法 | |
| US10804237B2 (en) | Semiconductor device | |
| JP2019079958A (ja) | パワーモジュール |
