JP2017162852A - 半導体装置および表示装置 - Google Patents

Abstract

【課題】優れた電気特性を示す半導体装置、ならびに該半導体装置の作製方法を提供する。あるいは、該半導体装置を有する表示装置、および該表示装置の作製方法を提供する。【解決手段】酸化物半導体膜を有する第１のトランジスタと、第１のトランジスタ上の層間膜と、層間膜上に位置し、シリコンを含む半導体膜を有する第２のトランジスタを有する半導体装置である。層間膜は無機絶縁体を含むことができる。シリコンを含む半導体膜は多結晶シリコンを含むことができる。層間膜は無機絶縁体を含むことができる。【選択図】図２

Description

本発明は半導体装置、半導体装置を有する表示装置、およびこれらの作製方法に関する。

半導体特性を示す代表的な例としてケイ素（シリコン）やゲルマニウムなどの第１４族元素が挙げられる。特にシリコンは入手の容易さ、加工の容易さ、優れた半導体特性、特性制御の容易さなどに起因し、ほぼ全ての半導体デバイスで使用されており、エレクトロニクス産業の根幹を支える材料として位置付けられている。

近年、酸化物、特にインジウムやガリウムなどの１３族元素の酸化物に半導体特性が見出され、これを契機に精力的な研究開発が進められている。半導体特性を示す代表的な酸化物（以下、酸化物半導体）として、インジウム―ガリウム酸化物（ＩＧＯ）やインジウム―ガリウム―亜鉛酸化物（ＩＧＺＯ）などが知られている。最近の精力的な研究開発の結果、これらの酸化物半導体を含むトランジスタを半導体素子として有する表示装置が市販されるに至っている。また、例えば特許文献１で開示されているように、シリコンを含有する半導体（以下、シリコン半導体）を有するトランジスタと、酸化物半導体を有するトランジスタの両者が組み込まれた半導体デバイスも開発されている。

特開２０１５−２２５１０４号公報

本発明は、優れた電気特性を示す半導体装置、ならびに該半導体装置の作製方法を提供することを課題の一つとする。あるいは、該半導体装置を有する表示装置、および該表示装置の作製方法を提供することを課題の一つとする。

本発明の実施形態の一つは、酸化物半導体膜を有する第１のトランジスタと、第１のトランジスタ上の層間膜と、層間膜上に位置し、シリコンを含む半導体膜を有する第２のトランジスタを有する半導体装置である。

本発明の実施形態の一つは、基板と、基板上に位置し、表示素子を含む画素を含有する表示領域と、基板上に位置し、表示素子を制御するように構成される駆動回路を有し、画素は、酸化物半導体膜を含み、表示素子と電気的に接続される第１のトランジスタと、第１のトランジスタ上の層間膜と、層間膜上に位置し、第１のトランジスタと電気的に接続され、シリコンを含有する半導体膜を有する第２のトランジスタを有する表示装置である。

本発明の実施形態の一つは半導体装置の作製方法であり、該作製方法は、酸化物半導体膜を有する第１のトランジスタを基板上に形成し、第１のトランジスタ上に層間膜を形成し、層間膜上に第１のトランジスタと電気的に接続され、シリコンを含有する半導体膜を有する第２のトランジスタを形成することを含む。

本発明の実施形態の一つである半導体装置の断面模式図。 本発明の実施形態の一つである半導体装置の断面模式図。 本発明の実施形態の一つである半導体装置の断面模式図。 本発明の実施形態の一つである半導体装置の断面模式図。 本発明の実施形態の一つである半導体装置の作製方法を示す断面模式図。 本発明の実施形態の一つである半導体装置の作製方法を示す断面模式図。 本発明の実施形態の一つである半導体装置の作製方法を示す断面模式図。 本発明の実施形態の一つである半導体装置の作製方法を示す断面模式図。 本発明の実施形態の一つである半導体装置の作製方法を示す断面模式図。 本発明の実施形態の一つである表示装置の上面模式図。 本発明の実施形態の一つである表示装置の画素の等価回路。 本発明の実施形態の一つである表示装置の断面模式図。 本発明の実施形態の一つである表示装置の断面模式図。 本発明の実施形態の一つである表示装置の断面模式図。 本発明の実施形態の一つである表示装置の断面模式図。 本発明の実施形態の一つである表示装置の断面模式図。

以下、本発明の各実施形態について、図面等を参照しつつ説明する。但し、本発明は、その要旨を逸脱しない範囲において様々な態様で実施することができ、以下に例示する実施形態の記載内容に限定して解釈されるものではない。

図面は、説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。本明細書と各図において、既出の図に関して説明したものと同様の機能を備えた要素には、同一の符号を付して、重複する説明を省略することがある。

本発明において、ある一つの膜を加工して複数の膜を形成した場合、これら複数の膜は異なる機能、役割を有することがある。しかしながら、これら複数の膜は同一の工程で同一層として形成された膜に由来し、同一の層構造、同一の材料を有する。したがって、これら複数の膜は同一層に存在しているものと定義する。

本明細書および特許請求の範囲において、ある構造体の上に他の構造体を配置する態様を表現するにあたり、単に「上に」と表記する場合、特に断りの無い限りは、ある構造体に接するように、直上に他の構造体を配置する場合と、ある構造体の上方に、さらに別の構造体を介して他の構造体を配置する場合との両方を含むものとする。

（第１実施形態）
本実施形態では、本発明の実施形態の一つに係る半導体装置に関し、図１乃至図４を用いて説明する。

[１．半導体装置１００]
本実施形態に係る半導体装置の一つである半導体装置１００の断面図を図１に示す。半導体装置１００は、第１のトランジスタ１４０と第２のトランジスタ１４２を有する。第１のトランジスタ１４０は酸化物半導体を含む半導体膜（酸化物半導体膜）１０６を有している。一方、第２のトランジスタ１４２はシリコンを含む半導体膜（シリコン半導体膜）１２０を有している。第１のトランジスタ１４０の上には第１の層間膜１１２が設けられ、第２のトランジスタ１４２は第１の層間膜１１２の上に設けられる。なお図１を含め本明細書では、第１のトランジスタ１４０、第２のトランジスタ１４２などのトランジスタいずれも一つのゲートを含むトップコンタクト―トップゲート構造を有するように記述するが、本発明の実施形態はこれに限られず、各トランジスタはボトムゲート構造であってもよく、複数のゲートを有するマルチゲート構造を有してもよい。また、ボトムコンタクト型の構造を有することもできる。

より具体的には、半導体装置１００は基板１０２を有しており、基板１０２上にアンダーコート１０４を有している。基板１０２はその上に設けられる第１のトランジスタ１４０や第２のトランジスタ１４２などの各素子を支持する機能を有する。アンダーコート１０４は基板１０２から不純物が第１のトランジスタ１４０や第２のトランジスタ１４２へ拡散することを防ぐ膜である。図１ではアンダーコート１０４は二つの層が積層された構造を有するように描かれているが、アンダーコート１０４は単層の構造でも、三つ以上の層を有する積層構造を有していてもよい。

半導体装置１００はアンダーコート１０４の上に第１のトランジスタ１４０を有している。第１のトランジスタ１４０は酸化物半導体膜１０６の上に第１のゲート絶縁膜１０８、および第１のゲート絶縁膜１０８上の第１のゲート１１０を有している。

酸化物半導体膜１０６は、インジウムやガリウムなどの第１３族元素を含むことができる。異なる複数の第１３族元素を含有してもよく、インジウムとガリウムの混合酸化物（インジウム―ガリウム酸化物、以下、ＩＧＯと記す）でもよい。酸化物半導体膜１０６はさらに１２族元素を含んでもよく、一例としてインジウム、ガリウム、および亜鉛を含む混合酸化物（インジウム―ガリウム―亜鉛酸化物、以下、ＩＧＺＯと記す）が挙げられる。酸化物半導体膜１０６はその他の元素を含むこともでき、１４族元素であるスズ、４族元素であるチタンやジリコニウムなどを含んでもよい。酸化物半導体膜１０６の結晶性にも限定はなく、単結晶、多結晶、微結晶、あるいはアモルファスでもよい。酸化物半導体膜１０６は酸素欠陥などの結晶欠陥が少ないことが好ましい。図１に示すように、酸化物半導体膜１０６はチャネル領域１０６ａ、不純物を含有するソース・ドレイン領域１０６ｂ、１０６ｃを有していてもよい。ソース・ドレイン領域１０６ｂ、１０６ｃはチャネル領域１０６ａと比較して不純物濃度が高く、これに起因して結晶欠陥が多く、導電性が高い。

第１のゲート絶縁膜１０８は無機絶縁体を含むことができ、好ましくはシリコンを含有する無機絶縁体を含む。例えば酸化ケイ素、窒化ケイ素、窒化酸化ケイ素、酸化窒化ケイ素などを含むことができる。第１のゲート絶縁膜１０８は、水素の濃度が低く、化学量論量に近い、あるいはそれ以上の酸素を有することが好ましい。

第１のゲート１１０はチタンやアルミニウム、銅、モリブデン、タングステン、タンタルなどの金属やその合金などを用い、単層、あるいは積層構造を有するように形成することができる。本実施形態の半導体装置１００を例えば表示装置など大面積を有する半導体装置に応用する場合、信号の遅延を防ぐため、アルミニウムなどの高い導電性を有する金属を用いることが好ましい。

第１の層間膜１１２は、例えば第１のゲート絶縁膜１０８で使用可能な無機絶縁体を含むことができ、単層構造、積層構造のいずれを有していてもよい。例えば図１に示すように三つの層（第１の層１１２ａ、第２の層１１２ｂ、第３の層１１２ｃ）を含むことができる。この場合、第１の層１１２ａと第３の層１１２ｃは酸化ケイ素を含み、第２の層１１２ｂは窒化ケイ素を含むように第１の層間膜１１２を構成してもよい。酸化物半導体膜１０６に近い第１の層１１２ａは水素濃度が低く、化学量論量に近い、あるいはそれ以上の酸素を有することが好ましい。

第１のゲート絶縁膜１０８と第１の層間膜１１２には第１のゲート１１０、ソース・ドレイン領域１０６ｂ、１０６ｃに達する開口部が設けられ、そこに第１の配線１１８ａ、１１８ｂ、１１８ｃが備えられる。第１の配線１１８ａ、１１８ｂ、１１８ｃはそれぞれ第１のゲート１１０、ソース・ドレイン領域１０６ｂ、１０６ｃと電気的に接続される。

第１の層間膜１１２上の第２のトランジスタ１４２は、シリコン半導体膜１２０、シリコン半導体膜１２０上の第２のゲート絶縁膜１２２、および第２のゲート絶縁膜１２２上の第２のゲート１２４を有している。

シリコン半導体膜１２０は単結晶シリコン、多結晶シリコン、微結晶シリコン、アモルファスシリコンを含むことができる。以下、シリコン半導体膜１２０が多結晶シリコンを含む実施形態を例として記述する。シリコン半導体膜１２０もチャネル領域１２０ａ、ソース・ドレイン領域１２０ｂ、１２０ｃを有することができ、チャネル領域１２０ａと比較してソース・ドレイン領域１２０ｂ、１２０ｃは不純物濃度が高く、これに起因して導電性が高い。不純物としては、ホウ素やアルミニウムなど、シリコン半導体膜１２０にｐ型の導電性を与える元素、あるいはリンや窒素などのシリコン半導体膜１２０にｎ型の導電性を与える元素が挙げられる。

第２のゲート絶縁膜１２２は第１のゲート絶縁膜１０８で使用可能な無機絶縁体を含むことができ、単層構造、積層構造のいずれを有していてもよい。

第２のゲート１２４は、第１のゲート１１０で適用可能な材料、構造を有することができる。図１で示す第２のトランジスタ１４２は所謂セルフアライン構造を有しており、第２のゲート１２４はソース・ドレイン領域１２０ｂ、１２０ｃと実質的に重ならない。ただし上述したように、第２のトランジスタ１４２もセルフアライン構造以外の構造を有することもでき、例えばボトムゲート構造、マルチゲート構造、ボトムコンタクト型の構造などをとることも可能である。

半導体装置１００はさらに、第２のトランジスタ１４２上に第２の層間膜１２６を有している。本実施形態では第２の層間膜１２６は二つの層（第１の層１２６ａ、第２の層１２６ｂ）を有するように描かれているが、第２の層間膜１２６は単層構造でもよく、あるいは三つ以上の層を含む積層構造を有していてもよい。第２の層間膜１２６は第１の層間膜１１２で使用可能な材料を含むことができ、たとえば第１のトランジスタ１４０に近い側に位置する第１の層１２６ａが窒化ケイ素を含有し、第２の層１２６ｂが酸化ケイ素を含有していてもよい。

第２のゲート絶縁膜１２２、第２の層間膜１２６には第２のゲート１２４、ソース・ドレイン領域１２０ｂ、１２０ｃに達する開口部が設けられ、そこに第２の配線１３０ａ、１３０ｂ、１３０ｃがそれぞれ備えられる。第２の配線１３０ａ、１３０ｂ、１３０ｃはそれぞれ第２のゲート１２４、ソース・ドレイン領域１２０ｂ、１２０ｃと電気的に接続される。同様に第１の配線１１８ａ、１１８ｂ、１１８ｃに達する開口部が設けられ、そこに第２の配線１３２ａ、１３２ｂ、１３２ｃがそれぞれ備えられる。第２の配線１３２ａ、１３２ｂ、１３２ｃはそれぞれ第１の配線１１８ａ、１１８ｂ、１１８ｃと電気的に接続される。

半導体装置１００は任意の構成として、平坦化膜１３４を有することができる。平坦化膜１３４は、これより下に設けられる第１のトランジスタ１４０や第２のトランジスタ１４２などの素子に起因する凹凸を吸収し、平坦な面を与える機能を有する。平坦化膜１３４は有機絶縁体を含むことができ、有機絶縁体としてはエポキシ樹脂やアクリル樹脂、ポリイミド、ポリアミド、ポリカーボナート、ポリシロキサンなどの高分子材料が挙げられる。あるいは平坦化膜１３４は第１のゲート絶縁膜１０８で使用可能な無機絶縁体を含んでもよい。

上述したように、本実施形態の半導体装置１００は、電気特性を支配する半導体膜の材料が異なる二つのトランジスタ（第１のトランジスタ１４０、第２のトランジスタ１４２）を基板１０２上に有しており、基板１０２に近い側のトランジスタ（第１のトランジスタ１４０）には酸化物半導体膜１０６が含まれ、もう一方のトランジスタ（第２のトランジスタ１４２）はシリコン半導体膜１２０を有している。後述するように、このような構成を採用することで、酸化物半導体膜１０６に対して十分に高い温度で熱処理を施すことができ、電気的特性に優れた、酸化物半導体膜を含むトランジスタとシリコン半導体膜を含むトランジスタの両者を一つの半導体装置内に共存させることができる。前者は低いオフ電流と大きなオン電流、小さな特性ばらつきが特徴であり、後者は高い電界効果移動度が特徴である。したがって、これらの特性を併せ持つ半導体装置を提供することができる。

後述するようにシリコン半導体膜１２０に不純物をドープした後に加熱処理を行うことができる。この時シリコン半導体膜１２０から水素が放出され、シリコン半導体膜１２０に近い膜へ拡散する。例えば図１で示した半導体装置１００では、シリコン半導体膜１２０からの水素は第２の層間膜１２６などへ拡散する。水素は酸化物半導体膜の電気特性に対して悪影響を及ぼすため、第２の層間膜１２６上に酸化物半導体膜１０６を含む第１のトランジスタ１４０を形成すると、酸化物半導体膜１０６へ水素が拡散し、第１のトランジスタ１４０の閾値の変動や電気特性のばらつきの原因となる。

これに対し、図１で示す半導体装置はシリコン半導体膜１２０を含む第２のトランジスタ１４２が、第１の層間膜１１２を介して酸化物半導体膜１０６を含むトップゲート型の第１のトランジスタ１４０の上に位置している。この構成により、シリコン半導体膜１２０と酸化物半導体膜１０６の距離を大きくすることができる。したがって、シリコン半導体膜１２０から放出される水素の影響を低減することができ、電気的特性に優れた酸化物半導体膜を含むトランジスタを与えることができる。

[２．半導体装置２００]
図２に本実施形態の半導体装置の一つである半導体装置２００の断面模式図を示す。半導体装置１００と同様の構成については説明を割愛することがある。

半導体装置１００と同様、半導体装置２００は基板１０２上に酸化物半導体膜１０６を含む第１のトランジスタ１４０、第１のトランジスタ１４０上の第１の層間膜１１２、ならびに第１の層間膜１１２上に位置し、シリコン半導体膜１２０を含む第２のトランジスタ１４２を有している。半導体装置２００はさらに第１の層間膜１１２の上に第３のトランジスタ１４４を有している。第３のトランジスタ１４４はシリコン半導体膜１２１、ならびに第２のゲート絶縁膜１２２を介してシリコン半導体膜１２１上に第３のゲート１２５を有する。したがって、シリコン半導体膜１２０とシリコン半導体膜１２１は互いに同じ層に存在し、第２のゲート１２４と第３のゲート１２５も互いに同じ層に存在する。

シリコン半導体膜１２１はシリコン半導体膜１２０と同じ材料、結晶性を有することができる。シリコン半導体膜１２１はチャネル領域１２１ａ、ソース・ドレイン領域１２１ｂ、１２１ｃ、および低濃度不純物領域１２１ｄ、１２１ｅを含む。チャネル領域１２１ａと比較して低濃度不純物領域１２１ｄ、１２１ｅは不純物の濃度が高く、導電性が高い。また、低濃度不純物領域１２１ｄ、１２１ｅと比較してソース・ドレイン領域１２１ｂ、１２１ｃは不純物の濃度が高く、導電性が高い。なお、第２のトランジスタ１４２も、第３のトランジスタ１４４と同様に低濃度不純物領域を有していてもよい。逆に第３のトランジスタ１４４も第２のトランジスタ１４２と同様に、低濃度不純物領域を含有せず、ソース・ドレイン領域１２０ｂ、１２０ｃがチャネル領域１２１ａと接していてもよい。

第３のトランジスタ１４４のソース・ドレイン領域１２１ｂ、１２１ｃや低濃度不純物領域１２１ｄ、１２１ｅに含まれる不純物としては、りんや窒素など、シリコン半導体膜１２１にｎ型の導電性を与える元素、あるいはホウ素やアルミニウムなど、シリコン半導体膜１２１にｐ型の導電性を与える元素が挙げられる。例えば第２のトランジスタ１４２のソース・ドレイン領域１２０ｂ、１２０ｃがｐ型の導電性を与える元素を不純物として含み、第３のトランジスタ１４４のソース・ドレイン領域１２１ｂ、１２１ｃや低濃度不純物領域１２１ｄ、１２１ｅがｎ型の導電性を与える元素を含むようにすることができる。そして第２のトランジスタ１４２のソース・ドレイン領域１２０ｂ、１２０ｃの一方と、第３のトランジスタ１４４のソース・ドレイン領域１２１ｂ、１２１ｃの一方は互いに電気的に接続することができ、これにより相補型金属酸化物半導体（ＣＭＯＳ）トランジスタを形成することができる。

第３のゲート１２５は、第２のゲート１２４と同様の材料、構造を有することができる。

第２のゲート絶縁膜１２２、第２の層間膜１２６には第３のゲート１２５、ソース・ドレイン領域１２１ｂ、１２１ｃに達する開口部が設けられ、そこに第２の配線１３１ａ、１３１ｂ、１３１ｃがそれぞれ備えられる。第２の配線１３１ａ、１３１ｂ、１３１ｃはそれぞれ第３のゲート１２５、ソース・ドレイン領域１２１ｂ、１２１ｃと電気的に接続される。

上述した半導体装置１００と同様に、半導体装置２００は、電気特性を支配する半導体膜の材料が異なる二種類のトランジスタを三つ（第１のトランジスタ１４０、第２のトランジスタ１４２、第３のトランジスタ１４４）を基板１０２上に有しており、基板１０２に近い側のトランジスタ（第１のトランジスタ１４０）には酸化物半導体膜１０６が含まれ、基板１０２から遠い側の二つのトランジスタ（第２のトランジスタ１４２、第３のトランジスタ１４４）はシリコン半導体膜１２０、１２１を有している。後述するように、このような構成を採用することで、酸化物半導体膜１０６に対して十分に高い温度で熱処理をすることができ、電気的特性に優れた、酸化物半導体膜を含むトランジスタとシリコン半導体膜を含むトランジスタの両者を一つの半導体装置内に共存させることができ、電気特性に優れた特性を有する半導体装置を提供することができる。

半導体装置１００と同様、半導体装置２００においてもシリコン半導体膜１２０、１２１から酸化物半導体膜１０６を離すことができ、シリコン半導体膜１２０、１２１から放出されうる水素の影響を最小化することができる。したがって、電気的特性に優れた酸化物半導体膜を含むトランジスタを与えることができる。

[３．半導体装置３００]
図３に本実施形態の半導体装置の一つである半導体装置３００の断面模式図を示す。半導体装置１００、２００と同様の構成については説明を割愛することがある。

半導体装置３００は、第１のトランジスタ１４０の下に金属膜１４６を有する。具体的には、基板１０２とアンダーコート１０４の間に金属膜１４６を有する。金属膜１４６はクロムなどの金属を含むことができ、可視光を遮光する機能を有することができる。なおアンダーコート１０４が複数の層で構成されている場合、金属膜１４６はこれらの層の間に挟持されるように設けられていてもよい。後述するように、例えばレーザなどの光を照射してシリコン半導体膜１２０、１２１を結晶化する場合、金属膜１４６は第１のトランジスタ１４０を遮光することができ、第１のトランジスタ１４０の光による特性劣化を防止することができる。

金属膜１４６は第１のゲート１１０と電気的に接続され、同じ電位が供給されるように構成してもよい。あるいは、第１のゲート１１０とは異なる電位が供給されるように構成してもよい。あるいは、一定の電位が供給されるように構成してもよい。これにより、金属膜１４６は第１のトランジスタ１４０のバックゲートとしても機能することができ、第１のトランジスタ１４０の閾値やオフ電流を制御することが可能となる。

上述した半導体装置１００、２００と同様に、半導体装置３００は、電気特性を支配する半導体膜の材料が異なる二種類のトランジスタ（第１のトランジスタ１４０、第２のトランジスタ１４２、第３のトランジスタ１４４）を有している。後述するように、このような構成を採用することで、酸化物半導体膜１０６に対して十分に高い温度で熱処理をすることができ、電気的特性に優れた、酸化物半導体膜を含むトランジスタとシリコン半導体膜を含むトランジスタの両者を一つの半導体装置内に共存させることができ、電気特性に優れた特性を有する半導体装置を提供することができる。

[４．半導体装置４００]
図４に本実施形態の半導体装置の一つである半導体装置４００の断面模式図を示す。半導体装置１００、２００、３００と同様の構成については説明を割愛することがある。

半導体装置４００は、半導体装置１００と同様、基板１０２上に酸化物半導体膜１０６を含む第１のトランジスタ１４０と、その上に第１の層間膜１１２を介してシリコン半導体膜１２０を含有する第２のトランジスタ１４２を有する。第１のトランジスタ１４０は、酸化物半導体膜１０６上に酸化物半導体膜１０６に接するソース・ドレイン電極１０９ａ、１０９ｂを有している。図４では第１のゲート１１０の一部はソース・ドレイン電極１０９ａ、１０９ｂと重なっているが、第１のゲート１１０はソース・ドレイン電極１０９ａ、１０９ｂ重ならないように設けてもよい。ここでは半導体装置１００、２００、３００と異なり第１の配線１１８ａ、１１８ｂ、１１８ｃは設けず、シリコン半導体膜１２０とソース・ドレイン電極１０９ａ、１０９ｂに達する開口が同時に形成され、第２の配線１３０ａ、１３０ｂ、１３０ｃ、１３２ａ、１３２ｂ、１３２ｃも同時に形成される。後述するように、このような構成ではソース・ドレイン電極１０９ａ、１０９ｂがエッチングストッパーとして機能するので、開口部の形成時に酸化物半導体膜１０６がエッチングされたり、汚染されることがない。また、製造プロセスもより簡便となる。

図示しないが、半導体装置３００と同様に、半導体装置４００は基板１０２と第１のトランジスタ１４０の間、例えば基板１０２とアンダーコート１０４との間に金属膜１４６を有していてもよい。また、この金属膜１４６は第１のゲート１１０と電気的に接続されて同じ電位が供給されるように構成してもよく、あるいは第１のゲート１１０とは異なる電位が供給されるように構成してもよい。あるいは一定の電位が供給されるように金属膜１４６を構成してもよい。

上述した半導体装置１００、２００、３００と同様に、半導体装置４００は、電気特性を支配する半導体膜の材料が異なる二つトランジスタ（第１のトランジスタ１４０、第２のトランジスタ１４２）を基板１０２上に有している。後述するように、このような構成を採用することで、酸化物半導体膜１０６に対して十分に高い温度で熱処理をすることができ、電気的特性に優れた、酸化物半導体膜を含むトランジスタとシリコン半導体膜を含むトランジスタの両者を一つの半導体装置内に共存させることができ、電気特性に優れた特性を有する半導体装置を提供することができる。

（第２実施形態）
本実施形態では、本発明の実施形態の一つに係る半導体装置の作製方法に関し、図５乃至図９を用いて説明する。半導体装置としては第１実施形態で述べた半導体装置２００を例として説明する。第１実施形態と重複する内容に関しては説明を割愛することがある。

[１．アンダーコート]
図５（Ａ）に示すように、基板１０２上にアンダーコート１０４を形成する。基板１０２には、これ以降のプロセスの温度に対する耐熱性とプロセスで使用される薬品に対する化学的安定性を有する材料を使用すればよい。具体的には基板１０２はガラスや石英、プラスチック、金属、セラミックなどを含むことができる。半導体装置２００に可撓性を付与する場合には、プラスチックを含む材料を用いることができ、例えばポリイミド、ポリアミド、ポリエステル、ポリカーボナートに例示される高分子材料を使用することができる。なお、可撓性の半導体装置２００を形成する場合、基板１０２は基材、あるいはベースフィルムと呼ばれることがある。

アンダーコート１０４は基板１０２からアルカリ金属などの不純物が第１のトランジスタ１４０、第２のトランジスタ１４２などへ拡散することを防ぐ機能を有する膜であり、窒化ケイ素や酸化ケイ素、窒化酸化ケイ素、酸化窒化ケイ素などの無機絶縁体を含むことができる。アンダーコート１０４は化学気相成長法（ＣＶＤ法）やスパッタリング法などを適用して形成することができ、厚さは５０ｎｍから１０００ｎｍの範囲で任意に選択することができる。ＣＶＤ法を用いる場合には、テトラアルコキシシランなどを原料のガスとして用いればよい。また、アンダーコート１０４の厚さは必ずしも基板１０２上で一定である必要はなく、場所によって異なる厚さを有していてもよい。アンダーコート１０４を複数の層で構成する場合、例えば基板１０２上に窒化ケイ素を含有する層、その上に酸化ケイ素を含有する層を積層してもよい。

なお、基板１０２中の不純物濃度が小さい場合、アンダーコート１０４は設けなくてもよく、あるいは基板１０２の一部だけを覆うように形成してもよい。例えば基板１０２としてアルカリ金属濃度が小さいポリイミドを用いる場合、アンダーコート１０４を設けずに酸化物半導体膜１０６を基板１０２に接するように設けることができる。

[２．酸化物半導体膜]
次にアンダーコート１０４上に、第１のトランジスタ１４０の酸化物半導体膜１０６を形成する（図５（Ｂ））。酸化物半導体膜１０６は半導体特性を示す酸化物、例えばＩＧＺＯやＩＧＯを含むことができる。スパッタリング法などを利用してアンダーコート１０４の上に酸化物半導体膜を２０ｎｍから８０ｎｍ、あるいは３０ｎｍから５０ｎｍの厚さで形成し、これを加工（パターニング）して酸化物半導体膜１０６が形成される。

スパッタリグン法を用いて酸化物半導体膜１０６を形成する場合、成膜は酸素ガスを含む雰囲気、例えばアルゴンと酸素ガスの混合雰囲気中で行うことができる。この時、アルゴンの分圧を酸素ガスの分圧より小さくしてもよい。ターゲットに印加する電源は直流電源でも交流電源でもよく、ターゲットの形状や組成などによって決定することができる。ターゲットとしては例えばインジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を含む混合酸化物（Ｉｎ_aＧａ_bＺｎ_cＯ_d）を用いることができる。ここでａ、ｂ、ｃ、ｄは０以上の実数であり、整数とは限らない。したがって、各元素が最も安定なイオンで存在していると仮定した場合、上記組成は必ずしも電気的に中性な組成とは限らない。ターゲットの組成の一例として、ＩｎＧａＺｎＯ₄が挙げられるが、組成はこれに限られず、酸化物半導体膜１０６あるいはこれを含む第１のトランジスタ１４０が目的とする特性を有するよう、適宜選択することができる。

酸化物半導体膜１０６に対し、加熱処理（アニール）を行ってもよい。加熱処理は酸化物半導体膜１０６のパターニング前に行ってもよく、パターニング後に行ってもよい。加熱処理によって酸化物半導体膜１０６の体積が小さくなる（シュリンク）場合があるので、パターニング前に加熱処理を行うのが好ましい。

加熱処理は窒素、乾燥空気、あるいは大気の存在下、常圧、あるいは減圧で行えばよい。加熱温度は２５０℃から５００℃、あるいは３５０℃から４５０℃の範囲で、加熱時間は１５分から１時間の範囲で選択することができるが、これらの範囲外で加熱処理を行ってもよい。この加熱処理により酸化物半導体膜１０６の酸素欠陥に酸素が導入される、あるいは転位し、より構造の明確な、結晶欠陥の少ない、結晶性の高い酸化物半導体膜１０６が得られる。その結果、信頼性が高く、高いオン電流や低いオフ電流、低い特性（閾値電圧）ばらつきなど、優れた電気特性を有する第１のトランジスタ１４０が得られる。

[３．第１のゲート絶縁膜]
次に酸化物半導体膜１０６上に第１のゲート絶縁膜１０８を形成する（図５（Ｃ））。第１のゲート絶縁膜１０８はシリコンを含有する無機絶縁体、例えば酸化ケイ素、窒化ケイ素、酸化窒化ケイ素、窒化酸化ケイ素を含むことが好ましい。第１のゲート絶縁膜１０８はスパッタリング法、あるいはＣＶＤ法などを適用して形成することができる。成膜時の雰囲気にできるだけ水素ガスや水蒸気など、水素を含有するガスが含まれないことが好ましく、これにより水素濃度が小さく、化学量論に近い、あるいはそれ以上の酸素濃度を有する第１のゲート絶縁膜１０８を形成することができる。

[４．第１のゲート]
次に第１のゲート絶縁膜１０８上に第１のゲート１１０を形成する（図５（Ｃ））。第１のゲート１１０はアルミニウム、銅、モリブデン、タングステン、タンタルなどの金属やその合金などを用い、単層、あるいは積層構造を有するように形成することができる。例えばアルミニウムや銅などの高い導電性を有する金属を、をチタンやモリブデンなどの高融点金属で挟持した積層構造を採用することができる。第１のゲート１１０はスパッタリング法、ＣＶＤ法、あるいは印刷法などを適用して第１のゲート絶縁膜１０８の上前面に上記金属を含む膜を形成し、それをエッチング（ドライエッチング、ウエットエッチング）によって加工することで形成される。

[５．ソース・ドレイン領域]
半導体装置２００の第１のトランジスタ１４０は所謂セルフアライン構造を有している。この構造を形成する場合、第１のゲート１１０をマスクとして用い、基板１０２上から酸化物半導体膜１０６に対してイオンインプランテーション処理（あるいはイオンドーピング処理）を行う。これにより、酸化物半導体膜１０６の第１のゲート１１０と重ならない領域にイオンが酸化物半導体膜１０６に対する不純物としてドープされる。イオンがドープされることによりｎ型化され、電気抵抗が低下する。その結果、ソース・ドレイン領域１０６ｂ、１０６ｃが形成され、同時に実質的にイオンがドープされないチャネル領域１０６ａが形成される（図５（Ｄ））。

イオンとしてはホウ素やリン、窒素などのイオンが使用できる。酸化物半導体膜１０６の表面付近で低抵抗化が生じるように、イオンのドーズ量やイオン加速エネルギーを調整すればよい。ｎ型化はイオンのドープによって酸素欠損が誘発される、あるいはイオンが格子間に移動してキャリアが発生するために生じると考えられる。

[６．第１の層間膜]
次に第１の層間膜１１２を第１のゲート１１０上に形成する（図６（Ａ））。第１の層間膜１１２はアンダーコート１０４で使用可能な材料を含むことができ、スパッタリング法やＣＶＤ法で形成することができる。あるいは酸化アルミニウムや酸化クロム、窒化ホウ素などを含んでもよい。

第１の層間膜１１２は単層の構造でも良く、積層構造を有していてもよい。積層構造を有する場合、例えば酸化ケイ素を含む第１の層１１２ａ、窒化ケイ素を含む第２の層１１２ｂ、酸化ケイ素を含む第３の層１１２ｃを積層して形成することができる。

この後、第１のゲート１１０、ソース・ドレイン領域１０６ｂ、１０６ｃを露出するように第１のゲート絶縁膜１０８、第１の層間膜１１２に開口部を形成する。開口部はドライエッチングによって行うことができ、エッチングガスとしてはＣＦ₄などのフッ素を含むガスを使用することができる。この開口部に第１の配線１１８ａ、１１８ｂ、１１８ｃを形成する（図６（Ｂ））。これにより、第１の配線１１８ａ、１１８ｂ、１１８ｃはそれぞれ第１のゲート１１０、ソース・ドレイン領域１０６ｂ、１０６ｃと電気的に接続される。第１の配線１１８ａ、１１８ｂ、１１８ｃは第１のゲート１１０で使用可能な材料、適用可能な方法で形成することができる。好ましくは電気抵抗の小さいアルミニウムを用いる。なお後述するように、この開口形成は第２のトランジスタ１４２、第３のトランジスタ１４４の形成後に行ってもよい。

[７．シリコン半導体膜]
次に第１の層間膜１１２上に第２のトランジスタ１４２、第３のトランジスタ１４４のシリコン半導体膜１２０、１２１を形成する（図６（Ｃ））。例えばＣＶＤ法を用い、アモルファスシリコン（ａ−Ｓｉ）を５０ｎｍから１００ｎｍ程度の厚さで形成し、これを加熱処理、あるいはレーザなどの光を照射することで結晶化し、多結晶シリコン（ポリシリコン）膜を形成する。結晶化はニッケルなどの触媒存在下で行ってもよい。

光は基板１０２の上から照射しても下から照射してもよい。第１のトランジスタ１４０に対して光照射を防ぐ場合には、例えば半導体装置３００で示した金属膜１４６を第１のトランジスタ１４０の下にあらかじめ形成し（図３参照）、光を基板１０２の下から照射すればよい。なお、光照射によって酸化物半導体膜１０６の結晶性を向上させる場合、ａ−Ｓｉの結晶化時に酸化物半導体膜１０６に対しても光を照射してもよい。酸化物半導体膜１０６の結晶性を向上させることにより、第１の配線１１８ａ、１１８ｂ、１１８ｃを形成するための開口部を形成する際、酸化物半導体膜１０６のエッチングレートと第１のゲート絶縁膜１０８、第１の層間膜１１２のエッチングレートに大きな差を生み出すことができる。

[８．第２のゲート絶縁膜、第２のゲート、第３のゲート]
次にシリコン半導体膜１２０、１２１、および第１のトランジスタ１４０を覆うように第２のゲート絶縁膜１２２を形成する（図７（Ａ））。第２のゲート絶縁膜１２２は、第１のゲート絶縁膜１０８と同様の材料、方法を適用して形成することができる。

第２のゲート絶縁膜１２２は、第１のゲート絶縁膜１０８と比較して水素の濃度が高くてもよい。これにより、電気的特性に優れた第２のトランジスタ１４２、第３のトランジスタ１４４を与えることができる。しかしながら酸化物半導体膜１０６に水素が混入すると半導体特性が大幅に低下する。したがって、第２のゲート絶縁膜１２２と酸化物半導体膜１０６との間の距離を大きくすることが好ましく、このため、第１のトランジスタ１４０はトップゲート型が好ましい。

第２のゲート絶縁膜１２２上に、シリコン半導体膜１２０、１２１とそれぞれ重なるように第２のゲート１２４、第３のゲート１２５を形成する（図７（Ａ））。第２のゲート１２４、第３のゲート１２５は第１のゲート１１０同様の材料、方法を適用して形成することができる。本発明の実施形態に係る半導体装置を、例えば表示装置のような大面積を有する半導体装置に応用する場合、信号の遅延を防ぐため、アルミニウムなどの高い導電性を有する金属を用いることが好ましい。

[９．ソース・ドレイン領域]
その後、シリコン半導体膜１２０、１２１に第２のゲート１２４、第３のゲート１２５をマスクとして用い、基板１０２上からシリコン半導体膜１２０、１２１に対してイオンインプランテーション処理、あるいはイオンドーピング処理を行う。本実施形態の半導体装置３００では、シリコン半導体膜１２０に対してｐ型の導電性を付与するイオンをドープし、シリコン半導体膜１２０の第２のゲート１２４と重ならない領域にソース・ドレイン領域１２０ｂ、１２０ｃを形成し、同時に実質的にイオンがドープされないチャネル領域１２０ａを形成する（図７（Ｂ））。

一方、シリコン半導体膜１２１に対してはｎ型の導電性を付与するイオンをドープし、シリコン半導体膜１２１の第３のゲート１２５と重ならない領域にソース・ドレイン領域１２１ｂ、１２１ｃを形成し、同時に実質的にイオンがドープされないチャネル領域１２１ａを形成する。

図７（Ｂ）に示すように、シリコン半導体膜１２１のソース・ドレイン領域１２１ｂとチャネル領域１２１ａの間、およびソース・ドレイン領域１２１ｃとチャネル領域１２１ａの間に低濃度不純物領域（ＬＤＤ）１２１ｄ、１２１ｅを設けてもよい。低濃度不純物領域１２１ｄ、１２１ｅでは、ドープされたイオンの濃度がソース・ドレイン領域１２１ｂ、１２１ｃよりも低く、チャネル領域１２１ａよりも高い。低濃度不純物領域１２１ｄ、１２１ｅは、例えば第３のゲート１２５の側面に絶縁体膜を形成し、それを通してイオンをドープすることで形成することができる。

イオンをドープした後に加熱処理を行い、ドープされたイオンを活性化してもよい。以上の工程により、第１のトランジスタ１４０、第２のトランジスタ１４２、第３のトランジスタ１４４が形成される。

[１０．第２の層間膜]
次に第２のゲート１２４、第３のゲート１２５上に第２の層間膜１２６を形成する（図８（Ａ））。第２の層間膜１２６は第１の層間膜１１２と同様の材料を含むことができ、同様の形成方法を適用して形成することができる。例えば酸化ケイ素や窒化ケイ素を含む膜を単層構造、あるいは積層構造で形成してもよい。図８（Ａ）では二つの層（第１の層１２６ａ、第２の層１２６ｂ）を有する例が示されているが、第１の層間膜１１２のように、酸化ケイ素を含む第１の層、窒化ケイ素を含む第２の層、酸化ケイ素を含む第３の層を積層して第２の層間膜１２６を形成してもよい。

第２の層間膜１２６を形成した後に加熱処理を行ってもよい。これにより、イオンドープによって生じる結晶欠陥を回復させ、シリコン半導体膜１２１を活性化することができる。

その後第２のゲート絶縁膜１２２、第２の層間膜１２６に対してエッチングを行い、第２のゲート１２４、第３のゲート１２５、ソース・ドレイン領域１２０ｂ、１２０ｃ、１２１ｂ、１２１ｃを露出するように開口部を形成すると同時に第１の配線１１８ａ、１１８ｂ、１１８ｃに達する開口部を形成する。そしてこれらの開口部に第２の配線１３０ａ、１３０ｂ、１３０ｃ、１３１ａ、１３１ｂ、１３１ｃ、１３２ａ、１３２ｂ、１３２ｃを形成する。第２の配線１３０ａ、１３０ｂ、１３０ｃ、１３１ａ、１３１ｂ、１３１ｃ、１３２ａ、１３２ｂ、１３２ｃも第１の配線１１８ａ、１１８ｂ、１１８ｃと同様の材料、形成方法によって形成することができる。これにより、第２の配線１３０ａ、１３０ｂ、１３０ｃ、１３１ａ、１３１ｂ、１３１ｃはそれぞれ、第２のゲート１２４、ソース・ドレイン領域１２０ｂ、１２０ｃ、第３のゲート１２５、ソース・ドレイン領域１２１ｂ、１２１ｃと電気的に接続される。同様に第２の配線１３２ａ、１３２ｂ、１３２ｃは第１の配線１１８ａ、１１８ｂ、１１８ｃと電気的に接続される（図８（Ｂ））。

第２の配線１３０ａ、１３０ｂ、１３０ｃ、１３１ａ、１３１ｂ、１３１ｃ、１３２ａ、１３２ｂ、１３２ｃを対応する開口部に形成する前にフッ酸処理を行い、開口部で露出しているシリコン半導体膜１２０、１２１の表面を洗浄してもよい。この洗浄プロセスにより、シリコン半導体膜１２０、１２１の表面に形成されうる酸化膜を除去することができ、コンタクト抵抗を低減することができる。

なお図４に示すように、第１の配線１１８ａ、１１８ｂ、１１８ｃ、ならびにこれらのための開口部を第２のトランジスタ１４２、第３のトランジスタ１４４の形成まで形成せず、第１のゲート絶縁膜１０８、第１の層間膜１１２、第２のゲート絶縁膜１２２、第２の層間膜１２６に対して同時にエッチングを行い、第２のゲート１２４、第３のゲート１２５、ソース・ドレイン領域１２０ｂ、１２０ｃ、１２１ｂ、１２１ｃを露出する開口部の形成と同時に第１のゲート１１０、ソース・ドレイン電極１０９ａ、１０９ｂに達する開口部を形成してもよい。図４に示す第１のトランジスタ１４０はトップコンタクト型トップゲート構造を有しており、このためソース・ドレイン電極１０９ａ、１０９ｂをエッチングストッパーとして機能させることができる。したがって酸化物半導体膜１０６がエッチングによって消失したり汚染されることがなく、様々なエッチング条件を使用することが可能となる。また、第１の配線１１８ａ、１１８ｂ、１１８ｃを形成する必要はなく、ソース・ドレイン領域１０６ｂ、１０６ｃと接続される第２の配線１３２ａ、１３２ｂ、１３２ｃが第２の配線１３０ａ、１３０ｂ、１３０ｃ、１３１ａ、１３１ｂ、１３１ｃを同時に形成することができ、プロセス数の削減が可能である。

[１１．平坦化膜]
次に任意の構成として、平坦化膜１３４を形成する（図９）。平坦化膜１３４は、第１のトランジスタ１４０、第２のトランジスタ１４２、第３のトランジスタ１４４などに起因する凹凸を吸収し、平坦な面を与える機能を有する。平坦化膜１３４は有機絶縁体で形成することができる。有機絶縁体としてエポキシ樹脂、アクリル樹脂、ポリイミド、ポリアミド、ポリエステル、ポリカーボナート、ポリシロキサンなどの高分子材料が挙げられ、スピンコート法、インクジェット法、印刷法、ディップコーティング法などの湿式成膜法によって形成することができる。平坦化膜１３４は上記有機絶縁体を含む層と無機絶縁体を含む層の積層構造を有していてもよい。無機絶縁体としては酸化ケイ素や窒化ケイ素、窒化酸化ケイ素、酸化窒化ケイ素などのシリコンを含有する無機絶縁体が挙げられ、スパッタリング法やＣＶＤ法によって形成することができる。

以上のプロセスを経ることで、半導体装置３００を形成することができる。

上述したように、酸化物半導体膜１０６に対して加熱処理行うことで酸化物半導体膜１０６の結晶性が向上し、第１のトランジスタ１４０の電気特性や信頼性を向上させ、さらに特性のばらつきを低減することができる。この時の加熱処理の温度は比較的高く、２５０℃から５００℃、あるいは３５０℃から４５０℃が好ましい。第１のゲート１１０、第２のゲート１２４、第３のゲート１２５、あるいは第１の配線１１８ａ、１１８ｂ、１１８ｃ、第２の配線１３０ａ、１３０ｂ、１３０ｃ、１３１ａ、１３１ｂ、１３１ｃで使用されるアルミニウムなどの高導電性金属はこのような高温に対する耐性が低い。このため、例えば第２のゲート１２４、あるいは第３のゲート１２５を形成した後に酸化物半導体膜１０６に対して加熱処理を行うことができない。

しかしながら第１実施形態で述べた半導体装置１００、２００、３００、４００を形成する際、本実施形態で述べたように、第１のトランジスタ１４０の酸化物半導体膜１０６に対して加熱処理を行った後に第１のゲート１１０、第２のトランジスタ１４２、第３のトランジスタ１４４、および第１の配線１１８ａ、１１８ｂ、１１８ｃ、第２の配線１３０ａ、１３０ｂ、１３０ｃ、１３１ａ、１３１ｂ、１３１ｃが形成される。したがってこれらに対しては、酸化物半導体膜１０６に対して行われる高い温度での加熱処理を回避することができる。このため、優れた電気特性を有する酸化物半導体膜１０６を含む第１のトランジスタ１４０が形成できるだけでなく、高い電界効果移動度を有する、シリコン半導体膜１２０、１２１を含む第２のトランジスタ１４２、第３のトランジスタ１４４を同一基板１０２上に形成することができる。

また、本実施形態を適用することにより、シリコン半導体膜１２０と酸化物半導体膜１０６の距離を大きくすることができる。したがって、シリコン半導体膜１２０から放出される水素の影響を低減することができ、電気的特性に優れた酸化物半導体膜を含むトランジスタを与えることができる。

（第３実施形態）
本実施形態では、第１実施形態で述べた半導体装置１００、２００、３００、あるいは４００を含む表示装置、およびその作製方法に関し、図１０乃至図１２を用いて説明する。第１、第２実施形態と重複する記載は割愛することがある。

[１．全体構造]
図１０に本実施形態の表示装置５００の上面模式図を示す。表示装置５００は、複数の画素１５０を備えた表示領域１５２、およびゲート側駆動回路（以下、駆動回路）１５８を基板１０２の一方の面（上面）に有している。複数の画素１５０には互いに異なる色を与える発光素子あるいは液晶素子などの表示素子を設けることができ、これにより、フルカラー表示を行うことができる。例えば赤色、緑色、あるいは青色を与える表示素子を三つの画素１５０にそれぞれ設けることができる。あるいは、全ての画素１５０で白色を与える表示素子を用い、カラーフィルタを用いて画素１５０ごとに赤色、緑色、あるいは青色を取り出してフルカラー表示を行ってもよい。最終的に取り出される色は赤色、緑色、青色の組み合わせには限られない。例えば四つの画素１５０からそれぞれ赤色、緑色、青色、白色の４種類の色を取り出すこともできる。画素１５０の配列にも制限はなく、ストライプ配列、デルタ配列、ペンタイル配列などを採用することができる。

表示領域１５２から配線１５４が基板１０２の側面（図１０中、表示装置５００の短辺）に向かって伸びており、配線１５４は基板１０２の端部で露出され、露出部は端子１５６を形成する。端子１５６はフレキシブルプリント回路（ＦＰＣ）などのコネクタ（図示せず）と接続される。配線１５４を介して表示領域１５２はＩＣチップ１６０とも電気的に接続される。これにより、外部回路（図示せず）から供給された映像信号が駆動回路１５８、ＩＣチップ１６０を介して画素１５０に与えられて画素１５０の表示素子が制御され、映像が表示領域１５２上に再現される。なお図示していないが、表示装置５００はＩＣチップ１６０の替わりにソース側駆動回路を表示領域１５２の周辺に有していてもよい。本実施形態では駆動回路１５８は表示領域１５２を挟むように二つ設けられているが、駆動回路１５８は一つでもよい。また、駆動回路１５８を基板１０２上に設けず、異なる基板上に設けられた駆動回路１５８をコネクタ上に形成してもよい。

[２．画素回路]
図１１に、画素１５０の等価回路の一例を示す。図１１では、表示素子として有機エレクトロルミネッセンス素子などの発光素子を有する例が示されている。画素１５０はゲート線１７０、信号線１７２、電流供給線１７４、および電源線１７６を有している。

画素１５０はスイッチングトランジスタ１７８、駆動トランジスタ１８０、保持容量１８２、表示素子１８４を有している。スイッチングトランジスタ１７８のゲート、ソース、ドレインはそれぞれゲート線１７０、信号線１７２、駆動トランジスタ１８０のゲートに電気的に接続されている。駆動トランジスタ１８０のソースは電流供給線１７４と電気的に接続されている。保持容量１８２の一方の電極はスイッチングトランジスタ１７８のドレインと駆動トランジスタ１８０のゲートと電気的に接続され、他方の電極は駆動トランジスタ１８０のドレインと表示素子１８４の一方の電極（第１の電極）と電気的に接続されている。表示素子１８４の他方の電極（第２の電極）は電源線１７６と電気的に接続されている。図１１では表示素子１８４はダイオード特性を有する発光素子として記述されている。なお、各トランジスタのソース、ドレインは電流の流れる方向やトランジスタの極性によって入れ替わることがある。

図１１では、画素１５０が二つのトランジスタ（スイッチングトランジスタ１７８、駆動トランジスタ１８０）と一つの保持容量（保持容量１８２）を有する構成が示されているが、本実施形態の表示装置はこの構成に限られず、トランジスタも一つ、あるいは三つ以上有していてもよい。画素１５０は保持容量を含まなくてもよく、あるいは複数の保持容量を有していてもよい。また、表示素子１８４は発光素子に限られず、液晶素子や電気泳動素子でもよい。配線も上記ゲート線１７０、信号線１７２、電流供給線１７４、および電源線１７６に限られず、例えば複数のゲート線を有していてもよい。あるいは、これらの配線の少なくとも一つが複数の画素１５０で共有されていてもよい。

[３．断面構造]
図１２に表示装置５００の断面模式図を示す。図１２は、表示領域１５２のうち駆動回路１５８に最も近い一つの画素１５０と駆動回路１５８の一部、およびその周辺の構造を模式的に示している。表示装置５００は第１実施形態で述べた半導体装置２００を有している。ここでは、表示装置５００の第１のトランジスタ１４０は画素１５０内に含まれ、駆動回路１５８に第２のトランジスタ１４２と第３のトランジスタ１４４が含まれている。

表示装置５００は平坦化膜１３４の上に発光素子２０８を有している。発光素子２０８は図１１で示した表示素子１８４に相当する。発光素子２０８は第１の電極２０１を有しており、第１の電極２０１は平坦化膜１３４に設けられた開口部において第２の配線１３２ｂと電気的に接続されている。第１の電極２０１は他の導電膜を介して第２の配線１３２ｂと接続されていてもよい。

発光素子２０８からの発光を基板１０２を通して取り出す場合には、透光性を有する材料、例えばインジウム―スズ酸化物（ＩＴＯ）やインジウム―亜鉛酸化物（ＩＺＯ）などの導電性酸化物を第１の電極２０１に用いることができる。一方、発光素子２０８からの発光を基板１０２とは反対側から取り出す場合には、アルミニウムや銀などの金属、あるいはこれらの合金を用いることができる。あるいは上記金属や合金と導電性酸化物との積層、例えば金属を導電性酸化物で挟持した積層構造（例えばＩＴＯ／銀／ＩＴＯなど）を採用することができる。

平坦化膜１３４上にはさらに、電極２０２と、電極２０２と電気的に接続される補助電極２０４を有している。電極２０２は図１１における電源線１７６に相当する。電極２０２は例えばＩＴＯやＩＺＯなどの導電性酸化物を用い、スパッタリング法などを適用して形成することができる。電極２０２は第１の電極２０１と同時に形成することができ、したがって第１の電極２０１と同一の層に存在することができる。電極２０２は後に形成する発光素子２０８の第２の電極２１２と接続され、第２の電極２１２に一定電圧を供給する機能を有する。

補助電極２０４は第１のゲート１１０や第２のゲート１２４で用いることができる金属、あるいはこれらの合金を用いて形成すればよい。補助電極２０４は、後に形成される発光素子２０８の第２の電極２１２の抵抗が比較的高い時、第２の電極２１２の導電性を補う機能を有しており、第２の電極２１２内で生じる電圧降下を防止することができる。

表示装置５００はさらに隔壁２０６を有している。隔壁２０６は第１の電極２０１の端部、ならびに平坦化膜１３４に設けられた開口部に起因する段差を吸収し、かつ、隣接する画素１５０の第１の電極２０１を互いに電気的に絶縁する機能を有する。隔壁２０６はバンク（リブ）とも呼ばれる。隔壁２０６はエポキシ樹脂やアクリル樹脂など、平坦化膜１３４で使用可能な材料を用いて形成することができる。隔壁２０６は、第１の電極２０１と電極２０２の一部を露出するように開口部を有しており、その開口端はなだらかなテーパー形状となるのが好ましい。開口部の端が急峻な勾配を有すると、後に形成されるＥＬ層２１０や第２の電極２１２などのカバレッジ不良を招きやすい。

発光素子２０８はＥＬ層２１０を有しており、ＥＬ層２１０は第１の電極２０１および隔壁２０６を覆うように形成される。本明細書ならびに請求項では、ＥＬ層とは一対の電極に挟まれた層全体を意味し、単一の層で形成されていてもよく、複数の層から形成されていてもよい。例えばキャリア注入層、キャリア輸送層、発光層、キャリア阻止層、励起子阻止層など適宜を組み合わせてＥＬ層２１０を形成することができる。また、隣接する画素１５０間でＥＬ層２１０の構造が異なってもよい。例えば隣接する画素１５０間で発光層が異なり、他の層が同一の構造を有するようにＥＬ層２１０を形成してもよい。これにより、隣接する画素１５０同士で異なる発光色を得ることができ、フルカラー表示が可能となる。逆に全ての画素１５０において同一のＥＬ層２１０を用いてもよい。この場合、例えば白色発光を与えるＥＬ層２１０を全ての画素１５０に共有されるように形成し、カラーフィルタなどを用いて各画素１５０から取り出す光の波長を選択すればよい。

図１２では、ＥＬ層２１０は第１の層２１０ａ、第２の層２１０ｂ、第３の層２１０ｃを有している。第１の層２１０ａと第３の層２１０ｃは隔壁２０６上で接することも可能である。ＥＬ層２１０は蒸着法や上述した湿式成膜法を適用して形成することができる。

発光素子２０８はＥＬ層２１０の上に第２の電極２１２を有している。第１の電極２０１、ＥＬ層２１０、第２の電極２１２によって発光素子２０８が形成される。第１の電極２０１と第２の電極２１２からキャリア（電子、ホール）がＥＬ層２１０に注入され、キャリアの再結合によって得られる励起状態が基底状態に緩和するプロセスを経て発光が得られる。したがって発光素子２０８のうち、ＥＬ層２１０と第１の電極２０１が互いに直接接している領域が発光領域である。

発光素子２０８からの発光を基板１０２を通して取り出す場合には、アルミニウムや銀などの金属あるいはこれらの合金を第２の電極２１２に用いることができる。一方、発光素子２０８からの発光を第２の電極２１２を通して取り出す場合には、上記金属や合金を用い、可視光を透過する程度の膜厚を有するように第２の電極２１２を形成する。あるいは第２の電極２１２には、透光性を有する材料、例えばＩＴＯやＩＺＯなどの導電性酸化物を用いることができる。また、上記金属や合金と導電性酸化物との積層構造（例えばＭｇ−Ａｇ／ＩＴＯなど）を第２の電極２１２採用することができる。第２の電極２１２は蒸着法、スパッタリング法などを用いて形成することができる。

第２の電極２１２の上にはパッシベーション膜（封止膜）２２０が設けられている。パッシベーション膜２２０は先に形成した発光素子２０８に外部からの水分の侵入を防止することを機能の一つとしており、パッシベーション膜２２０としてはガスバリア性の高いものが好ましい。例えば窒化ケイ素や酸化ケイ素、窒化酸化ケイ素、酸化窒化ケイ素などの無機材料を用いてパッシベーション膜２２０を形成することが好ましい。あるいはアクリル樹脂やポリシロキサン、ポリイミド、ポリエステルなどを含む有機樹脂を用いてもよい。図１２で例示した構造では、パッシベーション膜２２０は第１の層２２０ａ、第２の層２２０ｂ、第３の層２２０ｃを含む三層構造を有している。

具体的には第１の層２２０ａは、酸化ケイ素や窒化ケイ素、酸化窒化ケイ素、窒化酸化ケイ素などの無機絶縁体を含むことができ、ＣＶＤ法やスパッタリング法を適用して形成すればよい。第２の層２２０ｂとしては、例えば高分子材料が使用可能であり、高分子材料はエポキシ樹脂、アクリル樹脂、ポリイミド、ポリエステル、ポリカーボナート、ポリシロキサンなどから選択することができる。第２の層２２０ｂは上述した湿式成膜法によって形成することもできるが、上記高分子材料の原料となるオリゴマーを減圧下で霧状あるいはガス状にし、これを第１の層２２０ａに吹き付けて、その後オリゴマーを重合することによって形成してもよい。この時、オリゴマー中に重合開始剤が混合されていてもよい。また、基板１０２を冷却しながらオリゴマーを第１の層２２０ａに吹き付けてもよい。第３の層２２０ｃは第１の層２２０ａと同様の材料、形成方法を採用して形成することができる。

図示しないが、パッシベーション膜２２０上に対向基板を任意の構成として設けてもよい。対向基板は接着剤を用いて基板１０２と固定される。この時、対向基板とパッシベーション膜２２０の間の空間に不活性ガスを充填してもよく、あるいは樹脂などの充填材を充填してもよく、あるいは接着剤で直接パッシベーション膜２２０と対向基板が接着されてもよい。充填材を用いる場合には、可視光に対して高い透明性を有することが好ましい。対向基板を基板１０２に固定する際、接着剤や充填剤の中にスペーサを含ませてギャップを調整しても良い。あるいは、画素１５０の間にスペーサとなる構造体を形成しても良い。

さらに対向基板には、発光領域と重なる領域に開口を有する遮光膜や、発光領域と重なる領域にカラーフィルタを設けてもよい。遮光膜は、クロムやモリブデンなど比較的反射率の低い金属、あるいは樹脂材料に黒色又はそれに準ずる着色材を含有させたものを用いて形成され、発光領域から直接得られる光以外の散乱光や外光反射等を遮断する機能を有する。カラーフィルタの光学特性は隣接する画素１５０毎に変え、例えば赤色、緑色、青色の発光を取り出すように形成することができる。遮光膜とカラーフィルタは下地膜を介して対向基板に設けても良いし、また、遮光膜とカラーフィルタを覆うようにオーバーコート層をさらに設けても良い。

本実施形態で示した表示装置５００では、駆動回路１５８にシリコン半導体膜を含有する第２のトランジスタ１４２、第３のトランジスタ１４４を有している。シリコン半導体膜、特に多結晶シリコン半導体膜を含有するトランジスタは高い電界効果移動度を有しているため、これを含む駆動回路１５８は高速駆動が可能である。一方画素１５０には酸化物半導体膜１０６を含む第１のトランジスタ１４０を有している。酸化物半導体膜を含むトランジスタは大きなオン電流を示すことから、発光素子２０８に対して大きな電流を印加することができる。また、酸化物半導体膜を含むトランジスタは閾値電圧のばらつきが小さいため、発光素子２０８に流れる電流のばらつきを低減することができる。その結果、高輝度での発光が可能であり、かつ高品質の映像を提供できる表示装置５００を与えることができる。

（第４実施形態）
本実施形態では、第１実施形態で述べた半導体装置１００、２００、３００、あるいは４００を含む表示装置、およびその作製方法に関し、図１０、図１１、および図１３を用いて説明する。第１乃至第３実施形態と重複する記載は割愛することがある。

図１３に本実施形態の表示装置６００の断面模式図を示す。図１３は、図１０で示した画素１５０の断面模式図に相当する。表示装置６００は実施形態１で述べた半導体装置１００を画素１５０に有しており、第２の配線１３２ｂを介して発光素子２０８が第１のトランジスタ１４０と電気的に接続されている。つまり、第１のトランジスタ１４０は図１０に示す画素１５０において駆動トランジスタ１８０として機能する。また、第２のトランジスタ１４２はスイッチングトランジスタ１７８に相当する。図１３では図示していないが、第２のトランジスタ１４２のソース・ドレイン領域１２０ｂ、１２０ｃの一方は第１のトランジスタ１４０の第１のゲート１１０と電気的に接続される。

本実施形態で示した表示装置６００では、スイッチングトランジスタ１７８としてシリコン半導体膜を含有する第２のトランジスタ１４２を有している。シリコン半導体膜、特にポリシリコン半導体膜を含有するトランジスタは高い電界効果移動度を有しているため、画素１５０では高速のスイッチング特性を得ることができる。画素１５０は酸化物半導体膜１０６を含む第１のトランジスタ１４０を駆動トランジスタ１８０として有している。酸化物半導体膜を含むトランジスタは大きなオン電流を示すことから、発光素子２０８に対して大きな電流を印加することがでる。また、酸化物半導体膜を含むトランジスタは閾値電圧のばらつきが小さいため、発光素子２０８に流れる電流のばらつきを低減することができる。その結果、高輝度での発光が可能であり、かつ高品質の映像を提供できる表示装置６００を与えることができる。

（第５実施形態）
本実施形態では、第１実施形態で述べた半導体装置１００、２００、３００、あるいは４００を含む表示装置、およびその作製方法に関し、図１０、図１１、および図１４を用いて説明する。第１乃至第４実施形態と重複する記載は割愛することがある。

図１４に本実施形態の表示装置７００の断面模式図を示す。図１４は、図１０で示した画素１５０の断面模式図に相当する。表示装置７００は実施形態１で述べた半導体装置１００を画素１５０に有しており、第２の配線１３０ｃを介して発光素子２０８が第２のトランジスタ１４２と電気的に接続されている。つまり、第１のトランジスタ１４０は図１０に示す画素１５０においてスイッチングトランジスタ１７８として機能する。また、第２のトランジスタ１４２は駆動トランジスタ１８０に相当する。図１４では図示していないが、第１のトランジスタ１４０のソース・ドレイン領域１０６ｂ、１０６ｃの一方は第２のトランジスタ１４２の第２のゲート１２４と電気的に接続される。

本実施形態で示した表示装置７００では、スイッチングトランジスタ１７８として酸化物半導体膜を含有する第１のトランジスタ１４０を有している。酸化物半導体膜を含むトランジスタはオフ電流が小さいことから、信号線１７２から送られる映像データを駆動トランジスタ１８０である第２のトランジスタ１４２の第２のゲート１２４あるいは保持容量１８２に長時間保持することができる。したがって、保持容量１８２を設置する必要がなくなる、あるいはその大きさを小さくすることができる。その結果、表示装置７００の消費電力を下げ、開口率を増大させることが可能である。また、酸化物半導体膜を含むトランジスタは閾値電圧のばらつきが小さいため、発光素子２０８に流れる電流のばらつきを低減することができる。その結果、高品質の映像を提供できる表示装置７００を与えることができる。

（第６実施形態）
本実施形態では、第１実施形態で述べた半導体装置１００、２００、３００、あるいは４００を含む表示装置、およびその作製方法に関し、図１０、図１１、および図１５を用いて説明する。第１乃至第５実施形態と重複する記載は割愛することがある。

図１５に本実施形態の表示装置８００の断面模式図を示す。図１５では、図１０で示した表示領域１５２、および駆動回路１５８の一部が模式的に示されている。表示装置８００は実施形態１で述べた半導体装置１００を画素１５０に有しており、酸化物半導体膜１０７を含む第４のトランジスタ１４８を駆動回路１５８に有している。

すなわち駆動回路１５８はアンダーコート１０４の上に第４のトランジスタ１４８を有しており、酸化物半導体膜１０７の上には第１のゲート絶縁膜１０８を介して第４のゲート１１１が設けられる。酸化物半導体膜１０７は、第４のゲート１１１と重なる領域にチャネル領域１０７ａを有しており、チャネル領域１０７ａを挟み、チャネル領域１０７ａよりも不純物濃度の高いソース・ドレイン領域１０７ｂ、１０７ｃを有している。

第１のトランジスタ１４０と同様、第１のゲート絶縁膜１０８と第１の層間膜に設けられる開口部に第１の配線１１９ａ、１１９ｂ、１１９ｃが備えられ、これらはそれぞれ第４のゲート１１１、ソース・ドレイン領域１０７ｂ、１０７ｃと電気的に接続されている。第２のゲート絶縁膜１２２と第２の層間膜１２６にも開口部が設けられ、開口部には第２の配線１３３ａ、１３３ｂ、１３３ｃが形成されている。第２の配線１３３ａ、１３３ｂ、１３３ｃはそれぞれ第１の配線１１９ａ、１１９ｂ、１１９ｃと電気的に接続される。

表示装置８００では、第２の配線１３２ｂを介して発光素子２０８が第１のトランジスタ１４０と電気的に接続されている。つまり、第１のトランジスタ１４０は図１０に示す画素１５０において駆動トランジスタ１８０として機能する。また、第２のトランジスタ１４２はスイッチングトランジスタ１７８に相当する。図１５では図示していないが、第２のトランジスタ１４２のソース・ドレイン領域１２０ｂ、１２０ｃの一方は第１のトランジスタ１４０の第１のゲート１１０と電気的に接続される。

本実施形態で示した表示装置８００では、駆動回路１５８に酸化物半導体膜１０７を含有する第４のトランジスタ１４８を有している。酸化物半導体膜を含むトランジスタは閾値電圧のばらつきが小さいため、ばらつきを補正するための補正回路を設置する必要がない、あるいは補正回路の構成を小さくすることができる。したがって、駆動回路が占める面積を小さくすることができる。表示装置８００はさらに、画素１５０内のスイッチングトランジスタ１７８としてシリコン半導体膜を含有する第２のトランジスタ１４２を有している。シリコン半導体膜、特にポリシリコン半導体膜を含有するトランジスタは高い電界効果移動度を有しているため、画素１５０では高速のスイッチング特性を得ることができる。画素１５０はさらに、酸化物半導体膜１０６を含む第１のトランジスタ１４０を図１０に示す駆動トランジスタ１８０として有している。酸化物半導体膜を含むトランジスタは大きなオン電流を示すことから、発光素子２０８に対して大きな電流を印加することがでる。また、酸化物半導体膜を含むトランジスタは閾値電圧のばらつきが小さいため、発光素子２０８に流れる電流のばらつきを低減することができる。その結果、発光素子２０８は高輝度での発光が可能であり、高品質の映像が提供でき、かつ駆動回路面積が小さい表示装置を与えることができる。

（第７実施形態）
本実施形態では、第１実施形態で述べた半導体装置１００、２００、３００、あるいは４００を含む表示装置、およびその作製方法に関し、図１６を用いて説明する。第１乃至第６実施形態と重複する記載は割愛することがある。

図１６に本実施形態の表示装置９００の断面模式図を示す。図１６では、図１０で示した表示領域１５２、および駆動回路１５８の一部が模式的に示されている。表示装置９００は実施形態１で述べた半導体装置２００を有しており、表示領域１５２の画素１５０内に酸化物半導体膜１０６を含有する第１のトランジスタ１４０が設けられ、駆動回路１５８内にシリコン半導体膜１２０、１２１をそれぞれ有する第２のトランジスタ１４２、第３のトランジスタ１４４が設けられている。

表示装置９００は表示装置５００、６００、７００、８００と異なり、表示素子として液晶素子３０２を画素１５０内に有している。液晶素子３０２は、平坦化膜１３４上の第１の電極３０４、第１の電極３０４上の第１の配向膜３０６、第１の配向膜３０６上の液晶層３０８、液晶層３０８上の第２の配向膜３１０、第２の配向膜３１０上の第２の電極３１２を有している。液晶素子３０２上には任意の構成としてカラーフィルタ３１４が設けられる。また、駆動回路１５８と重なる領域では、遮光膜３１６が設けられる。

液晶素子３０２の上には対向基板３１８が設けられ、シール材３２０によって基板１０２に固定されている。液晶層３０８は基板１０２と対向基板３１８に挟持され、スペーサ３２２によって液晶層の厚さ、すなわち基板１０２と対向基板３１８の距離が保持される。なお図示していないが、基板１０２の下や対向基板３１８の上には偏光板や位相差フィルムなどが設けられてもよい。

本実施形態では、表示装置９００は所謂ＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）方式、あるいはＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）方式の液晶素子３０２を有するように記述したが、液晶素子３０２はこの形態に限られず、他のモード、例えばＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）方式であってもよい。透過型の液晶素子を用いる場合には、液晶素子３０２と第１のトランジスタ１４０が重ならないように設けてもよい。

本実施形態で示した表示装置５００では、駆動回路１５８にシリコン半導体膜を含有する第２のトランジスタ１４２、第３のトランジスタ１４４を有している。シリコン半導体膜、特に多結晶シリコン半導体膜を含有するトランジスタは高い電界効果移動度を有しているため、これを含む駆動回路１５８は高速駆動が可能である。一方画素１５０には酸化物半導体膜１０６を含む第１のトランジスタ１４０を有している。酸化物半導体膜を含むトランジスタは閾値電圧のばらつきが小さいため、液晶素子３０２に印加される電圧のばらつきを低減することができる。その結果、液晶素子３０２の透過率のばらつきが減少し、高品質の映像を提供できる表示装置を与えることができる。

本発明の実施形態として上述した各実施形態は、相互に矛盾しない限りにおいて、適宜組み合わせて実施することができる。また、各実施形態の表示装置を基にして、当業者が適宜構成要素の追加、削除もしくは設計変更を行ったもの、又は、工程の追加、省略もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。

本明細書においては、開示例として主にＥＬ表示装置の場合を例示したが、他の適用例として、その他の自発光型表示装置、液晶表示装置、あるいは電気泳動素子などを有する電子ペーパ型表示装置など、あらゆるフラットパネル型の表示装置が挙げられる。また、中小型から大型まで、特に限定することなく適用が可能である。

上述した各実施形態の態様によりもたらされる作用効果とは異なる他の作用効果であっても、本明細書の記載から明らかなもの、又は、当業者において容易に予測し得るものについては、当然に本発明によりもたらされるものと解される。

１００：半導体装置、１０２：基板、１０４：アンダーコート、１０６：酸化物半導体膜、１０６ａ：チャネル領域、１０６ｂ：ソース・ドレイン領域、１０６ｃ：ソース・ドレイン領域、１０７：酸化物半導体膜、１０７ａ：チャネル領域、１０７ｂ：ソース・ドレイン領域、１０７ｃ：ソース・ドレイン領域、１０８：第１のゲート絶縁膜、１０９ａ：ソース・ドレイン電極、１０９ｂ：ソース・ドレイン電極、１１０：第１のゲート、１１１：第４のゲート、１１２：第１の層間膜、１１２ａ：第１の層、１１２ｂ：第２の層、１１２ｃ：第３の層、１１８ａ：第１の配線、１１８ｂ：第１の配線、１１８ｃ：第１の配線、１１９ａ：第１の配線、１１９ｂ：第１の配線、１１９ｃ：第１の配線、１２０：シリコン半導体膜、１２０ａ：チャネル領域、１２０ｂ：ソース・ドレイン領域、１２０ｃ：ソース・ドレイン領域、１２１：シリコン半導体膜、１２１ａ：チャネル領域、１２１ｂ：ソース・ドレイン領域、１２１ｃ：ソース・ドレイン領域、１２１ｄ：低濃度不純物領域、１２１ｅ：低濃度不純物領域、１２２：第２のゲート絶縁膜、１２４：第２のゲート、１２５：第３のゲート、１２６：第２の層間膜、１２６ａ：第１の層、１２６ｂ：第２の層、１３０ａ：第２の配線、１３０ｂ：第２の配線、１３０ｃ：第２の配線、１３１ａ：第２の配線、１３１ｂ：第２の配線、１３１ｃ：第２の配線、１３２ａ：第２の配線、１３２ｂ：第２の配線、１３２ｃ：第２の配線、１３３ａ：第２の配線、１３３ｂ：第２の配線、１３３ｃ：第２の配線、１３４：平坦化膜、１４０：第１のトランジスタ、１４２：第２のトランジスタ、１４４：第３のトランジスタ、１４６：金属膜、１４８：第４のトランジスタ、１５０：画素、１５２：表示領域、１５４：配線、１５６：端子、１５８：駆動回路、１６０：ＩＣチップ、１７０：ゲート線、１７２：信号線、１７４：電流供給線、１７６：電源線、１７８：スイッチングトランジスタ、１８０：駆動トランジスタ、１８２：保持容量、１８４：表示素子、２００：半導体装置、２０１：第１の電極、２０２：電極、２０４：補助電極、２０６：隔壁、２０８：発光素子、２１０：ＥＬ層、２１０ａ：第１の層、２１０ｂ：第２の層、２１０ｃ：第３の層、２１２：第２の電極、２２０：パッシベーション膜、２２０ａ：第１の層、２２０ｂ：第２の層、２２０ｃ：第３の層、３００：半導体装置、３０２：液晶素子、３０４：第１の電極、３０６：第１の配向膜、３０８：液晶層、３１０：第２の配向膜、３１２：第２の電極、３１４：カラーフィルタ、３１６：遮光膜、３１８：対向基板、３２０：シール材、３２２：スペーサ、４００：半導体装置、５００：表示装置、６００：表示装置、７００：表示装置、８００：表示装置、９００：表示装置

Claims (20)

1. 基板と、
   前記基板上に位置し、酸化物半導体膜を有する第１のトランジスタと、
   前記第１のトランジスタ上の層間膜と、
   前記層間膜上に位置し、シリコンを含む半導体膜を有する第２のトランジスタを有する半導体装置。
2. 前記第１のトランジスタは、
   前記酸化物半導体膜と、前記酸化物半導体膜上の第１のゲート絶縁膜と、前記第１のゲート絶縁膜上の第１のゲートを有し、
   前記層間膜は無機絶縁体を含み、
   前記第２のトランジスタは、
   前記半導体膜と、前記半導体膜上の第２のゲート絶縁膜と、前記第２のゲート絶縁膜上の第２のゲートを有する、請求項１に記載の半導体装置。
3. 前記半導体膜は多結晶シリコンを含む、請求項１に記載の半導体装置。
4. 前記層間膜は、
   酸化ケイ素を含む第１の層と、
   前記第１の層上に位置し、窒化ケイ素を含む第２の層と、
   前記第２の層上に位置し、酸化ケイ素を含む第３の層を有する、請求項１に記載の半導体装置。
5. 前記第１のトランジスタの下に金属膜を有し、前記金属膜は前記基板と前記酸化物半導体膜との間に位置する、請求項１に記載の半導体装置。
6. 前記第２のゲートはアルミニウムを含有する、請求項２に記載の半導体装置。
7. 基板と、
   前記基板上に位置し、表示素子を含む画素を含有する表示領域と、
   前記基板上に位置し、前記表示素子を制御するように構成される駆動回路を有し、
   前記画素は、
   酸化物半導体膜を含み、前記表示素子と電気的に接続される第１のトランジスタと、
   前記第１のトランジスタ上の層間膜と、
   前記層間膜上に位置し、前記第１のトランジスタと電気的に接続され、シリコンを含有する半導体膜を有する第２のトランジスタを有する表示装置。
8. 前記第１のトランジスタは、
   前記酸化物半導体膜と、前記酸化物半導体膜上の第１のゲート絶縁膜と、前記第１のゲート絶縁膜上の第１のゲートを有し、
   前記層間膜は無機絶縁体を含み、
   前記第２のトランジスタは、
   前記半導体膜と、前記半導体膜上の第２のゲート絶縁膜と、前記第２のゲート絶縁膜上の第２のゲートを有する、請求項７に記載の表示装置。
9. 前記駆動回路は前記表示領域の外側に位置し、且つ酸化物半導体膜を含む第３のトランジスタを有する、請求項７に記載の表示装置。
10. 前記層間膜は、
    酸化ケイ素を含む第１の層と、
    前記第１の層上に位置し、窒化ケイ素を含む第２の層と、
    前記第２の層上に位置し、酸化ケイ素を含む第３の層を有する、請求項７に記載の表示装置。
11. 前記画素は、前記酸化物半導体膜と前記基板の間に金属膜を有する、請求項７に記載の表示装置。
12. 前記画素は、前記表示素子の電極にソース・ドレイン電極の一方が接続する駆動トランジスタと、
    前記駆動トランジスタのゲート電極にソース・ドレイン電極の一方が接続するスイッチングトランジスタとを有し、
    前記第1のトランジスタは前記駆動トランジスタであり、
    前記第２のトランジスタは前記スイッチングトランジスタである、請求項７に記載の表示装置。
13. 前記第２のゲートはアルミニウムを含有する、請求項８に記載の表示装置。
14. 酸化物半導体膜を有する第１のトランジスタを基板上に形成し、
    前記第１のトランジスタ上に層間膜を形成し、
    前記層間膜上に、前記第１のトランジスタと電気的に接続され、シリコンを含有する半導体膜を有する第２のトランジスタを形成することを含む、半導体装置の作製方法。
15. 前記第１のトランジスタは、
    前記酸化物半導体膜と、前記酸化物半導体膜上の第１のゲート絶縁膜と、前記第１のゲート絶縁膜上の第１のゲートを有し、
    前記層間膜は無機絶縁体を含み、
    前記第２のトランジスタは、
    前記半導体膜と、前記半導体膜上の第２のゲート絶縁膜と、前記第２のゲート絶縁膜上の第２のゲートを有する、請求項１４に記載の半導体装置の作製方法。
16. 前記半導体膜は多結晶シリコンを含む、請求項１４に記載の半導体装置の作製方法。
17. 前記層間膜は、
    酸化ケイ素を含む第１の層と、
    前記第１の層上に位置し、窒化ケイ素を含む第２の層と、
    前記第２の層上に位置し、酸化ケイ素を含む第３の層を有する、請求項１４に記載の半導体装置の作製方法。
18. 前記第１のトランジスタの下に金属膜を形成することをさらに有する、請求項１４に記載の半導体装置の作製方法。
19. 前記酸化物半導体膜を２５０℃から５００℃で加熱することを含む、請求項１４に記載の半導体装置の作製方法。
20. 前記酸化物半導体膜と前記半導体膜に対して同時にレーザ照射を行うことを含む、請求項１５に記載の半導体装置の作製方法。

Images