JP2017163709A - 三相インバータ及び三相インバータ用の半導体モジュール - Google Patents

Abstract

【課題】製造が容易な構成を有するとともに、三相インバータの等価ブリッジ回路の平衡条件を満たすことができる半導体モジュールを提供する。【解決手段】半導体モジュール２００Ｕは、高電圧側絶縁基板３０，４０及び低電圧側絶縁基板５０，６０を備える。高電圧絶縁基板３０，４０は、第１高電圧側絶縁体層３４ａ，４４ａと第２高電圧側絶縁体層３４ｂ，４４ｂの間に設けられている高電圧側中間導体層３５，４５を有する。低電圧側絶縁基板５０，６０は、第１低電圧側絶縁体層５４ａ，６４ａと第２低電圧側絶縁体層５４ｂ，６４ｂの間に設けられている低電圧側中間導体層５５，６５を有する。高電圧側中間導体層３５，４５及び低電圧側中間導体層５５，６５が、高電圧側スイッチング素子ＳＷ１と低電圧側スイッチング素子ＳＷ２の中点ＭＩＤ＿Ｕに接続するように構成されている。【選択図】図１１

Description

本明細書で開示する技術は、三相インバータ及び三相インバータ用の半導体モジュールに関する。

例えば電気自動車は、直流電源の直流電力を走行用のモータを駆動するための交流電力に変換する三相インバータを備える。このような三相インバータは、冷却器及び半導体モジュールを備えており、半導体モジュール内のスイッチング素子で発生する熱を冷却器に効率的に伝熱するように構成されている。これにより、三相インバータは、半導体モジュール内のスイッチング素子が高温になることを抑制し、スイッチング素子の安定動作を実現する。

三相インバータ用の半導体モジュールは、スイッチング素子と冷却器を電気的に絶縁するために、スイッチング素子と冷却器の間に設けられる絶縁基板を有する。絶縁基板は、高周波ノイズに対してコンデンサとして機能する。このため、スイッチング素子と冷却器の間に浮遊容量が形成される。

スイッチング素子は、電力変換するときに高速でスイッチングする。このため、スイッチング素子は、高周波ノイズの発生源となる。これにより、スイッチング素子がスイッチングするときに発生する高周波ノイズは、スイッチング素子から絶縁基板を介して冷却器に流れるコモンモード電流を生成する。

特許文献１は、三相インバータが動作したときに、三相インバータを構成する回路が等価的にブリッジ回路になることを見出し、その等価ブリッジ回路の平衡条件を満たすようにすることでコモンモード電流を抑える技術を開示する。

特開２００９−２７３２７２号公報

特許文献１は、等価ブリッジ回路の平衡条件を満たすために、半導体モジュール内において、高電圧側スイッチング素子と冷却器の間の絶縁基板に存在する浮遊容量と低電圧側スイッチング素子と冷却器の間の絶縁基板に存在する浮遊容量の間で容量比を調整する技術を開示する。特許文献１の技術では、そのような容量比を１００倍以上にする必要があり、そのためには、絶縁基板間で厚み及び／又は材料を異ならせる必要がある。しかしながら、そのような設計は、以下の理由により容易なことではない。絶縁基板は、高電圧に耐えるための絶縁性能を保つ必要がある。絶縁基板の絶縁性能は厚みに比例するため、絶縁基板の厚みを１００分の１に薄くすると、絶縁基板の絶縁性能を保つことが難しい。また、絶縁基板は、冷却器の冷却性能を阻害しないように低い熱抵抗である必要がある。絶縁基板の熱抵抗は厚みに比例するため、絶縁基板の厚みを１００倍にすると、冷却器の冷却性能が阻害される。また、絶縁基板の材料は、絶縁性能、低熱抵抗及び機械的強度等を考慮すると、使用できる種類が限定される。このため、絶縁基板間で誘電率が１００倍も異なる材料を使用することは、現実的に不可能である。本明細書は、製造が容易な構成の半導体モジュールを有するとともに、等価ブリッジ回路の平衡条件を満たすことができる三相インバータを提供する。また、本明細書は、そのような三相インバータ用の半導体モジュールを提供する。

本明細書で開示する三相インバータの一実施形態は、冷却器、冷却器で冷却して用いられるとともにＵ相、Ｖ相及びＷ相を構成する半導体モジュール、高電圧端子及び低電圧端子を備える。半導体モジュールは、各相において、高電圧側スイッチング素子、低電圧側スイッチング素子、高電圧側絶縁基板及び低電圧側絶縁基板を有する。高電圧側絶縁基板と低電圧側絶縁基板は、別体で構成されていてもよく、一体で形成されていてもよい。半導体モジュールは、両面冷却式であってもよく、片面冷却式であってもよい。高電圧側スイッチング素子は、高電圧端子に接続する。低電圧側スイッチング素子は、低電圧端子に接続する。高電圧側スイッチング素子と低電圧側スイッチング素子は、高電圧端子と低電圧端子の間に直列に接続されている。高電圧側絶縁基板は、高電圧側スイッチング素子と冷却器の間に設けられる。低電圧側絶縁基板は、低電圧側スイッチング素子と冷却器の間に設けられる。高電圧側絶縁基板は、高電圧側スイッチング素子側に配置されている第１高電圧側絶縁体層、冷却器側に配置されている第２高電圧側絶縁体層、及び、第１高電圧側絶縁体層と第２高電圧側絶縁体層の間に設けられている高電圧側中間導体層を有する。低電圧側絶縁基板は、低電圧側スイッチング素子側に配置されている第１低電圧側絶縁体層、冷却器側に配置されている第２低電圧側絶縁体層、及び、第１低電圧側絶縁体層と第２低電圧側絶縁体層の間に設けられている低高電圧側中間導体層を有する。高電圧側中間導体層及び低電圧側中間導体層が、高電圧側スイッチング素子と低電圧側スイッチング素子の中点に接続するように構成されている。

上記実施形態の三相インバータの等価ブリッジ回路は、それ自体で平衡条件を満たすように構成される。このため、上記実施形態の三相インバータで用いられる半導体モジュールは、その絶縁基板の厚み及び／又は材料に対する設計自由度が高く、製造が簡易な構成を有する。

高電圧側絶縁基板は、各相間において共通形態であるのが望ましい。さらに、低電圧側絶縁基板は、各相間において共通形態であるのが望ましい。この場合、三相インバータの等価ブリッジ回路は、平衡条件が良好に満たされる。

インバータの回路構成を示す。 従来技術の両面冷却式の半導体モジュールの要部断面図を模式的に示す。 従来技術の両面冷却式の半導体モジュールの等価回路を示す。 従来技術の両面冷却式の半導体モジュールの等価回路を示す。 従来技術のインバータの等価回路を示す。 従来技術のインバータが動作したときの等価回路を示す。 従来技術のインバータが動作したときの等価回路を示す。 従来技術のインバータが動作したときの等価回路を示す。 従来技術のインバータが動作したときの等価回路を示す。 一般的なブリッジ回路の構成を示す。 本明細書で開示する両面冷却式の半導体モジュールの要部断面図を模式的に示す。 本明細書で開示する両面冷却式の半導体モジュールの等価回路を示す。 本明細書で開示する両面冷却式の半導体モジュールの等価回路を示す。 本明細書で開示するインバータが動作したときの等価回路を示す。 本明細書で開示するインバータが動作したときの等価回路を示す。 本明細書で開示するインバータが動作したときの等価回路を示す。 本明細書で開示するインバータが動作したときの等価回路を示す。 本明細書で開示する片面冷却式の半導体モジュールの要部断面図を模式的に示す。

まず、本明細書で開示する技術の理解を助けるために、三相インバータが動作したときに、三相インバータを構成する回路が等価的にブリッジ回路になることを説明する。図１は、例えば電気自動車に搭載して用いられる三相インバータ１の回路構成を例示する。三相インバータ１は、直流電源（図示省略）の直流電力を走行用のモータＭＧを駆動するための交流電力に変換する。

三相インバータ１は、高電圧端子１０Ｐ、低電圧端子１０Ｎ、平滑コンデンサＣ１０及び３つのレグ１０Ｕ，１０Ｖ，１０Ｗを備える。高電圧端子１０Ｐは直流電源（図示省略）の正極に接続され、低電圧端子１０Ｎは直流電源（図示省略）の負極に接続される。三相インバータ１と直流電源（図示省略）の間には、変圧用のコンバータが接続されてもよい。

平滑コンデンサＣ１０は、一端が高電圧端子１０Ｐに接続されており、他端が低電圧端子１０Ｎに接続されている。平滑コンデンサＣ１０は、高電圧端子１０Ｐと低電圧端子１０Ｎに入力する交流電力を平滑化する。

３つのレグ１０Ｕ，１０Ｖ，１０Ｗは、高電圧端子１０Ｐと低電圧端子１０Ｎの間で並列に接続されており、各々が２つのスイッチング素子を有する。後述するように、レグ１０Ｕ，１０Ｖ，１０Ｗの各々は、半導体モジュールとして構成されている。

Ｕ相レグ１０Ｕは、高電圧端子１０Ｐに接続されている第１スイッチング素子ＳＷ１及び低電圧端子１０Ｎに接続されている第２スイッチング素子ＳＷ２を有する。第１スイッチング素子ＳＷ１と第２スイッチング素子ＳＷ２は、高電圧端子１０Ｐと低電圧端子１０Ｎの間で直列に接続されている。第１スイッチング素子ＳＷ１と第２スイッチング素子ＳＷ２の間のＵ相中点ＭＩＤ＿Ｕが、モータＭＧのＵ相巻線ＭＧ＿Ｕの一端に接続されている。第１スイッチング素子ＳＷ１に対して逆並列に第１ダイオードＤ１が接続されており、第２スイッチング素子ＳＷ２に対して逆並列に第２ダイオードＤ２が接続されている。

Ｖ相レグ１０Ｖは、高電圧端子１０Ｐに接続されている第３スイッチング素子ＳＷ３及び低電圧端子１０Ｎに接続されている第４スイッチング素子ＳＷ４を有する。第３スイッチング素子ＳＷ３と第４スイッチング素子ＳＷ４は、高電圧端子１０Ｐと低電圧端子１０Ｎの間で直列に接続されている。第３スイッチング素子ＳＷ３と第４スイッチング素子ＳＷ４の間のＶ相中点ＭＩＤ＿Ｖが、モータＭＧのＶ相巻線ＭＧ＿Ｖの一端に接続されている。第３スイッチング素子ＳＷ３に対して逆並列に第３ダイオードＤ３が接続されており、第４スイッチング素子ＳＷ４に対して逆並列に第４ダイオードＤ４が接続されている。

Ｗ相レグ１０Ｗは、高電圧端子１０Ｐに接続されている第５スイッチング素子ＳＷ５及び低電圧端子１０Ｎに接続されている第６スイッチング素子ＳＷ６を有する。第５スイッチング素子ＳＷ５と第６スイッチング素子ＳＷ６は、高電圧端子１０Ｐと低電圧端子１０Ｎの間で直列に接続されている。第５スイッチング素子ＳＷ５と第６スイッチング素子ＳＷ６の間のＷ相中点ＭＩＤ＿Ｗが、モータＭＧのＷ相巻線ＭＧ＿Ｗの一端に接続されている。第５スイッチング素子ＳＷ５に対して逆並列に第５ダイオードＤ５が接続されており、第６スイッチング素子ＳＷ６に対して逆並列に第６ダイオードＤ６が接続されている。

スイッチング素子とダイオードの組合せのうちの高電圧端子１０Ｐに接続されるスイッチング素子ＳＷ１，ＳＷ３，ＳＷ５とダイオードＤ１，Ｄ３，Ｄ５の組合せは、上アームと称される。スイッチング素子とダイオードの組合せのうちの低電圧端子１０Ｎに接続されるスイッチング素子ＳＷ２，ＳＷ４，ＳＷ６とダイオードＤ２，Ｄ４，Ｄ６の組合せは、下アームと称される。上アームのスイッチング素子ＳＷ１，ＳＷ３，ＳＷ５が特許請求の範囲に記載の高電圧側スイッチング素子の一例であり、下アームのスイッチング素子ＳＷ２，ＳＷ４，ＳＷ６が特許請求の範囲に記載の低電圧側スイッチング素子の一例である。

三相インバータ１を構成するスイッチング素子ＳＷ１−ＳＷ６には、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）又はＩＧＢＴ（Insulated Gate Bipolar Transistor）が用いられる。また、これらスイッチング素子ＳＷ１−ＳＷ６は、対応するダイオードＤ１−Ｄ６が一体化された逆導通ＩＧＢＴであってもよい。以下では、スイッチング素子ＳＷ１−ＳＷ６がＩＧＢＴの場合を例示する。

図２に、Ｕ相レグ１０Ｕを構成するＵ相半導体モジュール１００Ｕの要部断面図を模式的に示す。図２に示すＵ相半導体モジュール１００Ｕは、従来技術の一例である。なお、他のＶ相レグ１０Ｖ及びＷ相レグ１０Ｗも共通形態の半導体モジュールを有する。したがって、以下では、Ｕ相半導体モジュール１００Ｕのみを説明し、他のレグ１０Ｖ，１０Ｗの半導体モジュールの説明を省略する。

Ｕ相半導体モジュール１００Ｕは、両面冷却式の半導体モジュールであり、対向する冷却器２０の間に介挿される。Ｕ相半導体モジュール１００Ｕは、第１スイッチング素子ＳＷ１及び第１ダイオードＤ１を含む半導体チップ２に対応した２つの絶縁基板３０，４０を有する。Ｕ相半導体モジュール１００Ｕはさらに、第２スイッチング素子ＳＷ２及び第２ダイオードＤ２を含む半導体チップ４に対応した２つの絶縁基板５０，６０を有する。

第１絶縁基板３０は、第１スイッチング素子ＳＷ１及び第１ダイオードＤ１を含む半導体チップ２と冷却器２０の間に設けられており、チップ側導体層３２、絶縁体層３４及び冷却器側導体層３６を有する。チップ側導体層３２、絶縁体層３４及び冷却器側導体層３６はこの順でチップ２から冷却器２０に向けて積層しており、絶縁体層３４がチップ側導体層３２と冷却器側導体層３６を絶縁する。チップ側導体層３２が第１スイッチング素子ＳＷ１のエミッタ及び第１ダイオードＤ１のアノードに接続しており、冷却器側導体層３６が冷却器２０に接続する。

第２絶縁基板４０は、第１スイッチング素子ＳＷ１及び第１ダイオードＤ１を含む半導体チップ２と冷却器２０の間に設けられており、チップ側導体層４２、絶縁体層４４及び冷却器側導体層４６を有する。チップ側導体層４２、絶縁体層４４及び冷却器側導体層４６はこの順でチップ２から冷却器２０に向けて積層しており、絶縁体層４４がチップ側導体層４２と冷却器側導体層４６を絶縁する。チップ側導体層４２が第１スイッチング素子ＳＷ１のコレクタ及び第１ダイオードＤ１のカソードに接続しており、冷却器側導体層４６が冷却器２０に接続する。

第３絶縁基板５０は、第２スイッチング素子ＳＷ２及び第２ダイオードＤ２を含む半導体チップ４と冷却器２０の間に設けられており、チップ側導体層５２、絶縁体層５４及び冷却器側導体層５６を有する。チップ側導体層５２、絶縁体層５４及び冷却器側導体層５６はこの順でチップ４から冷却器２０に向けて積層しており、絶縁体層５４がチップ側導体層５２と冷却器側導体層５６を絶縁する。チップ側導体層５２が第２スイッチング素子ＳＷ２のコレクタ及び第２ダイオードＤ２のカソードに接続しており、冷却器側導体層５６が冷却器２０に接続する。

第４絶縁基板６０は、第２スイッチング素子ＳＷ２及び第２ダイオードＤ２を含む半導体チップ４と冷却器２０の間に設けられており、チップ側導体層６２、絶縁体層６４及び冷却器側導体層６６を有する。チップ側導体層６２、絶縁体層６４及び冷却器側導体層６６はこの順でチップ４から冷却器２０に向けて積層しており、絶縁体層６４がチップ側導体層６２と冷却器側導体層６６を絶縁する。チップ側導体層６２が第２スイッチング素子ＳＷ２のコレクタ及び第２ダイオードＤ２のカソードに接続しており、冷却器側導体層６６が冷却器２０に接続する。

第２絶縁基板４０のチップ側導体層４２が高電圧端子１０Ｐに接続されており、第３絶縁基板５０のチップ側導体層５２が低電圧端子１０Ｎに接続されている。第１絶縁基板３０のチップ側導体層３２と第４絶縁基板６０のチップ側導体層６２は、接続配線７２を介して接続しており、Ｕ相中点ＭＩＤ＿Ｕを構成する。

このように、絶縁基板３０，４０，５０，６０の各々は、コンデンサ構造を有する。このため、これらのコンデンサ構造の各々に浮遊容量が形成される。図３に、Ｕ相半導体モジュール１００Ｕの等価回路を示す。また、図４に、図３の等価回路を整理したＵ相半導体モジュール１００Ｕの等価回路を示す。図３及び図４では、絶縁基板３０，４０，５０，６０の各々に存在する浮遊容量を破線で示す。このように、浮遊容量Ｃｐ＿Ｕが第２絶縁基板４０のチップ側導体層４２と冷却器側導体層４６（即ち、冷却器２０）の間に存在し、浮遊容量Ｃｎ＿Ｕが第３絶縁基板５０のチップ側導体層５２と冷却器側導体層５６（即ち、冷却器２０）の間に存在する。さらに、浮遊容量Ｃｍｉｄ＿Ｕが、第１絶縁基板３０のチップ側導体層３２と冷却器側導体層３６（即ち、冷却器２０）の間、及び、第４絶縁基板６０のチップ側導体層６２と冷却器側導体層６６（即ち、冷却器２０）の間に存在する。

上記したように、レグ１０Ｕ，１０Ｖ，１０Ｗを構成する半導体モジュールの各々は共通形態である。このため、図３及び図４で説明したＵ相レグ１０ＵのＵ相半導体モジュール１００Ｕと同様に、他のレグ１０Ｖ，１０Ｗの半導体モジュールの各々にも浮遊容量が存在する。図５に、三相インバータ１を構成する全てのレグ１０Ｕ，１０Ｖ，１０Ｗの半導体モジュールに存在する浮遊容量を示す。なお、モータＭＧを構成する巻線ＭＧ＿Ｕ，ＭＧ＿Ｖ，ＭＧ＿Ｗの各々の他端は、対地浮遊容量Ｃｍを介して接地ＧＮＤされている。

図６に、三相インバータ１が動作したときの三相インバータ１の等価回路を示す。図６では、Ｕ相レグ１０Ｕがスイッチング動作を行い、Ｖ相レグ１０Ｖの第３スイッチング素子ＳＷ３及びＷ相レグ１０Ｗの第５スイッチング素子ＳＷ５が導通状態（短絡）であり、Ｖ相レグ１０Ｖの第４スイッチング素子ＳＷ４及びＷ相レグ１０Ｗの第６スイッチング素子ＳＷ６が非導通状態（開放）の場合を示す。スイッチング動作を行うＵ相レグ１０Ｕでは、第１スイッチング素子ＳＷ１と第２スイッチング素子ＳＷ２が高周波ノイズの逆相の電圧源とみなすことができる。平滑コンデンサＣ１０は、高周波ノイズに対するインピーダンスが低いので、短絡とみなすことができる。

図７に、図６の等価回路を整理した三相インバータ１の等価回路を示す。図７に示されるように、第１スイッチング素子ＳＷ１と第２スイッチング素子ＳＷ２による高周波ノイズの電圧源は、並列接続されている同振幅の電圧源となる。このため、これらを１つの電圧源に纏めることができる。また、上記したように、レグ１０Ｕ，１０Ｖ，１０Ｗを構成する半導体モジュールの各々は共通形態である。即ち、レグ１０Ｕ，１０Ｖ，１０Ｗを構成する半導体モジュール間において、対応する絶縁基板３０，４０，５０，６０が共通形態である。このため、レグ１０Ｕ，１０Ｖ，１０Ｗの各々の浮遊容量Ｃｎ＿Ｕ，Ｃｎ＿Ｖ，Ｃｎ＿Ｗは浮遊容量Ｃｎとして共通表記することができ、浮遊容量Ｃｐ＿Ｕ，Ｃｐ＿Ｖ，Ｃｐ＿Ｗは浮遊容量Ｃｐとして共通表記することができ、浮遊容量Ｃｍｉｄ＿Ｕ，Ｃｍｉｄ＿Ｖ，Ｃｍｉｄ＿Ｗは浮遊容量Ｃｍｉｄとして共通表記することができる。このため、図７に示す等価回路は、図８に示す等価回路に整理することができる。

ここで、上記では、Ｕ相レグ１０Ｕがスイッチング動作を行う場合を例に三相インバータ１の等価回路を作成した。しかしながら、Ｖ相レグ１０Ｖがスイッチング動作を行う場合、Ｗ相レグ１０Ｗがスイッチング動作を行う場合のいずれも、同様の手順により、図８と同様の等価回路が作成される。また、スイッチング動作を行わないレグの各々において、上アームと下アームのいずれか一方が導通状態（短絡）であり他方が非導通状態（開放）である限りにおいて、上アームと下アームの導通状態（短絡）と非導通状態（開放）がどのように選択されていても、同様の手順により、図８と同様の等価回路が作成される。したがって、スイッチング動作を行うレグの中点をＭＩＤ＿Ａと表記し、その他のレグの中点をそれぞれＭＩＤ＿Ｂ，ＭＩＤ＿Ｃと表記し、スイッチング動作を行うレグの中点に接続される巻線をＭＧ＿Ａと表記し、その他のレグの中点に接続される巻線をそれぞれＭＧ＿Ｂ，ＭＧ＿Ｃと表記すると、図８の等価回路は図９の等価回路に書き換えられる。図９は、三相インバータ１が動作したときの三相インバータ１の等価回路とみなすことができる。このように、三相インバータ１では、動作したときの等価回路をブリッジ回路とみなすことができる。ここで、冷却器２０は接地して用いられる。このため、コモンモード電流Ｉｃは、三相インバータ１とモータＭＧと冷却器２０を介して流れる。

図１０に、一般的なブリッジ回路の流れるコモンモード電流Ｉｃを示す。インピーダンスの比、すなわちＺ_Ａ１／Ｚ_Ａ２とＺ_Ｂ１／Ｚ_Ｂ２の値の相違が小さいほど、ブリッジ回路の平衡条件が満たされ、Ａ点とＢ点の電位差が小さくなり、コモンモード電流が小さくなる。図９と図１０を対比すると、インピーダンスＺ_Ａ１が浮遊容量Ｃｍｉｄに依存するインピーダンスに対応し、インピーダンスＺ_Ａ２が浮遊容量（２Ｃｍｉｄ＋３Ｃｎ＋３Ｃｐ）に依存するインピーダンスに対応し、インピーダンスＺ_Ｂ１が巻線ＭＧ＿Ａに依存するインピーダンスに対応し、インピーダンスＺ_Ｂ２が巻線ＭＧ＿Ｂと巻線ＭＧ＿Ｃに依存するインピーダンスに対応する。また、インピーダンスＺ_Ｃは、モータＭＧの対地浮遊容量Ｃｍに依存したインピーダンスに対応する。一般的に、モータＭＧは三相対称な構造を有するので、巻線ＭＧ＿Ａ，ＭＧ＿Ｂ，ＭＧ＿Ｃの各々に依存するインピーダンスは等しい。したがって、インピーダンスＺ_Ｂ２はインピーダンスＺ_Ｂ１の半分となるので、図９においては、Ｚ_Ｂ１／Ｚ_Ｂ２が２／１である。このため、三相インバータ１の等価ブリッジ回路の平衡条件を満たすためには、Ｚ_Ａ１／Ｚ_Ａ２が２／１となるように調整するのが望ましい。

背景技術で説明した特開２００９−２７３２７２号公報の技術では、等価ブリッジ回路の平衡条件を満たすために、浮遊容量Ｃｐ及び浮遊容量Ｃｎが浮遊容量Ｃｍｉｄに対して十分に小さくなるように調整する（Ｃｎ，Ｃｐ＜＜Ｃｍｉｄ）。例えば、特開２００９−２７３２７２号公報の技術では、Ｃｍｉｄ／Ｃｎ及びＣｍｉｄ／Ｃｐの各々の容量比を１００倍以上にする。そのような容量比を実現するためには、図２を参照すると、浮遊容量Ｃｍｉｄに対応した絶縁基板３０，６０の絶縁体層３４，６４の厚みを浮遊容量Ｃｐ，Ｃｎに対応した絶縁基板４０，５０の絶縁体層４４，５４の厚みに対して十分に厚くしなければならない。あるいは、浮遊容量Ｃｍｉｄに対応した絶縁基板３０，６０の絶縁体層３４，６４の材料を浮遊容量Ｃｐ，Ｃｎに対応した絶縁基板４０，５０の絶縁体層４４，５４の材料と異ならせなければならない。しかしながら、そのような設計は、以下の理由により容易なことではない。絶縁基板は、高電圧に耐えるための絶縁性能を保つ必要がある。絶縁基板の絶縁性能は厚みに比例するため、絶縁基板の厚みを１００分の１に薄くすると、絶縁基板の絶縁性能を保つことが難しい。また、絶縁基板は、冷却器の冷却性能を阻害しないように低い熱抵抗である必要がある。絶縁基板の熱抵抗は厚みに比例するため、絶縁基板の厚みを１００倍にすると、冷却器の冷却性能が阻害される。また、絶縁基板の材料は、絶縁性能、低熱抵抗及び機械的強度等を考慮すると、使用できる種類が限定される。このため、絶縁基板間で誘電率が１００倍も異なる材料を使用することは、現実的に不可能である。

以下、本明細書が開示する技術を説明する。本明細書は、製造が容易な構成の半導体モジュールを有するとともに、等価ブリッジ回路の平衡条件を満たすことができる三相インバータを開示する。また、本明細書は、そのような三相インバータ用の半導体モジュールを開示する。

まず、本明細書で開示する技術が適用された三相インバータの回路構成は、図１に示す三相インバータ１と同一である。したがって、その説明を省略する。次に、図１１に、本明細書が開示するＵ相レグ１０Ｕを構成する両面冷却式のＵ相半導体モジュール２００Ｕの要部断面図を模式的に示す。図２に示す従来のＵ相半導体モジュール１００Ｕと共通する構成要素については共通の符号を付し、その説明を省略する。なお、他のＶ相レグ１０Ｖ及びＷ相レグ１０Ｗも共通形態の半導体モジュールを有する。

図２の従来のＵ相半導体モジュール１００Ｕと対比すると、図１１のＵ相半導体モジュール２００Ｕは、絶縁基板３０，４０，５０，６０の各々の絶縁体層３４，４４，５４，６４に中間導体層３５，４５，５５，６５が挿入されていることを特徴とする。ここで、絶縁体層３４，４４，５４，６４の各々に記載される添字「ａ」はチップ側であることを示し、添字「ｂ」は冷却器側であることを示す。

第１絶縁基板３０は、第１スイッチング素子ＳＷ１及び第１ダイオードＤ１を含む半導体チップ２と冷却器２０の間に設けられており、チップ側導体層３２、チップ側絶縁体層３４ａ、中間導体層３５、冷却器側絶縁体層３４ｂ及び冷却器側導体層３６を有する。チップ側導体層３２、チップ側絶縁体層３４ａ、中間導体層３５、冷却器側絶縁体層３４ｂ及び冷却器側導体層３６はこの順でチップ２から冷却器２０に向けて積層しており、チップ側絶縁体層３４ａがチップ側導体層３２と中間導体層３５を絶縁しており、冷却器側絶縁体層３４ｂが中間導体層３５と冷却器側導体層３６を絶縁する。

第２絶縁基板４０は、第１スイッチング素子ＳＷ１及び第１ダイオードＤ１を含む半導体チップ２と冷却器２０の間に設けられており、チップ側導体層４２、チップ側絶縁体層４４ａ、中間導体層４５、冷却器側絶縁体層４４ｂ及び冷却器側導体層４６を有する。チップ側導体層４２、チップ側絶縁体層４４ａ、中間導体層４５、冷却器側絶縁体層４４ｂ及び冷却器側導体層４６はこの順でチップ２から冷却器２０に向けて積層しており、チップ側絶縁体層４４ａがチップ側導体層４２と中間導体層４５を絶縁しており、冷却器側絶縁体層４４ｂが中間導体層４５と冷却器側導体層４６を絶縁する。

第３絶縁基板５０は、第２スイッチング素子ＳＷ２及び第２ダイオードＤ２を含む半導体チップ４と冷却器２０の間に設けられており、チップ側導体層５２、チップ側絶縁体層５４ａ、中間導体層５５、冷却器側絶縁体層５４ｂ及び冷却器側導体層５６を有する。チップ側導体層５２、チップ側絶縁体層５４ａ、中間導体層５５、冷却器側絶縁体層５４ｂ及び冷却器側導体層５６はこの順でチップ４から冷却器２０に向けて積層しており、チップ側絶縁体層５４ａがチップ側導体層５２と中間導体層５５を絶縁しており、冷却器側絶縁体層５４ｂが中間導体層５５と冷却器側導体層５６を絶縁する。

第４絶縁基板６０は、第２スイッチング素子ＳＷ２及び第２ダイオードＤ２を含む半導体チップ４と冷却器２０の間に設けられており、チップ側導体層６２、チップ側絶縁体層６４ａ、中間導体層６５、冷却器側絶縁体層６４ｂ及び冷却器側導体層６６を有する。チップ側導体層６２、チップ側絶縁体層６４ａ、中間導体層６５、冷却器側絶縁体層６４ｂ及び冷却器側導体層６６はこの順でチップ４から冷却器２０に向けて積層しており、チップ側絶縁体層６４ａがチップ側導体層６２と中間導体層６５を絶縁しており、冷却器側絶縁体層６４ｂが中間導体層６５と冷却器側導体層６６を絶縁する。

第２絶縁基板４０のチップ側導体層４２が高電圧端子１０Ｐに接続されており、第３絶縁基板５０のチップ側導体層５２が低電圧端子１０Ｎに接続されている。第１絶縁基板３０のチップ側導体層３２と第４絶縁基板６０のチップ側導体層６２は、接続配線７２を介して接続されており、Ｕ相中点ＭＩＤ＿Ｕを構成する。さらに、第１絶縁基板３０のチップ側導体層３２と中間導体層３５が接続配線８２を介して接続されており、第１絶縁基板３０の中間導体層３５と第３絶縁基板５０の中間導体層５５が接続配線８４を介して接続されており、第４絶縁基板６０のチップ側導体層６２と中間導体層６５が接続配線８６を介して接続されており、第４絶縁基板６０の中間導体層６５と第２絶縁基板４０の中間導体層４５が接続配線８８を介して接続されている。

ここで、第１絶縁基板３０のチップ側絶縁体層３４ａ及び第２絶縁基板４０のチップ側絶縁体層４４ａが特許請求の範囲に記載の第１高電圧側絶縁体層の一例であり、第１絶縁基板３０の冷却器側絶縁体層３４ｂ及び第２絶縁基板４０の冷却器側絶縁体層４４ｂが特許請求の範囲に記載の第２高電圧側絶縁体層の一例であり、第１絶縁基板３０の中間導体層３５及び第２絶縁基板４０の中間導体層４５が特許請求の範囲に記載の高電圧側中間導体層の一例である。さらに、第３絶縁基板５０のチップ側絶縁体層５４ａ及び第４絶縁基板６０のチップ側絶縁体層６４ａが特許請求の範囲に記載の第１低電圧側絶縁体層の一例であり、第３絶縁基板５０の冷却器側絶縁体層５４ｂ及び第４絶縁基板６０の冷却器側絶縁体層６４ｂが特許請求の範囲に記載の第２低電圧側絶縁体層の一例であり、第３絶縁基板５０の中間導体層５５及び第４絶縁基板６０の中間導体層６５が特許請求の範囲に記載の低電圧側中間導体層の一例である。

図１２に、Ｕ相半導体モジュール２００Ｕの等価回路を示す。また、図１３に、図１２の等価回路を整理したＵ相半導体モジュール２００Ｕの等価回路を示す。図１２及び図１３では、絶縁基板３０，４０，５０，６０の各々に存在する浮遊容量を破線で示す。Ｕ相半導体モジュール２００Ｕでは、絶縁基板３０，４０，５０，６０の各々の絶縁体層３４，４４，５４，６４に中間導体層３５，４５，５５，６５が挿入されているので、絶縁基板３０，４０，５０，６０の各々に２つの浮遊容量が存在する。ここで、浮遊容量に記載される添字「ａ」はチップ側絶縁体層３４ａ，４４ａ，５４ａ，６４ａに対応する浮遊容量であることを示し、添字「ｂ」は冷却器側絶縁体層３４ｂ，４４ｂ，５４ｂ，６４ｂに対応する浮遊容量であることを示す。

図１２に示されるように、第１絶縁基板３０では、中間導体層３５が接続配線８２を介してＵ相中点ＭＩＤ＿Ｕに接続する。このため、第１絶縁基板３０のチップ側絶縁体層３４ａに対応する浮遊容量Ｃｍｉｄ＿Ｕａは消失する。第４絶縁基板６０では、中間導体層６５が接続配線８６を介してＵ相中点ＭＩＤ＿Ｕに接続する。このため、第４絶縁基板６０のチップ側絶縁体層６４ａに対応する浮遊容量Ｃｍｉｄ＿Ｕａは消失する。また、第２絶縁基板４０では、中間導体層４５が接続配線７２，８６，８８を介してＵ相中点ＭＩＤ＿Ｕに接続する。このため、第２絶縁基板４０では、チップ側絶縁体層４４ａに対応する浮遊容量Ｃｐ＿Ｕａがチップ側導体層４２とＵ相中点ＭＩＤ＿Ｕの間に存在することになり、冷却器側絶縁体層４４ｂに対応する浮遊容量Ｃｐ＿ＵｂがＵ相中点ＭＩＤ＿Ｕと冷却器２０の間に存在することになる。第３絶縁基板５０では、中間導体層５５が接続配線８２，８４を介してＵ相中点ＭＩＤ＿Ｕに接続する。このため、第３絶縁基板５０では、チップ側絶縁体層５４ａに対応する浮遊容量Ｃｎ＿Ｕａがチップ側導体層５２とＵ相中点ＭＩＤ＿Ｕの間に存在することになり、冷却器側絶縁体層５４ｂに対応する浮遊容量Ｃｎ＿ＵｂがＵ相中点ＭＩＤ＿Ｕと冷却器２０の間に存在することになる。このため、図１２の等価回路は、図１３のＵ相半導体モジュール２００Ｕの等価回路に整理することができる。

上記したように、レグ１０Ｕ，１０Ｖ，１０Ｗを構成する半導体モジュールの各々は共通形態である。このため、図１２及び図１３で説明したＵ相レグ１０ＵのＵ相半導体モジュール１００Ｕと同様に、他のレグ１０Ｖ，１０Ｗの半導体モジュールの各々にも浮遊容量が存在する。図１４に、三相インバータ１を構成する全てのレグ１０Ｕ，１０Ｖ，１０Ｗの半導体モジュールに存在する浮遊容量を示すとともに、三相インバータ１が動作したときの等価回路を示す。図１４では、Ｕ相レグ１０Ｕがスイッチング動作を行う場合を例示する。なお、モータＭＧを構成する巻線ＭＧ＿Ｕ，ＭＧ＿Ｖ，ＭＧ＿Ｗの各々の他端は、対地浮遊容量Ｃｍを介して接地ＧＮＤされている。なお、モータの対地浮遊容量は、この例に限らず、モータの種類等に応じて異なる態様で存在し得る。後述するように、本明細書で開示する技術は、モータの対地浮遊容量の態様に制限されずに、効果を発揮することができる。換言すれば、本明細書で開示する技術は、様々な種類のモータに対して適用可能である。

図１４において、短絡により消失する浮遊容量を削除すると、図１５の等価回路に整理することができる。上記したように、レグ１０Ｕ，１０Ｖ，１０Ｗを構成する半導体モジュールの各々は共通形態である。即ち、レグ１０Ｕ，１０Ｖ，１０Ｗを構成する半導体モジュール間において、対応する絶縁基板３０，４０，５０，６０が共通形態である。このため、レグ１０Ｕ，１０Ｖ，１０Ｗの各々の浮遊容量Ｃｎ＿Ｕｂ，Ｃｎ＿Ｖｂ，Ｃｎ＿Ｗｂは浮遊容量Ｃｎｂとして共通表記することができ、浮遊容量Ｃｐ＿Ｕｂ，Ｃｐ＿Ｖｂ，Ｃｐ＿Ｗｂは浮遊容量Ｃｐｂとして共通表記することができ、容量Ｃｍｉｄ＿Ｕｂ，Ｃｍｉｄ＿Ｖｂ，Ｃｍｉｄ＿Ｗｂは浮遊容量Ｃｍｉｄｂとして共通表記することができる。このため、図１５に示す等価回路は、図１６に示す等価回路に整理することができる。

図１６では、Ｕ相レグ１０Ｕがスイッチング動作を行う場合を例示する。しかしながら、上記図７〜図９で説明したように、この例でも、Ｖ相レグ１０Ｖがスイッチング動作を行う場合、Ｗ相レグ１０Ｗがスイッチング動作を行う場合のいずれも、同様の手順により、図１６と同様の等価回路が作成される。また、スイッチング動作を行わないレグの各々において、上アームと下アームのいずれか一方が導通状態（短絡）であり他方が非導通状態（開放）である限りにおいて、上アームと下アームの導通状態（短絡）と非導通状態（開放）がどのように選択されていても、同様の手順により、図１６と同様の等価回路が作成される。したがって、スイッチング動作を行うレグの中点をＭＩＤ＿Ａと表記し、その他のレグの中点をそれぞれＭＩＤ＿Ｂ，ＭＩＤ＿Ｃと表記し、スイッチング動作を行うレグの中点に接続される巻線をＭＧ＿Ａと表記し、その他のレグの中点に接続される巻線をそれぞれＭＧ＿Ｂ，ＭＧ＿Ｃと表記すると、図１６の等価回路は図１７の等価回路に書き換えられる。図１７は、三相インバータ１が動作したときの三相インバータ１の等価回路とみなすことができる。

図１７の等価回路を図１０の一般的なブリッジ回路と対比すると、インピーダンスＺ_Ａ１が浮遊容量（Ｃｍｉｄｂ＋Ｃｎｂ＋Ｃｐｂ）に依存するインピーダンスに対応し、インピーダンスＺ_Ａ２が浮遊容量（２Ｃｍｉｄｂ＋２Ｃｎｂ＋２Ｃｐｂ）に依存するインピーダンスに対応し、インピーダンスＺ_Ｂ１が巻線ＭＧ＿Ａに依存するインピーダンスに対応し、インピーダンスＺ_Ｂ２が巻線ＭＧ＿Ｂと巻線ＭＧ＿Ｃに依存するインピーダンスに対応する。また、インピーダンスＺ_Ｃは、モータＭＧの対地浮遊容量Ｃｍに依存したインピーダンスに対応する。ここで、図１７においては、Ｚ_Ａ１／Ｚ_Ａ２が２／１であり、Ｚ_Ｂ１／Ｚ_Ｂ２も２／１である。このため、三相インバータ１の等価ブリッジ回路は、平衡条件を満たすように構成されている。

このように、本明細書で開示する三相インバータ１の等価ブリッジ回路は、それ自体が平衡条件を満たすように半導体モジュールに存在する浮遊容量が配分されている。上記したように、三相インバータ１のレグ１０Ｕ，１０Ｖ，１０Ｗを構成する半導体モジュールの各々は共通形態である。このため、三相インバータ１の等価ブリッジ回路のインピーダンスの比、すなわちＺ_Ａ１／Ｚ_Ａ２とＺ_Ｂ１／Ｚ_Ｂ２の値が極めて良く一致し、コモンモード電流が極めて低減される。なお、三相インバータ１において、レグ１０Ｕ，１０Ｖ，１０Ｗを構成する半導体モジュールの各々は共通形態である必要があるが、各レグ１０Ｕ，１０Ｖ，１０Ｗを構成する絶縁基板３０，４０，５０，６０の各々は共通形態でなくても、絶縁体層３４，４４，５４，６４に中間導体層３５，４５，５５，６５が挿入されるとともに、その中間導体層３５，４５，５５，６５が中点ＭＩＤ＿Ｕ，ＭＩＤ＿Ｖ，ＭＩＤ＿Ｗに短絡していれば、平衡条件を満たすような浮遊容量の配分効果によって、コモンモード電流は低下することができる。

上記したように、背景技術で説明した特開２００９−２７３２７２号公報の技術では、絶縁基板間で容量比を大きくするために、絶縁基板間で厚みを異ならせたり、絶縁基板間で材料を異ならせたりしなければならない。このため、設計の自由度が制限されてしまう。一方、本明細書で開示する三相インバータ１は、平衡条件を満たすような浮遊容量の配分効果を有しているので、そのような設計の自由度の制限を緩和することができる。例えば、半導体モジュールの各々が共通形態であれば、等価ブリッジ回路の平衡条件が満たされるので、半導体モジュールの絶縁基板の厚み及び材料を自由に設計することができる。

上記では、本明細書で開示する技術を両面冷却式のＵ相半導体モジュール２００Ｕを例に説明したが、本明細書で開示する技術は、片面冷却式の半導体モジュールを備える三相インバータにも適用できる。図１８に、本明細書が開示するＵ相レグ１０Ｕを構成する片面冷却式のＵ相半導体モジュール３００Ｕの要部断面図を模式的に示す。図１１に示す両面冷却式のＵ相半導体モジュール２００Ｕと共通する構成要素については共通の符号を付し、その説明を省略する。なお、他のＶ相レグ１０Ｖ及びＷ相レグ１０Ｗも共通形態の半導体モジュールを有する。

このような片面冷却式の半導体モジュールで構成される三相インバータ１の等価ブリッジ回路は、図１７の等価ブリッジ回路から浮遊容量Ｃｐ＿Ｕａ及び浮遊容量Ｃｐｂを除去したものに対応する。この場合も同様に、三相インバータ１の等価ブリッジ回路が平衡条件を満たすように構成されており、コモンモード電流が低下する。

上記したように、本明細書で開示される技術では、絶縁基板３０，４０，５０，６０の中間導体層３５，４５，５５，６５が中点ＭＩＤ＿Ｕ，ＭＩＤ＿Ｖ，ＭＩＤ＿Ｗに短絡することを特徴とする。上記では、短絡する様子が接続配線８２，８４，８６，８８を利用して表記されているが、この接続配線８２，８４，８６，８８は、短絡している様子を示すことを目的として記載されているのであって、短絡させるためには、様々な形態が採用し得る。例えば、第１絶縁基板３０と第３絶縁基板５０は、チップ側絶縁体層３４ａ，５４ａ、中間導体層３５，５５、冷却器側絶縁体層３４ｂ，５４ｂ及び冷却器側導体層３６，５６が一体の積層体で構成されていてもよい。この場合、接続配線８４は不要である。同様に、第２絶縁基板４０と第４絶縁基板６０は、チップ側絶縁体層４４ａ，６４ａ、中間導体層４５，６５、冷却器側絶縁体層４４ｂ，６４ｂ及び冷却器側導体層４６，６６が一体の積層体で構成されていてもよい。この場合、接続配線８８は不要である。

以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項に記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

１：三相インバータ
２：半導体チップ
４：半導体チップ
１０Ｎ：低電圧端子
１０Ｐ：高電圧端子
１０Ｕ：Ｕ相レグ
１０Ｖ：Ｖ相レグ
１０Ｗ：Ｗ相レグ
２０：冷却器
３０：第１絶縁基板
４０：第２絶縁基板
５０：第３絶縁基板
６０：第４絶縁基板
３２，４２，５２，６２：チップ側導体層
３４ａ，４４ａ，５４ａ，６４ａ：チップ側絶縁体層
３４ｂ，４４ｂ，５４ｂ，６４ｂ：冷却器側絶縁体層
３５，４５，５５，６５：中間導体層
３６，４６，５６，６６：冷却器側導体層
７２，８２，８４，８６，８８：接続配線
ＳＷ１−６：スイッチング素子
Ｄ１−６：ダイオード
ＭＧ：モータ

Claims (3)

1. 三相インバータであって、
   冷却器と、
   前記冷却器で冷却して用いられるとともに、Ｕ相、Ｖ相及びＷ相を構成する半導体モジュールと、
   高電圧端子と、
   低電圧端子と、を備えており、
   前記半導体モジュールは、各相において、
   前記高電圧端子に接続する高電圧側スイッチング素子と、
   前記低電圧端子に接続する低電圧側スイッチング素子と、
   前記高電圧側スイッチング素子と前記冷却器の間に設けられる高電圧側絶縁基板と、
   前記低電圧側スイッチング素子と前記冷却器の間に設けられる低電圧側絶縁基板と、を有しており、
   前記高電圧側スイッチング素子と前記低電圧側スイッチング素子は、前記高電圧端子と前記低電圧端子の間に直列に接続されており、
   前記高電圧側絶縁基板は、
   前記高電圧側スイッチング素子側に配置されている第１高電圧側絶縁体層と、
   前記冷却器側に配置されている第２高電圧側絶縁体層と、
   前記第１高電圧側絶縁体層と前記第２高電圧側絶縁体層の間に設けられている高電圧側中間導体層と、を含み、
   前記低電圧側絶縁基板は、
   前記低電圧側スイッチング素子側に配置されている第１低電圧側絶縁体層と、
   前記冷却器側に配置されている第２低電圧側絶縁体層と、
   前記第１低電圧側絶縁体層と前記第２低電圧側絶縁体層の間に設けられている低電圧側中間導体層と、を含み、
   前記高電圧側中間導体層及び前記低電圧側中間導体層が、前記高電圧側スイッチング素子と前記低電圧側スイッチング素子の中点に接続するように構成されている、三相インバータ。
2. 前記高電圧側絶縁基板は、各相間において共通形態であり、
   前記低電圧側絶縁基板は、各相間において共通形態である、請求項１に記載の三相インバータ。
3. 冷却器で冷却して用いられる三相インバータ用の半導体モジュールであって、
   前記三相インバータの高電圧端子に接続する高電圧側スイッチング素子と、
   前記三相インバータの低電圧端子に接続する低電圧側スイッチング素子と、
   前記高電圧側スイッチング素子と前記冷却器の間に設けられる高電圧側絶縁基板と、
   前記低電圧側スイッチング素子と前記冷却器の間に設けられる低電圧側絶縁基板と、を備えており、
   前記高電圧側スイッチング素子と前記低電圧側スイッチング素子は、前記高電圧端子と前記低電圧端子の間に直列に接続されるように構成されており、
   前記高電圧側絶縁基板は、
   前記高電圧側スイッチング素子側に配置されている第１高電圧側絶縁体層と、
   前記冷却器側に配置されている第２高電圧側絶縁体層と、
   前記第１高電圧側絶縁体層と前記第２高電圧側絶縁体層の間に設けられている高電圧側中間導体層と、を有しており、
   前記低電圧側絶縁基板は、
   前記低電圧側スイッチング素子側に配置されている第１低電圧側絶縁体層と、
   前記冷却器側に配置されている第２低電圧側絶縁体層と、
   前記第１低電圧側絶縁体層と前記第２低電圧側絶縁体層の間に設けられている低電圧側中間導体層と、を有しており、
   前記高電圧側中間導体層及び前記低電圧側中間導体層が、前記高電圧側スイッチング素子と前記低電圧側スイッチング素子の中点に接続するように構成されている、半導体モジュール。

Images