JP2017168604A - 集合基板 - Google Patents

集合基板 Download PDF

Info

Publication number
JP2017168604A
JP2017168604A JP2016051776A JP2016051776A JP2017168604A JP 2017168604 A JP2017168604 A JP 2017168604A JP 2016051776 A JP2016051776 A JP 2016051776A JP 2016051776 A JP2016051776 A JP 2016051776A JP 2017168604 A JP2017168604 A JP 2017168604A
Authority
JP
Japan
Prior art keywords
groove
circuit board
circuit boards
substrate
collective substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016051776A
Other languages
English (en)
Inventor
徹 大古田
Toru Okoda
徹 大古田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meidensha Corp
Meidensha Electric Manufacturing Co Ltd
Original Assignee
Meidensha Corp
Meidensha Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meidensha Corp, Meidensha Electric Manufacturing Co Ltd filed Critical Meidensha Corp
Priority to JP2016051776A priority Critical patent/JP2017168604A/ja
Publication of JP2017168604A publication Critical patent/JP2017168604A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)

Abstract

【課題】回路基板の反りを抑制する集合基板を提供する。
【解決手段】集合基板1は、複数の回路基板3のうち隣接する2つの回路基板3、3の境界に形成された第1溝5と、回路基板3と捨て基板4との境界に形成された第2溝6と、捨て基板4を横切るように形成された第3溝7と、を備える。第2溝6は、集合基板長手方向に沿った一対の長辺部6aと集合基板短手方向に沿った一対の短辺部6bとからなっている。第3溝7は、長辺部6aと直線状に連続するよう形成されている。これにより、第3溝7と第2溝6の長辺部6aによって、集合基板1から捨て基板4だけを切り離し可能となる。そのため、第2溝6の長辺部6aと第3溝7に起因する反りの回路基板3に及ぼす影響を低減することができる。
【選択図】図1

Description

本発明は、複数の回路基板が連結されてなる集合基板に関する。
従来、回路基板を製造する場合、電子機器の設計上の都合から一枚の集合基板に、直線状のV溝や、ミシン目等のカット部を設け、電子部品等をいわゆるフロー工程またはリフロー工程で実装する。その後、上述したカット部を境界として集合基板から捨て基板をカットする等して、所望の形状の回路基板が製造される。
しかし、フロー工程またはリフロー工程では、回路基板を構成するエポキシ樹脂とガラス繊維、銅箔の熱膨張率の相違から回路基板の反りや捩れが発生することがある。回路基板の反りや捩れは、実装した電子部品の脱落や電気的接続箇所の信頼性低下等を引き起こす虞がある。
特許文献1には、表面に実装部品を配置した後に半田付けを行う回路基板において、回路基板の裏面に太幅のパターン(導体パターン)を設けるとともに、このパターンに半田を付着させた回路基板が開示されている。この特許文献1では、回路基板の裏面に太幅のパターンに半田を付着させることで、リフロー工程後の半田の収縮により回路基板表面に発生する曲げ応力に相反する応力を回路基板裏面に発生させている。そのため、回路基板の表面側と裏面側に発生する曲げ応力が互いに打ち消しあって回路基板の反りが防止されている。
また、特許文献2には、回路基板の部品実装後に取り除かれる部分に、回路基板の変形防止用の導体パターンを形成し、部品実装時における回路基板の変形防止を図る技術が開示されている。
特開2000−59018号公報 特開2000−164997号公報
しかしながら、特許文献1に開示された技術では、回路基板の片側略全面が半田付着領域となるため、回路基板の両面に部品を実装する場合や、フロー工程で半田付けを行う場合に対応できないという問題がある。
また、特許文献2に開示された技術では、部品が実装される回路基板が切り離し可能に複数連結された集合基板に適用できないという問題がある。
本発明は、このような事象を鑑みてなされたものであり、回路基板の反りを抑制する集合基板を提供することを目的としている。
本発明の集合基板は、電子部品が実装される複数の回路基板と、上記電子部品の実装後に上記複数の回路基板から切り離される捨て基板と、上記複数の回路基板のうち隣接する2つの回路基板の境界に形成された第1溝と、上記回路基板と上記捨て基板との境界に形成された第2溝と、上記捨て基板を横切るように形成された第3溝と、を備え、上記第2溝は、互いに直交する第2溝縦辺部と第2溝横辺部とを有し、上記第3溝は、上記第2溝縦辺部または上記第2溝横辺部のいずれか一方と直線状に連続することを特徴としている。これにより、上記第3溝と上記第2溝縦辺部または上記第2溝横辺部とによって、上記集合基板から上記捨て基板だけを切り離し可能となる。
上記集合基板は、上記第1溝と上記第2溝とが交差する位置に開口部を形成してもよい。
そして、上記複数の回路基板は、互いに連結されて矩形板状の一つの回路基板集合部を形成するものである。上記回路基板集合部は、互いに平行な一対の縦辺と、該縦辺と直交する互いに平行な一対の横辺と、を有している。上記捨て基板は、上記回路基板集合部の周囲に形成され、上記第3溝は、上記縦辺または上記横辺のいずれか一方と平行に形成されている。
また、上記複数の回路基板のうち隣接する2つの回路基板において、電子部品を上記第1溝のうち当該回路基板間に位置する部分の中点を中心として点対称に配置してもよい。
さらに、上記回路基板は、当該回路基板の歪みの影響を相対的に受けやすい電子部品が実装される第1実装領域と、当該回路基板の歪みの影響を相対的に受けにくい電子部品が実装される第2実装領域と、を有し、上記第1実装領域に隣接する上記第1溝もしくは上記第2溝の位置には、開口穴を形成するようにしてもよい。
本発明によれば、第3溝と、第3溝と直線状に連続する第2溝縦辺部または第2溝横辺部との位置において、集合基板に反りが発生したとしても、捨て基板のみが反る形状となる。そのため、第3溝と、第3溝と直線状に連続する第2溝縦辺部または第2溝横辺部の位置に起因する反りの回路基板に及ぼす影響を低減することができる。
そして、集合基板に形成される第1溝、第2溝及び第3溝は、回路基板の両面への電子部品の実装やフロー工程での半田付けを妨げるものではない。従って、集合基板は、回路基板の両面への電子部品の実装やフロー工程で半田付けを実施することが可能となる。
本発明の第1実施例における集合基板を模式的に示した説明図。 本発明の第2実施例における集合基板を模式的に示した説明図。 第2実施例における回路基板を模式的に示した説明図。
以下、本発明の一実施例を図面に基づいて詳細に説明する。図1は、本発明の第1実施例における集合基板1を模式的に示した説明図である。
矩形板状の集合基板1は、例えばガラスエポキシ基板等からなり、複数の電子部品2が実装される複数の回路基板3と、回路基板3に電子部品2が実装されると回路基板3から切り離される捨て基板4と、を有している。また、集合基板1には、集合基板1から回路基板3や捨て基板4を切り離す際に、切り離す際の起点となる第1溝5、第2溝6、第3溝7が形成されている。図1において、第1溝5、第2溝6、第3溝7は、便宜上いずれも破線で示している。
ここで、集合基板1とは、小型かつ同種の回路基板3を効率的に製造するために用いられるものでる。すなわち、集合基板1は、電子部品2が半田付けされた後に、捨て基板4が切り離され、各回路基板3に分割されるものである。
回路基板3は、矩形板状を呈し、導体パターン(図示せず)が形成されている。本実施例では、一つの集合基板1内に、8つの回路基板3a〜3hが互いに連結されてなる一つの回路基板集合部8が形成されている。回路基板集合部8は、矩形板状を呈し、互いに平行な一対の縦辺8aと、縦辺8aと直交する互いに平行な一対の横辺8bと、を有している。回路基板3には、電子部品2のリード等を挿入可能な穴(図示せず)が少なくとも一つ形成されている。
電子部品2は、集合基板1の状態における各回路基板3a〜3hの表面(一方の面)に、フロー工程やリフロー工程等で実装される。各回路基板3a〜3hは互いに同一である。なお、各回路基板3a〜3hは、両面に電子部品2を実装してもよい。
各回路基板3a〜3hのうち隣接する2つの回路基板3、3において、電子部品2は第1溝5のうちこれらの回路基板3、3間に位置する部分の中点9を中心として点対称に配置されている。
各回路基板3a〜3hのうち隣接する2つの回路基板3、3からなる領域を連結回路基板領域と定義すると、この連結回路基板領域の中心位置は、上述した中点9と一致する。つまり、連結回路基板領域内の一方の回路基板3に実装される電子部品2は、連結回路基板領域内の他方の回路基板3に実装される電子部品2と、連結回路基板領域の中心位置を中心として点対称に配置されている。
例えば、図1の左右に隣接した回路基板3a、3bからなる連結回路基板領域においては、回路基板3aに実装される電子部品2と回路基板3bに実装される電子部品2とが中点9aを中心として点対称に配置されている。中点9aは、第1溝5のうち回路基板3a、3bに挟まれた部分を2等分する位置である。また、図1の上下に隣接した回路基板3a、3eからなる連結回路基板領域においては、回路基板3aに実装される電子部品2と回路基板3eに実装される電子部品2とが中点9bを中心として点対称に配置されている。中点9bは、第1溝5のうち回路基板3a、3eに挟まれた部分を2等分する位置である。
捨て基板4は、回路基板集合部8の周囲に形成されている。つまり、捨て基板4は、回路基板集合部8の全周を囲む矩形の枠状のものであり、集合基板長手方向(図1における左右方向)に沿った一対の捨て基板横辺部4aと、集合基板短手方向(図1における上下方向)に沿った一対の捨て基板縦辺部4bとから構成されている。
第1溝5、第2溝6、第3溝7は、例えば断面V字形の切り込みが入れられた部分であり、集合基板1の表面及び裏面の実質同じ位置に、実質同じ深さとなるように形成されている。第1溝5、第2溝6、第3溝7は、高速で回転する円盤状の刃を用いて切削加工される。集合基板1の第1溝5、第2溝6、第3溝7が形成される箇所には、導体パターンは設けられていない。
第1溝5は、複数の回路基板3のうち隣接する2つの回路基板3、3の境界に形成されている。換言すると、第1溝5は、回路基板集合部8内の位置するものであり、集合基板長手方向に沿った1つの第1溝横線部5aと、集合基板短手方向に沿った3つの第1溝縦線部5bと、から構成される。第1溝横線部5aと第1溝縦線部5bとは、互いに直交している。
第1溝横線部5aは、回路基板短手方向の一方側に位置する回路基板3a、3b、3c、3dと、回路基板短手方向の他方側に位置する回路基板3e、3f、3g、3hとの間に位置している。
3つの第1溝縦線部5bは、回路基板3a、3eと回路基板3b、3fとの間、回路基板3b、3fと回路基板3c、3gとの間、及び回路基板3c、3gと回路基板3d、3hとの間に、それぞれ位置している。
第2溝6は、回路基板3と捨て基板4との境界に形成されている。換言すると、第2溝6は、回路基板集合部8の外形に沿って形成され、全体として矩形状を呈している。すなわち、第2溝6は、集合基板長手方向に沿った第2溝横辺部としての一対の長辺部6aと集合基板短手方向に沿った第2溝縦辺部としての一対の短辺部6bとから構成されている。第2溝6の長辺部6aと短辺部6bとは、互いに直交している。
第2溝6の一対の長辺部6aは、回路基板短手方向の一方側に位置する回路基板3a、3b、3c、3dと回路基板短手方向の一方側に位置する捨て基板横辺部4aとの間、及び回路基板短手方向の他方側に位置する回路基板3e、3f、3g、3hと回路基板短手方向の他方側に位置する捨て基板横辺部4aとの間にそれぞれ位置している。
第2溝6の一対の短辺部6bは、回路基板長手方向の一方側に位置する回路基板3a、3eと回路基板長手方向の一方側に位置する捨て基板縦辺部4bとの間、及び回路基板長手方向の他方側に位置する回路基板3d、3hと回路基板長手方向の他方側に位置する捨て基板縦辺部4bとの間にそれぞれ位置している。
第3溝7は、集合基板長手方向に沿って捨て基板4を横切るように形成されている。詳述すると、第3溝7は、第2溝6の長辺部6aを延長した位置に形成された直線状の溝であって、第2溝の長辺部6aと直線状に連続する。換言すると、第3溝7は、第2溝の長辺部6aの両端と連続するものであり、集合基板1の4つの角部にそれぞれ一つずつ形成されている。
そして、第2溝6の長辺部6aとその両端の第3溝7によって、集合基板長手方向に沿って連続する直線状の連続溝部10が構成される。この連続溝部10により、集合基板1から捨て基板4の一部である捨て基板横辺部4aのみを切り離し可能になっている。捨て基板横辺部4aは、集合基板長手方向の両端位置が集合基板1の外周と一致する。つまり、捨て基板横辺部4aは互いに平行な一対の連続溝部10、10によって回路基板集合部8から切り離され、捨て基板縦辺部4bは、第2溝6の一対の短辺部6b、6bによって、回路基板集合部8から切り離される。
なお、連続溝部10は、集合基板短手方向に沿って直線状に連続するように形成してもよい。つまり、第3溝7は、第2溝6の短辺部6bを延長した位置に形成された直線状の溝であってもよい。この場合、捨て基板横辺部4aは、集合基板長手方向の両端位置が第3溝7と一致する。
第1溝5と第2溝6とが交差する位置には、開口部としての第1穴部11が貫通形成されている。換言すると、第1溝縦線部5bと第2溝6の長辺部6aとが交差する位置と、第1溝横線部5aと第2溝6の短辺部6bとが交差する位置とには、第1穴部11が貫通形成されている。第1穴部11は、集合基板長手方向に沿って細長い長穴状を呈し、第1溝5の第1溝横線部5aまたは第2溝の長辺部6aと重なるように形成されている。第1穴部11は、第1溝5、第2溝6、第3溝7よりも幅広に形成されている。
第1溝横線部5aと第1溝縦線部5bとが交差する位置には、第2穴部12が貫通形成されている。第2穴部12は、集合基板長手方向に沿って細長い長穴状を呈し、第1溝5の第1溝横線部5aと重なるように形成されている。第2穴部12は、第1溝5、第2溝6、第3溝7よりも幅広に形成されている。
このような第1実施例の集合基板1においては、連続溝部10が集合基板長手方向に沿ってのみ形成されるとともに、連続溝部10が集合基板1から捨て基板横辺部4aだけを切り離すように設定されている。そのため、連続溝部10の位置において電子部品2の実装工程で集合基板1に反りが発生したとしても、捨て基板横辺部4aのみが反る形状となり、回路基板3に及ぼす影響を低減することができる。
詳述すると、集合基板1の表面と裏面とで、連続溝部10の深さに差が生じた場合、集合基板1における銅と樹脂層との線膨張率の差だけでなく、集合基板1の表面と裏面の樹脂層の差が原因で、連続溝部10の部分を起点とした基板の反り(折れ)が発生する。従って、集合基板1から捨て基板4のみを切り離す連続溝部10を集合基板長手方向もしくは短手方向のいずれか一方の方向に沿って形成することで、連続溝部10に起因する反りの回路基板3に及ぼす影響を低減することができる。
つまり、実装工程における回路基板3の歪みが抑制され、この歪みが電子部品2に及ぼす影響を低減することができる。そのため、回路基板3の製品信頼性の向上と、回路基板3の歩留まりの改善を実現できる。
また、捨て基板4は、第1溝5、第2溝6、第3溝7によって切り離し可能な状態にされた集合基板1を機械的に支持する役割を担っている。そこで、第1溝5と第2溝6が交差する箇所に第1穴部11を形成することで、捨て基板4に形成される溝を必要最低限に留めることができ、反りが発生しにくい集合基板1にすることができる。
第1溝5や第2溝6を円盤状の刃を用いて切削加工すると、第1溝5と第2溝6とが交差する箇所には、「+」形状に溝が形成されることになる。そこで、第1溝5と第2溝6とが交差する箇所に第1穴部11を予め設けておくことで、第1溝5と第2溝6とが交差する箇所には、実質T字形状に溝を形成することが可能となる。つまり、捨て基板4に形成される溝を必要最低限に留めることができる。
捨て基板4は、電子部品を実装するための導体パターンが形成されておらず、例えば銅板の表裏をエポキシ樹脂で被覆しているような構造である。特に、捨て基板4に、切削加工により溝が形成されると、表面と裏面のエポキシ樹脂層の厚みに差が生じ、反りが発生しやすくなる。従って、第1穴部11、第1溝5及び第2溝6を組み合わせて、第1溝5と第2溝6とが交差する箇所に実質T字形状の溝を形成し、捨て基板4側に切削加工される溝を必要最低限に留めることで、反りが発生しにくい集合基板1を形成することができる。
また、集合基板1は、複数の回路基板3の集合体であり、隣接する2つの回路基板3、3の電子部品2は、第1溝5のうちこれら隣接する2つの回路基板3、3間に位置する部分の中点9を中心として点対称に配置されている。これによって、回路基板3に反りが発生し得る状況においても、隣接する回路基板3、3同士が反りを相殺しあうため、結果として反りが発生しにくい集合基板1を形成することができる。つまり、隣接する2つの回路基板3、3の電子部品2が中点9を中心として点対称に配置されることで、回路基板3の歪みが抑制される。
そして、集合基板1に形成される第1溝5、第2溝6、第3溝7、第1穴部11及び第2穴部12は、回路基板3の両面への電子部品2の実装やフロー工程での半田付けを妨げるものではない。従って、集合基板1は、回路基板3の両面への電子部品2の実装やフロー工程で半田付けを実施することが可能となる。
次に、図2及び図3を用いて本発明の第2実施例の集合基板21について説明する。図2は、本発明の第2実施例における集合基板21を模式的に示した説明図である。図3は、第2実施例における回路基板3を模式的に示した説明図である。なお、上述した第1実施例と同一の構成要素については同一の符号を付し、重複する説明を省略する。図2においては、第1溝5、第2溝6、第3溝7は、便宜上いずれも破線で示している。また、図3においては、第1穴部11、第2穴部12及び第3穴部24(後述)を便宜上省略して示している。
第2実施例の集合基板21は、上述した第1実施例の集合基板1と略同一構成となっているが、図3に示すように、回路基板3が所定の第1実装領域22と所定の第2実装領域23を有している。そして、第1実装領域22に隣接する第1溝5もしくは第2溝6の位置には、開口穴としての第3穴部24が貫通形成されている。換言すると、第3穴部24は、第1実装領域22に隣接する第1溝5もしくは第2溝6と重なるように形成されている。
第3穴部24は、集合基板短手方向に沿って細長い長穴状を呈し、第1溝5、第2溝6、第3溝7よりも幅広に形成されている。なお、第3穴部24は、集合基板長手方向に沿って細長い長穴状に形成してもよい。
ここで、図3中の破線で囲んだ領域で示す第1実装領域22は、回路基板3の歪みの影響を相対的に受けやすい電子部品2が実装される領域である。この第1実装領域22には、例えば、セラミックコンデンサや実装面積が広いCPU等が実装される。図3中の一点鎖線で囲んだ領域で示す第2実装領域23は、回路基板3の歪みの影響を相対的に受けにくい電子部品2が実装される領域である。この第2実装領域23には、例えば、IC、トランジスタ、抵抗等が実装される。
このような第2実施例の集合基板21においては、第1実装領域22に隣接するよう第3穴部24を設けたことにより、電子部品2の実装時に回路基板3の歪みが緩和され、第1実装領域22に生じる歪みを抑制することができる。
なお、上述した第1、第2実施例においては、集合基板長手方向に沿った第1溝5と集合基板短手方向に沿った第2溝6とが交差する箇所の第1穴部11が、集合基板長手方向に沿った長穴状に形成されているが、これら2箇所の第1穴部11を集合基板短手方向に沿った長穴状に形成してもよい。また、第2穴部12は、集合基板短手方向に沿って細長い長穴状に形成してもよい。
1…集合基板
2…電子部品
3…回路基板
4…捨て基板
5…第1溝
6…第2溝
7…第3溝
8…回路基板集合部
9…中点
10…連続溝部
11…第1穴部
12…第2穴部

Claims (5)

  1. 電子部品が実装される複数の回路基板と、
    上記電子部品の実装後に上記複数の回路基板から切り離される捨て基板と、
    上記複数の回路基板のうち隣接する2つの回路基板の境界に形成された第1溝と、
    上記回路基板と上記捨て基板との境界に形成された第2溝と、
    上記捨て基板を横切るように形成された第3溝と、を備え、
    上記第2溝は、互いに直交する第2溝縦辺部と第2溝横辺部とを有し、
    上記第3溝は、上記第2溝縦辺部または上記第2溝横辺部のいずれか一方と直線状に連続することを特徴とする集合基板。
  2. 上記第1溝と上記第2溝とが交差する位置に開口部が形成されていることを特徴とする請求項1に記載の集合基板。
  3. 上記複数の回路基板は、互いに連結されて矩形板状の一つの回路基板集合部を形成するものであって、
    上記回路基板集合部は、互いに平行な一対の縦辺と、該縦辺と直交する互いに平行な一対の横辺と、を有し、
    上記捨て基板は、上記回路基板集合部の周囲に形成され、
    上記第3溝は、上記縦辺または上記横辺のいずれか一方と平行に形成されていることを特徴とする請求項1または2に記載の集合基板。
  4. 上記複数の回路基板のうち隣接する2つの回路基板において、上記電子部品は上記第1溝のうち当該回路基板間に位置する部分の中点を中心として点対称に配置されていることを特徴とする請求項1〜3のいずれかに記載の集合基板。
  5. 上記回路基板は、当該回路基板の歪みの影響を相対的に受けやすい電子部品が実装される第1実装領域と、当該回路基板の歪みの影響を相対的に受けにくい電子部品が実装される第2実装領域と、を有し、
    上記第1実装領域に隣接する上記第1溝もしくは上記第2溝の位置には、開口穴が形成されていることを特徴とする請求項1〜4のいずれかに記載の集合基板。
JP2016051776A 2016-03-16 2016-03-16 集合基板 Pending JP2017168604A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016051776A JP2017168604A (ja) 2016-03-16 2016-03-16 集合基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016051776A JP2017168604A (ja) 2016-03-16 2016-03-16 集合基板

Publications (1)

Publication Number Publication Date
JP2017168604A true JP2017168604A (ja) 2017-09-21

Family

ID=59913593

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016051776A Pending JP2017168604A (ja) 2016-03-16 2016-03-16 集合基板

Country Status (1)

Country Link
JP (1) JP2017168604A (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62157175U (ja) * 1986-03-27 1987-10-06
JP2001024312A (ja) * 1999-07-13 2001-01-26 Taiyo Yuden Co Ltd 電子装置の製造方法及び電子装置並びに樹脂充填方法
JP2006013263A (ja) * 2004-06-28 2006-01-12 Kyocera Corp 多数個取り配線基板
JP2006210655A (ja) * 2005-01-28 2006-08-10 Kyocera Corp 複数個取り配線基板
JP2007243087A (ja) * 2006-03-13 2007-09-20 Sumitomo Metal Electronics Devices Inc 多層セラミック基板
JP2007258264A (ja) * 2006-03-20 2007-10-04 Tdk Corp 集合基板および個別基板の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62157175U (ja) * 1986-03-27 1987-10-06
JP2001024312A (ja) * 1999-07-13 2001-01-26 Taiyo Yuden Co Ltd 電子装置の製造方法及び電子装置並びに樹脂充填方法
JP2006013263A (ja) * 2004-06-28 2006-01-12 Kyocera Corp 多数個取り配線基板
JP2006210655A (ja) * 2005-01-28 2006-08-10 Kyocera Corp 複数個取り配線基板
JP2007243087A (ja) * 2006-03-13 2007-09-20 Sumitomo Metal Electronics Devices Inc 多層セラミック基板
JP2007258264A (ja) * 2006-03-20 2007-10-04 Tdk Corp 集合基板および個別基板の製造方法

Similar Documents

Publication Publication Date Title
JP4764731B2 (ja) 多層構造のプリント配線基板
WO2011111318A1 (ja) モジュール
JPWO2016121491A1 (ja) 電子回路モジュール
KR101526069B1 (ko) 복합 배선판
JP6508219B2 (ja) 配線基板およびその設計方法
JP5938953B2 (ja) プリント配線基板の反り低減構造および回路基板の製造方法
KR20170022208A (ko) 인쇄회로기판 및 그 제조방법
JP5513983B2 (ja) 集合基板
JP2017168604A (ja) 集合基板
US10679865B2 (en) Method of dicing wiring substrate, and packaging substrate
JP2012156195A (ja) 電子装置
JP2017195318A (ja) 集合基板
JP5438965B2 (ja) プリント基板
JP6576892B2 (ja) 回路装置
JP4803002B2 (ja) 金属プリント基板
JP2007088140A (ja) 集合プリント配線板
JP2007109933A (ja) プリント配線板及びこれを用いた半導体の実装方法
US9844151B2 (en) Method for manufacturing combined wiring board
JP6550516B1 (ja) パネル、pcbおよびpcbの製造方法
JP4728032B2 (ja) 半導体装置および半導体装置の製造方法
JPH09283867A (ja) プリント配線板
JP5575730B2 (ja) 半導体装置用多層配線基板
JP2018078172A (ja) 中間製品回路基板、製品回路基板、中間製品回路基板の製造方法、及び製品回路基板の製造方法
WO2024203721A1 (ja) 配線基板、電子装置、及び電子モジュール
JP2018113405A (ja) プリント配線基板および電子回路基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200107

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200630