JP2017168794A - 回路基板の製造方法 - Google Patents

回路基板の製造方法 Download PDF

Info

Publication number
JP2017168794A
JP2017168794A JP2016086926A JP2016086926A JP2017168794A JP 2017168794 A JP2017168794 A JP 2017168794A JP 2016086926 A JP2016086926 A JP 2016086926A JP 2016086926 A JP2016086926 A JP 2016086926A JP 2017168794 A JP2017168794 A JP 2017168794A
Authority
JP
Japan
Prior art keywords
layer
circuit board
circuit
groove
bottom plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016086926A
Other languages
English (en)
Other versions
JP6255054B2 (ja
Inventor
文▲勇▼ 陳
Wen-Yung Chen
文▲勇▼ 陳
建彰 陳
Chien-Chang Chen
建彰 陳
國玄 ▲呉▼
國玄 ▲呉▼
Kuo-Hsuan Wu
建宏 邱
Chien-Hung Chiu
建宏 邱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chipbond Technology Corp
Original Assignee
Chipbond Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=59904638&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2017168794(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Chipbond Technology Corp filed Critical Chipbond Technology Corp
Publication of JP2017168794A publication Critical patent/JP2017168794A/ja
Application granted granted Critical
Publication of JP6255054B2 publication Critical patent/JP6255054B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0073—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
    • H05K3/0079—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces characterised by the method of application or removal of the mask
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0041—Etching of the substrate by chemical or physical means by plasma etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0073—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
    • H05K3/0082—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces characterised by the exposure method of radiation-sensitive masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/69—Insulating materials thereof
    • H10W70/698—Semiconductor materials that are electrically insulating, e.g. undoped silicon
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

【課題】回路基板の製造方法及び回路基板を提供する。【解決手段】、パターン化する回路基板の提供工程を含む。パターン化する回路基板は、底板と、結合層と、回路層とを有する。結合層は底板と回路層との間に位置される。底板は、活性層を有する。部分的な結合層が活性層中に嵌入されることで、結合層が嵌入される活性層が混合層として形成され、フォトレジスト層が回路層に形成され、フォトレジスト層、回路層、接合層及び底板が順にパターン化され、パターン化回路基板が形成される。【選択図】図１１

Description

本発明は、接着剤（例えば、非導電性ペースト（Ｎｏｎ−ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）、導電性ペースト（ｃｏｎｄｕｃｔｉｖｅｖ Ｐａｓｔｅ）等の充填接着剤）の付着力を高める回路基板の製造方法及び回路基板に関する。
従来の回路基板の製造工程では、先ず底板の表面に活性化処理を施し、後続の製造工程で回路を形成し易くする。
しかしながら、前述した従来の技術では、すなわち、活性化処理が施された表面が異物を吸着させてしまい、接着剤（例えば、非導電性ペースト、導電性ペースト等の充填接着剤）が底板の表面に付着しにくくなり、回路基板及びガラス基板の結合強度の低下を招いた。このため、接着剤の底板表面への付着力を如何に高めるかが本分野で解決が待ち望まれる問題である。そこで、本発明者は上記の欠点が改善可能と考え、鋭意検討を重ねた結果、合理的設計で上記の課題を効果的に改善する本発明の提案に到った。
本発明は、以上の従来技術の課題を解決する為になされたものである。即ち、本発明は、回路基板の製造方法及び回路基板を提供することを主目的とする。つまり、底板に異物が吸着して接着剤（例えば、非導電性ペースト、導電性ペースト等の充填接着剤）と底板との間の接合強度に影響を与えることによる、パッケージ構造の信頼性の低下を回避する。
上述した課題を解決し、目的を達成するために、本発明に係る回路基板の製造方法は、底板と、結合層と、回路層とを含むパターン化する回路基板を有し、結合層は底板と回路層との間に位置され、底板は活性層及び未活性層を有し、底板は活性化処理を経て活性層が形成され、結合層の一部が活性層中に嵌入されることで、結合層が嵌入される活性層が混合層として形成される、パターン化する回路基板の提供工程と、フォトレジスト層により回路層がマスクされるフォトレジスト層の形成工程と、複数の開口部が形成され、これら開口部から回路層が露出されるフォトレジスト層のパターン化工程と、フォトレジスト層によりマスクされ、これら開口部から露出される回路層が除去され、回路層に複数の回路が形成され、隣接する２つの回路の間には第一溝を有し、第一溝から結合層が露出される、回路層のパターン化工程と、フォトレジスト層の除去工程と、これら回路をマスクとし、これら第一溝から露出されると共に活性層に嵌入される結合層が除去され、これら回路の下方に位置される結合層に複数の第一載置部が形成され、隣接する２つの第一載置部の間には第二溝を有し、第二溝から混合層が露出される結合層のパターン化工程と、第一載置部によりマスクされ、これら第二溝から露出される混合層が除去され、これら第一載置部の下方に位置される混合層に複数の第二載置部が形成され、隣接する２つの第二載置部の間には第三溝を有し、第三溝から未活性層が露出される底板のパターン化工程とを含む。
本発明はこれら第二溝から露出される混合層が除去されることで、異物が吸着し易い混合層が接着剤（例えば、非導電性ペースト、導電性ペースト等充填接着剤）の付着力に影響を与え、回路基板及びガラス基板のパッケージングの際に、接着剤と回路基板との間の接合強度が不足してパッケージ構造の歩留りが低下する事態の発生を回避させる。
本発明の一実施形態による回路基板の製造方法を示すフローチャートである。 本発明の一実施形態による回路基板の製造方法を示す模式図である。 本発明の一実施形態による回路基板の製造方法を示す模式図である。 本発明の一実施形態による回路基板の製造方法を示す模式図である。 本発明の一実施形態による回路基板の製造方法を示す模式図である。 本発明の一実施形態による回路基板の製造方法を示す模式図である。 本発明の一実施形態による回路基板の製造方法を示す模式図である。 本発明の一実施形態による回路基板の製造方法を示す模式図である。 本発明の一実施形態による回路基板の製造方法を示す模式図である。 本発明の一実施形態による回路基板の製造方法を示す模式図である。 本発明の一実施形態による回路基板の製造方法を示す模式図である。 本発明の一実施形態による回路基板の製造方法を示す模式図である。 本発明の一実施形態による回路基板の製造方法を示す模式図である。 本発明の一実施形態による回路基板及びガラス基板の接合を示す模式図である。
本発明における好適な実施形態について、添付図面を参照して説明する。尚、以下に説明する実施形態は、特許請求の範囲に記載された本発明の内容を限定するものではない。また、以下に説明される構成の全てが、本発明の必須要件であるとは限らない。
（一実施形態）
以下、一実施形態を図１〜１４に基づいて説明する。本発明の回路基板の製造方法１０は、パターン化する回路基板の提供工程１１と、フォトレジスト層の形成工程１２と、フォトレジスト層のパターン化工程１３と、回路層のパターン化工程１４と、フォトレジスト層の削除工程１５と、接合層のパターン化工程１６と、底板のパターン化工程１７とを含む（図１参照）。
パターン化する回路基板の提供工程１１では、底板１１０と、結合層１２０と、回路層１３０とを有するパターン化する回路基板１００が提供され、結合層１２０は底板１１０と回路層１３０との間に位置される。本実施形態によると、底板１１０の材質はポリイミドである（図１及び図５参照）。
図２乃至図４は、パターン化する回路基板１００の製造方法のフローチャートを示す。まず、図３に示すように、底板１１０は活性化処理により活性層１１１及び未活性層１１２が形成され、活性層１１１により結合層１２０の付着力が強化される。図２を参照すると、本実施形態では、活性化処理はプラズマにより底板１１０の活性化する領域１１０ａが活性化されることで、活性化する領域１１０ａに活性層１１１が形成される。続いて、図４に示すように、結合層１２０が底板１１０に形成され、結合層１２０により活性層１１１がマスクされ、且つ結合層１２０の一部が活性層１１１中に嵌入されることで、結合層１２０が嵌入される活性層１１１に混合層１１３が形成される。本実施形態において、結合層１２０は複数の金属粒子が活性層１１１にスパッタリングされることで形成され、且つこれら金属粒子の一部が活性層１１１中に嵌入されて、混合層１１３が形成される。最後に、図５に示すように、回路層１３０が結合層１２０に形成され、パターン化する回路基板１００が形成される。
フォトレジスト層の形成工程１２では、フォトレジスト層２００が回路層１３０に形成され、フォトレジスト層２００により回路層１３０がマスクされる（図１及び図６参照）。
フォトレジスト層のパターン化工程１３では、露光と現像等の製造工程によりフォトレジスト層２００に複数の開口部２１０が形成され、これら開口部２１０から回路層１３０が露出される（図１及び図７参照）。
また、回路層のパターン化工程１４では、フォトレジスト層２００をマスクとし、これら開口部２１０から露出される回路層１３０が除去されることで、回路層１３０に複数の回路１３１が形成される。隣接する２つの回路１３１の間には第一溝１３２を有し、第一溝１３２からは結合層１２０が露出される。本実施形態において、第一エッチング液により回路層１３０のエッチングが行われて、これら開口部２１０から露出される回路層１３０が除去される。第一エッチング液の主要成分は塩化水素及び塩化銅を含む（図１及び図８参照）。
図１及び図９に示すように、フォトレジスト層の削除工程１５では、フォトレジスト層２００が削除され、これら回路１３１が露出される。本実施形態によると、水酸化カリウムを含有する精錬液によりフォトレジスト層２００が削除される。
なお、図１及び図１０に示すように、接合層のパターン化工程１６では、これら回路１３１をマスクとし、これら第一溝１３２から露出されると共に活性層１１１に嵌入しない結合層１２０が除去されることで、これら回路１３１の下方に位置される結合層１２０に複数の第一載置部１２１が形成され、隣接する２つの第一載置部１２１の間には第二溝１２２を有し、第二溝１２２からは混合層１１３が露出される。本実施形態において、第二エッチング液により結合層１２０のエッチングが行われて、これら第一溝１３２から露出されると共に活性層１１１に嵌入しない結合層１２０が除去される。第二エッチング液の主要成分は塩化水素と、銅化合物と、硝酸誘導体と、脂肪酸誘導体と、ポリアルキレングリコール誘導体とを含む。
図１及び図１１に示すように、底板のパターン化工程１７では、これら第一載置部１２１をマスクとし、これら第二溝１２２から露出される混合層１１３が除去されることで、これら第一載置部１２１の下方に位置される混合層１１３に複数の第二載置部１１４が形成され、且つ底板１１０にパターン化底板１１０’が形成される。隣接する２つの第二載置部１１４の間には第三溝１１５を有し、第三溝１１５から底板１１０の未活性層１１２が露出される。本実施形態において、等方性エッチング液により底板１１０のエッチングが行われて、これら第二溝１２２から露出される混合層１１３が除去される。等方性エッチング液は過マンガン酸カリウム或いは水酸化ナトリウムの内から選択される。
パターン化する回路基板１００は、工程１１から工程１７の処理を経て回路基板１００’が形成され、回路基板１００’はパターン化底板１１０’と、これら第一載置部１２１と、これら回路１３１とを備える。これら第一載置部１２１はパターン化底板１１０’とこれら回路１３１との間に位置され、且つこれら回路１３１はこれら第一載置部１２１に設置される。パターン化底板１１０’はこれら第二載置部１１４及び未活性層１１２を含み、これら第二載置部１１４はこれら第一載置部１２１と未活性層１１２との間にそれぞれ位置され、且つこれら第二載置部１１４は未活性層１１２に形成される（図１１参照）。
次は、図１１に示すように、本実施形態において、各第一載置部１２１は第一外囲面１２１ａを有し、各第二載置部１１４は第二外囲面１１４ａを有する。底板のパターン化１１０過程では、等方性エッチングにより第二外囲面１１４ａと第一外囲面１２１ａに沿う縦方向延長線Ｌとの間に横方向浸食溝Ｓが形成され、横方向浸食溝Ｓは第一載置部１２１の下方に位置されると共に第三溝１１５に連通される。第二外囲面１１４ａと縦方向延長線Ｌとの間には第一水平距離Ｄ１を有し、第一水平距離Ｄ１は第二外囲面１１４ａと縦方向延長線Ｌとの最短距離である。
図１及び図１２に示すように、本実施形態において、底板のパターン化１１０の後には回路のエッチング工程１８を更に含む。回路のエッチング工程１８では、これら回路１３１にエッチングが施されることで、第一溝１３２が拡大して第一載置部１２１の表面１２１ｂが露出される。エッチング後の各回路１３１は第三外囲面１３１ａ及び上面１３１ｂを有し、本実施形態において、第三エッチング液によりこれら回路１３１のエッチングが行われる。第三エッチング液の主要成分は、硫酸水素カリウムと、二硫酸カリウムと、無機塩酸とを含む。或いは、他の実施形態では、第三エッチング液は硫酸或いは過酸化水素水の内から選択される。
図１及び図１３に示すように、本実施形態において、これら回路１３１のエッチング後には接続層の形成工程１９を更に含む。接続層の形成工程１９では、接続層１４０が各回路１３１に形成され、接続層１４０により各回路１３１の第三外囲面１３１ａ及び上面１３１ｂが被覆され、且つ接続層１４０が第一載置部１２１の表面１２１ｂに接触することで、各回路１３１が第一載置部１２１及び接続層１４０で構成される空間中に被覆され、これら回路１３１の酸化が防止される。本実施形態において、接続層１４０の材質は銅錫合金である。
第三外囲面１３１ａを被覆させる接続層１４０は第四外囲面１４１を有し、第四外囲面１４１と縦方向延長線Ｌとの間には第二水平距離Ｄ２を有する。第二水平距離Ｄ２は第四外囲面１４１と縦方向延長線Ｌとの最短距離である（図１３参照）。本実施形態において、第二水平距離Ｄ２は第一水平距離Ｄ１より長いため、横方向浸食溝Ｓに累積される水気が結合層１２０を経て回路層１３０中に浸透することでショートが発生する事態が回避される。好ましくは、第二水平距離Ｄ２と第一水平距離Ｄ１との差値は２８〜１５８ｎｍである。
本発明の回路基板１００’は接着剤３００（例えば、非導電性ペースト、導電性ペースト等の充填接着剤）及びガラス基板４００によりパッケージングが行われる（図１３参照）。本実施形態において、接着剤３００は異方性導電性ペースト（ＡＣＦ）であり、このため接着剤３００が回路基板１００’及びガラス基板４００に接合され、且つ回路基板１００’のこれら回路１３１及びガラス基板４００の電極（図示せず）が電気的に接続され、接着剤３００の付着力のためにパッケージ構造の信頼性が高まる。これにより、本発明は底板のパターン化１１０により露出される混合層１１３が除去されることで、混合層１１３に異物が吸着して接着剤３００及び回路基板１００’の間の接合強度に影響が及ぶのを回避させる。更には、本発明は等方性エッチングにより発生する横方向浸食溝Ｓに接着剤３００が設置され、接着剤３００の付着力が更に高まる。
従って、本明細書に開示された実施形態は、本発明を限定するものではなく、説明するためのものであり、このような実施形態によって本発明の思想と範囲が限定されるものではない。本発明の範囲は特許請求の範囲により解釈すべきであり、それと同等の範囲内にある全ての技術は、本発明の権利範囲に含まれるものと解釈すべきである。
１０ 回路基板の製造方法
１１ パターン化する回路基板の提供工程
１２ フォトレジスト層の形成工程
１３ フォトレジスト層のパターン化工程
１４ 回路層のパターン化工程
１５ フォトレジスト層の削除工程
１６ 接合層のパターン化工程
１７ 底板のパターン化工程
１８ 回路のエッチング工程
１９ 接続層の形成工程
１００ パターン化する回路基板
１００’ 回路基板
１１０ 底板
１１０’ パターン化底板
１１０ａ 活性化する領域
１１１ 活性層
１１２ 未活性層
１１３ 混合層
１１４ 第二載置部
１１４ａ 第二外囲面
１１５ 第三溝
１２０ 結合層
１２１ 第一載置部
１２１ａ 第一外囲面
１２１ｂ 表面
１２２ 第二溝
１３０ 回路層
１３１ 回路
１３１ａ 第三外囲面
１３１ｂ 上面
１３２ 第一溝
１４０ 接続層
１４１ 第四外囲面
２００ フォトレジスト層
２１０ 開口部
３００ 接着剤
４００ ガラス基板
Ｄ１ 第一水平距離
Ｄ２ 第二水平距離
Ｌ 縦方向延長線
Ｓ 横方向浸食溝
本発明は、接着剤（例えば、非導電性ペースト（Ｎｏｎ−ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）、導電性ペースト（ｃｏｎｄｕｃｔｉｖｅｖ Ｐａｓｔｅ）等の充填接着剤）の付着力を高める回路基板の製造方法に関する。
上述した課題を解決し、目的を達成するために、本発明に係る回路基板の製造方法は、底板と、結合層と、回路層とを含むパターン化する回路基板を有し、結合層は底板と回路層との間に位置され、底板は活性層及び未活性層を有し、底板は活性化処理を経て活性層が形成され、結合層の一部が活性層中に嵌入されることで、結合層が嵌入される活性層が混合層として形成される、パターン化する回路基板の提供工程と、フォトレジスト層により回路層がマスクされるフォトレジスト層の形成工程と、複数の開口部が形成され、これら開口部から回路層が露出されるフォトレジスト層のパターン化工程と、フォトレジスト層によりマスクされ、これら開口部から露出される回路層が除去され、回路層に複数の回路が形成され、隣接する２つの回路の間には第一溝を有し、第一溝から結合層が露出される、回路層のパターン化工程と、フォトレジスト層の除去工程と、これら回路をマスクとし、これら第一溝から露出されると共に活性層に嵌入される結合層が除去され、これら回路の下方に位置される結合層に複数の第一載置部が形成され、隣接する２つの第一載置部の間には第二溝を有し、第二溝から混合層が露出される結合層のパターン化工程と、第一載置部によりマスクされ、これら第二溝から露出される混合層が除去され、これら第一載置部の下方に位置される混合層に複数の第二載置部が形成され、隣接する２つの第二載置部の間には第三溝を有し、第三溝から未活性層が露出される底板のパターン化工程とを含む。底板がパターン化された後には、これら回路にエッチングが施され、第一溝が拡大し、第一載置部の表面が露出される。

Claims (15)

  1. 底板と、結合層と、回路層とを含むパターン化する回路基板を有し、前記結合層は前記底板と前記回路層との間に位置され、前記底板は活性層及び未活性層を有し、前記底板は活性化処理を経て前記活性層が形成され、前記結合層の一部が前記活性層中に嵌入されることで、前記結合層が嵌入される前記活性層が混合層として形成される、パターン化する回路基板の提供工程と、
    フォトレジスト層により前記回路層がマスクされるフォトレジスト層の形成工程と、
    複数の開口部が形成され、これら前記開口部から前記回路層が露出される前記フォトレジスト層のパターン化工程と、
    前記フォトレジスト層によりマスクされ、これら前記開口部から露出される前記回路層が除去され、前記回路層に複数の回路が形成され、隣接する２つの前記回路の間には第一溝を有し、前記第一溝から前記結合層が露出される、前記回路層のパターン化工程と、
    前記フォトレジスト層の除去工程と、
    これら前記回路をマスクとし、これら前記第一溝から露出されると共に前記活性層に嵌入される前記結合層が除去され、これら前記回路の下方に位置される前記結合層に複数の第一載置部が形成され、隣接する２つの前記第一載置部の間には第二溝を有し、前記第二溝から前記混合層が露出される前記結合層のパターン化工程と、
    これら前記第一載置部によりマスクされ、これら前記第二溝から露出される前記混合層が除去され、これら前記第一載置部の下方に位置される前記混合層に複数の第二載置部が形成され、隣接する２つの前記第二載置部の間には第三溝を有し、前記第三溝から前記未活性層が露出される前記底板のパターン化工程と、を含むことを特徴とする回路基板の製造方法。
  2. 各前記第一載置部は第一外囲面を有し、各前記第二載置部は第二外囲面を有し、前記第二外囲面と、前記第一外囲面に沿う縦方向延長線との間には横方向浸食溝が形成され、前記横方向浸食溝は前記第一載置部の下方に位置されると共に前記第三溝に連通され、前記第二外囲面と前記縦方向延長線との間には第一水平距離を有することを特徴とする、請求項１に記載の回路基板の製造方法。
  3. 前記底板がパターン化された後には、これら前記回路にエッチングが施され、前記第一溝が拡大し、前記第一載置部の表面が露出されることを特徴とする、請求項２に記載の回路基板の製造方法。
  4. これら前記回路にエッチングが施された後には、接続層が各前記回路に形成され、エッチングが施された後の各前記回路は第三外囲面及び上面を有し、前記接続層により前記第三外囲面及び前記上面が被覆され、且つ前記接続層が前記第一載置部の前記表面に接触することで、各前記回路が前記第一載置部及び前記接続層で構成される空間中に被覆されることを特徴とする、請求項３に記載の回路基板の製造方法。
  5. 前記第三外囲面を被覆させる前記接続層は第四外囲面を有し、前記第四外囲面と前記縦方向延長線との間には第二水平距離を有することを特徴とする、請求項４に記載の回路基板の製造方法。
  6. 前記第二水平距離は前記第一水平距離より長いことを特徴とする、請求項５に記載の回路基板の製造方法。
  7. 前記第二水平距離と前記第一水平距離との差値は２８〜１５８ｎｍであることを特徴とする、請求項６に記載の回路基板の製造方法。
  8. 前記活性化処理はプラズマにより前記底板の活性化する領域の活性化を行って、前記活性化する領域に前記活性層が形成されることを特徴とする、請求項１に記載の回路基板の製造方法。
  9. 前記結合層は複数の金属粒子が前記活性層にスパッタリングされることで形成され、且つこれら前記金属粒子の一部が前記活性層中に嵌入され、前記混合層が形成されることを特徴とする、請求項１または８に記載の回路基板の製造方法。
  10. パターン化底板と、複数の第一載置部と、複数の回路とを備え、これら前記第一載置部は前記パターン化底板とこれら前記回路との間に位置され、且つこれら前記回路はこれら前記第一載置部に設置される回路基板であって、
    前記パターン化底板は複数の第二載置部及び未活性層を有し、これら前記第二載置部はこれら前記第一載置部と前記未活性層との間に位置され、且つこれら前記第二載置部は前記未活性層に形成され、これら前記第二載置部は底板の混合層がパターン化されることで形成され、前記混合層は前記底板の活性層及び前記活性層に部分的に嵌入される結合層により形成され、隣接する２つの前記第二載置部の間には溝を有し、前記溝から前記未活性層が露出されることを特徴とする回路基板。
  11. 各前記第一載置部は第一外囲面を有し、各前記第二載置部は第二外囲面を有し、前記第二外囲面と、前記第一外囲面に沿う縦方向延長線との間には横方向浸食溝が形成され、前記横方向浸食溝は前記第一載置部の下方に位置されると共に前記溝に連通され、前記第二外囲面と前記縦方向延長線との間には第一水平距離を有することを特徴とする、請求項１０に記載の回路基板。
  12. 各前記回路に形成される接続層を更に備え、各前記回路は第三外囲面及び上面を有し、前記接続層により前記第三外囲面及び前記上面が被覆され、且つ前記接続層が前記第一載置部の表面に接触することで、各前記回路が前記第一載置部及び前記接続層で構成される空間中にマスクされることを特徴とする、請求項１１に記載の回路基板。
  13. 前記第三外囲面を被覆させる前記接続層は第四外囲面を有し、前記第四外囲面と前記縦方向延長線との間には第二水平距離を有することを特徴とする、請求項１２に記載の回路基板。
  14. 前記第二水平距離は前記第一水平距離より長いことを特徴とする、請求項１３に記載の回路基板。
  15. 前記第二水平距離と前記第一水平距離との差値は２８〜１５８ｎｍであることを特徴とする、請求項１４に記載の回路基板。
JP2016086926A 2016-03-17 2016-04-25 回路基板の製造方法 Active JP6255054B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW105108350 2016-03-17
TW105108350A TWI595820B (zh) 2016-03-17 2016-03-17 線路基板圖案化製程及線路基板

Publications (2)

Publication Number Publication Date
JP2017168794A true JP2017168794A (ja) 2017-09-21
JP6255054B2 JP6255054B2 (ja) 2017-12-27

Family

ID=59904638

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016086926A Active JP6255054B2 (ja) 2016-03-17 2016-04-25 回路基板の製造方法

Country Status (4)

Country Link
JP (1) JP6255054B2 (ja)
KR (1) KR101836298B1 (ja)
CN (1) CN107205320B (ja)
TW (1) TWI595820B (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0951163A (ja) * 1995-05-31 1997-02-18 Mitsui Toatsu Chem Inc フレキシブル回路基板
JP2009010398A (ja) * 2003-12-05 2009-01-15 Mitsui Mining & Smelting Co Ltd プリント配線基板の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI432110B (zh) 2008-03-28 2014-03-21 Unimicron Technology Corp 線路板及其製程
TWI425895B (zh) 2008-12-11 2014-02-01 Unimicron Technology Corp 線路基板製程
TWI417018B (zh) 2010-07-29 2013-11-21 Unimicron Technology Corp 線路板及其製造方法
CN103052268B (zh) 2011-10-11 2016-03-02 欣兴电子股份有限公司 线路结构的制作方法
JP2013153051A (ja) * 2012-01-25 2013-08-08 Tokuyama Corp メタライズドセラミックスビア基板及びその製造方法
TWI577257B (zh) * 2014-12-24 2017-04-01 綠點高新科技股份有限公司 於基材絕緣表面形成導電線路的方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0951163A (ja) * 1995-05-31 1997-02-18 Mitsui Toatsu Chem Inc フレキシブル回路基板
JP2009010398A (ja) * 2003-12-05 2009-01-15 Mitsui Mining & Smelting Co Ltd プリント配線基板の製造方法

Also Published As

Publication number Publication date
TWI595820B (zh) 2017-08-11
CN107205320A (zh) 2017-09-26
KR101836298B1 (ko) 2018-03-08
TW201735753A (zh) 2017-10-01
JP6255054B2 (ja) 2017-12-27
KR20170108734A (ko) 2017-09-27
CN107205320B (zh) 2020-03-17

Similar Documents

Publication Publication Date Title
JP2011040702A (ja) コアレスパッケージ基板及びその製造方法
JP6157968B2 (ja) 配線回路基板およびその製造方法
JP2008141170A (ja) 半導体装置およびその製造方法
CN101847586A (zh) 线路基板工艺及线路基板
TW201523798A (zh) Ic載板、具有該ic載板的半導體器件及其製造方法
JP2010287893A (ja) 電子デバイスパッケージ及び製造方法
TWI425889B (zh) 線路結構及其製作方法
TWI419627B (zh) 線路板結構及其製作方法
TWI450656B (zh) 電路板及其製作方法
US7698813B2 (en) Method for fabricating conductive blind via of circuit substrate
JP6255054B2 (ja) 回路基板の製造方法
TW201625081A (zh) 軟性電路板微孔徑導電通孔結構及製造方法
JP6643213B2 (ja) リードフレーム及びその製造方法と電子部品装置
JP2010232579A (ja) プリント配線板の製造方法
JP2011086681A (ja) プリント基板の製造方法
JP4624217B2 (ja) 回路基板の製造方法
US20140069704A1 (en) Method and structure for forming contact pads on a printed circuit board using zero under cut technology
CN108140646A (zh) 阵列基板制造方法
CN101819960B (zh) 基板及应用其的半导体封装件与其制造方法
CN101826469B (zh) 无核心封装基板及其制造方法
CN102768963B (zh) 线路结构及其制作方法
JP2008218871A (ja) 電子部品の製造方法
TWI420993B (zh) 電路板製作方法
CN101287338A (zh) 线路基板的导电盲孔的制作方法
CN102194702A (zh) 微间距电路迹线成型法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171003

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20171004

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171201

R150 Certificate of patent or registration of utility model

Ref document number: 6255054

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250