JP2017174857A - 不揮発性記憶装置 - Google Patents

不揮発性記憶装置 Download PDF

Info

Publication number
JP2017174857A
JP2017174857A JP2016056055A JP2016056055A JP2017174857A JP 2017174857 A JP2017174857 A JP 2017174857A JP 2016056055 A JP2016056055 A JP 2016056055A JP 2016056055 A JP2016056055 A JP 2016056055A JP 2017174857 A JP2017174857 A JP 2017174857A
Authority
JP
Japan
Prior art keywords
conductive layer
concentration
region
memory device
intermediate layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2016056055A
Other languages
English (en)
Inventor
石川 貴之
Takayuki Ishikawa
貴之 石川
春海 関
Harumi Seki
春海 関
章輔 藤井
Akisuke Fujii
章輔 藤井
真澄 齋藤
Masumi Saito
真澄 齋藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Priority to JP2016056055A priority Critical patent/JP2017174857A/ja
Priority to US15/387,105 priority patent/US10103328B2/en
Publication of JP2017174857A publication Critical patent/JP2017174857A/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • H10N70/8416Electrodes adapted for supplying ionic species
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides

Landscapes

  • Semiconductor Memories (AREA)

Abstract

【課題】記憶密度を向上できる不揮発性記憶装置を提供する。【解決手段】実施形態に係る不揮発性記憶装置は、第1、第2導電層と中間層とを含む。第1導電層は、Ag、Cu、Ni、Co、Ti、Al及びAuの少なくとも1つの第1元素を含む。中間層は、第1、第2導電層との間に設けられる。中間層は、第2元素と第3元素とを含む酸化物を含む。第2元素は、Ti、Ta、Hf、W、Mg、Al及びZrの少なくとも1つである。第3元素は、Si、Ge、Hf、Al、Ta、W、Zr、Ti及びMgの少なくとも1つである。中間層中の第1位置における酸素濃度は、第1位置と第2導電層との間の第2位置よりも高い。第2位置と第2導電層との間の第3位置における酸素濃度は、第2位置よりも高い。第1位置における第2元素濃度は、第2位置よりも低い。第3位置における第2元素濃度は、第2位置よりも高い。【選択図】図1

Description

本発明の実施形態は、不揮発性記憶装置に関する。
不揮発性記憶装置として、抵抗が電気的に可変な抵抗変化型メモリ(ReRAM:Resistive Random Access Memory)がある。このような不揮発性記憶装置において、記憶密度の向上が求められている。
米国特許出願公開第2009/0014707号明細書
本発明の実施形態は、記憶密度を向上できる不揮発性記憶装置を提供する。
本発明の実施形態によれば、第1導電層と、第2導電層と、中間層と、を含む不揮発性記憶装置が提供される。前記第1導電層は、第1元素を含む。前記第1元素は、Ag、Cu、Ni、Co、Ti、Al及びAuよりなる群から選択された少なくとも1つである。前記中間層は、前記第1導電層と前記第2導電層との間に設けられる。前記中間層は、酸化物を含む。前記酸化物は、第2元素と、第2元素とは異なる第3元素と、を含む。前記第2元素は、Ti、Ta、Hf、W、Mg、Al及びZrよりなる群から選択された少なくとも1つである。前記第3元素は、Si、Ge、Hf、Al、Ta、W、Zr、Ti及びMgよりなる群から選択された少なくとも1つである。前記中間層中の第1位置における酸素の濃度は、前記中間層中の、前記第1位置と前記第2導電層との間の第2位置における酸素の濃度よりも高い。前記中間層中の、前記第2位置と前記第2導電層との間の第3位置における酸素の濃度は、前記第2位置における前記酸素の濃度よりも高い。前記第1位置における前記第2元素の濃度は、前記第2位置における前記第2元素の濃度よりも低い。前記第3位置における前記第2元素の濃度は、前記第2位置における前記第2元素の濃度よりも高い。
図1(a)〜図1(c)は、第1の実施形態に係る不揮発性記憶装置を例示する模式図である。 不揮発性記憶装置の特性を例示するグラフ図である。 第1の実施形態に係る不揮発性記憶装置の状態を例示する模式的断面図である。 第1の実施形態に係る別の不揮発性記憶装置を例示する模式的断面図である。 第2の実施形態に係る不揮発性記憶装置を例示する模式的断面図である。 第3の実施形態に係る不揮発性記憶装置を例示する模式的断面図である。 図7(a)〜図7(d)は、第4の実施形態に係る不揮発性記憶装置を例示する模式的斜視図である。 第4の実施形態に係る不揮発性記憶装置を例示する模式的平面図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
(第1の実施形態)
図1(a)〜図1(c)は、第1の実施形態に係る不揮発性記憶装置を例示する模式図である。
図1(a)は、模式的断面図である。図1(b)は、酸素の濃度分布を例示するグラフ図である。図1(c)は、不揮発性記憶装置に含まれる元素の濃度分布を例示するグラフ図である。
図1(a)に示すように、実施形態に係る不揮発性記憶装置110は、積層体10を含む。積層体10は、第1導電層11と、第2導電層12と、中間層21と、を含む。
第2導電層12は、第1方向において第1導電層11と離間して設けられる。中間層21は、第1導電層11と第2導電層12との間に設けられる。
第1導電層11は、第1元素を含む。第1元素には、イオン化し易い金属が用いられる。第1元素は、例えば、銀(Ag)、銅(Cu)、ニッケル(Ni)、コバルト(Co)、チタン(Ti)、アルミニウム(Al)及び金(Au)よりなる群から選択されたいずれか1つである。第1元素は、例えば、Agである。不揮発性記憶装置110への電圧印加に伴い、第1導電層11の第1元素は、イオン化して中間層21に入り込み、中間層21の中に析出する。第1導電層11は、イオン源電極として機能する。
第2導電層12には、第1元素よりもイオン化し難く、化学的に不活性な材料が用いられる。第2導電層12は、例えば、タングステン(W)、白金(Pt)、タンタル(Ta)、モリブデン(Mo)、窒化チタン(TiN)、窒化タンタル(TaN)及び窒化タングステン(WN)よりなる群から選択された少なくとも1つを含む。第2導電層12は、例えば、シリコン(Si)及びゲルマニウム(Ge)の少なくとも1つを含んでもよい。第2導電層12には、高濃度にドープされた半導体を用いても良い。例えば、高濃度にドープされたSiや、高濃度にドープされたGeなどが用いられる。第2導電層12は、対向電極として機能する。
中間層21は、酸化物を含む。酸化物は、第2元素と、第3元素と、を含む。第2元素は、例えば、Ti、Ta、ハフニウム(Hf)、W、Mg、Al及びジルコニウム(Zr)よりなる群から選択された少なくとも1つである。第2元素は、例えば、Tiである。第3元素は、第2元素とは異なる。第3元素は、例えば、Si及びGeの少なくとも1つである。第3元素は、例えば、Hf、Al、Ta、W、Zr、Ti及びMgよりなる群から選択された少なくとも1つでもよい。第3元素は、例えば、Siである。
中間層21は、抵抗変化層として機能する。中間層21は、不揮発性記憶装置110への電圧印加により抵抗が変化する。例えば、中間層21は、書き込み時の電圧印加に伴い低抵抗状態に遷移し、消去時の電圧印加に伴い高抵抗状態に遷移する。不揮発性記憶装置110は、例えば、書き込み時の電圧印加の方向と、消去時の電圧印加の方向と、が互いに逆向きとなる。不揮発性記憶装置110は、例えば、バイポーラ動作する不揮発性抵抗変化メモリ素子として機能する。
第2導電層12から第1導電層11に向かう方向(第1方向)をZ軸方向とする。Z軸方向に対して垂直な1つの方向をX軸方向とする。Z軸方向及びX軸方向に対して垂直な1つの方向をY軸方向とする。
中間層21は、第1位置p1と、第2位置p2と、第3位置p3と、第4位置p4と、を有する。第1位置p1は、Z軸方向に沿う。第2位置p2は、第1位置p1と第2導電層12との間に位置する。第3位置p3は、第2位置p2と第2導電層12との間に位置する。第4位置p4は、第3位置p3と第2導電層12との間に位置する。これらの4つの位置のそれぞれは、4つのX−Y平面内の1つの領域でも良い。例えば、中間層21は、第1位置p1を含む第1領域r1と、第2位置p2を含む第2領域r2と、第3位置p3を含む第3領域r3と、第4位置p4を含む第4領域r4と、を含む。
図1(b)は、中間層21における酸素の濃度分布を例示する。図1(b)中、横軸は、Z軸方向における位置pzを示す。縦軸は、酸素の濃度cを示す。図1(c)は、中間層21における第1〜第3元素の濃度分布を例示する。図1(c)中、横軸は、Z軸方向における位置pzを示す。縦軸は、元素の濃度cを示す。濃度分布c1は、第1元素(例えばAg)の濃度分布を示す。濃度分布c2は、第2元素(例えばTi)の濃度分布を示す。濃度分布c3は、第3元素(例えばSi)の濃度分布を示す。
図1(b)に示すように、第1位置p1における酸素の濃度は、第2位置p2における酸素の濃度よりも高い。第3位置p1における酸素の濃度は、第2位置p2における酸素の濃度よりも高い。第1領域r1は、第3元素(例えばSi)の酸化物を含む。第2領域r2は、第3元素(例えばSi)の酸素プアな酸化物を含む。酸化物は、例えば、SiOである。酸素プアな酸化物は、例えば、SiO2−x(0<x<2)で表される。酸素プアな酸化物は、酸化物の酸素が還元されることにより形成される。第1領域r1における酸素の濃度は、第2領域r2における酸素の濃度よりも高くなる。
図1(b)の例では、中間層21における酸素濃度は、第2位置p2において極小値を有する。
図1(c)に示すように、第1位置p1における第2元素(例えばTi)の濃度は、第2位置p2における第2元素の濃度よりも低い。第3位置p3における第2元素の濃度は、第2位置p2における第2元素の濃度よりも高い。第4位置p4における第2元素の濃度は、第3位置p3における第2元素の濃度よりも高い。第3領域r3は、第2元素の酸化物を含む。第4領域r4は、第2元素を含む。第2元素は、例えば、Tiである。酸化物は、例えば、TiOである。酸化物は、例えば、第2元素が酸化されることにより形成される。第4領域r4の厚さは、例えば、5ナノメートル(nm)以下であることが望ましい。第3領域r3の厚さは、例えば、2nm以下であることが望ましい。
第2元素の酸化物の酸素原子1個当たりの標準生成自由エネルギーの絶対値は、第3元素の酸化物の酸素原子1個当たりの標準生成自由エネルギーの絶対値よりも大きいことが望ましい。標準生成自由エネルギー(標準生成ギブス自由エネルギー)とは、大気圧下(1気圧、25℃)で単位量当たりの酸化物を生成するときに生じる酸素原子1個当たりの自由エネルギーのことをいう。標準生成自由エネルギーの絶対値が大きいほど、化学的に安定な材料である。この例では、第2元素の酸化物は、第3元素の酸化物よりも化学的に安定である。
実施形態においては、第1導電層11と第2導電層12との間に中間層21を設けることで、中間層21内の酸素を還元させる。これにより、例えば、中間層21に形成される伝導フィラメントにかかる応力を低減し、伝導フィラメントの保持特性を向上させることができる。例えば、メモリ部のサイズ(セルサイズ)が小さく高記憶密度においても、安定した動作を行うことができる。実施形態によれば、記憶密度を向上できる。
ここで、不揮発性記憶装置において、イオン源電極にAgTi合金、対向電極にpSi、抵抗変化層にSiOを用いた参考例がある。成分分析の結果、AgTi合金とSiOとの界面には、Tiが析出し、TiOが生成されている。つまり、イオン源電極から抵抗変化層に向けて、順に、AgTi合金、Ti、TiO、SiOとなっていると考えられる。
図1(c)に示すように、第1元素(例えばAg)の濃度は、第1位置p1で高く、第2位置p2、第3位置p3及び第4位置p4の順で低下する。第3元素(例えばSi)の濃度は、第1位置p1及び第2位置p2で比較的高く、第3位置p3よりも第4位置p4において低い。この例では、第2位置p2における第3元素の濃度は、第1位置p1における第3元素の濃度よりも高い。第2位置p2における第3元素の濃度は、第3位置p3における第3元素の濃度よりも高い。
図2は、不揮発性記憶装置の特性を例示するグラフ図である。
図2は、参考例に係る伝導フィラメントの保持特性を例示する。図2において、横軸は、時間T(hour)を示す。縦軸は、)電流I(A)を示す。イオン源電極にAgTi合金を用いた参考例の保持特性S1と、イオン源電極にAgを用いた参考例の保持特性S2と、を示す。
図2は、読み出し電流値の時間遷移を示している。保持特性S1の点sp1が高抵抗状態(オフ状態)のときの電流値、保持特性S1の点sp2が低抵抗状態(書き込み状態)のときの電流値を示す。
図2には、イオン源電極にAgを用いた参考例の保持特性S2も併せて示している。この素子では、イオン源電極と抵抗変化層との界面にTiOは生成されていない。これに対して、イオン源電極にAgTi合金を用いた構造(保持特性S1)では、イオン源電極と抵抗変化層との界面にTiOが生成されている。図2に示されるように、界面にTiOが生成された素子では、一定時間放置後の読み出し電流値が高く、低抵抗状態の保持特性が向上している。つまり、イオン源電極と抵抗変化層との界面にTiOが生成されていることから、抵抗変化層内は還元により酸素の少ない状態になっていると考えられる。すなわち、抵抗変化層内の酸素を少なくすることで、伝導フィラメントの保持特性の向上が可能になると考えられる。
しかしながら、図2のように、イオン源電極にAgTi合金を用いた場合、イオン源電極にAgを用いた場合と比べ、書き込み時の動作電圧が増大してしまう。つまり、動作電圧の低減と、伝導フィラメントの保持特性の向上とはトレードオフの関係にある。このため、書き込み時の動作電圧を抑制しつつ、伝導フィラメントの保持特性を向上させることが望まれる。
図3は、第1の実施形態に係る不揮発性記憶装置の状態を例示する模式的断面図である。
図3は、不揮発性記憶装置の伝導フィラメントの状態を例示する。
図3に示すように、実施形態に係る不揮発性記憶装置110において、第1導電層11は、例えば、Agなどの第1元素を含む。第1導電層11と第2導電層12との間には中間層21が設けられる。中間層21は、第1領域r1と、第2領域r2と、第3領域r3と、第4領域r4と、を含む。第1領域r1は、例えば、SiOを含む。第2領域r2は、例えば、SiOよりも酸素濃度の低いSiO2−x(0<x<2)を含む。第3領域r3は、例えば、TiOを含む。第4領域r4は、例えば、Tiを含む。中間層21の内部には、伝導フィラメントF1が形成されている。伝導フィラメントF1は、第1元素を含む。
不揮発性記憶装置110に書き込み時の電圧が印加されると、第1導電層11の第1元素の原子がイオン化する。イオン化した原子は、中間層21に侵入する。中間層21の内部には、第1元素を含む伝導フィラメントF1が形成される。伝導フィラメントF1は、中間層21内の応力の影響を強く受ける。実施形態においては、第4領域r4の還元作用D1により第1〜第3領域r1〜r3内の酸素が減少している。このため、第1〜第3領域r1〜r3内の応力が弱くなる。伝導フィラメントF1において、第1〜第3領域r1〜r3内における応力の影響が軽減される。これにより、伝導フィラメントF1の安定性が高くなり、保持特性が向上する。
さらに、実施形態においては、Tiを含む中間層21は、第1導電層11と第2導電層12との間に設けられている。つまり、第1導電層11にAgTi合金を用いていない。このため、書き込み時の動作電圧の増大を抑制することができる。
このように、実施形態によれば、書き込み時の動作電圧の増大を抑制しつつ、伝導フィラメントF1の保持特性を向上させることができる。これにより、高い記憶密度においても安定した動作を行うことが可能となる。実施形態によれば、記憶密度を向上できる。
以下、実施形態に係る不揮発性記憶装置110の動作について説明する。
不揮発性記憶装置110の積層体10は、記憶デバイスの1つの単位(例えば最小単位)として利用される。この1つの単位は、高抵抗状態及び低抵抗状態の2つの記憶状態を有する。
図3を参照して不揮発性記憶装置110における書き込み動作の例について説明する。 書き込み動作においては、第2導電層12に対して正の電圧を第1導電層11に印加する。これにより、第1導電層11に含まれるAgなどの第1元素の原子がイオン化する。イオン化した原子は、積層体10中に生じた電界によって、中間層21へ輸送される。輸送されたイオンは、中間層21の中で還元され、伝導フィラメントF1を形成する。これにより、積層体10の電気抵抗は、高抵抗状態から低抵抗状態へと遷移する。
消去動作においては、第1導電層11に対して正の電圧を第2導電層12に印加する。これにより、伝導フィラメントF1に含まれる第1元素は、第1導電層11の側へ輸送され、伝導フィラメントF1は、消失する。これにより、積層体10の電気抵抗は、低抵抗状態から高抵抗状態へと遷移する。
読み出し動作においては、積層体10の記憶状態を外部回路に読み出すために、第2導電層12に対して正の電圧を第1導電層11に印加する。例えば、読み出し動作における電圧は、書き込み動作における電圧と異なる。逆方向の電圧を印加してもよい。例えば、第1導電層11に対して正の電圧を第2導電層12に印加してもよい。
図4は、第1の実施形態に係る別の不揮発性記憶装置を例示する模式的断面図である。
図4に示すように、実施形態に係る不揮発性記憶装置111は、第1導電層11と、第2導電層12と、中間層21と、を含む。中間層21は、例えば、第2元素が島状に設けられていてもよい。中間層21は、第2元素を含む複数の凸部21aを有する。複数の凸部21aは、第3位置p3と第2導電層12との間に設けられる。複数の凸部21aのそれぞれの断面は、例えば、弧状である。
(第2の実施形態)
図5は、第2の実施形態に係る不揮発性記憶装置を例示する模式的断面図である。
図5に示すように、実施形態に係る不揮発性記憶装置112は、第1導電層11と、第2導電層12と、中間層22と、を含む。
第1導電層11は、第1元素を含む。第1元素は、例えば、Ag、Cu、Ni、Co、Ti、Al及びAuよりなる群から選択されたいずれか1つである。第1元素は、例えば、Agである。
第2導電層12は、例えば、W、Pt、Ta、Mo、TiN、TaN及びWNよりなる群から選択された少なくとも1つを含む。第2導電層12は、例えば、Si及びGeの少なくとも1つを含んでもよい。
中間層22は、第1導電層11と第2導電層12との間に設けられる。中間層22は、酸化物を含む。酸化物は、第2元素と、第3元素と、を含む。第3元素は、第2元素とは異なる。第2元素は、例えば、Ti、Ta、Hf、W、Mg、Al及びZrよりなる群から選択された少なくとも1つである。第3元素は、例えば、Si及びGeの少なくとも1つである。第3元素は、例えば、Hf、Al、Ta、W、Zr、Ti及びMgよりなる群から選択された少なくとも1つでもよい。第2元素は、例えば、Tiである。第3元素は、例えば、Siである。
中間層22は、第1位置p11と、第2位置p12と、第3位置p13と、第4位置p14と、第5位置p15と、を有する。第2位置p12は、第1位置p11と第2導電層12との間に位置する。第3位置p13は、第2位置p12と第2導電層12との間に位置する。第4位置p14は、第2位置p12と第3位置p13との間に位置する。第5位置p15は、第2位置p12と第4位置p14との間に位置する。
第1位置p11における酸素の濃度は、第2位置p12における酸素の濃度よりも高い。第3位置p13における酸素の濃度は、第2位置p12における酸素の濃度よりも高い。第4位置p14における酸素の濃度は、第3位置p13における酸素の濃度よりも低い。第5位置p15における酸素の濃度は、第2位置p12における酸素の濃度よりも高く、第4位置p14における酸素の濃度よりも高い。
一方、第1位置p11における第2元素の濃度は、第2位置p12における第2元素の濃度よりも低い。第3位置p13における第2元素の濃度は、第4位置p14における第2元素の濃度よりも低い。第5位置p15における第2元素の濃度は、第2位置p12における第2元素の濃度よりも高く、第4位置p14における第2元素の濃度よりも高い。
中間層22は、第1位置p11を含む第1領域r11と、第2位置p12を含む第2領域r12と、第3位置p13を含む第3領域r13と、第4位置p14を含む第4領域r14と、第5位置p15を含む第5領域r15と、を含む。第1領域r11及び第3領域r13のそれぞれは、例えば、SiOを含む。第2領域r12及び第4領域r14のそれぞれは、例えば、SiO2−x(0<x<2)を含む。第5領域r15は、例えば、TiOを含む。
実施形態においては、2つのシリコン酸化層の間に、酸化チタン層が設けられている。すなわち、第2領域r12と第4領域r14との間に第5領域r15を設けることで、第1〜第4領域r11〜r14内の酸素を還元させる。これにより、中間層22に形成される伝導フィラメントにかかる応力を低減し、伝導フィラメントの保持特性を向上させることができる。これにより、例えば、メモリ部のサイズ(セルサイズ)が小さく高記憶密度においても安定した動作を行うことができる。実施形態によれば、記憶密度を向上できる。
(第3の実施形態)
図6は、第3の実施形態に係る不揮発性記憶装置を例示する模式的断面図である。
図6に示すように、実施形態に係る不揮発性記憶装置113は、第1導電層11と、第2導電層12と、中間層23と、を含む。
第1導電層11は、第1元素を含む。第1元素は、例えば、Ag、Cu、Ni、Co、Ti、Al及びAuよりなる群から選択されたいずれか1つである。第1元素は、例えば、Agである。
第2導電層12は、例えば、W、Pt、Ta、Mo、TiN、TaN及びWNよりなる群から選択された少なくとも1つを含む。第2導電層12は、例えば、Si及びGeの少なくとも1つを含んでもよい。
中間層23は、第1導電層11と第2導電層12との間に設けられる。中間層23は、酸化物を含む。酸化物は、第2元素と、第3元素と、を含む。第3元素は、第2元素とは異なる。第2元素は、例えば、Ti、Ta、Hf、W、Mg、Al及びZrよりなる群から選択された少なくとも1つである。第3元素は、例えば、Si及びGeの少なくとも1つである。第3元素は、例えば、Hf、Al、Ta、W、Zr、Ti及びMgよりなる群から選択された少なくとも1つでもよい。第2元素は、例えば、Tiである。第3元素は、例えば、Siである。
中間層23は、第1領域r21と、第2領域r22と、第3領域r23と、を含む。第2領域r22は、第1領域r21の周りに設けられる。第3領域r23は、第1領域r21と第2領域r22との間に設けられる。つまり、第1領域r21は、層状ではなく、複数の粒子状に中間層23内に埋め込まれている。
第1領域r21における酸素の濃度は、第3領域r23における酸素の濃度よりも高い。第2領域r22における酸素の濃度は、第3領域r23における酸素の濃度よりも高い。第2領域r22における第2元素の濃度は、第3領域r23における第2元素の濃度よりも低い。第1領域r21における第2元素の濃度は、第3領域r23における第2元素の濃度よりも高い。第2領域r22は、例えば、SiOを含む。第3領域r23は、例えば、SiO2−x(0<x<2)を含む。第1領域r21は、例えば、TiOを含む。
実施形態においては、シリコン酸化層内にチタン酸化物が粒子状に埋め込まれている。すなわち、第1領域r21の周りに第2、第3領域r22、r23を設けることで、第2、第3領域r22、r23内の酸素を還元させる。これにより、中間層23に形成される伝導フィラメントにかかる応力を低減し、伝導フィラメントの保持特性を向上させることができる。これにより、例えば、メモリ部のサイズ(セルサイズ)が小さく高記憶密度においても安定した動作を行うことができる。実施形態によれば、記憶密度を向上できる。
(第4の実施形態)
実施形態に係る不揮発性記憶装置は、クロスポイント型のメモリである。実施形態に係る不揮発性記憶装置には、第1〜第3の実施形態に関して説明した積層体10及びその変形が用いられる。
図7(a)〜図7(d)は、第4の実施形態に係る不揮発性記憶装置を例示する模式的斜視図である。
図7(a)に示すように、実施形態に係る不揮発性記憶装置121においては、第1導電層11は、第2方向に延びている。第2方向は、X軸方向である。X軸方向は、例えば、Z軸方向(積層方向)と直交している。さらに、第2導電層12は、第3方向に延びている。第3方向は、Y軸方向である。Y軸方向は、例えば、X軸方向及びZ軸方向と直交している。
中間層21は、Z軸方向に対して垂直な平面(X−Y平面)に投影したときに、第1導電層11の一部と重なる。中間層21は、X−Y平面に投影したときに、第2導電層12の一部と重なる。中間層21は、X−Y平面に投影したときに、第1導電層11と第2導電層12とが重なる領域と重なる。
この例では、第1導電層11は、1つの配線となり、第2導電層12は、別の1つの配線となる。そして、これらの配線が交差する位置に、中間層21が設けられる。
図7(b)に示すように、不揮発性記憶装置122においては、第1配線41が設けられる。第1配線41は、X軸方向に延びる。第2導電層12は、Y軸方向に延びる。中間層21は、X−Y平面に投影したときに、第2導電層12の一部と重なる。第1配線41と第2導電層12との間に、中間層21及び第1導電層11が設けられる。積層体10は、X−Y平面に投影したときに、第1配線41の一部と重なる。
図7(c)に示すように、不揮発性記憶装置123においては、第2配線42が設けられる。第2配線42は、Y軸方向に延びる。第1導電層11は、X軸方向に延びる。中間層21は、X−Y平面に投影したときに、第1導電層11の一部と重なる。第2配線42と第1導電層11との間に、中間層21及び第2導電層12が設けられる。積層体10は、X−Y平面に投影したときに、第2配線42の一部と重なる。
図7(d)に示すように、不揮発性記憶装置124においては、第1配線41及び第2配線42が設けられる。第1配線41は、X軸方向に延びる。第2配線42は、Y軸方向に延びる。積層体10は、第1配線41と第2配線42との間に配置される。すなわち、第1導電層11、中間層21及び第2導電層12は、第1配線41と第2配線42との間に配置される。
実施形態において、第1導電層11及び第2導電層12の少なくともいずれかを配線として用いても良い。第1導電層11及び第2導電層12とは別に、配線(第1配線41及び第2配線42の少なくともいずれか)を設けても良い。
中間層21を含む積層膜は、角柱状でも良く、円柱状(扁平円状を含む)でも良い。
図8は、第4の実施形態に係る不揮発性記憶装置を例示する模式的平面図である。
図8に示すように、不揮発性記憶装置125においては、複数の配線61と、複数の配線62と、が設けられる。複数の配線61は、互いに平行である。複数の配線62は、互いに平行である。配線61の延びる方向は、配線62の延びる向と交差する。配線61には、例えば、第1導電層11または第1配線41が用いられる。配線62には、例えば、第2導電層12または第2配線42が用いられる。配線61は、例えば、ワード線として用いられる。配線62は、例えば、ビット線として用いられる。
複数の配線61のそれぞれと、複数の配線62のそれぞれと、の間の交差部に、複数の積層体10(少なくとも中間層21)のそれぞれが設けられる。配線61及び配線62は、制御部63に接続される。配線61及び配線62により、複数の積層体10のいずれかが選択状態とされ、所望の動作が行われる。不揮発性記憶装置125は、クロスポイント型抵抗変化メモリである。
不揮発性記憶装置125において、基板64が設けられる。基板64の上に、配線61及び配線62が設けられる。積層体10における積層順は、任意である。例えば、基板64と第1導電層11との間に、第2導電層12が配置されても良い。一方、基板64と第2導電層12との間に、第1導電層11が配置されても良い。積層体10のZ軸方向は、基板64の主面と交差しても良い。
複数の積層体10を積層しても良い。すなわち、実施形態は、三次元積層構造のクロスポイント型メモリに適用できる。
実施形態によれば、記憶密度を向上できる不揮発性記憶装置が提供できる。
なお、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、第1導電層、第2導電層及び中間層などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか2つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した不揮発性記憶装置を基にして、当業者が適宜設計変更して実施し得る全ての不揮発性記憶装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
10…積層体、 11、12…第1、第2導電層、 21、22、23…中間層、 21a…凸部、 41、42…第1、第2配線、 61、62…配線、 63…制御部、 64…基板、 110〜113、121〜125…不揮発性記憶装置、 D1…還元作用、 F1…伝導フィラメント、 S1、S2…保持特性、 c1〜c3…濃度分布、 p1〜p3、p11〜p13…第1〜第3位置、 p14、p15…第4、第5位置、 r1〜r3、r11〜r13、r21〜r23…第1〜第3領域、 r4…第4領域、 r14、r15…第4、第5領域、 sp1、sp2…点

Claims (10)

  1. Ag、Cu、Ni、Co、Ti、Al及びAuよりなる群から選択された少なくとも1つの第1元素を含む第1導電層と、
    第2導電層と、
    前記第1導電層と前記第2導電層との間に設けられ、Ti、Ta、Hf、W、Mg、Al及びZrよりなる群から選択された少なくとも1つの第2元素と、前記第2元素とは異なり、Si、Ge、Hf、Al、Ta、W、Zr、Ti及びMgよりなる群から選択された少なくとも1つの第3元素と、を含む酸化物を含む中間層と、
    を備え、
    前記中間層中の第1位置における酸素の濃度は、前記中間層中の、前記第1位置と前記第2導電層との間の第2位置における酸素の濃度よりも高く、前記中間層中の、前記第2位置と前記第2導電層との間の第3位置における酸素の濃度は、前記第2位置における前記酸素の濃度よりも高く、
    前記第1位置における前記第2元素の濃度は、前記第2位置における前記第2元素の濃度よりも低く、
    前記第3位置における前記第2元素の濃度は、前記第2位置における前記第2元素の濃度よりも高い、不揮発性記憶装置。
  2. Ag、Cu、Ni、Co、Ti、Al及びAuよりなる群から選択された少なくとも1つの第1元素を含む第1導電層と、
    第2導電層と、
    前記第1導電層と前記第2導電層との間に設けられ、Ti、Ta、Hf、W、Mg、Al及びZrよりなる群から選択された少なくとも1つの第2元素と、前記第2元素とは異なり、Si、Ge、Hf、Al、Ta、W、Zr、Ti及びMgよりなる群から選択された少なくとも1つの第3元素と、を含む酸化物を含む中間層と、
    を備え、
    前記中間層中の第1位置における酸素の濃度は、前記第1位置と前記第2導電層との間の第2位置における酸素の濃度よりも高く、
    前記中間層中の、前記第2位置と前記第2導電層との間の第3位置における酸素の濃度は、前記第2位置における前記酸素の濃度よりも高く、
    前記中間層中の、前記第2位置と前記第3位置との間の第4位置における酸素の濃度は、前記第3位置における前記酸素の濃度よりも低く、
    前記中間層中の、前記第2位置と前記第4位置との間の第5位置における酸素の濃度は、前記第2位置における前記酸素の濃度よりも高く、前記第4位置における前記酸素の濃度よりも高く、
    前記第1位置における前記第2元素の濃度は、前記第2位置における前記第2元素の濃度よりも低く、
    前記第3位置における前記第2元素の濃度は、前記第4位置における前記第2元素の濃度よりも低く、
    前記第5位置における前記第2元素の濃度は、前記第2位置における前記第2元素の濃度よりも高く、前記第4位置における前記第2元素の濃度よりも高い、不揮発性記憶装置。
  3. Ag、Cu、Ni、Co、Ti、Al及びAuよりなる群から選択された少なくとも1つの第1元素を含む第1導電層と、
    第2導電層と、
    前記第1導電層と前記第2導電層との間に設けられ、Ti、Ta、Hf、W、Mg、Al及びZrよりなる群から選択された少なくとも1つの第2元素と、前記第2元素とは異なり、Si、Ge、Hf、Al、Ta、W、Zr、Ti及びMgよりなる群から選択された少なくとも1つの第3元素と、を含む酸化物を含む中間層と、
    を備え、
    前記中間層は、第1領域と、前記第1領域の周りに設けられた第2領域と、前記第1領域と前記第2領域との間に設けられた第3領域と、を含み、
    前記第1領域における酸素の濃度は、前記第3領域における酸素の濃度よりも高く、
    前記第2領域における酸素の濃度は、前記第3領域における前記酸素の濃度よりも高く、
    前記第2領域における前記第2元素の濃度は、前記第3領域における前記第2元素の濃度よりも低く、
    前記第1領域における前記第2元素の濃度は、前記第3領域における前記第2元素の濃度よりも高い、不揮発性記憶装置。
  4. 前記第1元素は、Agを含み、
    前記第2元素は、Tiを含み、
    前記第3元素は、Siを含む、請求項1〜3のいずれか1つに記載の不揮発性記憶装置。
  5. 前記第2導電層は、Si、Ge、W、Pt、Ta、Mo、TiN、TaN及びWNよりなる群から選択された少なくとも1つを含む、請求項1〜4のいずれか1つに記載の不揮発性記憶装置。
  6. 前記第2元素の酸化物の酸素原子1個当たりの標準生成自由エネルギーの絶対値は、前記第3元素の酸化物の酸素原子1個当たりの標準生成自由エネルギーの絶対値よりも大きい、請求項1〜5のいずれか1つに記載の不揮発性記憶装置。
  7. 前記第1導電層は、前記第2導電層から前記第1導電層に向かう第1方向と交差する第2方向に延びる、請求項1〜6のいずれか1つに記載の不揮発性記憶装置。
  8. 前記第2導電層は、前記第2導電層から前記第1導電層に向かう第1方向と交差する方向に延びる、請求項1〜6のいずれか1つに記載の不揮発性記憶装置。
  9. 前記第1導電層は、前記第2導電層から前記第1導電層に向かう第1方向と交差する第2方向に延び、
    前記第2導電層は、前記第1方向及び前記第2方向と交差する第3方向に延びる、請求項1〜6のいずれか1つに記載の不揮発性記憶装置。
  10. 前記第2導電層から前記第1導電層に向かう第1方向と交差する第2方向に延びる第1配線と、
    前記第1方向及び前記第2方向と交差する第3方向に延びる第2配線と、
    をさらに備え、
    前記第1導電層及び前記第2導電層は、前記第1配線と前記第2配線との間に配置される、請求項1〜6のいずれか1つに記載の不揮発性記憶装置。
JP2016056055A 2016-03-18 2016-03-18 不揮発性記憶装置 Abandoned JP2017174857A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016056055A JP2017174857A (ja) 2016-03-18 2016-03-18 不揮発性記憶装置
US15/387,105 US10103328B2 (en) 2016-03-18 2016-12-21 Nonvolatile memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016056055A JP2017174857A (ja) 2016-03-18 2016-03-18 不揮発性記憶装置

Publications (1)

Publication Number Publication Date
JP2017174857A true JP2017174857A (ja) 2017-09-28

Family

ID=59855978

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016056055A Abandoned JP2017174857A (ja) 2016-03-18 2016-03-18 不揮発性記憶装置

Country Status (2)

Country Link
US (1) US10103328B2 (ja)
JP (1) JP2017174857A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101798766B1 (ko) 2016-05-11 2017-11-16 포항공과대학교 산학협력단 가파른 문턱 전압 이하 기울기를 가지는 문턱 스위칭 소자 및 이를 포함하는 금속 산화물 저항 변화 소자
JP2021082653A (ja) * 2019-11-15 2021-05-27 富士通株式会社 スイッチ素子及びスイッチ素子の製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112420922B (zh) * 2020-11-20 2023-12-19 湖北大学 一种基于钛银合金的低功耗cbram器件及其制备方法和应用

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8766224B2 (en) * 2006-10-03 2014-07-01 Hewlett-Packard Development Company, L.P. Electrically actuated switch
US10134985B2 (en) 2006-10-20 2018-11-20 The Regents Of The University Of Michigan Non-volatile solid state resistive switching devices
US8987702B2 (en) * 2007-05-01 2015-03-24 Micron Technology, Inc. Selectively conducting devices, diode constructions, constructions, and diode forming methods
KR20110132125A (ko) 2010-06-01 2011-12-07 삼성전자주식회사 비휘발성 메모리 소자 및 비휘발성 메모리 소자의 형성방법
JP2012069609A (ja) 2010-09-21 2012-04-05 Toshiba Corp 抵抗変化素子及びその製造方法
JP5438707B2 (ja) 2011-03-04 2014-03-12 シャープ株式会社 可変抵抗素子及びその製造方法、並びに、当該可変抵抗素子を備えた不揮発性半導体記憶装置
US8779406B2 (en) 2012-01-23 2014-07-15 Panasonic Corporation Nonvolatile memory element and method for manufacturing the same
JP5798052B2 (ja) 2012-01-31 2015-10-21 株式会社東芝 記憶装置
US8664632B2 (en) 2012-01-31 2014-03-04 Kabushiki Kaisha Toshiba Memory device
JP2013197206A (ja) 2012-03-16 2013-09-30 Toshiba Corp 不揮発性記憶装置及びその製造方法
JP2014022660A (ja) 2012-07-20 2014-02-03 Sharp Corp 可変抵抗素子、及び、可変抵抗素子を備えた不揮発性半導体記憶装置
JP5937033B2 (ja) 2013-03-22 2016-06-22 株式会社東芝 半導体装置、半導体装置の製造方法、および半導体装置の製造装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101798766B1 (ko) 2016-05-11 2017-11-16 포항공과대학교 산학협력단 가파른 문턱 전압 이하 기울기를 가지는 문턱 스위칭 소자 및 이를 포함하는 금속 산화물 저항 변화 소자
JP2021082653A (ja) * 2019-11-15 2021-05-27 富士通株式会社 スイッチ素子及びスイッチ素子の製造方法

Also Published As

Publication number Publication date
US20170271585A1 (en) 2017-09-21
US10103328B2 (en) 2018-10-16

Similar Documents

Publication Publication Date Title
TWI724374B (zh) 開關元件及記憶裝置以及記憶體系統
CN102044631B (zh) 存储器及其制造方法
CN102576709B (zh) 非易失性存储装置及其制造方法
JP5468087B2 (ja) 不揮発性記憶素子及び不揮発性記憶装置
US9472756B2 (en) Nonvolatile memory device
JP4948688B2 (ja) 抵抗変化型不揮発性記憶素子、抵抗変化型不揮発性記憶装置及び抵抗変化型不揮発性記憶素子の製造方法
JP5427982B2 (ja) 不揮発性記憶装置及びその製造方法
US20160260779A1 (en) Non-volatile resistive random access memory device
TWI543337B (zh) 電阻式隨機存取記憶裝置
US20120326113A1 (en) Non-volatile memory element and non-volatile memory device equipped with same
JP2013197422A (ja) 不揮発性記憶装置及びその製造方法
KR20190137797A (ko) 기억 장치
JP2017174857A (ja) 不揮発性記憶装置
JP5367198B1 (ja) 抵抗変化型不揮発性記憶装置
JP6430306B2 (ja) 不揮発性記憶装置
JP6433860B2 (ja) 記憶装置
JP2014053522A (ja) 記憶装置
JP6581370B2 (ja) 不揮発性記憶装置及びその製造方法
JP6386349B2 (ja) 不揮発性記憶装置
US10312440B2 (en) Variable resistance element and memory device
JP2014175419A (ja) 電流制御素子、不揮発性記憶素子、不揮発性記憶装置および電流制御素子の製造方法
JP2019057540A (ja) 記憶素子
JP2023088587A (ja) スイッチング素子及び記憶装置
JP2015185605A (ja) 抵抗変化素子及び不揮発性記憶装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170620

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180205

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180905

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20181030

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181108