JP2017174996A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2017174996A
JP2017174996A JP2016060039A JP2016060039A JP2017174996A JP 2017174996 A JP2017174996 A JP 2017174996A JP 2016060039 A JP2016060039 A JP 2016060039A JP 2016060039 A JP2016060039 A JP 2016060039A JP 2017174996 A JP2017174996 A JP 2017174996A
Authority
JP
Japan
Prior art keywords
dry film
film resist
semiconductor wafer
manufacturing
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016060039A
Other languages
English (en)
Other versions
JP6624992B2 (ja
Inventor
貴郁 岡
Takafumi Oka
貴郁 岡
浩平 西口
Kohei Nishiguchi
浩平 西口
孝弘 飯野
Takahiro Iino
孝弘 飯野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2016060039A priority Critical patent/JP6624992B2/ja
Publication of JP2017174996A publication Critical patent/JP2017174996A/ja
Application granted granted Critical
Publication of JP6624992B2 publication Critical patent/JP6624992B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

【課題】第１の面に第１の突出構造が形成された半導体ウエハの第２の面が少ない工程数で精度よく研削することができるとともに、薄板化された半導体ウエハにクラック及びチッピングが発生することを抑制することができる半導体装置の製造方法を提供する。【解決手段】半導体ウエハ４の第１の面６上の第１の突出構造３を埋め込むように、第１の面６上にドライフィルムレジスト１０を形成する。半導体ウエハ４を薄板化する。剥離液３４を用いて、ドライフィルムレジスト１０を薄板化された半導体ウエハ５から除去する。【選択図】図７

Description

本発明は、半導体装置の製造方法に関する。
半導体ウエハの第１の面（おもて面）に、はんだバンプまたは集積回路のような第１の突出構造を形成する工程と、半導体ウエハの第２の面（裏面）を研削する工程とを備える、半導体ウエハを薄板化する方法が知られている（特許文献１、特許文献２を参照）。
特許文献１には、以下の工程を備える半導体ウエハの薄板化方法が記載されている。第１の突出構造が形成された半導体ウエハの第１の面に液状の樹脂材料が塗布されて、半導体ウエハの第１の面に保護膜が形成される。保護膜は、第１の突出構造よりも厚く形成されて、第１の突出構造を機械的に保護する。それから、半導体ウエハ内における保護膜の厚さのばらつきを減らすために、半導体ウエハとは反対側の保護膜の表面が研削されて、保護膜の表面が平坦化される。平坦化された保護膜の表面を保持しながら、半導体ウエハの第２の面が研削されて、半導体ウエハが薄板化される。最後に、薄板化された半導体ウエハの第１の面上の保護膜が除去される。
特許文献２には、以下の工程を備える半導体ウエハの薄板化方法が記載されている。第１の突出構造が形成された半導体ウエハの第１の面に粘着シートが貼付される。粘着シートは、粘着剤層、中間層及び基材で構成される。それから、半導体ウエハの第２の面が研削されて、半導体ウエハが薄板化される。最後に、薄板化された半導体ウエハの第１の面上の粘着シートが半導体ウエハの第１の面から剥離される。中間層は、５５より大きく８０より小さいＪＩＳ−Ａ硬度を有する。そのため、粘着シートが半導体ウエハの第１の面に貼付された際に、半導体ウエハの第１の面の第１の突出構造が中間層によって固定される。半導体ウエハの第２の面を研削する際に第１の突出構造が損傷することを、中間層は防止することができる。
特開２００５−３０３２１４号公報 特開２００９−２０６４３５号公報
特許文献１に開示された方法を用いて、例えば３０μｍ以上のような高い第１の突出構造が第１の面に形成された半導体ウエハを薄板化するためには、保護膜が高い第１の突出構造を埋め込むことができるように、高粘度の液状の樹脂材料によって保護膜が形成される必要がある。しかし、高粘度の液状の樹脂材料によって、半導体ウエハ全体にわたって均一な厚さを有する保護膜を形成することは困難である。そのため、半導体ウエハの第２の面の精度よく研削することが難しい。さらに、半導体ウエハ内における保護膜の厚さのばらつきを減らすために、特許文献１に開示された方法は、保護膜の表面を研削する工程を必要とする。そのため、特許文献１に開示された方法は、多くの工程数を有し、半導体ウエハを薄板化するためのコストが高い方法である。
特許文献２に開示された粘着シートは、ウエハに対してストレスを与える。そのため、粘着シートを薄板化された半導体ウエハから剥離する際、薄板化された半導体ウエハにクラックまたはチッピングが発生するという問題があった。
本発明は、上記の課題を鑑みてなされたものであり、その目的は、第１の面に第１の突出構造が形成された半導体ウエハの第２の面を少ない工程数で精度よく研削することができるとともに、薄板化された半導体ウエハにクラック及びチッピングが発生することを抑制することができる半導体装置の製造方法を提供することである。
本発明の半導体装置の製造方法は、以下の工程を備える。半導体ウエハの第１の面上の第１の突出構造を埋め込むように、第１の面上にドライフィルムレジストを形成する。半導体ウエハを薄板化する。半導体ウエハを薄板化する工程は、半導体ウエハとは反対側のドライフィルムレジストの表面を保持しながら、第１の面とは反対側の半導体ウエハの第２の面を研削することを含む。剥離液を用いて、ドライフィルムレジストを薄板化された半導体ウエハから除去する。
本発明の半導体装置の製造方法は、半導体ウエハの第１の面上の第１の突出構造を埋め込むように、第１の面上にドライフィルムレジストを形成する工程と、半導体ウエハを薄板化する工程とを備える。半導体ウエハを薄板化する工程は、半導体ウエハとは反対側のドライフィルムレジストの表面を保持しながら、第１の面とは反対側の半導体ウエハの第２の面を研削することを含む。ドライフィルムレジストは柔らかい。半導体ウエハの第１の面に第１の突出構造が形成されていても、半導体ウエハとは反対側のドライフィルムレジストの表面の形状が精度よく制御され得る。半導体ウエハとは反対側のドライフィルムレジストの表面を保持しながら、第１の面とは反対側の半導体ウエハの第２の面を研削して半導体ウエハを薄板化する際に、半導体ウエハの第２の面が少ない工程数で精度よく研削され得る。
また、本発明の半導体装置の製造方法は、剥離液を用いて、ドライフィルムレジストを薄板化された半導体ウエハから除去する工程を備える。剥離液は、薄板化された半導体ウエハに応力を加えることなく、ドライフィルムレジストが薄板化された半導体ウエハから除去されることを可能にする。そのため、ドライフィルムレジストが薄板化された半導体ウエハから除去される際に、薄板化された半導体ウエハにクラック及びチッピングが発生することが抑制され得る。
本発明の実施の形態１に係る半導体装置の製造方法の一工程を示す概略断面図である。 本発明の実施の形態１に係る半導体装置の製造方法における、図１に示す工程の次工程を示す概略断面図である。 本発明の実施の形態１に係る半導体装置の製造方法における、図２に示す工程の一例を示す概略断面図である。 本発明の実施の形態１に係る半導体装置の製造方法における、図２に示す工程の別の例を示す概略断面図である。 本発明の実施の形態１に係る半導体装置の製造方法における、図２に示す工程の次工程を示す概略断面図である。 本発明の実施の形態１に係る半導体装置の製造方法における、図２に示す工程の次工程の別の例を示す概略断面図である。 本発明の実施の形態１に係る半導体装置の製造方法における、図５または図６に示す工程の次工程を示す概略断面図である。 本発明の実施の形態１に係る半導体装置の製造方法における、図７に示す工程の次工程を示す概略断面図である。 本発明の実施の形態１に係る半導体装置の製造方法における、図８に示す工程の次工程を示す概略断面図である。 本発明の実施の形態１に係る半導体装置の製造方法における、図９に示す工程の次工程を示す概略断面図である。 本発明の実施の形態１及び実施の形態３から実施の形態７に係る半導体装置の、図１２に示す断面線ＸＩ−ＸＩにおける概略断面図である。 本発明の実施の形態１及び実施の形態３から実施の形態７に係る半導体装置の概略平面図である。 本発明の実施の形態２に係る半導体装置の製造方法の一工程を示す概略断面図である。 本発明の実施の形態２に係る半導体装置の製造方法における、図１３に示す工程の次工程を示す概略断面図である。 本発明の実施の形態２に係る半導体装置の製造方法における、図１４に示す工程の次工程を示す概略断面図である。 本発明の実施の形態２に係る半導体装置の製造方法における、図１５に示す工程の次工程を示す概略断面図である。 本発明の実施の形態２に係る半導体装置の、図１８に示す断面線ＸＶＩＩ−ＸＶＩＩにおける概略断面図である。 本発明の実施の形態２に係る半導体装置の概略平面図である。 本発明の実施の形態３に係る半導体装置の製造方法の一工程を示す概略断面図である。 本発明の実施の形態３に係る半導体装置の製造方法における、図１９に示す工程の概略部分平面図である。 本発明の実施の形態３に係る半導体装置の製造方法における、図１９に示す工程の次工程を示す概略断面図である。 本発明の実施の形態３の変形例に係る半導体装置の製造方法の一工程を示す概略断面図である。 本発明の実施の形態４に係る半導体装置の製造方法の一工程を示す概略断面図である。 本発明の実施の形態４に係る半導体装置の製造方法における、図２３に示す工程の概略部分平面図である。 本発明の実施の形態４に係る半導体装置の製造方法における、図２３に示す工程の次工程を示す概略断面図である。 本発明の実施の形態４に係る半導体装置の製造方法における、図２５に示す工程の次工程を示す概略断面図である。 本発明の実施の形態５に係る半導体装置の製造方法の一工程を示す概略断面図である。 本発明の実施の形態５に係る半導体装置の製造方法における、図２７に示す工程の概略部分平面図である。 本発明の実施の形態５に係る半導体装置の製造方法における、図２７に示す工程の次工程を示す概略断面図である。 本発明の実施の形態５に係る半導体装置の製造方法における、図２９に示す工程の次工程を示す概略断面図である。 本発明の実施の形態５に係る半導体装置の、図３２に示す断面線ＸＸＸＩ−ＸＸＸＩにおける概略断面図である。 本発明の実施の形態５に係る半導体装置の概略平面図である。 本発明の実施の形態６に係る半導体装置の製造方法の一工程を示す概略断面図である。 本発明の実施の形態６に係る半導体装置の製造方法における、図３３に示す工程の次工程を示す概略断面図である。 本発明の実施の形態６に係る半導体装置の製造方法における、図３４に示す工程の次工程を示す概略断面図である。 本発明の実施の形態６に係る半導体装置の製造方法における、図３５に示す工程の概略部分平面図である。 本発明の実施の形態６に係る半導体装置の製造方法における、図３５に示す工程の次工程を示す概略断面図である。 本発明の実施の形態６に係る半導体装置の製造方法における、図３７に示す工程の次工程を示す概略断面図である。 本発明の実施の形態６に係る半導体装置の、図４０に示す断面線ＸＸＸＩＸ−ＸＸＸＩＸにおける概略断面図である。 本発明の実施の形態６に係る半導体装置の概略平面図である。 本発明の実施の形態６の変形例に係る半導体装置の製造方法の一工程を示す概略断面図である。 本発明の実施の形態７に係る半導体装置の製造方法の一工程を示す概略断面図である。 本発明の実施の形態７に係る半導体装置の製造方法における、図４２に示す工程の次工程を示す概略断面図である。 本発明の実施の形態７に係る半導体装置の製造方法における、図４３に示す工程の次工程を示す概略断面図である。 本発明の実施の形態７に係る半導体装置の製造方法における、図４４に示す工程の概略部分平面図である。 本発明の実施の形態７に係る半導体装置の製造方法における、図４４に示す工程の次工程を示す概略断面図である。 本発明の実施の形態７に係る半導体装置の製造方法における、図４６に示す工程の次工程を示す概略断面図である。 本発明の実施の形態７の変形例に係る半導体装置の製造方法の一工程を示す概略断面図である。
以下、本発明の実施の形態を説明する。なお、同一の構成には同一の参照番号を付し、その説明は繰り返さない。
（実施の形態１）
図１から図１２を参照して、実施の形態１に係る半導体装置１及びその製造方法を説明する。図１１及び図１２を参照して、本実施の形態の半導体装置１は、基板２と、第１の突出構造３とを備える。
基板２は、第１の面６と、第１の面６とは反対側の第２の面７とを有する。第１の面６は、第１の突出構造３が設けられる基板２のおもて面である。第２の面７は、基板２の裏面である。基板２は、厚さＴ1を有する。基板２の厚さＴ1は、第１の面６と第２の面７との間の距離である。基板２の厚さＴ1は特に制限はない。基板２の厚さＴ1は、例えば、３０μｍ以上であってもよく、５０μｍ以上であってもよく、１００μｍ以上であってもよい。基板２の厚さＴ1の上限は特に制限はない。基板２の厚さＴ1は、例えば、３００μｍ以下であってもよく、２００μｍ以下であってもよく、１５０μｍ以下であってもよい。基板２は、シリコン（Ｓｉ）、シリコンカーバイド（ＳｉＣ）、ガリウムヒ素（ＧａＡｓ）、インジウム燐（ＩｎＰ）または窒化ガリウム（ＧａＮ）のような半導体材料から構成される。
第１の突出構造３は、基板２の第１の面６上に設けられている。第１の突出構造３は、基板２の第１の面６からｈ1の高さだけ突出している。第１の突出構造３の高さｈ1の下限は特に制限はない。第１の突出構造３の高さｈ1は、例えば、３０μｍ以上であってもよく、５０μｍ以上であってもよく、１００μｍ以上であってもよく、２００μｍ以上であってもよく、３００μｍ以上であってもよく、４００μｍ以上であってもよい。第１の突出構造３の高さｈ1の上限は特に制限はない。第１の突出構造３の高さｈ1は、例えば、１ｍｍ以下であってもよく、５００μｍ以下であってもよい。第１の突出構造３は、はんだバンプであるが、はんだバンプに限られない。第１の突出構造３は、基板２の第１の面６を加工することによって形成された凹凸構造であってもよい。第１の突出構造３は、配線であってもよい。第１の突出構造３は、トランジスタ、ダイオードまたはキャパシタのような電子デバイスであってもよい。第１の突出構造３は、半導体レーザ、発光ダイオードまたは光電変換素子のような光デバイスであってもよい。第１の突出構造３は、ポリイミドのような有機絶縁膜または窒化シリコン（ＳｉＮ）のような無機絶縁膜からなる保護膜であってもよい。
図１から図１２を参照して、本実施の形態の半導体装置１の製造方法を説明する。
図１を参照して、本実施の形態の半導体装置１の製造方法は、第１の突出構造３を含む半導体ウエハ４を準備する工程を備える。半導体ウエハ４は、第１の面６と、第１の面６とは反対側の第２の面７とを有する。後述する半導体ウエハ４を薄板化する工程（図７を参照）及びダイシング工程（図１０から図１２を参照）後に、半導体ウエハ４の第１の面６は基板２の第１の面６であってもよく、半導体ウエハ４の第２の面７は基板２の第２の面７であってもよい。１つまたは複数の第１の突出構造３は、半導体ウエハ４の第１の面６上に設けられている。第１の突出構造３は、半導体ウエハ４の第１の面６からｈ1の高さだけ突出している。
図２を参照して、本実施の形態の半導体装置１の製造方法は、半導体ウエハ４の第１の面６上の第１の突出構造３を埋め込むように、第１の面６上にドライフィルムレジスト１０を形成する工程を備える。ドライフィルムレジスト１０の厚さｔ1は、第１の突出構造３の高さｈ1よりも大きい。ドライフィルムレジスト１０は、第１の突出構造３よりも厚く形成されて、第１の突出構造３を機械的に保護する。ドライフィルムレジスト１０は、半導体ウエハ４の第１の面６に貼り付けられる。ドライフィルムレジスト１０は、柔らかい。室温で硬いドライフィルムレジスト１０は、加熱されて、軟化されてもよい。そのため、ドライフィルムレジスト１０は、第１の突出構造３を隙間なく埋め込むことができる。第１の突出構造３の高さｈ1が、例えば、３００μｍより大きくても、半導体ウエハ４とは反対側のドライフィルムレジスト１０の表面１１は、実質的に平坦である。本明細書においてドライフィルムレジスト１０の表面１１が実質的に平坦であることは、ドライフィルムレジスト１０の表面１１が１５μｍ以下の段差を有することを意味する。半導体ウエハ４の第１の面６に貼り付けられたドライフィルムレジスト１０の表面１１は、１０μｍ以下の段差、さらに好ましくは５μｍ以下、さらに好ましくは１μｍ以下の段差を有してもよい。ドライフィルムレジスト１０は、例えば、アルカリ性の液体で現像され得る感光性ドライフィルムレジストであってもよい。
ドライフィルムレジスト１０によって第１の突出構造３を埋め込む工程は、例えば、図３に示される工程によって行われてもよい。図３を参照して、第１の突出構造３を含む半導体ウエハ４が、テーブル２０上に載置される。テーブル２０は、吸着部のような保持部２２を含んでもよい。半導体ウエハ４の第２の面７が、保持部２２によりテーブル２０に保持されてもよい。それから、半導体ウエハ４とは反対側のドライフィルムレジスト１０の表面１１に沿ってローラ２５を移動させながら、ローラ２５はドライフィルムレジスト１０に圧力を加える。半導体ウエハ４の第１の面６上の第１の突出構造３を埋め込むように、第１の面６上にドライフィルムレジスト１０が貼り付けられる。テーブル２０はヒータ２４を含んでもよい。半導体ウエハ４の第１の面６上にドライフィルムレジスト１０が貼り付けられる際に、テーブル２０に設けられたヒータ２４を用いて、ドライフィルムレジスト１０が軟化されてもよい。ローラ２５は、図示しないヒータを含んでもよい。半導体ウエハ４の第１の面６上にドライフィルムレジスト１０が貼り付けられる際に、ローラ２５に設けられたヒータを用いて、ドライフィルムレジスト１０が軟化されてもよい。
ドライフィルムレジスト１０によって第１の突出構造３を埋め込む工程は、例えば、図４に示される別の工程によって行われてもよい。図４に示される工程は、図３に示される工程と同様であるが、以下の点で異なる。プレート２７でドライフィルムレジスト１０を押圧することにより、半導体ウエハ４の第１の面６上の第１の突出構造３を埋め込むように、第１の面６上にドライフィルムレジスト１０が貼り付けられる。プレート２７は、図示しないヒータを含んでもよい。半導体ウエハ４の第１の面６上にドライフィルムレジスト１０が貼り付けられる際に、プレート２７に設けられたヒータを用いて、ドライフィルムレジスト１０が軟化されてもよい。
第１の面６上にドライフィルムレジスト１０を形成する工程は、ドライフィルムレジスト１０によって第１の突出構造３を埋め込んだ後に、ドライフィルムレジスト１０を硬化することを含んでもよい。硬化されたドライフィルムレジスト１０は、第１の突出構造３をより確実に機械的に保護し得る。第１の面６上にドライフィルムレジスト１０を貼り付ける際のドライフィルムレジスト１０の温度よりもさらに高い温度の熱をドライフィルムレジスト１０に加えることにより、ドライフィルムレジスト１０が熱硬化されてもよい。あるいは、ドライフィルムレジスト１０に光を照射して、ドライフィルムレジスト１０が光硬化されてもよい。本明細書において、ドライフィルムレジスト１０を光硬化することは、可視光、紫外光、深紫外光、電子線またはＸ線をドライフィルムレジスト１０に照射して、ドライフィルムレジスト１０を硬化することを意味する。
本実施の形態の半導体装置１の製造方法は、図７に示す半導体ウエハ４を薄板化する工程の前に、半導体ウエハ４とは反対側のドライフィルムレジスト１０の表面１１を保持する工程を備えてもよい。図５を参照して、半導体ウエハ４とは反対側のドライフィルムレジスト１０の表面１１を保持する工程の一例は、半導体ウエハ４の第１の面６上のドライフィルムレジスト１０の表面１１に支持基板１５を貼り付ける工程であってもよい。具体的には、ドライフィルムレジスト１０の表面１１に、接着材１６が設けられる。接着材１６は、例えば、ワックスであってもよい。接着材１６を介して、支持基板１５がドライフィルムレジスト１０の表面１１に貼り付けられる。支持基板１５は、シリコン（Ｓｉ）、シリコンカーバイド（ＳｉＣ）、ガリウムヒ素（ＧａＡｓ）、インジウム燐（ＩｎＰ）、石英またはサファイアであってもよい。図６を参照して、半導体ウエハ４とは反対側のドライフィルムレジスト１０の表面１１を保持する工程の別の例は、半導体ウエハ４とは反対側のドライフィルムレジスト１０の表面１１を、吸着部のような保持部２２を含むテーブル２０に保持する工程であってもよい。
図７を参照して、本実施の形態の半導体装置１の製造方法は、半導体ウエハ４を薄板化する工程を備える。半導体ウエハ４を薄板化する工程は、半導体ウエハ４とは反対側のドライフィルムレジスト１０の表面１１を保持しながら、半導体ウエハ４の第２の面７を研削することを含む。例えば、支持基板１５またはテーブル２０（図６を参照）が、半導体ウエハ４とは反対側のドライフィルムレジスト１０の表面１１を保持しながら、砥石３０を用いて半導体ウエハ４の第２の面７が研削される。こうして、薄板化された半導体ウエハ５が得られる。
図８を参照して、本実施の形態の半導体装置１の製造方法は、図７に示す半導体ウエハ４を薄板化する工程の後に、薄板化された半導体ウエハ５から支持基板１５またはテーブル２０（図６を参照）を分離する工程を備えてもよい。例えば、支持基板１５が貼り付けられた薄板化された半導体ウエハ５を加熱して、接着材１６を軟化させる。それから、薄板化された半導体ウエハ５が支持基板１５から分離されてもよい。あるいは、テーブル２０（図６を参照）に含まれる吸着部の動作を停止させ、それから、薄板化された半導体ウエハ５がテーブル２０から分離されてもよい。
図９を参照して、本実施の形態の半導体装置１の製造方法は、剥離液３４を用いて、ドライフィルムレジスト１０を薄板化された半導体ウエハ５から除去する工程を備える。例えば、ドライフィルムレジスト１０が形成された薄板化された半導体ウエハ５が、容器３３内の剥離液３４に浸漬されてもよい。剥離液３４がドライフィルムレジスト１０に噴霧されてもよい。剥離液３４は、例えば、有機アミン系の液体であってもよい。剥離液３４は、薄板化された半導体ウエハ５に応力を与えることなく、ドライフィルムレジスト１０が薄板化された半導体ウエハ５から除去されることを可能にする。
図１０を参照して、薄板化された半導体ウエハ５が剥離液３４から取り出される。薄板化された半導体ウエハ５がダイシングされて、薄板化された半導体ウエハ５が複数の基板２に分割される。こうして、図１１及び図１２に示される、基板２と第１の突出構造３とを備える半導体装置１が得られる。
本実施の形態の半導体装置１の製造方法の効果を説明する。
本実施の形態の半導体装置１の製造方法は、半導体ウエハ４の第１の面６上の第１の突出構造３を埋め込むように、第１の面６上にドライフィルムレジスト１０を形成する工程と、半導体ウエハ４を薄板化する工程とを備える。半導体ウエハ４を薄板化する工程は、半導体ウエハ４とは反対側のドライフィルムレジスト１０の表面１１を保持しながら、第１の面６とは反対側の半導体ウエハ４の第２の面７を研削することを含む。ドライフィルムレジスト１０は柔らかい。半導体ウエハ４の第１の面６に高い第１の突出構造３が形成されていても、ドライフィルムレジスト１０が半導体ウエハ４の第１の面６上の第１の突出構造３を埋め込む際に、半導体ウエハ４とは反対側のドライフィルムレジスト１０の表面１１の形状が精度よく制御され得る。特定的には、ドライフィルムレジスト１０が半導体ウエハ４の第１の面６上の第１の突出構造３を埋め込む際に、半導体ウエハ４とは反対側のドライフィルムレジスト１０の表面１１が実質的に平坦化される。そのため、半導体ウエハ４とは反対側のドライフィルムレジスト１０の表面１１を保持しながら、半導体ウエハ４の第２の面７を研削して半導体ウエハ４を薄板化する際に、半導体ウエハ４の第２の面７が少ない工程数で精度よく研削され得る。特定的には、ドライフィルムレジスト１０を研削することなく、半導体ウエハ４の第２の面７が均一に研削され得る。
また、本実施の形態の半導体装置１の製造方法は、剥離液３４を用いて、ドライフィルムレジスト１０を薄板化された半導体ウエハ５から除去する工程を備える。剥離液３４は、薄板化された半導体ウエハ５に応力を加えることなく、ドライフィルムレジスト１０が薄板化された半導体ウエハ５から除去されることを可能にする。そのため、ドライフィルムレジスト１０が薄板化された半導体ウエハ５から除去される際に、薄板化された半導体ウエハ５にクラック及びチッピングが発生することが抑制され得る。
本実施の形態の半導体装置１の製造方法において、第１の面６上にドライフィルムレジスト１０を形成する工程は、ドライフィルムレジスト１０を軟化させることと、軟化されたドライフィルムレジスト１０によって第１の突出構造３を埋め込むこととを含んでもよい。例えば、室温で硬いドライフィルムレジスト１０を軟化させることによって、ドライフィルムレジスト１０が半導体ウエハ４の第１の面６上の第１の突出構造３を埋め込む際に、半導体ウエハ４とは反対側のドライフィルムレジスト１０の表面１１の形状が精度よく制御され得る。特定的には、ドライフィルムレジスト１０が半導体ウエハ４の第１の面６上の第１の突出構造３を埋め込む際に、半導体ウエハ４とは反対側のドライフィルムレジスト１０の表面１１が実質的に平坦化される。そのため、半導体ウエハ４とは反対側のドライフィルムレジスト１０の表面１１を保持しながら、半導体ウエハ４の第２の面７を研削して半導体ウエハ４を薄板化する際に、半導体ウエハ４の第２の面７が少ない工程数で精度よく研削され得る。特定的には、ドライフィルムレジスト１０を研削することなく、半導体ウエハ４の第２の面７が均一に研削され得る。
本実施の形態の半導体装置１の製造方法において、第１の面６上にドライフィルムレジスト１０を形成する工程は、ドライフィルムレジスト１０によって第１の突出構造３を埋め込んだ後に、ドライフィルムレジスト１０を硬化することを含んでもよい。ドライフィルムレジスト１０を硬化することは、ドライフィルムレジスト１０を熱硬化することを含んでもよい。ドライフィルムレジスト１０を硬化することは、ドライフィルムレジスト１０を光硬化することを含んでもよい。第１の面６上にドライフィルムレジスト１０を形成する工程においてドライフィルムレジスト１０を硬化することは、半導体ウエハ４を薄板化する工程において、第１の突出構造３が機械的損傷を受けることを防止することができる。
本実施の形態の半導体装置１の製造方法は、半導体ウエハ４を薄板化する工程の前に、半導体ウエハ４の第１の面６上のドライフィルムレジスト１０の表面１１に支持基板１５を貼り付ける工程をさらに備えてもよい。支持基板１５は、半導体ウエハ４を機械的に補強する。そのため、支持基板１５は、半導体ウエハ４を薄板化する工程及び図５から図８に示される工程中の半導体ウエハ４を搬送する工程において、薄板化された半導体ウエハ５が、クラックまたはチッピングのような機械的損傷を受けることを防止することができる。支持基板１５は、研削時に半導体ウエハ４に加わる圧力を半導体ウエハ４の第２の面７の全体にわたって均一にすることができる。そのため、半導体ウエハ４の第２の面７がさらに精度よく研削され得る。
（実施の形態２）
図１３から図１８を参照して、実施の形態２に係る半導体装置１ａ及びその製造方法を説明する。
本実施の形態の半導体装置１ａは、実施の形態１の半導体装置１と同様の構成を備えるが、主に以下の点で異なる。図１７及び図１８を参照して、本実施の形態の半導体装置１ａは、基板２と、第１の突出構造３ａとを備える。本実施の形態の第１の突出構造３ａの高さｈ2は、実施の形態１の第１の突出構造３の高さｈ1よりも大きい。
図１３から図１８を参照して、本実施の形態に係る半導体装置１ａの製造方法を説明する。本実施の形態の半導体装置１ａの製造方法は、実施の形態１の半導体装置１の製造方法と同様の工程を備えるが、主に以下の点で異なる。
図１３を参照して、本実施の形態の半導体装置１ａの製造方法は、ｈ2の高さを有する第１の突出構造３ａを含む半導体ウエハ４を準備する工程を備える。
図１４を参照して、本実施の形態の半導体装置１ａの製造方法は、半導体ウエハ４の第１の面６上の第１の突出構造３ａを埋め込むように、第１の面６上にドライフィルムレジスト１０を形成する工程を備える。本実施の形態の半導体装置１ａの製造方法において、第１の面６上にドライフィルムレジスト１０を形成する工程は、複数のドライフィルムレジスト部（第１のドライフィルムレジスト部１２、第２のドライフィルムレジスト部１３、第３のドライフィルムレジスト部１４）を積層することを含む。本実施の形態では、複数のドライフィルムレジスト部は、半導体ウエハ４の第１の面６上の第１のドライフィルムレジスト部１２と、第１のドライフィルムレジスト部１２上の第２のドライフィルムレジスト部１３と、第２のドライフィルムレジスト部１３上の第３のドライフィルムレジスト部１４とから構成されてもよい。第１のドライフィルムレジスト部１２の厚さｔ11、第２のドライフィルムレジスト部１３の厚さｔ12及び第３のドライフィルムレジスト部１４の厚さｔ13の各々は、第１の突出構造３ａの高さｈ2よりも小さい。第１のドライフィルムレジスト部１２の厚さｔ11、第２のドライフィルムレジスト部１３の厚さｔ12及び第３のドライフィルムレジスト部１４の厚さｔ13の和は、第１の突出構造３ａの高さｈ2よりも大きい。複数のドライフィルムレジスト部（第１のドライフィルムレジスト部１２、第２のドライフィルムレジスト部１３、第３のドライフィルムレジスト部１４）からなるドライフィルムレジスト１０は、第１の突出構造３ａよりも厚く形成されて、第１の突出構造３ａを機械的に保護する。複数のドライフィルムレジスト部（第１のドライフィルムレジスト部１２、第２のドライフィルムレジスト部１３、第３のドライフィルムレジスト部１４）からなるドライフィルムレジスト１０は、高さｈ2を有する第１の突出構造３ａを埋め込む。
図１５を参照して、実施の形態１と同様の工程により、半導体ウエハ４の第２の面７を研削して、薄板化された半導体ウエハ５が得られる。
図１６を参照して、実施の形態１と同様の工程により、剥離液３４を用いて、複数のドライフィルムレジスト部（第１のドライフィルムレジスト部１２、第２のドライフィルムレジスト部１３、第３のドライフィルムレジスト部１４）からなるドライフィルムレジスト１０が薄板化された半導体ウエハ５から除去される。
それから、実施の形態１と同様の工程により、薄板化された半導体ウエハ５がダイシングされて、薄板化された半導体ウエハ５が複数の基板２に分割される。こうして、図１７及び図１８に示される、基板２と第１の突出構造３ａとを備える半導体装置１ａが得られる。
本実施の形態の半導体装置１ａの製造方法の効果を説明する。本実施の形態の半導体装置１ａの製造方法は、実施の形態１の半導体装置１の製造方法の効果と同様の効果を有するが、主に以下の点で異なる。
本実施の形態の半導体装置１ａの製造方法において、第１の面６上にドライフィルムレジスト１０を形成する工程は、複数のドライフィルムレジスト部（第１のドライフィルムレジスト部１２、第２のドライフィルムレジスト部１３、第３のドライフィルムレジスト部１４）を積層することを含んでもよい。複数のドライフィルムレジスト部（第１のドライフィルムレジスト部１２、第２のドライフィルムレジスト部１３、第３のドライフィルムレジスト部１４）を積層することによって、第１の面６上にドライフィルムレジスト１０が形成される。そのため、半導体ウエハ４の第１の面６に実施の形態１の第１の突出構造３よりも高い第１の突出構造３ａが形成されていても、ドライフィルムレジスト１０が半導体ウエハ４の第１の面６上の第１の突出構造３ａを埋め込む際に、半導体ウエハ４とは反対側のドライフィルムレジスト１０の表面１１の形状が精度よく制御され得る。特定的には、複数のドライフィルムレジスト部（第１のドライフィルムレジスト部１２、第２のドライフィルムレジスト部１３、第３のドライフィルムレジスト部１４）からなるドライフィルムレジスト１０が半導体ウエハ４の第１の面６上の第１の突出構造３ａを埋め込む際に、半導体ウエハ４とは反対側のドライフィルムレジスト１０の表面１１が実質的に平坦化される。そのため、半導体ウエハ４とは反対側のドライフィルムレジスト１０の表面１１を保持しながら、半導体ウエハ４の第２の面７を研削して半導体ウエハ４を薄板化する際に、半導体ウエハ４の第２の面７が少ない工程数で精度よく研削され得る。特定的には、複数のドライフィルムレジスト部（第１のドライフィルムレジスト部１２、第２のドライフィルムレジスト部１３、第３のドライフィルムレジスト部１４）からなるドライフィルムレジスト１０を研削することなく、半導体ウエハ４の第２の面７が均一に研削され得る。
（実施の形態３）
図１１、図１２及び図１９から図２１を参照して、実施の形態３に係る半導体装置１の製造方法を説明する。本実施の形態の半導体装置１の製造方法は、実施の形態１の半導体装置１の製造方法と同様の工程を備えるが、主に以下の点で異なる。
図１９及び図２０を参照して、本実施の形態の半導体装置１の製造方法において、第１の面６上にドライフィルムレジスト１０を形成する工程は、第１の面６の法線方向からの平面視において第１の突出構造３と重ならないように、半導体ウエハ４とは反対側のドライフィルムレジスト１０の表面１１にスリット１０ｂを形成することを含む。第１の面６の法線方向からの平面視において、スリット１０ｂの幅ｗ2は、スリット１０ｂに隣り合う第１の突出構造３の幅ｗ1よりも狭い。スリット１０ｂは、ドライフィルムレジスト１０の全ての厚さにわたって形成されてもよい。スリット１０ｂは、半導体ウエハ４とは反対側のドライフィルムレジスト１０の表面１１から、半導体ウエハ４側のドライフィルムレジスト１０の表面１１まで延在してもよい。スリット１０ｂは、半導体ウエハ４の第１の面６を露出させるように、形成されてもよい。スリット１０ｂは、格子パターンのように、２次元的に形成されてもよいし、１次元的に形成されてもよい。スリット１０ｂは、ドライフィルムレジスト１０中に離散的に形成されてもよい。スリット１０ｂは、例えば、フォトリソグラフィー工程を用いて、形成されてもよい。
図２１を参照して、実施の形態１と同様の工程により、半導体ウエハ４の第２の面７を研削して、薄板化された半導体ウエハ５が得られる。
それから、実施の形態１と同様の工程により、剥離液３４を用いて、ドライフィルムレジスト１０が薄板化された半導体ウエハ５から除去される。実施の形態１と同様の工程により、薄板化された半導体ウエハ５がダイシングされて、薄板化された半導体ウエハ５が複数の基板２に分割される。こうして、図１１及び図１２に示される、基板２と第１の突出構造３とを備える半導体装置１が得られる。
本実施の形態の半導体装置１の製造方法の効果を説明する。本実施の形態の半導体装置１の製造方法は、実施の形態１の半導体装置１の製造方法の効果と同様の効果を有するが、主に以下の点で異なる。
本実施の形態の半導体装置１の製造方法において、第１の面６上にドライフィルムレジスト１０を形成する工程は、第１の面６の法線方向からの平面視において第１の突出構造３と重ならないように、半導体ウエハ４とは反対側のドライフィルムレジスト１０の表面１１にスリット１０ｂを形成することを含む。第１の面６の法線方向からの平面視において、スリット１０ｂの幅ｗ2は、スリット１０ｂに隣り合う第１の突出構造３の幅ｗ1よりも狭い。スリット１０ｂは、ドライフィルムレジスト１０の収縮のためにドライフィルムレジスト１０が半導体ウエハ４に与える応力を緩和することができる。そのため、スリット１０ｂは、半導体ウエハ４を薄板化する工程において、薄板化された半導体ウエハ５が反ることとクラックまたはチッピングのような機械的損傷を受けることとを防止することができる。
図２２を参照して、本実施の形態の半導体装置１の製造方法の変形例を説明する。図２２に示されるように、スリット１０ｃは、半導体ウエハ４とは反対側のドライフィルムレジスト１０の表面１１を含む、ドライフィルムレジスト１０の厚さの一部に形成されてもよい。スリット１０ｃは、半導体ウエハ４とは反対側のドライフィルムレジスト１０の表面１１に形成されるが、半導体ウエハ４側のドライフィルムレジスト１０の表面１１に形成されなくてもよい。スリット１０ｃは、半導体ウエハ４の第１の面６を露出させないように、半導体ウエハ４とは反対側のドライフィルムレジスト１０の表面１１に形成されてもよい。本実施の形態の半導体装置１の製造方法の変形例も、本実施の形態の半導体装置１の製造方法と同様の効果を有する。
（実施の形態４）
図１１、図１２及び図２３から図２６を参照して、実施の形態４に係る半導体装置１の製造方法を説明する。本実施の形態の半導体装置１の製造方法は、実施の形態１の半導体装置１の製造方法と同様の工程を備えるが、主に以下の点で異なる。
図２３及び図２４を参照して、本実施の形態の半導体装置１の製造方法において、第１の面６上にドライフィルムレジスト１０を形成する工程は、ドライフィルムレジスト１０の表面１１のうち、第１の面６の法線方向からの平面視において半導体ウエハ４の端部に対応する領域に、切り欠き１０ｄを形成することを含んでもよい。切り欠き１０ｄは、第１の面６の法線方向からの平面視において、半導体ウエハ４の端からｗ3の幅にわたって形成されてもよい。切り欠き１０ｄの幅ｗ3は特に制限はない。切り欠き１０ｄの幅ｗ3は、例えば、１ｍｍ以上であってもよく、２ｍｍ以上であってもよく、５ｍｍ以上であってもよい。第１の面６の法線方向からの平面視において、切り欠き１０ｄは、第１の突出構造３と重ならないように、半導体ウエハ４とは反対側のドライフィルムレジスト１０の表面１１に形成されてもよい。切り欠き１０ｄは、例えば、フォトリソグラフィー工程を用いて、形成されてもよい。
図２５を参照して、本実施の形態の半導体装置１の製造方法において、半導体ウエハ４を薄板化する工程は、薄板化された半導体ウエハ５の第２の面７の端部に、第１の凸部８ｄを形成することを含んでもよい。半導体ウエハ４を薄板化する工程は、半導体ウエハ４とは反対側のドライフィルムレジスト１０の表面１１を保持しながら、砥石３０を用いて半導体ウエハ４の第２の面７を研削することを含む。例えば、接着材１６によって半導体ウエハ４の第１の面６上のドライフィルムレジスト１０の表面１１に貼り付けられた支持基板１５が、ドライフィルムレジスト１０の表面１１を保持してもよい。半導体ウエハ４とは反対側のドライフィルムレジスト１０の表面１１を保持しながら半導体ウエハ４の第２の面７を研削する際に、ドライフィルムレジスト１０の表面１１に形成された切り欠き１０ｄは、半導体ウエハ４の端部に加わる圧力を、半導体ウエハ４の他の部分に加わる圧力よりも減少させる。半導体ウエハ４とは反対側のドライフィルムレジスト１０の表面１１を保持しながら、半導体ウエハ４の第２の面７を研削することによって、薄板化された半導体ウエハ５の第２の面７の端部に、第１の凸部８ｄが形成される。
図２６を参照して、実施の形態１と同様の工程により、剥離液３４を用いて、ドライフィルムレジスト１０が薄板化された半導体ウエハ５から除去される。それから、実施の形態１と同様の工程により、薄板化された半導体ウエハ５がダイシングされて、薄板化された半導体ウエハ５が複数の基板２に分割される。こうして、図１１及び図１２に示される、基板２と第１の突出構造３とを備える半導体装置１が得られる。
本実施の形態の半導体装置１の製造方法の効果を説明する。本実施の形態の半導体装置１の製造方法は、実施の形態１の半導体装置１の製造方法の効果と同様の効果を有するが、主に以下の点で異なる。
本実施の形態の半導体装置１の製造方法において、第１の面６上にドライフィルムレジスト１０を形成する工程は、ドライフィルムレジスト１０の表面１１のうち、第１の面６の法線方向からの平面視において半導体ウエハ４の端部に対応する領域に、切り欠き１０ｄを形成することを含んでもよい。本実施の形態の半導体装置１の製造方法において、半導体ウエハ４を薄板化する工程は、薄板化された半導体ウエハ５の第２の面７の端部に、第１の凸部８ｄを形成することを含んでもよい。
ドライフィルムレジスト１０は柔らかい。半導体ウエハ４の第１の面６に高い第１の突出構造３が形成されていても、ドライフィルムレジスト１０が半導体ウエハ４の第１の面６上の第１の突出構造３を埋め込む際に、半導体ウエハ４とは反対側のドライフィルムレジスト１０の表面１１の形状が精度よく制御され得る。形状が精度よく制御されたドライフィルムレジスト１０の表面１１に、切り欠き１０ｄが形成される。そのため、半導体ウエハ４とは反対側のドライフィルムレジスト１０の表面１１を保持しながら、半導体ウエハ４の第２の面７を研削して半導体ウエハ４を薄板化する際に、半導体ウエハ４の第２の面７が少ない工程数で精度よく研削され得る。
また、半導体ウエハ４とは反対側のドライフィルムレジスト１０の表面１１を保持しながら半導体ウエハ４の第２の面７を研削する際に、切り欠き１０ｄは、切り欠き１０ｄに対応する半導体ウエハ４の端部に加わる圧力を、半導体ウエハ４の他の部分に加わる圧力よりも減少させる。そのため、半導体ウエハ４とは反対側のドライフィルムレジスト１０の表面１１を保持しながら、半導体ウエハ４の第２の面７を研削することによって、薄板化された半導体ウエハ５の第２の面７の端部に、精度よく第１の凸部８ｄが形成される。第１の凸部８ｄは、薄板化された半導体ウエハ５の端部の機械的強度を向上させる。薄板化された半導体ウエハ５の端部の第１の凸部８ｄは、薄板化された半導体ウエハ５が反ることとクラックまたはチッピングのような機械的損傷を受けることとを防止することができる。
（実施の形態５）
図１１、図１２及び図２７から図３２を参照して、実施の形態５に係る半導体装置１，１ｅ及びその製造方法を説明する。
本実施の形態の半導体装置１ｅは、実施の形態１の半導体装置１と同様の構成を備えるが、主に以下の点で異なる。図３１及び図３２を参照して、本実施の形態の半導体装置１ｅは、基板２ｅと、第１の突出構造３とを備える。本実施の形態の基板２ｅの厚さＴ2は、実施の形態１の基板２の厚さＴ1よりも大きい。
図１１、図１２及び図２７から図３２を参照して、本実施の形態に係る半導体装置１，１ｅの製造方法を説明する。本実施の形態の半導体装置１，１ｅの製造方法は、実施の形態１の半導体装置１の製造方法と同様の工程を備えるが、主に以下の点で異なる。
図２７及び図２８を参照して、本実施の形態の半導体装置１，１ｅの製造方法において、第１の面６上にドライフィルムレジスト１０を形成する工程は、第１の面６の法線方向からの平面視において第１の突出構造３に重なるように、ドライフィルムレジスト１０の表面１１に凹部１０ｅを形成することを含んでもよい。第１の面６の法線方向からの平面視において、凹部１０ｅは、１つまたは複数の第１の突出構造３を含むように、半導体ウエハ４とは反対側のドライフィルムレジスト１０の表面１１に形成されてもよい。凹部１０ｅは、第１の突出構造３を露出させないように、半導体ウエハ４とは反対側のドライフィルムレジスト１０の表面１１に形成されてもよい。凹部１０ｅは、第１の突出構造３を露出させるように、半導体ウエハ４とは反対側のドライフィルムレジスト１０の表面１１に形成されてもよい。第１の面６の法線方向からの平面視において、１つまたは複数の凹部１０ｅが、半導体ウエハ４とは反対側のドライフィルムレジスト１０の表面１１に形成されてもよい。第１の面６の法線方向からの平面視における凹部１０ｅの形状は、特に制限はない。第１の面６の法線方向からの平面視における凹部１０ｅの形状は、円または楕円であってもよいし、三角形、四角形、五角形または六角形のような多角形であってもよい。凹部１０ｅは、例えば、フォトリソグラフィー工程を用いて、形成されてもよい。第１の面６の法線方向からの平面視において、凹部１０ｅの面積は、例えば、半導体ウエハ４の第１の面６の面積の４分の１以上であってもよいし、半導体ウエハ４の第１の面６の面積の２分の１以上であってもよい。
図２９を参照して、本実施の形態の半導体装置１，１ｅの製造方法において、半導体ウエハ４を薄板化する工程は、凹部１０ｅに対応する薄板化された半導体ウエハ５の第２の面７の部分に、第２の凸部８ｅを形成することを含んでもよい。半導体ウエハ４を薄板化する工程は、半導体ウエハ４とは反対側のドライフィルムレジスト１０の表面１１を保持しながら、砥石３０を用いて半導体ウエハ４の第２の面７を研削することを含む。例えば、接着材１６によって半導体ウエハ４の第１の面６上のドライフィルムレジスト１０の表面１１に貼り付けられた支持基板１５が、ドライフィルムレジスト１０の表面１１を保持してもよい。半導体ウエハ４とは反対側のドライフィルムレジスト１０の表面１１を保持しながら半導体ウエハ４の第２の面７を研削する際に、ドライフィルムレジスト１０の表面１１に形成された凹部１０ｅは、凹部１０ｅに対応する半導体ウエハ４の部分に加わる圧力を、半導体ウエハ４の他の部分に加わる圧力よりも減少させる。半導体ウエハ４とは反対側のドライフィルムレジスト１０の表面１１を保持しながら、半導体ウエハ４の第２の面７を研削することによって、凹部１０ｅに対応する薄板化された半導体ウエハ５の第２の面７の部分に、第２の凸部８ｅが形成される。第１の面６の法線方向からの平面視において、第２の凸部８ｅの面積は、例えば、半導体ウエハ４の第２の面７の面積の４分の１以上であってもよいし、半導体ウエハ４の第２の面７の面積の２分の１以上であってもよい。
図３０を参照して、実施の形態１と同様の工程により、剥離液３４を用いて、ドライフィルムレジスト１０が薄板化された半導体ウエハ５から除去される。それから、実施の形態１と同様の工程により、薄板化された半導体ウエハ５がダイシングされて、薄板化された半導体ウエハ５が複数の基板２，２ｅに分割される。こうして、Ｔ1の厚さを有する基板２と第１の突出構造３とを備える半導体装置１（図１１及び図１２を参照）と、Ｔ1の厚さよりも大きなＴ2の厚さを有する基板２ｅと第１の突出構造３とを備える半導体装置１ｅ（図３１及び図３２を参照）とが得られる。図３１及び図３２に示される半導体装置１ｅは、薄板化された半導体ウエハ５の第２の凸部８ｅをダイシングすることによって得られる。図１１及び図１２に示される半導体装置１は、薄板化された半導体ウエハ５の第２の凸部８ｅを除く部分をダイシングすることによって得られる。
本実施の形態の半導体装置１，１ｅの製造方法の効果を説明する。本実施の形態の半導体装置１，１ｅの製造方法は、実施の形態１の半導体装置１の製造方法の効果と同様の効果を有するが、主に以下の点で異なる。
本実施の形態の半導体装置１，１ｅの製造方法において、第１の面６上にドライフィルムレジスト１０を形成する工程は、第１の面６の法線方向からの平面視において第１の突出構造３に重なるように、ドライフィルムレジスト１０の表面１１に凹部１０ｅを形成することを含んでもよい。本実施の形態の半導体装置１，１ｅの製造方法において、半導体ウエハ４を薄板化する工程は、凹部１０ｅに対応する薄板化された半導体ウエハ５の第２の面７の部分に、第２の凸部８ｅを形成することを含んでもよい。
ドライフィルムレジスト１０は柔らかい。半導体ウエハ４の第１の面６に高い第１の突出構造３が形成されていても、ドライフィルムレジスト１０が半導体ウエハ４の第１の面６上の第１の突出構造３を埋め込む際に、半導体ウエハ４とは反対側のドライフィルムレジスト１０の表面１１の形状が精度よく制御され得る。形状が精度よく制御されたドライフィルムレジスト１０の表面１１に、凹部１０ｅが形成される。そのため、半導体ウエハ４とは反対側のドライフィルムレジスト１０の表面１１を保持しながら、半導体ウエハ４の第２の面７を研削して半導体ウエハ４を薄板化する際に、半導体ウエハ４の第２の面７が少ない工程数で精度よく研削され得る。
また、半導体ウエハ４とは反対側のドライフィルムレジスト１０の表面１１を保持しながら半導体ウエハ４の第２の面７を研削する際に、ドライフィルムレジスト１０の表面１１に形成された凹部１０ｅは、凹部１０ｅに対応する半導体ウエハ４の部分に加わる圧力を、半導体ウエハ４の他の部分に加わる圧力よりも減少させる。半導体ウエハ４とは反対側のドライフィルムレジスト１０の表面１１を保持しながら、半導体ウエハ４の第２の面７を研削することによって、凹部１０ｅに対応する薄板化された半導体ウエハ５の第２の面７の部分に、精度よく第２の凸部８ｅが形成される。そのため、Ｔ1の厚さを有する基板２と第１の突出構造３とを備える半導体装置１（図１１及び図１２を参照）に加えて、Ｔ1の厚さよりも大きなＴ2の厚さを有する基板２ｅと第１の突出構造３とを備える半導体装置１ｅ（図３１及び図３２を参照）が得られる。本実施の形態の半導体装置１，１ｅの製造方法によれば、異なる厚さを有する基板２，２ｅを備える半導体装置１，１ｅが一つの工程で製造され得る。
第２の凸部８ｅは、薄板化された半導体ウエハ５の機械的強度を向上させる。薄板化された半導体ウエハ５の第２の凸部８ｅは、薄板化された半導体ウエハ５が反ること、及び、クラックまたはチッピングのような機械的損傷を受けることとを防止することができる。
（実施の形態６）
図１１、図１２及び図３３から図４０を参照して、実施の形態６に係る半導体装置１，１ｆ及びその製造方法を説明する。
本実施の形態の半導体装置１ｆは、実施の形態１の半導体装置１と同様の構成を備えるが、主に以下の点で異なる。図３９及び図４０を参照して、本実施の形態の半導体装置１ｆは、基板２と、第２の突出構造４０とを備える。本実施の形態の第２の突出構造４０は、実施の形態１の第１の突出構造３よりも低い機械的強度を有する。第２の突出構造４０は、例えば、エアブリッジ電極であってもよい。
図１１、図１２及び図３３から図４０を参照して、本実施の形態に係る半導体装置１，１ｆの製造方法を説明する。本実施の形態の半導体装置１，１ｆの製造方法は、実施の形態１の半導体装置１の製造方法と同様の工程を備えるが、主に以下の点で異なる。
図３３を参照して、本実施の形態の半導体装置１，１ｆの製造方法は、第１の突出構造３と、第１の突出構造３よりも低い機械的強度を有する第２の突出構造４０とを含む半導体ウエハ４を準備する工程を備える。１つまたは複数の第１の突出構造３が、半導体ウエハ４の第１の面６上に設けられている。１つまたは複数の第２の突出構造４０が、半導体ウエハ４の第１の面６上に設けられている。
図３４から図３６を参照して、本実施の形態の半導体装置１，１ｆの製造方法は、半導体ウエハ４の第１の面６上の第１の突出構造３を埋め込むように、第１の面６上にドライフィルムレジスト１０を形成する工程を備える。図３４を参照して、第１の面６上にドライフィルムレジスト１０を形成する工程は、ドライフィルムレジスト１０により第２の突出構造４０を埋め込むことを含んでもよい。ドライフィルムレジスト１０の厚さｔ1は、第１の突出構造３の高さｈ1よりも大きく、第２の突出構造４０の高さｈ3よりも大きい。ドライフィルムレジスト１０は、第１の突出構造３及び第２の突出構造４０よりも厚く形成されて、第１の突出構造３及び第２の突出構造４０を機械的に保護する。第２の突出構造４０の高さｈ3は、第１の突出構造３の高さｈ1よりも大きくてもよいし、第１の突出構造３の高さｈ1と同じであってもよいし、第１の突出構造３の高さｈ1よりも小さくてもよい。ドライフィルムレジスト１０は、柔らかい。室温で硬いドライフィルムレジスト１０は、加熱されて、軟化されてもよい。そのため、第１の突出構造３の高さｈ1及び第２の突出構造４０の高さｈ3が大きくても、半導体ウエハ４とは反対側のドライフィルムレジスト１０の表面１１は、実質的に平坦である。ドライフィルムレジスト１０は柔らかいので、ドライフィルムレジスト１０は、第１の突出構造３及び第２の突出構造４０を隙間なく埋め込むことができる。
図３５及び図３６を参照して、第１の面６上にドライフィルムレジスト１０を形成する工程は、第１の面６の法線方向からの平面視において第２の突出構造４０に重なるように、ドライフィルムレジスト１０の表面１１に第１の溝１０ｆを形成することを含んでもよい。第１の面６の法線方向からの平面視において、第１の溝１０ｆは、第２の突出構造４０を含むように、半導体ウエハ４とは反対側のドライフィルムレジスト１０の表面１１に形成されてもよい。第１の溝１０ｆは、第２の突出構造４０を露出させないように、半導体ウエハ４とは反対側のドライフィルムレジスト１０の表面１１に形成されてもよい。第１の溝１０ｆは、第２の突出構造４０を露出させるように、半導体ウエハ４とは反対側のドライフィルムレジスト１０の表面１１に形成されてもよい。第１の溝１０ｆは、第２の突出構造４０の周囲の第１の突出構造３を露出させないように、半導体ウエハ４とは反対側のドライフィルムレジスト１０の表面１１に形成されてもよい。第１の溝１０ｆは、第２の突出構造４０の周囲の第１の突出構造３を露出させるように、半導体ウエハ４とは反対側のドライフィルムレジスト１０の表面１１に形成されてもよい。第１の面６の法線方向からの平面視において、１つまたは複数の第１の溝１０ｆが、半導体ウエハ４とは反対側のドライフィルムレジスト１０の表面１１に形成されてもよい。第１の面６の法線方向からの平面視における第１の溝１０ｆの形状は、特に制限はない。第１の面６の法線方向からの平面視における第１の溝１０ｆの形状は、円または楕円であってもよいし、三角形、四角形、五角形または六角形のような多角形であってもよい。第１の溝１０ｆは、例えば、フォトリソグラフィー工程を用いて、形成されてもよい。
図３７を参照して、実施の形態１と同様の工程により、半導体ウエハ４の第２の面７を研削して、薄板化された半導体ウエハ５が得られる。半導体ウエハ４を薄板化する工程は、半導体ウエハ４とは反対側のドライフィルムレジスト１０の表面１１を保持しながら、砥石３０を用いて半導体ウエハ４の第２の面７を研削することを含む。例えば、接着材１６によって半導体ウエハ４の第１の面６上のドライフィルムレジスト１０の表面１１に貼り付けられた支持基板１５が、ドライフィルムレジスト１０の表面１１を保持してもよい。半導体ウエハ４とは反対側のドライフィルムレジスト１０の表面１１を保持しながら半導体ウエハ４の第２の面７を研削する際に、ドライフィルムレジスト１０の表面１１に形成された第１の溝１０ｆは、第１の溝１０ｆに対応する第２の突出構造４０に加わる圧力を、第１の突出構造３に加わる圧力よりも減少させる。そのため、第１の突出構造３よりも低い機械的強度を有する第２の突出構造４０に機械的損傷を与えることなく、半導体ウエハ４の第２の面７が研削されて、薄板化された半導体ウエハ５が得られる。
図３８を参照して、実施の形態１と同様の工程により、剥離液３４を用いて、ドライフィルムレジスト１０が薄板化された半導体ウエハ５から除去される。それから、実施の形態１と同様の工程により、薄板化された半導体ウエハ５がダイシングされて、薄板化された半導体ウエハ５が複数の基板２に分割される。こうして、基板２と第１の突出構造３とを備える半導体装置１（図１１及び図１２を参照）と、基板２と第１の突出構造３よりも低い機械的強度を有する第２の突出構造４０とを備える半導体装置１ｆ（図３９及び図４０を参照）とが得られる。
本実施の形態の半導体装置１，１ｆの製造方法の効果を説明する。本実施の形態の半導体装置１，１ｆの製造方法は、実施の形態１の半導体装置１の製造方法の効果と同様の効果を有するが、主に以下の点で異なる。
本実施の形態の半導体装置１，１ｆの製造方法において、半導体ウエハ４は、第１の面６上に、第１の突出構造３よりも低い機械的強度を有する第２の突出構造４０をさらに含んでもよい。本実施の形態の半導体装置１，１ｆの製造方法において、第１の面６上にドライフィルムレジスト１０を形成する工程は、ドライフィルムレジスト１０により第２の突出構造４０を埋め込むことと、第１の面６の法線方向からの平面視において第２の突出構造４０に重なるように、ドライフィルムレジスト１０の表面１１に第１の溝１０ｆを形成することを含んでもよい。
半導体ウエハ４とは反対側のドライフィルムレジスト１０の表面１１を保持しながら半導体ウエハ４の第２の面７を研削する際に、ドライフィルムレジスト１０の表面１１に形成された第１の溝１０ｆは、第１の溝１０ｆに対応する第２の突出構造４０に加わる圧力を、第１の突出構造３に加わる圧力よりも減少させる。そのため、第１の突出構造３よりも低い機械的強度を有する第２の突出構造４０に機械的損傷を与えることなく、半導体ウエハ４の第２の面７が研削されて、薄板化された半導体ウエハ５が得られる。さらに、本実施の形態の半導体装置１，１ｆの製造方法によれば、基板２と第１の突出構造３とを備える半導体装置１（図１１及び図１２を参照）と、基板２と第１の突出構造３と第１の突出構造３よりも低い機械的強度を有する第２の突出構造４０とを備える半導体装置１ｆ（図３９及び図４０を参照）とが、一つの工程で製造され得る。
図４１を参照して、本実施の形態の半導体装置１ｆの製造方法の変形例を説明する。図４１に示されるように、第１の溝１０ｇは、ドライフィルムレジスト１０の全ての厚さにわたって形成されてもよい。第１の溝１０ｇは、半導体ウエハ４とは反対側のドライフィルムレジスト１０の表面１１から、半導体ウエハ４側のドライフィルムレジスト１０の表面１１まで延在してもよい。第１の溝１０ｇは、半導体ウエハ４の第１の面６を露出させるように、形成されてもよい。本実施の形態の半導体装置１ｆの製造方法の変形例も、本実施の形態の半導体装置１ｆの製造方法と同様の効果を有する。
（実施の形態７）
図１１、図１２及び図４２から図４７を参照して、実施の形態７に係る半導体装置１の製造方法を説明する。本実施の形態の半導体装置１の製造方法は、実施の形態１の半導体装置１の製造方法と同様の工程を備えるが、主に以下の点で異なる。
図４２を参照して、本実施の形態の半導体装置１の製造方法は、第１の突出構造３を含む半導体ウエハ４を準備する工程を備える。１つまたは複数の第１の突出構造３は、半導体ウエハ４の第１の面６上に設けられている。半導体ウエハ４の第１の面６上に異物４５が付着している。異物４５は、例えば、半導体装置１の第１の突出構造３の製造工程において半導体ウエハ４の第１の面６上に付着する、ほこり、エッチング残渣又はレジスト残渣であってもよい。
図４３から図４５を参照して、本実施の形態の半導体装置１の製造方法は、半導体ウエハ４の第１の面６上の第１の突出構造３を埋め込むように、第１の面６上にドライフィルムレジスト１０を形成する工程を備える。図４３を参照して、第１の面６上にドライフィルムレジスト１０を形成する工程は、ドライフィルムレジスト１０により異物４５を埋め込むことを含んでもよい。ドライフィルムレジスト１０の厚さｔ1は、第１の突出構造３の高さｈ1よりも大きく、異物４５の高さｈ4よりも大きい。ドライフィルムレジスト１０は、第１の突出構造３及び異物４５よりも厚く形成されて、第１の突出構造３及び異物４５を機械的に保護する。異物４５の高さｈ4は、第１の突出構造３の高さｈ1よりも大きくてもよいし、第１の突出構造３の高さｈ1と同じであってもよいし、第１の突出構造３の高さｈ1よりも小さくてもよい。ドライフィルムレジスト１０は、柔らかい。室温で硬いドライフィルムレジスト１０は、加熱されて、軟化されてもよい。そのため、第１の突出構造３の高さｈ1及び異物４５の高さｈ4が大きくても、半導体ウエハ４とは反対側のドライフィルムレジスト１０の表面１１は、実質的に平坦である。ドライフィルムレジスト１０は柔らかいので、ドライフィルムレジスト１０は、第１の突出構造３及び異物４５を隙間なく埋め込むことができる。
図４４及び図４５を参照して、第１の面６上にドライフィルムレジスト１０を形成する工程は、第１の面６の法線方向からの平面視において異物４５に重なるように、ドライフィルムレジスト１０の表面１１に第２の溝１０ｈを形成することを含んでもよい。第１の面６の法線方向からの平面視において、第２の溝１０ｈは、異物４５を含むように、半導体ウエハ４とは反対側のドライフィルムレジスト１０の表面１１に形成されてもよい。第２の溝１０ｈは、異物４５を露出させないように、半導体ウエハ４とは反対側のドライフィルムレジスト１０の表面１１に形成されてもよい。第２の溝１０ｈは、異物４５を露出させるように、半導体ウエハ４とは反対側のドライフィルムレジスト１０の表面１１に形成されてもよい。第２の溝１０ｈは、異物４５の周囲の第１の突出構造３を露出させないように、半導体ウエハ４とは反対側のドライフィルムレジスト１０の表面１１に形成されてもよい。第２の溝１０ｈは、異物４５の周囲の第１の突出構造３を露出させるように、半導体ウエハ４とは反対側のドライフィルムレジスト１０の表面１１に形成されてもよい。第１の面６の法線方向からの平面視における第２の溝１０ｈの形状は、特に制限はない。第１の面６の法線方向からの平面視における第２の溝１０ｈの形状は、円または楕円であってもよいし、三角形、四角形、五角形または六角形のような多角形であってもよい。第２の溝１０ｈは、例えば、フォトリソグラフィー工程を用いて、形成されてもよい。
図４６を参照して、実施の形態１と同様の工程により、半導体ウエハ４の第２の面７を研削して、薄板化された半導体ウエハ５が得られる。半導体ウエハ４を薄板化する工程は、半導体ウエハ４とは反対側のドライフィルムレジスト１０の表面１１を保持しながら、砥石３０を用いて半導体ウエハ４の第２の面７を研削することを含む。例えば、接着材１６によって半導体ウエハ４の第１の面６上のドライフィルムレジスト１０の表面１１に貼り付けられた支持基板１５が、ドライフィルムレジスト１０の表面１１を保持してもよい。半導体ウエハ４とは反対側のドライフィルムレジスト１０の表面１１を保持しながら半導体ウエハ４の第２の面７を研削する際に、ドライフィルムレジスト１０の表面１１に形成された第２の溝１０ｈは、異物４５及び異物４５の周囲の第１の突出構造３に加わる圧力を減少させる。そのため、異物４５の周囲の第１の突出構造３に機械的損傷を与えることなく、半導体ウエハ４の第２の面７が研削されて、薄板化された半導体ウエハ５が得られる。薄板化された半導体ウエハ５がクラックまたはチッピングのような機械的損傷を受けることなく、薄板化された半導体ウエハ５が得られる。
図４７を参照して、実施の形態１と同様の工程により、剥離液３４を用いて、ドライフィルムレジスト１０が薄板化された半導体ウエハ５から除去される。それから、例えば、異物４５を吸引する、異物４５を選択的に溶解するまたは異物４５にプラズマ処理を施すことによって、異物４５が、薄板化された半導体ウエハ５から除去される。実施の形態１と同様の工程により、薄板化された半導体ウエハ５がダイシングされて、薄板化された半導体ウエハ５が複数の基板２に分割される。こうして、図１１及び図１２に示される、基板２と第１の突出構造３とを備える半導体装置１が得られる。
本実施の形態の半導体装置１の製造方法の効果を説明する。本実施の形態の半導体装置１の製造方法は、実施の形態１の半導体装置１の製造方法の効果と同様の効果を有するが、主に以下の点で異なる。
本実施の形態の半導体装置１の製造方法において、半導体ウエハ４は、第１の面６上に異物４５を有してもよい。本実施の形態の半導体装置１の製造方法において、第１の面６上にドライフィルムレジスト１０を形成する工程は、ドライフィルムレジスト１０により異物４５を埋め込むことと、第１の面６の法線方向からの平面視において異物４５に重なるように、ドライフィルムレジスト１０の表面１１に第２の溝１０ｈを形成することを含んでもよい。
半導体ウエハ４とは反対側のドライフィルムレジスト１０の表面１１を保持しながら半導体ウエハ４の第２の面７を研削する際に、ドライフィルムレジスト１０の表面１１に形成された第２の溝１０ｈは、異物４５及び異物４５の周囲の第１の突出構造３に加わる圧力を減少させる。そのため、異物４５の周囲の第１の突出構造３に機械的損傷を与えることなく、半導体ウエハ４の第２の面７が研削されて、薄板化された半導体ウエハ５が得られる。薄板化された半導体ウエハ５がクラックまたはチッピングのような機械的損傷を受けることなく、薄板化された半導体ウエハ５が得られる。
図４８を参照して、本実施の形態の半導体装置１の製造方法の変形例を説明する。図４８に示されるように、第２の溝１０ｉは、ドライフィルムレジスト１０の全ての厚さにわたって形成されてもよい。第２の溝１０ｉは、半導体ウエハ４とは反対側のドライフィルムレジスト１０の表面１１から、半導体ウエハ４側のドライフィルムレジスト１０の表面１１まで延在してもよい。第２の溝１０ｉは、半導体ウエハ４の第１の面６を露出させるように、形成されてもよい。本実施の形態の半導体装置１の製造方法の変形例も、本実施の形態の半導体装置１の製造方法と同様の効果を有する。
今回開示された実施の形態及び変形例はすべての点で例示であって制限的なものではないと考えられるべきである。矛盾のない限り、今回開示された実施の形態１から実施の形態７及びそれらの変形例の少なくとも２つを組み合わせてもよい。本発明の範囲は、上記した説明ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることを意図される。
１，１ａ，１ｅ，１ｆ 半導体装置、２，２ｅ 基板、３，３ａ 第１の突出構造、４ 半導体ウエハ、５ 薄板化された半導体ウエハ、６ 第１の面、７ 第２の面、８ｄ 第１の凸部、８ｅ 第２の凸部、１０ ドライフィルムレジスト、１０ｂ，１０ｃ スリット、１０ｅ 凹部、１０ｆ，１０ｇ 第１の溝、１０ｈ，１０ｉ 第２の溝、１１ 表面、１２ 第１のドライフィルムレジスト部、１３ 第２のドライフィルムレジスト部、１４ 第３のドライフィルムレジスト部、１５ 支持基板、１６ 接着材、２０ テーブル、２２ 保持部、２４ ヒータ、２５ ローラ、２７ プレート、３０ 砥石、３４ 剥離液、４０ 第２の突出構造、４５ 異物。

Claims (12)

  1. 半導体ウエハの第１の面上の第１の突出構造を埋め込むように、前記第１の面上にドライフィルムレジストを形成する工程と、
    前記半導体ウエハを薄板化する工程と、
    剥離液を用いて、前記ドライフィルムレジストを薄板化された前記半導体ウエハから除去する工程とを備え、
    前記半導体ウエハを薄板化する前記工程は、前記半導体ウエハとは反対側の前記ドライフィルムレジストの表面を保持しながら、前記第１の面とは反対側の前記半導体ウエハの第２の面を研削することを含む、半導体装置の製造方法。
  2. 前記第１の面上に前記ドライフィルムレジストを形成する前記工程は、前記ドライフィルムレジストを軟化させることと、前記軟化されたドライフィルムレジストによって前記第１の突出構造を埋め込むこととを含む、請求項１に記載の半導体装置の製造方法。
  3. 前記第１の面上に前記ドライフィルムレジストを形成する前記工程は、前記ドライフィルムレジストによって前記第１の突出構造を埋め込んだ後に、前記ドライフィルムレジストを硬化することを含む、請求項１または請求項２に記載の半導体装置の製造方法。
  4. 前記ドライフィルムレジストを硬化することは、前記ドライフィルムレジストを熱硬化することを含む、請求項３に記載の半導体装置の製造方法。
  5. 前記ドライフィルムレジストを硬化することは、前記ドライフィルムレジストを光硬化することを含む、請求項３に記載の半導体装置の製造方法。
  6. 前記第１の面上に前記ドライフィルムレジストを形成する前記工程は、複数のドライフィルムレジスト部を積層することを含む、請求項１から請求項５のいずれか１項に記載の半導体装置の製造方法。
  7. 前記第１の面上に前記ドライフィルムレジストを形成する前記工程は、前記第１の面の法線方向からの平面視において前記第１の突出構造と重ならないように、前記ドライフィルムレジストの前記表面にスリットを形成することを含み、
    前記第１の面の法線方向からの平面視において、前記スリットの幅は、前記スリットに隣り合う前記第１の突出構造の幅よりも狭い、請求項１から請求項６のいずれか１項に記載の半導体装置の製造方法。
  8. 前記第１の面上に前記ドライフィルムレジストを形成する前記工程は、前記ドライフィルムレジストの前記表面のうち、前記第１の面の法線方向からの平面視において前記半導体ウエハの端部に対応する領域に、切り欠きを形成することを含み、
    前記半導体ウエハを薄板化する前記工程は、前記薄板化された半導体ウエハの前記第２の面の前記端部に、第１の凸部を形成することを含む、請求項１から請求項６のいずれか１項に記載の半導体装置の製造方法。
  9. 前記第１の面上に前記ドライフィルムレジストを形成する前記工程は、前記第１の面の法線方向からの平面視において前記第１の突出構造に重なるように、前記ドライフィルムレジストの前記表面に凹部を形成することを含み、
    前記半導体ウエハを薄板化する前記工程は、前記凹部に対応する前記薄板化された半導体ウエハの前記第２の面の部分に、第２の凸部を形成することを含む、請求項１から請求項６のいずれか１項に記載の半導体装置の製造方法。
  10. 前記半導体ウエハは、前記第１の面上に、前記第１の突出構造よりも低い機械的強度を有する第２の突出構造をさらに含み、
    前記第１の面上に前記ドライフィルムレジストを形成する前記工程は、前記ドライフィルムレジストにより前記第２の突出構造を埋め込むことと、前記第１の面の法線方向からの平面視において前記第２の突出構造に重なるように、前記ドライフィルムレジストの前記表面に第１の溝を形成することを含む、請求項１から請求項６のいずれか１項に記載の半導体装置の製造方法。
  11. 前記半導体ウエハは、前記第１の面上に異物を有し、
    前記第１の面上に前記ドライフィルムレジストを形成する前記工程は、前記ドライフィルムレジストにより前記異物を埋め込むことと、前記第１の面の法線方向からの平面視において前記異物に重なるように、前記ドライフィルムレジストの前記表面に第２の溝を形成することを含む、請求項１から請求項６のいずれか１項に記載の半導体装置の製造方法。
  12. 前記半導体ウエハを薄板化する前記工程の前に、前記半導体ウエハの前記第１の面上の前記ドライフィルムレジストの前記表面に支持基板を貼り付ける工程をさらに備える、請求項１から請求項１１のいずれか１項に記載の半導体装置の製造方法。
JP2016060039A 2016-03-24 2016-03-24 半導体装置の製造方法 Active JP6624992B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016060039A JP6624992B2 (ja) 2016-03-24 2016-03-24 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016060039A JP6624992B2 (ja) 2016-03-24 2016-03-24 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2017174996A true JP2017174996A (ja) 2017-09-28
JP6624992B2 JP6624992B2 (ja) 2019-12-25

Family

ID=59971489

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016060039A Active JP6624992B2 (ja) 2016-03-24 2016-03-24 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP6624992B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019160903A (ja) * 2018-03-09 2019-09-19 株式会社ディスコ 被加工物の研削方法。
JPWO2021024770A1 (ja) * 2019-08-02 2021-02-11

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006344932A (ja) * 2005-05-10 2006-12-21 Lintec Corp 半導体用保護シート、半導体加工用シートおよび半導体ウエハの加工方法
JP2010287616A (ja) * 2009-06-09 2010-12-24 Tokyo Ohka Kogyo Co Ltd サポートプレート及びその製造方法、基板処理方法
WO2015190478A1 (ja) * 2014-06-13 2015-12-17 富士フイルム株式会社 仮接着用積層体、仮接着用積層体の製造方法およびデバイスウエハ付き積層体

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006344932A (ja) * 2005-05-10 2006-12-21 Lintec Corp 半導体用保護シート、半導体加工用シートおよび半導体ウエハの加工方法
JP2010287616A (ja) * 2009-06-09 2010-12-24 Tokyo Ohka Kogyo Co Ltd サポートプレート及びその製造方法、基板処理方法
WO2015190478A1 (ja) * 2014-06-13 2015-12-17 富士フイルム株式会社 仮接着用積層体、仮接着用積層体の製造方法およびデバイスウエハ付き積層体

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019160903A (ja) * 2018-03-09 2019-09-19 株式会社ディスコ 被加工物の研削方法。
JP7025249B2 (ja) 2018-03-09 2022-02-24 株式会社ディスコ 被加工物の研削方法。
JPWO2021024770A1 (ja) * 2019-08-02 2021-02-11
WO2021024770A1 (ja) * 2019-08-02 2021-02-11 東京エレクトロン株式会社 基板処理方法、及び基板処理装置
KR20220041858A (ko) * 2019-08-02 2022-04-01 도쿄엘렉트론가부시키가이샤 기판 처리 방법 및 기판 처리 장치
JP7325515B2 (ja) 2019-08-02 2023-08-14 東京エレクトロン株式会社 基板処理方法、及び基板処理装置
TWI840590B (zh) * 2019-08-02 2024-05-01 日商東京威力科創股份有限公司 基板處理方法及基板處理裝置
KR102849495B1 (ko) 2019-08-02 2025-08-25 도쿄엘렉트론가부시키가이샤 기판 처리 방법 및 기판 처리 장치
US12431392B2 (en) 2019-08-02 2025-09-30 Tokyo Electron Limited Substrate processing method and substrate processing apparatus

Also Published As

Publication number Publication date
JP6624992B2 (ja) 2019-12-25

Similar Documents

Publication Publication Date Title
JP6327532B2 (ja) ウェハ分割方法
CN104145330B (zh) 用于临时接合超薄晶片的方法和装置
KR102311579B1 (ko) 이면측에 돌기를 갖는 웨이퍼를 처리하는 방법
JP6308632B2 (ja) ウェハを分割する方法
JP2019125785A (ja) ウェハの処理方法
JP2013008915A (ja) 基板加工方法及び基板加工装置
JP7016445B2 (ja) 半導体素子の製造方法
JP6067348B2 (ja) ウェーハの加工方法
JP6121116B2 (ja) ウェーハの加工方法
TWI685556B (zh) 被加工物的切割加工方法
JPWO2019013212A1 (ja) 高熱伝導性のデバイス基板およびその製造方法
JP6257979B2 (ja) ウェーハの分割方法
JP6624992B2 (ja) 半導体装置の製造方法
CN106531624B (zh) 半导体装置的制造方法
KR101747561B1 (ko) 웨이퍼를 다이로 분할하는 방법
TWI773838B (zh) 被加工物的研削方法
JP7186921B2 (ja) 半導体素子の製造方法
US8778112B2 (en) Method for bonding thin film piece
JP6125170B2 (ja) ウェーハの加工方法
JP5992256B2 (ja) ウェーハの分割方法
JP2019204893A (ja) 半導体装置の製造方法
JP2011216573A (ja) 半導体装置の製造方法
JP2009123809A (ja) 半導体装置の製法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180807

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190411

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190704

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191029

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191126

R150 Certificate of patent or registration of utility model

Ref document number: 6624992

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250