JP2017191830A - パワー半導体素子およびその製造方法 - Google Patents

Abstract

【課題】ガードリング構造を有する高耐圧のパワー半導体素子であって、該ガードリングを覆うシリコン窒化膜が半絶縁性であり、導電率が均一で、かつ容易に導電率の制御が可能なガードリング構造を有するパワー半導体素子を提供する。
【解決手段】半導体基板と、前記半導体基板上に形成された複数のガードリングと、前記複数のガードリングの各々に個別に接続された複数の導体と、前記導体の少なくとも１を覆うように形成されかつ隣接する前記ガードリングと導通している半絶縁性シリコン窒化膜とを備えたパワー半導体素子であって、前記半絶縁性シリコン窒化膜に含まれる窒素量が４０原子％以上６５原子％未満であるパワー半導体素子。
【選択図】図２

Description

本発明は、パワー半導体素子とその製造方法、及び前記パワー半導体素子における半絶縁性シリコン窒化膜を成膜するためのシリコンターゲット材料に関する。前記パワー半導体素子とは、具体的には、例えばＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）等の半導体におけるガードリング構造に関するものである。

近年、ＩＧＢＴやパワーＭＯＳＦＥＴ（パワーＭＯＳ型電界効果トランジスタ）などの、絶縁ゲート（ＭＯＳ）型の半導体装置が大電力を制御するパワーデバイスとして普及している。
図１を参照しながら一般的なＩＧＢＴ１０の構成を説明する。ｐ型のコレクタ層１２にはコレクタ電極１１が接続されている。コレクタ層１２の上にｎ型のベース層１３が形成されている。ｎ型のベース層１３の上部にはｐ型のボディー領域１４が形成され、その内部にｎ型のエミッタ層１５が形成されている。２つのエミッタ層１５の間にあるｎ型のベース層１３の領域がチャネル領域であり、そのチャネル領域上には、ゲート絶縁膜１６およびゲート電極１７が形成され、層間絶縁膜１８で覆われている。また、エミッタ層１５の上部にはエミッタ電極１９が形成されている。

一般的にこれらのｎ型領域やｐ型領域は、Ｓｉなどからなる基板にＰやＢが元々含まれるか、領域ごとに決められたドーズ量、加速電圧、注入角度にてＰやＢをイオン注入した後に、領域ごとに決められた温度、時間で活性化の熱処理を行うことで形成される。

チャネル領域がｐ型のＩＧＢＴでは、エミッタ電極に負のバイアス、裏面電極に正のバイアスを印加するのと並行し、ゲート電極に正のバイアスを印加することで、チャネル領域に反転層が形成され、エミッタ層とｎ型ベース層が反転層で接続されて電流が流れる。この電流はコレクタ電極に流れる。上記エミッタ電極等には、例えば純ＡｌやＡｌ−Ｓｉ合金等のＡｌ系膜が用いられている。

ＩＧＢＴなどのパワー半導体素子はｐｎ接合を用いるが、ｐｎ接合内部では電界強度がｐｎ界面に近づくにつれて増加し、ｐｎ接合界面が最も電界強度が大きくなる。ｐｎ接合界面にはキャリアがほとんどなく、空乏層が生じる。前記ＩＧＢＴの場合は、ゲート電極に負のバイアスを印加すると、空乏層が広がる。空乏層が広がると電界強度が小さくなるが、実際には基板界面で空乏層が縮小し、電界強度が増大するために耐圧が低下する。このため絶縁破壊が生じてしまう。

耐圧の低下による絶縁破壊に対して、プレーナ型の素子に対して、ｐｎ接合界面の露出部の電界緩和を図る手法として、ガードリングと呼ばれる構造が用いられている（図２）。ｎ型基板２１上にｐ層２２が形成されたｐｎ接合の場合、逆バイアスを加えると接合界面で空乏層２３が生じて、ｐｎ接合の端部で縮まる。このとき、ｐ層の端から少し距離を置き、周辺を囲むようにｐ層（ガードリング）２４を形成すると、ｐｎ接合の界面が伸びて空乏層２３が広がる。外周にｐ層（ガードリング）２４を複数設けることで空乏層２３が伸びて電界集中を緩和できるため、パワー半導体素子の絶縁破壊を生じにくくすることができる。

図３のように、ガードリング３１の本数を増やすと高耐圧が得られるため、高耐圧のパワー半導体素子３０で用いられるが、一方でチップ面積が増える。
ガードリングの本数を増やしたときに、ガードリングの十分に機能させるためには、複数のガードリング間で電位を最適値に固定されていることが好ましい。特許文献１には、複数のガードリングに導体を積層して同電位とし、更にシリコン窒化膜で形成された半絶縁膜で導体を全面的に覆い、半絶縁膜の導電率を外周部でモニターするパワー半導体素子が提案されている。これにより、半絶縁膜の導電率や界面電荷量がウェハ面内、ウェハ間、ロット間でばらつく場合に対応が可能となる。

特開２０１２−４４２８号公報

しかしながら、特許文献１ではパワー半導体素子における半絶縁膜としてシリコン窒化膜を用いているが、該シリコン窒化膜の形成方法に関する記載がない。
シリコン窒化膜の一般的な形成方法としてＣＶＤ法が挙げられるものの、ＣＶＤ法で形成されるシリコン窒化膜は絶縁性である。一方、パワー半導体素子の特性上、シリコン窒化膜には最適な抵抗率や窒素含有量が制限されることから、該ＣＶＤ法により形成される絶縁性シリコン窒化膜は適さない。

そこで本発明は、ガードリング構造を有する高耐圧のパワー半導体素子であって、該ガードリングを覆うシリコン窒化膜が半絶縁性であり、導電率が均一で、かつ容易に導電率の制御が可能なガードリング構造を有するパワー半導体素子を提供することを目的とする。

本発明者らは、鋭意研究を重ねた結果、ガードリング構造に用いるシリコン窒化膜は、窒素ガス又はアルゴンと窒素との混合ガスを用いた反応性スパッタによって成膜することにより、シリコン窒化膜に含まれる窒素量を最適な量にコントロールすることができ、形成したシリコン窒化膜を半絶縁性とすることができることを見出し、本発明を完成するに至った。

すなわち、本発明は、以下の［１］〜［４］に係るものである。
［１］ 半導体基板と、前記半導体基板上に形成された複数のガードリングと、前記複数のガードリングの各々に個別に接続された複数の導体と、前記導体の少なくとも１を覆うように形成されかつ隣接する前記ガードリングと導通している半絶縁性シリコン窒化膜とを備えたパワー半導体素子であって、
前記半絶縁性シリコン窒化膜に含まれる窒素量が４０原子％以上６５原子％未満であるパワー半導体素子。
［２］ 前記半絶縁性シリコン窒化膜の電気抵抗率が１×１０^６Ω・ｃｍ以上１×１０^１０Ω・ｃｍ未満である前記［１］に記載のパワー半導体素子。
［３］ 前記［１］又は［２］に記載のパワー半導体素子を製造する方法であって、
前記半絶縁性シリコン窒化膜が、窒素ガス又はアルゴンと窒素との混合ガスを用いた反応性スパッタ法により成膜され、
前記混合ガス中の窒素の総流量比が１０体積％以上１００体積％未満であるパワー半導体素子の製造方法。
［４］ 前記［１］又は［２］に記載のパワー半導体素子における前記半絶縁性シリコン窒化膜を成膜するための、比抵抗１００Ω・ｃｍ以下である多結晶又は単結晶シリコンターゲット材料。

本発明によれば、得られるシリコン窒化膜中に欠陥が形成され、その欠陥に起因した極浅い準位を起点に室温で励起したキャリアが電気伝導を担うことができることから、シリコン窒化膜の成膜条件によって導電率を制御することが可能である。すなわち、シリコン窒化膜は半絶縁性となり、複数のガードリングを備えるパワー半導体素子の電位が安定的に固定され、素子の歩留り向上が期待できる。以上より、エミッタ電極−コレクタ電極間のリークを低減し、安定したブロッキング電圧を得ることができる。また、成膜条件を最適化することにより、半絶縁性シリコン窒化膜を従来のＣＶＤ法以上の成膜速度で製造することも可能である。

図１は、一般的なＩＧＢＴの構成を示す概略断面図である。 図２は、一般的なガードリング構造を示す断面図である。 図３は、図２のガードリング構造を含むパワー半導体素子の概略上面図である。 図４は、本発明に係るパワー半導体素子のガードリング構造を示す断面図である。

以下、本発明を詳細に説明するが、本発明は以下の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において、任意に変形して実施することができる。
また本明細書において数値範囲を示す「〜」とは、その前後に記載された数値を下限値及び上限値として含む意味で使用される。

＜パワー半導体素子＞
本発明に係るパワー半導体素子は、半導体基板と、前記半導体基板上に形成された複数のガードリングと、前記複数のガードリングの各々に個別に接続された複数の導体と、前記導体の少なくとも１を覆うように形成されかつ隣接する前記ガードリングと導通している半絶縁性シリコン窒化膜とを備え、前記半絶縁性シリコン窒化膜に含まれる窒素量が４０原子％以上６５原子％未満であることを特徴とする。

パワー半導体素子は、例えば図４に示すように、ｎ型基板４１上にｐ層４２が形成されたｐｎ接合の場合、エミッタ電極４５に近接して複数のガードリング４３が形成され、該ガードリング４３上にｎ型基板４１側から順に、エミッタ電極４５と同一の導体４６及び半絶縁性シリコン窒化膜４７が積層されている。半絶縁性シリコン窒化膜４７は保護用シリコン窒化膜４８で覆われていてもよい。

半絶縁性シリコン窒化膜４７は複数の導体２６のうち少なくとも１を覆うように形成され、かつ、隣接するガードリング４３と導通している。隣接するガードリング４３と導通するとは、該半絶縁性シリコン窒化膜４７が隣接するガードリング４３と必ずしも直接接触している必要はなく、図４のように、隣接するガードリング４３上に形成された導体４６と接触していることによって、該隣接するガードリング４３と導通していればよい。

（半絶縁性シリコン窒化膜）
本発明における半絶縁性シリコン窒化膜に含まれる窒素量は４０原子％以上６５原子％未満である。４０原子％以上であることで電気抵抗率を大きくし、パワー半導体素子のエミッタ電極−コレクタ電極間のリーク電流を低減することができる。また、６５原子％未満であることで電気抵抗率を過度に大きくすることを防ぎ、チャージアップによる絶縁破壊防止効果を得ることができる。。また、該窒素量はプロセスマージンを考慮した安定性、再現性の点から４２原子％以上が好ましく、４５原子％以上がより好ましい。また同様の点から６２原子％以下が好ましく、６０原子％以下がより好ましい。

半絶縁性シリコン窒化膜の電気抵抗率はパワー半導体素子のエミッタ電極−コレクタ電極間のリーク電流低減の点から、１×１０^６Ω・ｃｍ以上が好ましく、チャージアップによる絶縁破壊防止の点から１×１０^１０Ω・ｃｍ未満であることが好ましい。電気抵抗率は５×１０^６Ω・ｃｍ以上がより好ましく、１×１０^７Ω・ｃｍ以上がさらに好ましい。また、上限は５×１０^９Ω・ｃｍ以下がより好ましく、１×１０^９Ω・ｃｍ以下がさらに好ましい。

半絶縁性シリコン窒化膜は、反応性スパッタ法により成膜することが好ましい。反応性スパッタ法とは、スパッタする際にチャンバー内に特定のガスを流し、スパッタリングターゲット材料の構成物質に含まれる成分と、該ガスの生成物質とを薄膜として堆積させる方法を言う。
反応性スパッタ法によれば、窒素ガスとアルゴンとの混合割合を変えたり、成膜パワーを調整することにより、得られるシリコン窒化膜において所望の窒素添加量を実現でき、それにより、得られる半絶縁性シリコン窒化膜の電気抵抗率（導電率）を最適な値に制御することができる。
すなわち、反応性スパッタ法で用いるスパッタガスの総流量に対する窒素流量比を減らすと、シリコン窒化膜に含まれる窒素量が減り、電気抵抗率が低下する。また、スパッタ時の成膜パワーを小さくすると、膜中の窒素量が減り、電気抵抗率が低下する。
シリコン窒化膜の電気抵抗率の制御により、パワー半導体素子におけるエミッタ電極−コレクタ電極間のリークを低減し、安定したブロッキング電圧を得ることが可能となる。

反応性スパッタ法により得られる半絶縁性シリコン窒化膜は、膜中に欠陥が形成され、その欠陥に起因した極浅い準位を起点に室温で励起したキャリアが電気伝導を担うことから、半絶縁性シリコン窒化膜の成膜条件によって導電率を制御することが可能となる。このため、複数のガードリングを備えるパワー半導体素子の電位が安定的に固定され、パワー半導体素子の歩留り向上が期待できる。

また、反応性スパッタ法により得られる半絶縁性シリコン窒化膜はアモルファスとなり、膜中に窒素が均一に分散することから、膜内の導電率を均一にすることもできる。
スパッタリング条件を最適化することにより、半絶縁性シリコン窒化膜の成膜速度を、従来のＣＶＤ法による成膜速度よりも速くすることも可能である。例えば、放電パワーを増加させる、ターゲットと基板の距離を小さくする、スパッタ時の圧力を下げる、等を行うことで、成膜速度を速くすることができる。成膜速度は、５０ｎｍ／分以上が好ましく、８０ｎｍ／分以上がより好ましい。

反応性スパッタ法により半絶縁性シリコン窒化膜を形成する場合、アルゴンと窒素との混合ガスを用いた反応性スパッタ法により成膜することが好ましく、前記混合ガス中の窒素の総流量比は窒素との反応性と成膜速度、異常放電抑制の点から１０体積％以上１００体積％以下がより好ましい。すなわち、窒素ガス単独、又は、窒素の総流量比が１０体積％以上１００体積％未満のアルゴンと窒素との混合ガスがより好ましい。混合ガスの場合、窒素の総流量比は２０体積％以上がさらに好ましく、８０体積％以下がさらに好ましい。

反応性スパッタ法におけるスパッタ時のパワーは大きくするほどシリコン窒化膜中の窒素量は小さくなり、電気抵抗率も小さくなる。スパッタリング装置やその他の条件によって、スパッタ時のパワーを調整し、所望の窒素量及び電気抵抗率を実現することができる。

スパッタリング時の雰囲気及び成膜パワー以外の成膜条件は、一般的な条件で行えばよい。すなわち、例えば基板温度は１０〜２５０℃が好ましく、到達真空度は８×１０^４Ｐａ以下、成膜時ガス圧は０．１〜０．５Ｐａ、ターゲット−基板間距離は４〜１２ｃｍがそれぞれ好ましい。

反応性スパッタ法によるシリコン窒化膜を形成するターゲット材料は、シリコンターゲット材料が好ましい。シリコンターゲット材料は単結晶シリコンでも多結晶シリコンでもよく、比抵抗が１００Ω・ｃｍ以下であると、異常放電を抑制し、直流電源が使用できるため、高速成膜の点から好ましく、１Ω・ｃｍ以下がより好ましい。また、比抵抗の下限は、比抵抗を下げるためにターゲットに添加するドーパントがあまりに多すぎると、パワー半導体素子の特性に影響を及ぼす懸念から、０．０００１Ω・ｃｍ以上が好ましい。

シリコンターゲット材料におけるシリコンとしては、例えば、Ｓｂドープ多結晶シリコンやＢドープ多結晶シリコン、リンドープ多結晶シリコン、ヒ素ドープ多結晶シリコン等が挙げられる。中でも、Ｓｂドープ多結晶シリコンやＢドープ多結晶シリコン、リンドープ多結晶シリコンが、原材料供給の点から好ましい。

半絶縁性シリコン窒化膜を、反応性スパッタ法ではなくＣＶＤ法によって形成する場合を検討する。
ＣＶＤ法には熱反応で成膜するＬＰ−ＣＶＤ法とプラズマを用いて成膜するプラズマＣＶＤ法があるが、シリコン窒化膜の組成を化学量論組成からずらし、電気抵抗率を変化させるためには、プラズマＣＶＤ法を用いる必要がある。

プラズマＣＶＤ法の場合、成膜に用いるシランガスとアンモニア及び窒素ガスの少なくともいずれか一方との混合比やパワーを調整して所望の特性に調整する必要がある。
また、成膜時に３００℃程度に基板を加熱するため、室温に戻した時にＳｉＮ膜に応力が加わりやすい。ＩＧＢＴなどのパワー半導体では、スイッチング特性を向上させるために、研磨等により基板を１００μｍ以下にする。このとき、前記応力が大きいと基板が反り、破損する場合がある。
以上より、プラズマＣＶＤ法により本発明における半絶縁性シリコン窒化膜を形成することは可能であるが、基板の反り等の観点から、前記反応性スパッタ法により形成することが好ましい。なお、反応性スパッタ法の場合は基板温度を室温のままで成膜するため、応力変化を抑えることができる。

本発明に係るパワー半導体素子において、半絶縁性シリコン窒化膜は、導体を均一に被覆し、複数存在するガードリングの電圧を均一かつ安定にさせる役割を有する。一方、前記導体はエミッタ電極と同時に成膜するため、膜厚は４μｍ以上と厚い。そこで、半絶縁性シリコン窒化膜はガードリングの電圧の均一性及び安定性のため、膜厚は１００ｎｍ以上が好ましく、２００ｎｍ以上がより好ましい。一方で、半絶縁性シリコン窒化膜の膜厚が厚すぎるとエッチング加工が困難となるため、６００ｎｍ以下が好ましく、５００ｎｍ以下がより好ましい。

半絶縁性シリコン窒化膜の下地は、絶縁膜（ＢＰＳＧ（Ｂｏｒｏｎ−Ｐｈｏｓｐｈｏ−Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）などのシリコン酸化膜系材料）や、導体やエミッタ電極に用いられる純ＡｌやＡｌ−Ｓｉ等である。
反応性スパッタ法では、スパッタ粒子が一定のエネルギーを持って基板に衝突するため、一般に密着性が向上する。本発明においても、反応性スパッタ法により形成された半絶縁性シリコン窒化膜の下地との密着性は良好となる。

（その他の構成）
パワー半導体素子を構成するその他の部分は、従来公知のものを従来と同様に用いることができ、その形成方法も従来と同様である。
すなわち、ガードリング構造における半導体基板としては、シリコン、ＳＯＩ（絶縁膜上に単結晶シリコンを形成した基板）、ＳｉＣ等を用いることができる。またｐ層やガードリング（ｐ層）としては、シリコン、ＳＯＩ、ＳｉＣ等へのイオン注入によって形成することができる。絶縁層としては、シリコン酸化膜やシリコン窒化膜、シリコン酸窒化膜、ＢＰＳＧ（Ｂｏｒｏｎ−Ｐｈｏｓｐｈｏ−Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）やＰＳＧ（Ｐｈｏｓｐｈｏ−Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）等を用いることができ、ＣＶＤ法等によって形成することができる。エミッタ電極や導体としては、ＡｌやＡｌ−Ｓｉ、Ｔｉ等を用いることができ、スパッタ等によって形成することができる。保護用シリコン窒化膜としてはシリコン窒化膜、シリコン酸窒化膜等を用いることができ、ＣＶＤ法等によって形成することができる。

（パワー半導体素子の製造方法）
本発明に係るパワー半導体素子は、前記半絶縁性シリコン窒化膜の成膜方法以外は、従来公知の方法により製造することができる。
例えば、下記の工程を含むことができる。これらはすべての工程を含んでも、一部の工程を含んでもよい。
（ａ）ゲート絶縁膜を熱酸化によって形成する工程、
（ｂ）ゲート電極となるポリシリコンをＣＶＤ法によって成膜する工程、
（ｃ）ポリシリコンをエッチング加工して電極形状に加工する工程、
（ｄ）半導体基板にイオン注入装置によって不純物イオンを注入する工程（エミッタ層領域へのｎ型不純物注入、ガードリングおよびボディー領域へのｐ型不純物の注入）、
（ｅ）ゲート電極上に層間絶縁膜としてシリコン酸化膜をＣＶＤ法によって成膜する工程、
（ｆ）エミッタ電極と基板との間に電気的接続できるように、ゲート絶縁膜および層間絶縁膜の一部をエッチングにより除去する工程、
（ｇ）エミッタ電極となるＡｌ−Ｓｉをスパッタによって成膜する工程、
（ｈ）Ａｌ−Ｓｉをエッチング加工して電極形状に加工する工程、
（ｉ）半絶縁性シリコン窒化膜をスパッタによって成膜する工程、
（ｊ）ゲート電極およびエミッタ電極上の半絶縁性シリコン窒化膜をエッチングにより除去する工程、
（ｋ）保護膜となる絶縁性シリコン窒化膜をＣＶＤ法によって成膜する工程、
（ｌ）外部から電極との電気的接続を行うために、エミッタ電極およびゲート電極上の絶縁性シリコン窒化膜およびシリコン酸化膜を除去する工程。

＜シリコンターゲット材料＞
また本発明は、上述した半絶縁性シリコン窒化膜を成膜するためのシリコンターゲット材料にも関する。
すなわち、半絶縁性シリコン窒化膜を反応性スパッタ法により成膜する際に用いるシリコンターゲット材料は、異常放電によるターゲット割れを防ぐ観点から比抵抗１００Ω・ｃｍ以下が好ましく、１Ω・ｃｍ以下がより好ましい。また、比抵抗を下げるためにターゲットに添加するドーパントがあまりに多すぎると、所望の窒化膜が得られなくなるおそれがあることから、０．０００１Ω・ｃｍ以上が好ましい。
シリコンターゲット材料は多結晶のシリコンターゲットであっても、単結晶のシリコンターゲットであってもよく、好ましい具体例は先述したとおりである。

以下に、実施例を挙げて本発明をさらに具体的に説明するが、本発明は、これらの実施例に限定されるものではなく、本発明の趣旨に適合し得る範囲で変更を加えて実施することが可能であり、それらはいずれも本発明の技術的範囲に包含される。

＜パワー半導体素子の製造１（Ｎｏ．１−１〜１−８）＞
ガードリング構造に関して、反応性スパッタ法で窒化シリコン膜又はシリコン膜を形成したＳｉ−ＩＧＢＴを用いて検討を行った。
すなわち、Ａｌ−Ｓｉエミッタ電極が既に形成された素子を用いた。該素子のガードリング上にはＡｌ−Ｓｉエミッタ電極と同じレイヤで導体（Ａｌ−Ｓｉ電極）が形成されている。その後、該導体上に反応性スパッタ法を用いてシリコン窒化膜（ＳｉＮ）又はシリコン膜を形成した。シリコン窒化膜又はシリコン膜の成膜にはシリコンターゲットを使用し、アルゴンと窒素の混合ガスによるＲＦマグネトロンスパッタ、又はアルゴンガスによるＤＣマグネトロンスパッタを用いて下記成膜条件により成膜を行った。

（シリコン窒化膜又はシリコン膜の成膜条件）
膜厚：２２０ｎｍ
スパッタリングターゲット：Ｓｂドープ多結晶Ｓｉ（直径φ＝４インチ、電気抵抗率０．０２Ω・ｃｍ）
装置：スパッタリング装置（アルバック社製、ＣＳ−２００）
スパッタガス：アルゴン、窒素
ガス圧：２ｍＴｏｒｒ
パワー：ＲＦ２５０〜５００Ｗ
Ｔ／Ｓ距離：１２ｃｍ

シリコン窒化膜（Ｎｏ．１−２〜１−８）又はシリコン膜（Ｎｏ．１−１）を成膜後、フォトレジストを塗布してリソグラフィにてレジストパターンを形成した。すなわち、ガードリング部分にシリコン窒化膜又はシリコン膜が残るよう、六フッ化硫黄ガスを用いてプラズマエッチングによって、シリコン窒化膜又はシリコン膜をパターニングした。次いで剥離液（東京応化工業（株）製、ＴＯＫ１０６）を用いてレジストを剥離した後、フォーミングガスを用いて、シンタリングを行った。ウェハを研磨後、熱処理によって研磨ダメージを回復し、ウェハ裏面のコレクタ層のイオン注入と純アルミニウムを用いたコレクタ電極のスパッタ成膜を行い、４００℃の活性化熱処理を加えた。これにより、パワー半導体素子を得た。

＜シリコン窒化膜又はシリコン膜の評価１＞
表１にＮｏ．１−１〜１−８それぞれのシリコン窒化膜又はシリコン膜の成膜条件と、電気抵抗率、窒素含有量の評価結果をまとめた。電気抵抗率と窒素含有量の評価条件を下記に示す。

（シリコン窒化膜又はシリコン膜の電気抵抗率）
装置：ハイレスタＭＣＰ−ＨＴ４５０（三菱化学アナリテック社製、ＵＲＳプローブ利用、ＲＣＦ（Ｓ）補正係数１０．０９）
サンプル基板：イーグルガラス（コーニング社製）、熱酸化膜付きＳｉ基板
換算方法：
体積抵抗率Ｐｖ＝Ｖ／Ｉ×ＲＣＦ×ｔ
ここで、Ｖは電圧、Ｉは電流、ＲＣＦは形状補正係数、ｔは膜厚である。

（シリコン窒化膜又はシリコン膜の窒素含有量）
装置：ＰＨＩ６５０走査型オージェ電子分光装置（パ−キン・エルマ−社製）
・一次電子
エネルギー、電流：１０ｋｅＶ、約１５０ｎＡ
入射角度：試料法線に対して３０°
・分析領域
約４０μｍ×５０μｍ
・イオンスパッタ（Ａｒ^＋）
エネルギー、電流：３ｋｅＶ、２５ｍＡ
入射角度：試料法線に対して約５８°
スパッタ速度：約２０ｎｍ／ｍｉｎ
・定量方法
各元素のピ−ク強度（Ｐｅａｋ−ｔｏ−Ｐｅａｋ）とその相対感度係数を用い、次式に基づいて定量を行った。なお、各元素の相対感度係数は、実測値ではなく、装置付属のハンドブックに掲載されている値を用いた。

＜パワー半導体素子の評価１＞
上記で得られたガードリング構造を耐圧１７００ＶのＩＧＢＴに用いて、パワー半導体素子特性を確認した。表１に、パワー半導体素子のリーク電流値（５０Ｖ、１８００Ｖ）、ブロッキング電圧（耐圧）をまとめた。

表１中、Ｎｏ．１−１のパワー半導体素子はリファレンスとして、アルゴンガスのみ（窒素流量比０％）でシリコンターゲット（Ｓｉターゲット）をＤＣ（直流）スパッタリングして成膜したａ−Ｓｉ膜（シリコン膜）を用いた結果を示す。アモルファスＳｉ膜の電気抵抗率が小さく、エミッタ電極−コレクタ電極間のリーク電流が大きいため、パワー半導体素子特性を満たしていない。
またＮｏ．１−２およびＮｏ．１−３のパワー半導体素子はシリコン窒化膜が形成されているものの、該膜中の窒素含有量が小さく電気抵抗率が小さいため、エミッタ電極−コレクタ電極間のリーク電流が大きい。
次にＮｏ．１−４〜Ｎｏ．１−７のパワー半導体素子は、電気抵抗率が２．８６×１０^７〜６．１３×１０^９Ω・ｃｍであり、このときのリーク電流、ブロッキング電圧ともに問題ないレベルであった。Ｎｏ．１−８のパワー半導体素子については、電気抵抗率が１．１０×１０^１０Ωｃｍと高く、定格よりも小さい電圧ではリーク電流は小さいものの、定格と同等の高電圧を加えるとリーク電流が増大した。これはガードリング間の電圧が不安定となり、不具合が生じているものと思われる。

また、パワー半導体素子を製造する工程において、エミッタ電極上の半絶縁性シリコン窒化膜をエッチングにより除去する工程を含む場合、Ｎｏ．１−１およびＮｏ．１−２のパワー半導体素子の場合、エミッタ電極上に、シリコンとエミッタ電極のアルミニウムが反応した反応生成物が残渣として残る。これは半絶縁性シリコン窒化膜上の保護用シリコン窒化膜を成膜する際に３００℃程度の熱履歴を受けるが、その際に、シリコンリッチな膜は下地のアルミニウムと容易に反応生成物を作り、これがエッチングで除去できないために残渣として生じたものと考えられる。

＜パワー半導体素子の製造２（Ｎｏ．２−１〜２−１１）＞
ガードリング構造に関して、反応性スパッタ法又はプラズマＣＶＤ法で窒化シリコン膜又はシリコン膜を形成したＳｉ−ＩＧＢＴを用いて検討を行った。
すなわち、Ａｌ−Ｓｉエミッタ電極が既に形成された素子を用いた。該素子のガードリング上にはＡｌ−Ｓｉエミッタ電極と同じレイヤで導体（Ａｌ−Ｓｉ電極）が形成されている。その後、該導体上に反応性スパッタ法又はプラズマＣＶＤ法を用いてシリコン窒化膜又はシリコン膜を形成した。シリコン窒化膜又はシリコン膜の成膜には反応性スパッタ法においてはシリコンターゲットを使用し、アルゴンと窒素との混合ガス、窒素ガス若しくはアルゴンガスによるＲＦマグネトロンスパッタ（Ｎｏ．２−３〜２−８）、又は、アルゴンと窒素との混合ガス、若しくはアルゴンガスによるＤＣマグネトロンスパッタ（Ｎｏ．２−９〜２−１１））を用いて下記成膜条件により成膜を行った。またプラズマＣＶＤ法（Ｎｏ．２−１及び２−２）においてはシランとアンモニアと窒素ガスを用いて下記成膜条件により成膜を行った。

（シリコン窒化膜又はシリコン膜の成膜条件：反応性スパッタ法（Ｎｏ．２−３〜２−１１））
膜厚：２２０ｎｍ
スパッタリングターゲット：Ｂドープ多結晶Ｓｉ（直径φ＝４インチ、電気抵抗率０．０２Ω・ｃｍ、Ｎｏ．２−３〜２−１１）
装置：ロードロック付スパッタリング装置（アルバック社製、ＣＳ−２００）（Ｎｏ．２−３〜２−８）
スパッタリング装置（（株）島津製作所製、ＨＳＭ−５４２）（Ｎｏ．２−９〜２−１１）
スパッタガス：アルゴン、窒素
ガス圧：２ｍＴｏｒｒ
パワー：ＲＦ２５０〜５００Ｗ（Ｎｏ．２−３〜２−８）、ＤＣ２５０〜５００Ｗ（Ｎｏ．２−９〜２−１１）
Ｔ／Ｓ距離：１２ｃｍ（ＣＳ−２００使用時）、４ｃｍ（ＨＳＭ−５４２使用時）

（シリコン窒化膜又はシリコン膜の成膜条件：プラズマＣＶＤ法（Ｎｏ．２−１〜２−２））
プロセスガス：シラン、アンモニア、窒素
アンモニアガス（５０〜１００ｓｃｃｍ）、Ｎ_２−１０体積％シラン混合ガス（３００ｓｃｃｍ）、窒素ガス（０〜５０ｓｃｃｍ）
装置：ロードロック式３連プラズマＣＶＤ装置（ＳＡＭＣＯ社製、ＰＤ−２２０３Ｌ）
膜厚：１００ｎｍガス圧：１３３Ｐａ
パワー：１００Ｗ
製膜温度：３２０℃

シリコン窒化膜又はシリコン膜を成膜後、前記＜パワー半導体素子の製造１＞と同様にして、パワー半導体素子を得た。

＜シリコン窒化膜又はシリコン膜の評価２＞
表２にＮｏ．２−１〜２−１１それぞれのシリコン窒化膜又はシリコン膜の成膜条件と、電気抵抗率、窒素含有量の評価結果をまとめた。電気抵抗率と窒素含有量の評価条件は前記＜シリコン窒化膜又はシリコン膜の評価１＞における条件と同様である。

表２中、プラズマＣＶＤ法で作製したＮｏ．２−１及び２−２のシリコン窒化膜の抵抗率は１×１０^１０Ω・ｃｍ以上となり、半絶縁性のシリコン窒化膜は得ることができなかった。一方、成膜ガス中の窒素流量比（窒素添加量）を調整して、シリコン窒化膜に含まれる窒素量を４０原子％以上６５原子％未満とすることにより、電気抵抗率１×１０^６Ω・ｃｍ〜１×１０^１０Ω・ｃｍを示す半絶縁性シリコン窒化膜を実現でき、さらには、ＣＶＤ法と同等又はＣＶＤ法よりも速い速度で成膜することができた。

本発明における半絶縁性シリコン窒化膜を備えたパワー半導体素子とすることにより、パワー半導体素子が安定に動作し、歩留りの向上を期待することができる。

１０ ＩＧＢＴ
１１ コレクタ電極
１２ コレクタ層
１３ ベース層
１４ ボディー領域
１５ エミッタ層
１６ ゲート絶縁膜
１７、３３ ゲート電極
１８ 層間絶縁膜
１９、２５、３２、４５ エミッタ電極
２１、４１ ｎ型基板
２２、４２ ｐ層
２３ 空乏層
２４、４３ ｐ層（ガードリング）
３０ パワー半導体素子
３１ ガードリング
４４ 絶縁層
４６ 導体
４７ 半絶縁性シリコン窒化膜
４８ 保護用シリコン窒化膜

Claims (4)

1. 半導体基板と、前記半導体基板上に形成された複数のガードリングと、前記複数のガードリングの各々に個別に接続された複数の導体と、前記導体の少なくとも１を覆うように形成されかつ隣接する前記ガードリングと導通している半絶縁性シリコン窒化膜とを備えたパワー半導体素子であって、
   前記半絶縁性シリコン窒化膜に含まれる窒素量が４０原子％以上６５原子％未満であるパワー半導体素子。
2. 前記半絶縁性シリコン窒化膜の電気抵抗率が１×１０^６Ω・ｃｍ以上１×１０^１０Ω・ｃｍ未満である請求項１に記載のパワー半導体素子。
3. 請求項１又は２に記載のパワー半導体素子を製造する方法であって、
   前記半絶縁性シリコン窒化膜が、窒素ガス又はアルゴンと窒素との混合ガスを用いた反応性スパッタ法により成膜され、
   前記混合ガス中の窒素の総流量比が１０体積％以上１００体積％未満であるパワー半導体素子の製造方法。
4. 請求項１又は２に記載のパワー半導体素子における前記半絶縁性シリコン窒化膜を成膜するための、比抵抗１００Ω・ｃｍ以下である多結晶又は単結晶シリコンターゲット材料。

Images