JP2017191846A - 半導体装置 - Google Patents

Abstract

【課題】温度サイクル下において半導体素子と外部電極との間をダイレクトリードボンディング方式により接合している接合部での異常発生が十分に抑制されている半導体装置を提供する。【解決手段】第１主面１Ａ（第１面）を有する半導体素子１と、第１面に面する第４主面２Ｂ（第２面）を有する外部電極２と、半導体素子１の第１面と外部電極２の第２面との間に配置されており、第１面に面する第６主面３Ｂ（第３面）と、第３面の反対側に位置し、かつ第２面に面する第５主面３Ａ（第４面）とを有する緩衝部材３と、第１面と第３面とを接合している第１接合部材１１と、第２面と第４面とを接合している第２接合部材１２とを備える。緩衝部材３の熱膨張率は半導体素子１の熱膨張率と外部電極２の熱膨張率との間の値である。緩衝部材３の第３面および第４面の各面積は半導体素子１の第１面の面積の半分未満である。【選択図】図１

Description

本発明は、半導体装置に関し、特に半導体素子と外部電極とがダイレクトリードボンディング方式により接合されている半導体装置に関する。

一般的に半導体装置は、半導体素子の表面電極部が外部電極（外部端子）を介して半導体装置の外部と電気的に接続可能に設けられている。従来、半導体素子の表面電極部と外部電極（外部端子）との接続方式として、例えばワイヤボンディング方式およびダイレクトリードボンディング方式が知られている。

ダイレクトリードボンディング方式では、半導体素子の表面電極部と外部電極としてのリードフレームとがはんだなどの接合材を介して直接接合される。一般的に、ダイレクトリードボンディング方式では、半導体素子と熱膨張率の差が大きい材料で構成されているリードフレームが使用される。半導体装置が温度サイクルに曝されたとき等に、半導体素子とリードフレームとの熱膨張率の差に起因して生じる応力は、これらの間を接合する接合材または表面電極部にクラックを生じさせたり、接合材と半導体素子またはリードフレームとの間の剥離を生じさせる。

特開２００５‐１９６９４号公報には、ダイレクトリードボンディング方式により接合されたＳｉチップの電極部と端子部との接合部において、温度サイクルによる破損発生を抑制するため、電極部と端子部との間に応力緩衝部が挿入されたパワーモジュールが開示されている。

特開２００５−１９６９４号公報

しかしながら、例えばワイドバンドギャップ半導体からなるパワー半導体素子を備える半導体装置など要求される最大動作温度が比較的高い半導体装置では、使用に際し、パワー半導体素子と外部電極との間をダイレクトリードボンディング方式により接合している接合部に生じる応力も大きくなる。このような半導体装置は、特開２００５‐１９６９４号公報に記載の構成を採用しても、接合部に生じる応力を十分に抑制してすることが困難であり、当該接合部においてクラックまたは剥離などの異常発生を抑制することが困難である。

本発明は、上記のような課題を解決するためになされたものである。本発明の主たる目的は、使用に際して生じる温度サイクル下において、半導体素子と外部電極との間をダイレクトリードボンディング方式により接合している接合部での異常発生が十分に抑制されている半導体装置を提供することにある。

本発明に係る半導体装置は、第１面を有する半導体素子と、第１面に面する第２面を有する外部電極と、半導体素子の第１面と外部電極の第２面との間に配置されており、第１面に面する第３面と、第３面の反対側に位置し、かつ第２面に面する第４面とを有する緩衝部材と、第１面と第３面とを接合している第１接合部材と、第２面と第４面とを接合している第２接合部材とを備える。緩衝部材の熱膨張率は、半導体素子の熱膨張率と外部電極の熱膨張率との間の値であり、緩衝部材の第３面および第４面の各面積は、半導体素子の第１面の面積の半分未満である。

本発明によれば、使用に際して生じる温度サイクル下において、半導体素子と外部電極との間をダイレクトリードボンディング方式により接合している接合部での異常発生が十分に抑制されている半導体装置を提供する。

実施の形態１に係る半導体装置を示す断面図である。 実施の形態１に係る半導体装置の半導体素子、外部電極、および緩衝部材の相対的な位置関係を示すための平面図である。 実施の形態１に係る半導体装置の半導体素子および緩衝部材の相対的な位置関係を示すための平面図である。 実施の形態１に係る半導体装置の変形例を示す平面図である。 実施の形態１に係る半導体装置の変形例を示す平面図である。 実施の形態２に係る半導体装置を示す断面図である。

以下、図面を参照して、本発明の実施の形態について説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰返さない。

（実施の形態１）
＜半導体装置の構成＞
図１および図２を参照して、実施の形態１に係る半導体装置１００について説明する。半導体装置１００は、半導体素子１、外部電極２、緩衝部材３、ＤＢＣ（Ｄｉｒｅｃｔ Ｂｏｎｄ Ｃｏｐｐｅｒ）４、および金属ベース板５と、これらの部材間を接合する接合部材１１，１２，１３，１４とを備える。図１は、半導体装置１００の断面図である。図２は、半導体素子１、外部電極２、および緩衝部材３の相対的な位置関係を示す平面図である。図２において、半導体装置１００を構成する他の部材は図示しない。以下熱膨張率（線膨張係数）の値を示している箇所では、×１０^-6を省略して記載している。

半導体素子１は、第１主面１Ａ（第１面）と、第１主面１Ａの反対側に位置する第２主面１Ｂとを有している。第１主面１Ａの少なくとも一部上には、図示しない表面電極が形成されている。表面電極を含む第１主面１Ａの一部領域は、後述する第１接合部材１１を介して緩衝部材３の第６主面３Ｂ（第３面）と接合されている。第１接合部材１１と接合されている第１主面１Ａの一部領域は、第１主面１Ａ上において、任意の場所に形成され得るが、好ましくは半導体素子１の第１主面１Ａの外周端部よりも内側に位置する領域上に形成されている。第２主面１Ｂは、後述する第３接合部材１３を介してＤＢＣ４の第７主面４Ａと接合されている。半導体素子１の熱膨張率（線膨張係数）αは、例えば３以上５以下程度である。半導体素子１は、任意の半導体材料で構成された任意の半導体素子であればよいが、例えばＳｉまたはＳｉＣからなるＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、ダイオードなどである。

外部電極２は、第３主面２Ａと、第３主面の反対側に位置する第４主面２Ｂ（第２面）とを有している。第４主面２Ｂは、半導体素子１の第１主面１Ａ（第１面）に面している。第４主面２Ｂの一部領域は、後述する第１接合部材１１を介して緩衝部材３と接合されている。外部電極２の当該一部領域は、例えば第４主面２Ｂの外周端部よりも内側に位置している。外部電極２を構成する材料は、導電性を有する任意の材料であればよいが、例えば銅（Ｃｕ）またはアルミニウム（Ａｌ）を含んでいる。外部電極２の熱膨張率（線膨張係数）αは、例えば１７以上２１以下程度である。外部電極２の熱膨張率は、半導体素子１の熱膨張率よりも大きい。

緩衝部材３は、第５主面３Ａ（第４面）と、第５主面３Ａの反対側に位置する第６主面３Ｂ（第３面）とを有している。第６主面３Ｂは、半導体素子１の第１主面１Ａ（第１面）に面している。第５主面３Ａは、外部電極２の第４主面２Ｂ（第２面）に面している。緩衝部材３の熱膨張率は、半導体素子１の熱膨張率と外部電極２の熱膨張率との間の値であり、具体的には、半導体素子１の熱膨張率よりも大きく外部電極２の熱膨張率よりも小さい。好ましくは、緩衝部材３の熱膨張率は、半導体素子１の熱膨張率および外部電極２の熱膨張率の平均値の−３０％以上＋２０％以下（平均値の７０％以上１２０％以下）の値である。異なる観点から言えば、緩衝部材３の熱膨張率は、半導体素子１の熱膨張率と外部電極２の熱膨張率との中間値の−３０％以上＋２０％以下の値であるのが好ましい。

緩衝部材３を構成する材料は、その熱膨張率が半導体素子１の熱膨張率と外部電極２の熱膨張率との間の値を示し、かつ導電性を有する任意の材料であればよく、例えばＣＩＣ（Ｃｏｐｐｅｒ Ｉｎｖａｒ Ｃｏｐｐｅｒ）や銅モリブデン（ＣｕＭｏ）、クロム銅（ＣｕＣｒ）などの合金である。上述のように、緩衝部材３の第６主面３Ｂは、第１接合部材１１を介して半導体素子１の第１主面１Ａと接合されている。緩衝部材３の第５主面３Ａは、第２接合部材１２を介して外部電極２の第４主面２Ｂと接合されている。すなわち、半導体素子１と外部電極２とは、第１接合部材１１、緩衝部材３および第２接合部材１２を介して接合されている。なお、半導体装置１００を第１主面１Ａに垂直な方向から平面視したときに、第５主面３Ａおよび第６主面３Ｂは、例えば、第１接合部材１１および第２接合部材１２の周囲に露出していない。

図２を参照して、緩衝部材３は、第５主面３Ａおよび第６主面３Ｂ（図１参照）に垂直な方向から半導体装置１００（図１参照）を平面視したときに、第５主面３Ａおよび第６主面３Ｂの外周端部が半導体素子１および外部電極２の各外周端部よりも内側に配置されている。

緩衝部材３の第６主面３Ｂ（第３面）の面積は、半導体素子１の第１主面１Ａ（第１面）の面積の半分未満である。緩衝部材３の第６主面３Ｂの面積は、好ましくは第１主面１Ａの面積の３％以上４６％以下であり、より好ましくは第１主面１Ａの面積の４％以上４５％以下である。緩衝部材３の第５主面３Ａ（第４面）の面積は、半導体素子１の第１主面１Ａの面積の半分未満である。緩衝部材３の第５主面３Ａの面積は、好ましくは第１主面１Ａの面積の３％以上４６％以下であり、より好ましくは第１主面１Ａの面積の４％以上４５％以下である。緩衝部材３は、任意の構造を有していればよいが、例えば図１に示されるように直方体形状を有している。すなわち、第５主面３Ａと第６主面３Ｂとは、例えば図２に示されるように平面形状が矩形状であり、かつ面積が互いに等しい。

ＤＢＣ４は、第７主面４Ａと、第７主面４Ａの反対側に位置する第８主面４Ｂとを有している。ＤＢＣ４は、第７主面４Ａを有する銅部材４１と、第８主面４Ｂを有する銅部材４２と、セラミックス基板４３とを含む。ＤＢＣ４は、銅部材４１と銅部材４２とが第７主面４Ａに垂直な方向においてセラミックス基板４３を挟むように積層された構造を有している。銅部材４１，４２は、例えば、半導体素子１の第２主面１Ｂに面するセラミックス基板４３の表面上および金属ベース板５の第９主面５Ａに面するセラミックス基板４３の表面上に形成された配線パターンとして構成されている。セラミックス基板４３を構成する材料は、電気的絶縁性を有している任意の材料であればよいが、例えば、窒化珪素、窒化アルミニウムまたはアルミナ等の高熱伝導性の板材を使用することができる。上述のように、第７主面４Ａは、後述する第３接合部材１３を介して半導体素子１の第２主面１Ｂと接合されている。第８主面４Ｂは、後述する第４接合部材１４を介して金属ベース板５の第９主面５Ａと接合されている。

金属ベース板５は、第９主面５Ａと、第９主面５Ａの反対側に位置する第１０主面５Ｂとを有している。上述のように、第９主面５Ａは、第４接合部材１４を介してＤＢＣ４の第８主面４Ｂと接合されている。金属ベース板５を構成する材料は、任意の金属材料であればよいが、例えばＣｕまたはＡｌを含む。この金属ベース板５を介して、冷却機構に接続してもよいし、また、この金属ベース板５自体が冷却機構であることもある。

第１接合部材１１は、上述のように、半導体素子１において表面電極を含む第１主面１Ａの一部領域と緩衝部材３の第６主面３Ｂとを接合している。第２接合部材１２は、上述のように、外部電極２の第４主面２Ｂの一部領域と緩衝部材３の第５主面３Ａとを接合している。第３接合部材１３は、上述のように、半導体素子１の第２主面１ＢとＤＢＣ４の第７主面４Ａとを接合している。第４接合部材１４は、上述のように、ＤＢＣ４の第８主面４Ｂと金属ベース板５の第９主面５Ａとを接合している。第１接合部材１１、第２接合部材１２、第３接合部材１３、および第４接合部材１４を構成する材料は、例えば錫（Ｓｎ）とＣｕとを含むＳｎ−Ｃｎはんだなどであってもよいし、Ｓｎ−銀（Ａｇ）−Ｃｕはんだや、ニッケル（Ｎｉ）やアンチモン（Ｓｂ）が添加されたはんだなどであってもよいし、ＡｇまたはＣｕなどを含む合金材料であってもよいし、ろう材であってもよい。

半導体素子１において、第１接合部材１１を介して緩衝部材３の第６主面３Ｂと接合されている第１主面１Ａの一部領域の面積は、第１主面１Ａの面積の半分未満である。第１主面１Ａの当該一部領域の面積は、好ましくは第１主面１Ａの面積の３％以上４６％以下であり、より好ましくは第１主面１Ａの面積の４％以上４５％以下である。外部電極２において、第２接合部材１２を介して緩衝部材３の第５主面３Ａと接合されている第４主面２Ｂの一部領域の面積は、半導体素子１の第１主面１Ａの面積の半分未満である。第４主面２Ｂの当該一部領域の面積は、好ましくは第１主面１Ａの面積の３％以上４６％以下であり、より好ましくは第１主面１Ａの面積の４％以上４５％以下である。

＜半導体装置の製造方法＞
実施の形態１に係る半導体装置１００の製造方法は、ダイレクトボンディング方式を用いた周知の半導体装置の製造方法と基本的に同様の工程を備えている。半導体装置１００の製造方法は、例えば、半導体素子１、外部電極２、緩衝部材３、ＤＢＣ４、および金属ベース板５が準備される工程と、半導体素子１の第１主面１Ａの一部領域と緩衝部材３の第６主面３Ｂとが第１接合部材１１を介して接合される工程と、外部電極２の第４主面２Ｂの一部領域と緩衝部材３の第５主面３Ａとが第２接合部材１２を介して接合される工程と、半導体素子１の第２主面１ＢとＤＢＣ４の第７主面４Ａとが第３接合部材１３を介して接合される工程と、ＤＢＣ４の第８主面４Ｂと金属ベース板５の第９主面５Ａとが第４接合部材１４を介して接合される工程とを備える。準備する工程では、半導体素子１の第１主面１Ａの面積の半分未満の面積である第５主面３Ａおよび第６主面３Ｂを有する緩衝部材３が準備される。半導体素子１の第１主面１Ａの一部領域と緩衝部材３の第６主面３Ｂとが第１接合部材１１を介して接合される工程、および外部電極２の第４主面２Ｂの一部領域と緩衝部材３の第５主面３Ａとが第２接合部材１２を介して接合される工程は、第１主面１Ａの上記一部領域および第４主面２Ｂの上記一部領域の各面積が第１主面１Ａの面積の半分未満となるように、実施される。このようにして、半導体装置１００が製造される。

＜半導体装置の作用効果＞
半導体装置１００は、第１主面１Ａ（第１面）を有する半導体素子１と、第１主面１Ａに面する第４主面２Ｂ（第２面）を有する外部電極２と、半導体素子１の第１主面１Ａと外部電極２の第４主面２Ｂとの間に配置されており、第１主面１Ａに面する第６主面３Ｂ（第３面）と、第６主面３Ｂの反対側に位置し、かつ第４主面２Ｂに面する第５主面３Ａ（第４面）とを有する緩衝部材３と、第１主面１Ａと第６主面３Ｂとを接合している第１接合部材１１と、第４主面２Ｂと第５主面３Ａとを接合している第２接合部材１２とを備える。緩衝部材３の熱膨張率は、半導体素子１の熱膨張率と外部電極２の熱膨張率との間の値である。緩衝部材３の第５主面３Ａおよび第６主面３Ｂの各面積は、半導体素子１の第１主面１Ａの面積の半分未満である。

そのため、半導体装置１００は、半導体素子１と外部電極２との熱膨張率の差に起因して、これらとこれらの間を接合している第１接合部材１１および第２接合部材１２とに印加され得る熱応力が、緩衝部材３を備えていない半導体装置と比べて低減され得る。そのため、半導体素子１、外部電極２、第１接合部材１１および第２接合部材１２は、クラックまたは剥離などの異常の発生が抑制されている。

さらに、半導体装置１００は、緩衝部材３の第５主面３Ａおよび第６主面３Ｂの各面積が半導体素子１の第１主面１Ａの面積の半分未満である。そのため、半導体装置１００は、緩衝部材３の第５主面３Ａおよび第６主面３Ｂの各面積が半導体素子１の第１主面１Ａの面積の半分以上である従来の半導体装置と比べて、半導体素子１に印加され得る熱応力はさらに低減され得る。

また、半導体装置１００は、緩衝部材３の第５主面３Ａおよび第６主面３Ｂの各面積が半導体素子１の第１主面１Ａの面積の半分未満である。そのため、半導体装置１００は、緩衝部材３の第５主面３Ａおよび第６主面３Ｂの各面積が半導体素子１の第１主面１Ａの面積の半分以上である従来の半導体装置と比べて、第１接合部材１１および第２接合部材１２中に空隙が生じる確率を低くすることができる。第１接合部材１１および第２接合部材１２に生じた空隙は、半導体素子１と第１接合部材１１との接触面積および外部電極２と第２接合部材１２との接触面積を減少させる。そのため、空隙の発生確率が高い従来の半導体装置は、それぞれの部材間での放熱性および接合強度の低下が引き起こされるリスクが高い。また、空隙の発生確率が高い従来の半導体装置は、半導体素子と外部電極との間に所定の電流密度の電流が流れることにより、両者を接合する接合材が発熱して当該接合材の信頼性の低下が引き起こされ、半導体装置の信頼性の低下が引き起こされる。これに対し、半導体装置１００は、第１接合部材１１および第２接合部材１２中に空隙が生じる確率が低い。そのため、半導体装置１００は、上記のような従来の半導体装置と比べて、空隙に伴う放熱性、接合強度、および信頼性の低下が抑制されている。

さらに、半導体装置１００は、緩衝部材３の第５主面３Ａおよび第６主面３Ｂの各面積が半導体素子１の第１主面１Ａの面積の４５％以下である。そのため、半導体装置１００は、上記のような従来の半導体装置と比べて、第１接合部材１１および第２接合部材１２中に空隙が生じる確率をさらに低くすることができる。

また、半導体装置１００は、緩衝部材３の第５主面３Ａおよび第６主面３Ｂの各面積が半導体素子１の第１主面１Ａの面積の４％以上である。緩衝部材３の第５主面３Ａおよび第６主面３Ｂの各面積が半導体素子１の第１主面１Ａの面積の４％未満である半導体装置は、１つの半導体素子当たりの電流密度が高くなって半導体素子が破壊され易くなる。このような半導体装置であっても１つの半導体素子当たりの電流密度を低下させることで半導体素子の破壊は抑制され得るが、半導体装置を動作させるために必要な電流密度を確保するために必要な半導体素子数が増えることになり、製造コストの増大や半導体装置の大型化を招くことになる。これに対し、半導体装置１００は、１つの半導体素子当たりの電流密度を低下させる必要がないため、製造コストの増大や大型化が抑制されながらも、第１接合部材１１および第２接合部材１２の信頼性の低下、および半導体素子１の破壊などが抑制されている。

半導体装置１００は、緩衝部材３の熱膨張率が半導体素子１の熱膨張率および前記外部電極の熱膨張率の平均値に近いほど、半導体素子１、外部電極２、第１接合部材１１および第２接合部材１２に印加され得る熱応力が当該緩衝部材３によってより効果的に低減され得る。半導体素子１を破壊しないことを優先すると、平均値よりは半導体素子１の熱膨張率に近いほうがよりよい。そのため、緩衝部材３の熱膨張率が半導体素子１の熱膨張率と外部電極の熱膨張率との平均値の−３０％以上＋２０％以内の数値範囲内に入るのであれば、緩衝部材３の熱膨張率が半導体素子１の熱膨張率および前記外部電極の熱膨張率の平均値の７０％未満または当該平均値の１２０％超えである場合と比べて、上記熱応力をより効果的に低減することができる。

本発明者らは、半導体素子１の第１主面１Ａの面積に対する緩衝部材３の第５主面３Ａおよび第６主面３Ｂの各面積の比率が異なる複数の半導体装置を試験サンプルとして作成し、これらに対し温度サイクル試験を実施した。各試験サンプルは、ＳｉＣ−ＭＯＳＦＥＴからなる半導体素子（熱膨張率α＝４．６）、Ｃｕからなる外部電極（α＝１６．８）、ＣＩＣからなる緩衝部材（α＝８．４〜１１）、Ｓｎ−Ｃｕはんだからなる第１接合部材および第２接合部材、セラミックス基板を構成する材料がＳＮであるＤＢＣ、およびＣｕからなる金属ベース板を備えるものとした。各試験サンプルは、上記比率が２以上５５以下の範囲で異なる値を有するものとした。なお、各試験サンプルにおける緩衝部材の上記平面形状は矩形状とした。

温度サイクル試験は、各試験サンプルに対して、−４０℃以上１５０℃以下の温度サイクル、を２０００回繰り返すことにより実施した。温度サイクル試験後の各試験サンプルの半導体素子、外部電極、緩衝部材、第１接合部材、および第２接合部材に、クラックおよび剥離などの異常の有無を評価した。評価結果を、表１に示す。表１では、半導体素子１の第１主面１Ａの面積に対する緩衝部材３の第５主面３Ａおよび第６主面３Ｂの各面積の比率を、単に面積比率と示す。なお、温度サイクル試験条件はこれに限られるわけではなく、温度サイクル試験は、この製品を使用される環境により異なり、たとえば−５５℃〜−３５℃以上１２５℃〜２００℃以下の温度サイクルを１０００から３０００回サイクル繰り返し加えてもよい。

表１において、異常が確認されなかった試験サンプルを○、異常が確認された試験サンプルを×、異常が確認されたが異常の程度が従来の半導体装置と比べて改善されていた試験サンプルを△と示す。表１に示されるように、半導体素子１の第１主面１Ａの面積に対する緩衝部材３の第５主面３Ａおよび第６主面３Ｂの各面積の比率が５０％未満である試験サンプルは、５０％以上である試験サンプルと比べて、基本的に良好な結果が得られた。上記比率が３％以上４６％以下とした試験サンプル２〜１０は、異常が確認されなかったか、異常が確認されたが異常の程度が従来の半導体装置と比べて改善されていた。上記比率が４％以上４５％以下とした試験サンプル３〜９は、異常が確認されなかった。上記温度サイクル試験の結果から、上記比率が５０％未満である半導体装置１００は、上記比率が５０％超えである従来の半導体装置と比べて温度サイクル下における半導体素子１と外部電極２とを接合する接合部での異常発生が抑制されていることが確認された。上記比率が３％以上４６％以下である半導体装置１００は、上記比率が５０％超えである従来の半導体装置と比べて温度サイクル下における半導体素子１と外部電極２とを接合する接合部での異常発生が抑制されていることが確認された。さらに、上記比率が４％以上４５％以下である半導体装置１００は、温度サイクル下における半導体素子１と外部電極２とを接合する接合部での異常発生がより効果的に抑制されていることが確認された。
＜変形例＞
半導体装置１００において、半導体素子１の熱膨張率は外部電極２の熱膨張率よりも大きくてもよい。この場合にも、緩衝部材３の熱膨張率は、半導体素子１の熱膨張率と外部電極２の熱膨張率との間の値であればよく、外部電極２の熱膨張率よりも大きく半導体素子１の熱膨張率よりも小さければよい。このような構成を備える半導体装置であっても、半導体素子１の第１主面１Ａの面積に対する緩衝部材３の第５主面３Ａおよび第６主面３Ｂの各面積の比率を５０％未満であることにより、上述した半導体装置１００と同様の効果を奏することができる。

半導体装置１００において、緩衝部材３の第５主面３Ａ（第４面）および第６主面３Ｂ（第３面）の平面形状は矩形状に限られるものでは無い。図３を参照して、緩衝部材３の第５主面３Ａおよび第６主面３Ｂの平面形状は、例えば多角形状であってもよい。このような緩衝部材３を備える半導体装置であっても、半導体装置１００と同様の効果を奏することができる。

図４（ａ）および（ｂ）を参照して、緩衝部材３の第５主面３Ａ（第４面）および第６主面３Ｂ（第３面）の平面形状は、例えば略矩形状または略多角形状であって、角部が丸みを帯びていてもよい。言い換えると、緩衝部材３の第５主面３Ａ（第４面）および第６主面３Ｂ（第３面）の平面形状は、例えば４辺と４辺の間を繋ぐ角部とからなる矩形状であって、角部が丸みを帯びていてもよい。また、該平面形状は、例えば４つ以上の辺と、各辺間を繋ぐ角部とからなる多角形状であって角部が丸みを帯びていてもよい。当該角部の曲率半径は、好ましくは０．５ｍｍ以上、角部で接続されている２辺のうちの短辺の長さの半分以下である。このようにすれば、半導体装置が温度サイクルに曝された際に、半導体素子１と外部電極２との熱膨張率の差に起因して緩衝部材３の上記角部と接合されている第１接合部材１１および第２接合部材１２の一部分に印加される熱応力を低減することができる。その結果、実施の形態２に係る半導体装置は、第５主面３Ａ（第４面）および第６主面３Ｂ（第３面）の平面形状が矩形状である半導体装置１００と比べて、温度サイクル下における半導体素子１と外部電極２とを接合する接合部での異常発生がより効果的に抑制されている。

図５（ａ）および（ｂ）を参照して、緩衝部材３の第５主面３Ａ（第４面）および第６主面３Ｂ（第３面）の平面形状は円形状または楕円形状であってもよい。このようにしても、半導体装置が温度サイクルに曝された際に、半導体素子１と外部電極２との熱膨張率の差に起因して緩衝部材３と接合されている第１接合部材１１および第２接合部材１２の一部分に熱応力が集中することを抑制することができる。その結果、実施の形態２に係る半導体装置は、第５主面３Ａ（第４面）および第６主面３Ｂ（第３面）の平面形状が矩形状である半導体装置１００と比べて、温度サイクル下における半導体素子１と外部電極２とを接合する接合部での異常発生がより効果的に抑制されている。図４（ｂ）および図５（ｂ）を参照して、緩衝部材３は、例えば長軸と短軸または長辺と短辺とを有する平面形状を有している場合、長軸または長辺が外部電極２の長手方向に沿うように配置されていてもよい。

また、半導体装置１００は、少なくとも半導体素子１、外部電極２、緩衝部材３、第１接合部材１１および第２接合部材１２を備えていればよい。半導体装置１００は、ＤＢＣ４および金属ベース板５を備えていなくてもよい。半導体装置１００は、温度サイクル下においても緩衝部材３を介して半導体素子１と外部電極２との間を接合している第１接合部材１１および第２接合部材１２での異常発生が十分に抑制されている。また、半導体装置１００は、ＤＢＣ４に代えて、第１主面１Ａに垂直な方向への電気的絶縁性を有しているとともに高い熱伝導性を有している任意の部材を備えていてもよい。

（実施の形態２）
次に、図６を参照して、実施の形態２に係る半導体装置について説明する。実施の形態２に係る半導体装置は、基本的には実施の形態１に係る半導体装置と同様の構成を備えるが、緩衝部材３が複数の緩衝部３１，３２，３３の積層体として構成されている点で異なる。

緩衝部材３は、緩衝部３１，３２，３３を含む。緩衝部３１，３２，３３は、第５主面３Ａおよび第６主面３Ｂに垂直な方向において、積層されている。緩衝部３１は、第６主面３Ｂを有しており、第１接合部材１１を介して半導体素子１と接合されている。緩衝部３３は、第５主面３Ａを有しており、第２接合部材１２を介して外部電極２と接合されている。緩衝部３２は、緩衝部３１と緩衝部３３との間に配置されている。緩衝部３２は、緩衝部３１において第６主面３Ｂと反対側に位置する面と接合されているとともに、緩衝部３３において第５主面３Ａの反対側に位置する面と接合されている。

緩衝部３２の熱膨張率は、緩衝部３１の熱膨張率よりも大きく、緩衝部３３の熱膨張率よりも小さい。緩衝部３１の熱膨張率は半導体素子１の熱膨張率以上であり、緩衝部３３の熱膨張率は外部電極２の熱膨張率以下である。すなわち、半導体素子１の熱膨張率≦緩衝部３１の熱膨張率＜緩衝部３２の熱膨張率＜緩衝部３３の熱膨張率≦外部電極２の熱膨張率である。

このような構成を備える実施の形態２に係る半導体装置は、実施の形態１に係る半導体装置１００と比べて、半導体素子１と緩衝部材３（緩衝部３１）との熱膨張率の差、および外部電極２と緩衝部材３（緩衝部３３）との差をより小さくすることができる。そのため、実施の形態２に係る半導体装置は、半導体装置１００と比べて、温度サイクル下における半導体素子１と外部電極２とを接合する接合部での異常発生がより効果的に抑制されている。

実施の形態２に係る半導体装置においては、緩衝部材３を構成する緩衝部３１，３２，３３の各熱膨張率の平均値を緩衝部材３の熱膨張率とよぶ。つまり、実施の形態２に係る半導体装置では、緩衝部材３を構成する緩衝部３１，３２，３３の各熱膨張率の平均値が、半導体素子１の熱膨張率および外部電極２の熱膨張率の平均値の−３０％以上＋２０％以下であるのが好ましい。例えば、緩衝部３１の熱膨張率が半導体素子１の熱膨張率と等しく、緩衝部３３の熱膨張率が外部電極２の熱膨張率と等しく、緩衝部３２の熱膨張率が緩衝部３１の熱膨張率と緩衝部３３の熱膨張率の平均値（中間値）であるのが好ましい。具体例として、半導体素子１を構成する材料がＳｉＣであり、外部電極２を構成する材料がＣｕである場合、緩衝部３１の熱膨張率αが６．６、緩衝部３３の熱膨張率αが１６．８、緩衝部３２の熱膨張率αが１１．７であるのが好ましい。このようにすれば、緩衝部３１，３２，３３の各熱膨張率の平均値が半導体素子１の熱膨張率および前記外部電極の熱膨張率の平均値の７０％未満または当該平均値の１２０％超えである場合と比べて、上記熱応力をより効果的に低減することができる。

なお、実施の形態２に係る半導体装置は、上述した半導体装置１００の変形例と同様の変形例を採り得る。実施の形態２に係る半導体装置において、半導体素子１の熱膨張率が外部電極２の熱膨張率よりも大きい場合、緩衝部３２の熱膨張率は、緩衝部３３の熱膨張率よりも大きく、緩衝部３１の熱膨張率よりも小さい。緩衝部３１の熱膨張率は、半導体素子１の熱膨張率よりも小さい。緩衝部３３の熱膨張率は、外部電極２の熱膨張率よりも大きい。すなわち、外部電極２の熱膨張率＜緩衝部３３の熱膨張率＜緩衝部３２の熱膨張率＜緩衝部３１の熱膨張率＜半導体素子１の熱膨張率であってもよい。このようにしても、実施の形態２に係る半導体装置と同様の効果を奏することができる。

図６においてはＤＢＣ４および金属ベース板５を図示していない。実施の形態２に係る半導体装置は、ＤＢＣ４および金属ベース板５を備えていてもよいし、備えていなくてもよい。いずれの場合であっても、実施の形態２に係る半導体装置は、温度サイクル下に置かれた際にも、緩衝部材３を介して半導体素子１と外部電極２との間を接合している第１接合部材１１および第２接合部材１２での異常発生が十分に抑制されている。

今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることを意図される。

１ 半導体素子、１Ａ 第１主面、１Ｂ 第２主面、２ 外部電極、２Ａ 第３主面、２Ｂ 第４主面、３ 緩衝部材、３Ａ 第５主面、３Ｂ 第６主面、４Ａ 第７主面、４Ｂ 第８主面、５ 金属ベース板、５Ａ 第９主面、５Ｂ 第１０主面、１１ 第１接合部材、１２ 第２接合部材、１３ 第３接合部材、１４ 第４接合部材、３１，３２，３３ 緩衝部、４１，４２ 銅部材、４３ セラミックス基板、１００ 半導体装置。

Claims (6)

1. 第１面を有する半導体素子と、
   前記第１面に面する第２面を有する外部電極と、
   前記半導体素子の前記第１面と前記外部電極の前記第２面との間に配置されており、前記第１面に面する第３面と、前記第３面の反対側に位置し、かつ前記第２面に面する第４面とを有する緩衝部材と、
   前記第１面と前記第３面とを接合している第１接合部材と、
   前記第２面と前記第４面とを接合している第２接合部材とを備え、
   前記緩衝部材の熱膨張率は、前記半導体素子の熱膨張率と前記外部電極の熱膨張率との間の値であり、
   前記緩衝部材の前記第３面および前記第４面の各面積は、前記半導体素子の前記第１面の面積の半分未満である、半導体装置。
2. 前記第３面および前記第４面の各面積は、前記半導体素子の前記第１面の面積の４％以上４５％以下である、請求項１に記載の半導体装置。
3. 前記第３面および前記第４面の平面形状は、４辺と前記４辺の間を繋ぐ角部とからなる矩形状であって、前記角部が丸みを帯びており、
   前記角部の曲率半径の下限は０．５ｍｍであり、
   前記角部の前記曲率半径の上限は前記角部で接続されている２辺のうちの短辺の長さの半分である、請求項１または請求項２に記載の半導体装置。
4. 前記第３面および前記第４面の平面形状は、円形状または楕円形状である、請求項１または請求項２に記載の半導体装置。
5. 前記半導体素子の熱膨張率は、前記外部電極の熱膨張率よりも小さく、
   前記緩衝部材は、前記第３面を有する第１緩衝部と、前記第３面に垂直な方向において前記第１緩衝部上に形成されておりかつ前記第４面を有する第２緩衝部とを含み、
   前記第１緩衝部の熱膨張率は、前記第２緩衝部の熱膨張率よりも小さい、請求項１〜請求項４のいずれか１項に記載の半導体装置。
6. 前記緩衝部材の熱膨張率は、前記半導体素子の熱膨張率と前記外部電極の熱膨張率との平均値の−３０％以上＋２０％以下の数値範囲に入る、請求項１〜請求項５のいずれか１項に記載の半導体装置。

Images