JP2017191893A - Printed wiring board - Google Patents

Printed wiring board Download PDF

Info

Publication number
JP2017191893A
JP2017191893A JP2016081448A JP2016081448A JP2017191893A JP 2017191893 A JP2017191893 A JP 2017191893A JP 2016081448 A JP2016081448 A JP 2016081448A JP 2016081448 A JP2016081448 A JP 2016081448A JP 2017191893 A JP2017191893 A JP 2017191893A
Authority
JP
Japan
Prior art keywords
layer
conductor
solder resist
wiring board
printed wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016081448A
Other languages
Japanese (ja)
Inventor
宏幸 西岡
Hiroyuki Nishioka
宏幸 西岡
克哉 高木
Katsuya Takagi
克哉 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2016081448A priority Critical patent/JP2017191893A/en
Publication of JP2017191893A publication Critical patent/JP2017191893A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a printed wiring board including a laminated substrate including a surface conductive layer of electrolytic plated copper and a solder resist layer (SR layer), capable of bringing the surface conductive layer and the SR layer into close contact with each other to suppress delamination.SOLUTION: The printed wiring board includes a laminated substrate 2 and an SR layer 30. The laminated substrate 2 contains a surface conductor layer 26 of electrolytic plated copper on the outermost surface. A bonding layer 50 is interposed between the SR layer 30 and the surface conductor layer 26. The bonding layer 50 is a layer containing copper and nitrogen and having a thickness of 20 to 200 nm.SELECTED DRAWING: Figure 1

Description

本発明はプリント配線基板に関する。   The present invention relates to a printed wiring board.

従来から、積層基材本体の表層に表面導体層のパターンを設け、該導体層をソルダーレジスト層(絶縁保護層)で被覆し、ソルダーレジスト層の一部に開口を形成して、導体層の一部を、半導体素子を実装するための実装パッドとして露出させたプリント配線基板が知られている。   Conventionally, a surface conductor layer pattern is provided on the surface layer of the laminated base body, the conductor layer is covered with a solder resist layer (insulating protective layer), an opening is formed in a part of the solder resist layer, A printed wiring board in which a part is exposed as a mounting pad for mounting a semiconductor element is known.

特許文献1では、金属と樹脂材料との接着方法において、所定構造のアゾールシラン化合物を含有する表面処理液を、銅などの金属の表面に接触させて化成皮膜を形成し、該化成皮膜を介して金属と樹脂材料とを接着することが開示されている。   In patent document 1, in the adhesion method of a metal and a resin material, a surface treatment liquid containing an azolesilane compound having a predetermined structure is brought into contact with the surface of a metal such as copper to form a chemical conversion film. It is disclosed to bond a metal and a resin material.

特開2015−143395号公報Japanese Patent Laying-Open No. 2015-143395

特許文献1では、電解めっき銅を含む表面導体層とソルダーレジスト層との密着のために、所定構造のアゾールシラン化合物を含有する表面処理液から構成される化成皮膜を用いることは開示されていない。   Patent Document 1 does not disclose the use of a chemical conversion film composed of a surface treatment liquid containing an azolesilane compound having a predetermined structure for adhesion between a surface conductor layer containing electrolytically plated copper and a solder resist layer. .

本発明者らは、電解めっき銅を含む表面導体層とソルダーレジスト層とを密着させる技術として十分に満足できる技術はこれまでに提供されておらず、依然として開発の必要性が高いと考えた。   The present inventors have not yet provided a sufficiently satisfactory technique as a technique for bringing a surface conductor layer containing electrolytically plated copper into close contact with a solder resist layer, and thought that the necessity for development is still high.

本発明は以下の発明を包含する。
本発明は、
導体層と絶縁層とをそれぞれ1層以上含む積層基材と、前記積層基材の表面の少なくとも一方に積層されたソルダーレジスト層とを有し、
前記積層基材は、前記導体層の少なくとも一部として、前記ソルダーレジスト層と接する表面に表面導体層を含む、プリント配線基板であって、
前記表面導体層は電解めっき銅を含み、
前記表面導体層と前記ソルダーレジスト層との間に接合層が介在しており、
前記接合層は、銅と窒素とを含む、厚さ20〜200nmの層である
プリント配線基板に関する。
The present invention includes the following inventions.
The present invention
A laminated base material including at least one conductor layer and an insulating layer, and a solder resist layer laminated on at least one of the surfaces of the laminated base material,
The laminated substrate is a printed wiring board including a surface conductor layer on a surface in contact with the solder resist layer as at least a part of the conductor layer,
The surface conductor layer includes electroplated copper,
A bonding layer is interposed between the surface conductor layer and the solder resist layer,
The bonding layer relates to a printed wiring board which is a layer having a thickness of 20 to 200 nm containing copper and nitrogen.

本発明のプリント配線基板の一実施形態によれば、電解めっき銅を含む表面導体層と前記ソルダーレジスト層とが銅と窒素とを含む接合層を介して密着することができ、表面導体層とソルダーレジスト層との間の層間剥離(ハロイング)が抑制される。   According to one embodiment of the printed wiring board of the present invention, the surface conductor layer containing electroplated copper and the solder resist layer can be in close contact with each other through a bonding layer containing copper and nitrogen, and the surface conductor layer and Delamination (haloing) between the solder resist layer is suppressed.

本発明の一実施形態に係るプリント配線基板1の概略断面図である。1 is a schematic cross-sectional view of a printed wiring board 1 according to an embodiment of the present invention. 本発明の一実施形態に係るプリント配線基板1の製造工程を説明するための概略断面図(1)である。It is a schematic sectional drawing (1) for demonstrating the manufacturing process of the printed wiring board 1 which concerns on one Embodiment of this invention. 本発明の一実施形態に係るプリント配線基板1の製造工程を説明するための概略断面図(2)である。It is a schematic sectional drawing (2) for demonstrating the manufacturing process of the printed wiring board 1 which concerns on one Embodiment of this invention. 本発明の一実施形態に係るプリント配線基板1の製造工程を説明するための概略断面図(3)である。It is a schematic sectional drawing (3) for demonstrating the manufacturing process of the printed wiring board 1 which concerns on one Embodiment of this invention. 本発明の一実施形態に係るプリント配線基板1の製造工程を説明するための概略断面図(4)である。It is a schematic sectional drawing (4) for demonstrating the manufacturing process of the printed wiring board 1 which concerns on one Embodiment of this invention. 本発明の一実施形態に係るプリント配線基板1の製造工程を説明するための概略断面図(5)である。It is a schematic sectional drawing (5) for demonstrating the manufacturing process of the printed wiring board 1 which concerns on one Embodiment of this invention. 本発明の一実施形態に係るプリント配線基板1の製造工程を説明するための概略断面図(6)である。It is a schematic sectional drawing (6) for demonstrating the manufacturing process of the printed wiring board 1 which concerns on one Embodiment of this invention. 本発明の一実施形態に係るプリント配線基板1の図1に示す概略断面図における、Xで示す領域の拡大図である。It is an enlarged view of the area | region shown by X in the schematic sectional drawing shown in FIG. 1 of the printed wiring board 1 which concerns on one Embodiment of this invention. 実際に製造した本発明の一実施形態に係るプリント配線基板1の接合層50近傍の透過型電子顕微鏡(TEM)による観察像の写真である。It is the photograph of the observation image by the transmission electron microscope (TEM) of the junction layer 50 vicinity of the printed wiring board 1 which concerns on one Embodiment of this invention actually manufactured. 図4に示した各点における元素のXPSによる分析結果を示す。The analysis result by XPS of the element in each point shown in FIG. 4 is shown.

以下、本発明を具体化した実施の形態について、添付図面を参照しつつ詳細に説明する。
本発明の一実施形態に係るプリント配線基板1は、図1の概略断面図に示すように構成されている。
プリント配線基板1は、積層された導体層と絶縁層とをそれぞれ1以上含む。具体的にはプリント配線基板1はコア層10と、ビルドアップ層20と、ソルダーレジスト層30とを備えている。このプリント配線基板1は、ICチップ等の半導体素子をフリップチップ接続にて実装可能なパッケージ基板であり、且つ、半導体素子の実装後にマザーボード等の他のプリント配線基板に実装可能である。本実施形態のプリント配線基板1は多層積層プリント配線基板であり、全体としては板状又はフィルム状の形状を有する。また、図示しないが、本実施形態は、コア層10を含んでいないコアレス型プリント配線基板においても適用可能であることは当然である。
DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, embodiments of the invention will be described in detail with reference to the accompanying drawings.
A printed wiring board 1 according to an embodiment of the present invention is configured as shown in the schematic cross-sectional view of FIG.
The printed wiring board 1 includes one or more laminated conductor layers and insulating layers. Specifically, the printed wiring board 1 includes a core layer 10, a buildup layer 20, and a solder resist layer 30. The printed wiring board 1 is a package board on which a semiconductor element such as an IC chip can be mounted by flip chip connection, and can be mounted on another printed wiring board such as a mother board after the semiconductor element is mounted. The printed wiring board 1 of this embodiment is a multilayer laminated printed wiring board, and has a plate shape or a film shape as a whole. Although not shown, it is natural that the present embodiment can be applied to a coreless printed wiring board that does not include the core layer 10.

本実施形態ではプリント配線基板1は、コア絶縁層11の中心軸CLを挟んで上下対称の構造である。このため以下の説明では中心軸CLから片側のみを説明する。なお本実施形態ではプリント配線基板1は中心軸CLを挟んで上下対称の構造を有するが、目的とする回路の構成に合わせて非対称の構造であってもよく、その構造は限定されるものではない。   In the present embodiment, the printed wiring board 1 has a vertically symmetrical structure with the central axis CL of the core insulating layer 11 in between. For this reason, in the following description, only one side from the central axis CL will be described. In the present embodiment, the printed wiring board 1 has a vertically symmetrical structure with the central axis CL in between. However, the printed wiring board 1 may have an asymmetrical structure according to the target circuit configuration, and the structure is not limited. Absent.

コア層10は、コア絶縁層11と、コア絶縁層11の両主面の各々に形成された第1導体層12とを備えている。またコア層10には、コア絶縁層11の両主面に形成された第1導体層12の間を導通する充填スルーホール13が設けられている。   The core layer 10 includes a core insulating layer 11 and a first conductor layer 12 formed on each of both main surfaces of the core insulating layer 11. The core layer 10 is provided with a filled through hole 13 that conducts between the first conductor layers 12 formed on both main surfaces of the core insulating layer 11.

ビルドアップ層20は、コア層10の両面に積層されている。各ビルドアップ層20は、1以上の導体層と1以上の絶縁層とが積層されて形成されており、具体的には以下の構造が例示できる。   The buildup layer 20 is laminated on both surfaces of the core layer 10. Each buildup layer 20 is formed by laminating one or more conductor layers and one or more insulating layers. Specifically, the following structures can be exemplified.

第1絶縁層21は、コア層10の第1導体層12を被覆する。第1絶縁層21の、第1導体層12が配置されていない側の表面には第2導体層23が形成されている。第1絶縁層21の内部には、第1絶縁層21を貫通し、第1導体層12と第2導体層23とを電気的に接続する第1導体ビア22が形成されている。第2導体層23は第2絶縁層24で更に覆われている。   The first insulating layer 21 covers the first conductor layer 12 of the core layer 10. A second conductor layer 23 is formed on the surface of the first insulating layer 21 on the side where the first conductor layer 12 is not disposed. A first conductor via 22 that penetrates the first insulating layer 21 and electrically connects the first conductor layer 12 and the second conductor layer 23 is formed inside the first insulating layer 21. The second conductor layer 23 is further covered with a second insulating layer 24.

第2絶縁層24の、第2導体層23が配置されていない側の表面には表面導体層(第3導体層)26が形成されている。第2絶縁層24の内部には、第2絶縁層24を貫通し、第2導体層23と表面導体層26とを電気的に接続する第2導体ビア25が形成されている。   A surface conductor layer (third conductor layer) 26 is formed on the surface of the second insulating layer 24 on the side where the second conductor layer 23 is not disposed. Inside the second insulating layer 24, a second conductor via 25 that penetrates the second insulating layer 24 and electrically connects the second conductor layer 23 and the surface conductor layer 26 is formed.

表面導体層26は、導体層のうち最外層に位置する導体層であり、基板実装部品(図示せず)に接続される複数の導体パッド27を少なくとも含んでおり、図示しないが、更に他の配線パターンを含んでいてもよい。表面導体層26は、複数の導体パッド27を含むパターンを有することから「パッド導体層」ということができる。なお、ビルドアップ層20は、更なる絶縁層及び/又は導体層を含んでいてもよく、導体層は更なる導体ビアにより接続されていてもよい。   The surface conductor layer 26 is a conductor layer located on the outermost layer of the conductor layers, and includes at least a plurality of conductor pads 27 connected to a board mounting component (not shown). A wiring pattern may be included. Since the surface conductor layer 26 has a pattern including a plurality of conductor pads 27, it can be referred to as a “pad conductor layer”. The build-up layer 20 may include a further insulating layer and / or a conductor layer, and the conductor layer may be connected by a further conductor via.

ソルダーレジスト層30は,プリント配線基板1の最外層であり、ビルドアップ層20の表面導体層26を覆うように設けられている。ソルダーレジスト層30は、プリント配線基板1に含まれる絶縁層のうち最外層に位置する絶縁層である。ソルダーレジスト層30には、複数の開口31が設けられている。各開口31内には,表面導体層26の導体パッド27が露出するように位置している。   The solder resist layer 30 is the outermost layer of the printed wiring board 1 and is provided so as to cover the surface conductor layer 26 of the buildup layer 20. The solder resist layer 30 is an insulating layer located in the outermost layer among the insulating layers included in the printed wiring board 1. A plurality of openings 31 are provided in the solder resist layer 30. In each opening 31, it is located so that the conductor pad 27 of the surface conductor layer 26 may be exposed.

導体パッド27は、開口31の縁辺(具体的には開口31の積層基材近傍部分31a)に食い込むように配置されている。このように配置された導体パッド27をSMD(Solder Mask Defined)パッドと称する。一方、図示しないが、開口31内において、導体パッドと開口31の縁辺(具体的には開口31の積層基材近傍部分31a)との間に隙間が形成されるように配置された導体パッドをNSMD(Non Solder Mask Defined)パッドと称する。本明細書では、SMDパッドとNSMDパッドとを区別する必要がある場合には、導体パッド27をSMDパッド27、開口31をSMD開口31等と表現する場合がある。   The conductor pad 27 is arranged so as to bite into the edge of the opening 31 (specifically, the vicinity 31a of the laminated base material of the opening 31). The conductor pads 27 arranged in this way are referred to as SMD (Solder Mask Defined) pads. On the other hand, although not shown, the conductor pads arranged in the opening 31 so that a gap is formed between the conductor pad and the edge of the opening 31 (specifically, the portion 31a near the laminated base material of the opening 31). This is referred to as NSMD (Non Solder Mask Defined) pad. In this specification, when it is necessary to distinguish between an SMD pad and an NSMD pad, the conductor pad 27 may be expressed as an SMD pad 27, the opening 31 may be expressed as an SMD opening 31, and the like.

各開口31内の導体パッド27上にははんだバンプSが設けられている。
プリント配線基板1のうちソルダーレジスト層30を除く部分、すなわち、コア層10とコア層10の両面に配置されたビルドアップ層20とを含む部分を積層基材2と称する。更に、積層基材2のうち、最外層である表面導体層26を除く部分を積層部本体3と称する。積層部本体3は、積層された導体層と絶縁層とを含む。積層基材2は、積層部本体3と、積層部本体3の主面のうち少なくとも一方に配置された、1つ以上のパッド27を含む導体層(表面導体層26)を備える。プリント配線基板1に含まれる絶縁層のうち積層部本体3に含まれる絶縁層(第1絶縁層21、第2絶縁層24)を「層間絶縁層」、ソルダーレジスト層30を「保護絶縁層」と称する場合もある。
Solder bumps S are provided on the conductor pads 27 in each opening 31.
A portion of the printed wiring board 1 excluding the solder resist layer 30, that is, a portion including the core layer 10 and the buildup layers 20 arranged on both surfaces of the core layer 10 is referred to as a laminated base material 2. Furthermore, a portion of the laminated base material 2 excluding the surface conductor layer 26 which is the outermost layer is referred to as a laminated body 3. The laminated body 3 includes a laminated conductor layer and an insulating layer. The multilayer base material 2 includes a multilayer body 3 and a conductor layer (surface conductor layer 26) including one or more pads 27 disposed on at least one of the main surfaces of the multilayer body 3. Of the insulating layers included in the printed wiring board 1, the insulating layers (first insulating layer 21 and second insulating layer 24) included in the stacked body 3 are “interlayer insulating layers”, and the solder resist layer 30 is “protective insulating layer”. It may be called.

各層間絶縁層は熱硬化性樹脂組成物、感光性樹脂組成物等の絶縁性組成物により形成することができる。これらの絶縁性組成物は無機フィラーを含有していてもよく、その含有量は例えば30〜80質量%である。   Each interlayer insulating layer can be formed of an insulating composition such as a thermosetting resin composition or a photosensitive resin composition. These insulating compositions may contain an inorganic filler, and the content thereof is, for example, 30 to 80% by mass.

各導体層(第1導体層12、第2導体層23、表面導体層26、充填スルーホール13、第1導体ビア22、第2導体ビア25)は、図1に示すように、複数の導体層を積層して形成されたものであってもよい。例えば図2A〜図2Fに符号を示す通り、第2導体層23は第2シード層23aと第2電解めっき層23bとの積層構造により構成することができる。また、図2B〜図2Fに符号を示す通り、表面導体層26は第3シード層26aと第3電解めっき層26bとの積層構造により構成することができる。符号を示さないが、第1導体層12も同様に第1シード層と第1電解めっき層との積層構造により構成することができる。また、充填スルーホール13が有するシード層は第1シード層と一体のものとすることができる。同様に第1導体ビア22が有するシード層は第2シード層23aと、第2導体ビア25が有するシード層は第3シード層26aと一体のものとすることができる。各シード層は、層間絶縁層21、24及びコア絶縁層11の表面に電解めっき層を形成するための下地となる層であり、具体的には、無電解めっき層、スパッタリングにより形成された金属層等である。各導体層を構成する導体としては銅が例示できる。特に、表面導体層(第3導体層)26のうち第3電解めっき層26bは電解めっき銅の層であることが好ましい。   As shown in FIG. 1, each conductor layer (the first conductor layer 12, the second conductor layer 23, the surface conductor layer 26, the filled through hole 13, the first conductor via 22, and the second conductor via 25) includes a plurality of conductors. It may be formed by stacking layers. For example, as shown in FIG. 2A to FIG. 2F, the second conductor layer 23 can be configured by a laminated structure of a second seed layer 23a and a second electrolytic plating layer 23b. 2B to 2F, the surface conductor layer 26 can be configured by a laminated structure of a third seed layer 26a and a third electrolytic plating layer 26b. Although not indicated, the first conductor layer 12 can be similarly configured by a laminated structure of a first seed layer and a first electrolytic plating layer. Further, the seed layer included in the filled through hole 13 can be integrated with the first seed layer. Similarly, the seed layer included in the first conductor via 22 may be integral with the second seed layer 23a, and the seed layer included in the second conductor via 25 may be integral with the third seed layer 26a. Each seed layer is a layer serving as a base for forming an electrolytic plating layer on the surfaces of the interlayer insulating layers 21 and 24 and the core insulating layer 11, and more specifically, an electroless plating layer, a metal formed by sputtering. Layer etc. An example of the conductor constituting each conductor layer is copper. In particular, the third electroplating layer 26b of the surface conductor layer (third conductor layer) 26 is preferably an electroplated copper layer.

ソルダーレジスト層30は絶縁性樹脂組成物からなる層である。ソルダーレジスト層30を構成する絶縁性樹脂組成物の組成は特に限定されない。例えば、ソルダーレジスト層30は、少なくとも感光性樹脂と光重合開始剤とを含む感光性樹脂組成物を光硬化して形成された絶縁性樹脂組成物層であることができる。   The solder resist layer 30 is a layer made of an insulating resin composition. The composition of the insulating resin composition constituting the solder resist layer 30 is not particularly limited. For example, the solder resist layer 30 can be an insulating resin composition layer formed by photocuring a photosensitive resin composition containing at least a photosensitive resin and a photopolymerization initiator.

ここで感光性樹脂は感光性高分子、フォトポリマー等とも呼ばれる。感光性樹脂は光化学反応の結果として物性が変化する高分子化合物であり、典型的には光重合開始剤の存在下での光照射により硬化する高分子化合物である。感光性樹脂の代表例としてラジカル重合性の二重結合を有する高分子化合物が挙げられる。感光性樹脂は、例えば、アクリル酸及びメタクリル酸から選択される少なくとも1種(「(メタ)アクリル酸」と表現する)に由来する(メタ)アクリロイル基を側鎖に含む高分子化合物であり、具体的には、熱硬化基を有する熱硬化性樹脂の前記熱硬化基を(メタ)アクリレート化した感光性樹脂が挙げられる。前記の、熱硬化基を有する熱硬化性樹脂としては、熱硬化基であるエポキシ基を有するエポキシ樹脂が例示できる。エポキシ樹脂としてはフェノールノボラック型、アルキルフェノールノボラック型(クレゾールノボラック型等)等のノボラック型エポキシ樹脂、脂環式エポキシ樹脂等が挙げられ、特にノボラック型エポキシ樹脂が好ましい。エポキシ樹脂の(メタ)アクリレートとしては特に、1分子中に、2個以上のエポキシ基が残存する、熱硬化性と感光性を併せ持つものが好ましい。二種以上の感光性樹脂が併用されてもよい。   Here, the photosensitive resin is also called a photosensitive polymer or a photopolymer. The photosensitive resin is a polymer compound whose physical properties change as a result of a photochemical reaction, and is typically a polymer compound that is cured by light irradiation in the presence of a photopolymerization initiator. A typical example of the photosensitive resin is a polymer compound having a radical polymerizable double bond. The photosensitive resin is, for example, a polymer compound containing a (meth) acryloyl group in a side chain derived from at least one selected from acrylic acid and methacrylic acid (expressed as “(meth) acrylic acid”), Specifically, the photosensitive resin which (meth) acrylate-ized the said thermosetting group of the thermosetting resin which has a thermosetting group is mentioned. As said thermosetting resin which has a thermosetting group, the epoxy resin which has an epoxy group which is a thermosetting group can be illustrated. Examples of the epoxy resin include novolak type epoxy resins such as phenol novolak type and alkylphenol novolak type (cresol novolak type), alicyclic epoxy resins and the like, and novolak type epoxy resins are particularly preferable. As the (meth) acrylate of the epoxy resin, those having both thermosetting property and photosensitivity in which two or more epoxy groups remain in one molecule are preferable. Two or more photosensitive resins may be used in combination.

光重合開始剤は、光エネルギーを吸収してラジカル活性種を供給可能な化合物であり、代表例として芳香族ケトン類が挙げられる。芳香族ケトン類の光重合開始剤としては、アルキルフェノン誘導体や、ベンゾフェノン誘導体が例示できる。二種以上の光重合開始剤が併用されてもよい。   The photopolymerization initiator is a compound that can absorb light energy and supply radically active species, and typical examples thereof include aromatic ketones. Examples of aromatic ketone photopolymerization initiators include alkylphenone derivatives and benzophenone derivatives. Two or more photopolymerization initiators may be used in combination.

前記感光性樹脂組成物には更に他の成分を含んでいてもよい。前記感光性樹脂組成物が含むことができる他の成分としては光増感剤、熱硬化性樹脂、エポキシ樹脂硬化剤、無機フィラー等が例示できる。   The photosensitive resin composition may further contain other components. Examples of other components that can be contained in the photosensitive resin composition include photosensitizers, thermosetting resins, epoxy resin curing agents, and inorganic fillers.

光増感剤は照射する光の波長、光重合開始剤等に応じて適宜選択することができる。光増感剤としてはミヒラーケトン、チオキサントン系光増感剤等が例示できる。二種以上の光増感剤が併用されてもよい。   The photosensitizer can be appropriately selected according to the wavelength of light to be irradiated, the photopolymerization initiator, and the like. Examples of the photosensitizer include Michler's ketone and thioxanthone photosensitizer. Two or more photosensitizers may be used in combination.

熱硬化性樹脂の具体例としては、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリエステル樹脂、ビスマレイミド樹脂、ポリオレフィン系樹脂、ポリフェニレンエーテル樹脂等が例示できる。二種以上の熱硬化性樹脂が併用されてもよい。   Specific examples of the thermosetting resin include epoxy resin, phenol resin, polyimide resin, polyester resin, bismaleimide resin, polyolefin resin, polyphenylene ether resin, and the like. Two or more thermosetting resins may be used in combination.

前記エポキシ樹脂としてはビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、フェノールノボラック型、アルキルフェノールノボラック型(クレゾールノボラック型等)等のノボラック型エポキシ樹脂、脂環式エポキシ樹脂、ビフェニル型エポキシ樹脂、ナフタレン型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、フェノール類とフェノール性水酸基を有する芳香族アルデヒドとの縮合物のエポキシ化物、トリグリジジルイソシアヌレート等が例示できる。二種以上のエポキシ樹脂が併用されてもよい。   As the epoxy resin, bisphenol A type epoxy resin, bisphenol F type epoxy resin, phenol novolak type, alkylphenol novolak type (cresol novolak type, etc.) novolak type epoxy resin, alicyclic epoxy resin, biphenyl type epoxy resin, naphthalene type Examples thereof include epoxy resins, dicyclopentadiene type epoxy resins, epoxidized products of condensates of phenols and aromatic aldehydes having a phenolic hydroxyl group, and triglycidyl isocyanurate. Two or more epoxy resins may be used in combination.

エポキシ樹脂硬化剤は、熱硬化性樹脂としてエポキシ樹脂を用いる場合に併用される、エポキシ樹脂硬化剤はエポキシ基間の架橋形成に関与する。エポキシ樹脂硬化剤としてはイミダゾール系硬化剤、アミン系硬化剤、酸無水物系硬化剤、フェノール系硬化剤、ポリメルカプタン系硬化剤等が例示でき、イミダゾール系硬化剤が特に好ましい。二種以上のエポキシ樹脂硬化剤が併用されてもよい。   The epoxy resin curing agent is used in combination when an epoxy resin is used as the thermosetting resin. The epoxy resin curing agent is involved in the formation of crosslinks between epoxy groups. Examples of the epoxy resin curing agent include an imidazole curing agent, an amine curing agent, an acid anhydride curing agent, a phenol curing agent, and a polymercaptan curing agent, and an imidazole curing agent is particularly preferable. Two or more epoxy resin curing agents may be used in combination.

無機フィラーとしてはシリカ、硫酸バリウム、タルク等が例示できる。
前記感光性樹脂組成物は、適当な溶媒を含む流動体(液状またはペースト状)の形態で使用されてもよい。前記溶媒としては特に限定されないが、例えばグリコールエーテル類である。グリコールエーテル類としてはジエチレングリコールジメチルエーテル、トリエチレングリコールジメチルエーテル等が例示できる。二種以上の溶媒が併用されてもよい。
Examples of the inorganic filler include silica, barium sulfate, and talc.
The photosensitive resin composition may be used in the form of a fluid (liquid or paste) containing an appropriate solvent. Although it does not specifically limit as said solvent, For example, they are glycol ethers. Examples of glycol ethers include diethylene glycol dimethyl ether and triethylene glycol dimethyl ether. Two or more kinds of solvents may be used in combination.

前記感光性樹脂組成物としては、感光性ドライフィルムとして別途調製されたものを使用してもよい。
前記感光性樹脂組成物は独自に調製されてもよいし、市販されているソルダーレジスト形成用組成物であってもよいし、市販されているソルダーレジスト形成用組成物に改変を加えたものであってもよい。
As the photosensitive resin composition, one prepared separately as a photosensitive dry film may be used.
The photosensitive resin composition may be prepared independently, may be a commercially available composition for forming a solder resist, or may be a modification of a commercially available composition for forming a solder resist. There may be.

更に、開口31に囲われた導体パッド27に、はんだバンプSが設置される。この場合、はんだバンプSを設置する前に、導体パッド27の表面に、酸化を防止するための表面処理層(図示せず)を設けてもよい。導体パッド27の表面に表面処理層を設けることで、はんだバンプ形成前の導体パッド27の酸化を防止し、導体パッド27へのはんだの乗りを良くすることができる。表面処理層としてはニッケル−金めっき、ニッケル−パラジウム−金めっき、スズめっき等のめっき皮膜や、OSP(organic solderability preservative)皮膜(プリフラックス皮膜)等が例示できる。   Furthermore, solder bumps S are installed on the conductor pads 27 surrounded by the openings 31. In this case, before the solder bump S is installed, a surface treatment layer (not shown) for preventing oxidation may be provided on the surface of the conductor pad 27. By providing the surface treatment layer on the surface of the conductor pad 27, it is possible to prevent the conductor pad 27 from being oxidized before the solder bump is formed, and to improve the riding of the solder on the conductor pad 27. Examples of the surface treatment layer include plating films such as nickel-gold plating, nickel-palladium-gold plating, and tin plating, and OSP (organic solderability preservative) films (preflux films).

本実施形態のプリント配線基板1では、第3電解めっき層26bを含む表面導体層26とソルダーレジスト層30との間に接合層50が介在している。接合層50は表面導体層26とソルダーレジスト層30とを接合する役割を果たすと考えられる。   In the printed wiring board 1 of the present embodiment, the bonding layer 50 is interposed between the surface conductor layer 26 including the third electrolytic plating layer 26 b and the solder resist layer 30. The bonding layer 50 is considered to play a role of bonding the surface conductor layer 26 and the solder resist layer 30.

以下、接合層50の特徴について説明する。
図3に、図1における領域Xを拡大した模式図を示す。領域Xは表面導体層26(導体パッド27)と、はんだバンプSと、接合層50と、ソルダーレジスト層30とが近接する部分である。
本実施形態において接合層50の厚さTは厚さ20〜200nmであることが好ましい。厚さTがこの範囲のときに、表面導体層26(導体パッド27)とソルダーレジスト層30とを強固に接合するという、接合層50の機能を奏するうえで好ましい。
Hereinafter, characteristics of the bonding layer 50 will be described.
FIG. 3 shows a schematic diagram in which the region X in FIG. 1 is enlarged. The region X is a portion where the surface conductor layer 26 (conductor pad 27), the solder bump S, the bonding layer 50, and the solder resist layer 30 are close to each other.
In the present embodiment, the thickness T of the bonding layer 50 is preferably 20 to 200 nm. When the thickness T is in this range, it is preferable in view of the function of the bonding layer 50 that firmly bonds the surface conductor layer 26 (conductor pad 27) and the solder resist layer 30.

接合層50は銅と窒素とを含む。図4に、実際に作製した、電解めっき銅からなる表面導体層26と接合層50とソルダーレジスト層30とを積層したプリント配線基板1の断面の透過型電子顕微鏡(TEM)による観察像の写真を示す。図4の右下の空隙は、ソルダーレジスト層30の開口31に相当する。表面導体層26の開口31に面する部分には、ニッケルを含む表面処理層を設けている。開口31内にはんだバンプは設けていない。図4においてスケールバーは50nmを示す。X線を照射し生じる光電子エネルギーを測定して元素構成を分析するX線光電子分光法(XPS)を用いて、図4に示す各点における元素組成を評価した。表面導体層26の表面を点eとする。   The bonding layer 50 includes copper and nitrogen. FIG. 4 is a photograph of an observation image obtained by a transmission electron microscope (TEM) of a cross section of a printed wiring board 1 in which a surface conductor layer 26 made of electrolytically plated copper, a bonding layer 50, and a solder resist layer 30 are laminated. Indicates. The lower right gap in FIG. 4 corresponds to the opening 31 of the solder resist layer 30. A portion of the surface conductor layer 26 facing the opening 31 is provided with a surface treatment layer containing nickel. No solder bump is provided in the opening 31. In FIG. 4, the scale bar indicates 50 nm. The elemental composition at each point shown in FIG. 4 was evaluated using X-ray photoelectron spectroscopy (XPS) in which the photoelectron energy generated upon irradiation with X-rays was measured to analyze the element structure. Let the surface of the surface conductor layer 26 be a point e.

XPSの結果を図5に示す。横軸の数値は各元素の質量比を示す。図5に示す元素以外に炭素が含まれるが、炭素の相対量は他の元素より顕著に多いため図5では示さない。点fから点iまでの各点では窒素(N)及び銅(Cu)が存在する。点iは、電解めっき銅からなる表面導体層26の表面の点eから約115nm離れている。点fに含まれるニッケル(Ni)は、表面導体層26の開口31に面する部分に設けた前記表面処理層に由来するものと考えられる。点j、点kは点eからそれぞれ約145nm、約210nm離れており、これらの点では窒素(N)及び銅(Cu)はほぼ含まれない。電解めっき銅からなる表面導体層26に積層された約120nmの部分(点f、g、h、iを含む)が接合層50に相当し、その上がソルダーレジスト層30に相当する。   The result of XPS is shown in FIG. The numerical value on the horizontal axis indicates the mass ratio of each element. Although carbon is included in addition to the elements shown in FIG. 5, the relative amount of carbon is not shown in FIG. Nitrogen (N) and copper (Cu) exist at each point from point f to point i. The point i is about 115 nm away from the point e on the surface of the surface conductor layer 26 made of electrolytically plated copper. The nickel (Ni) contained in the point f is considered to be derived from the surface treatment layer provided in the portion facing the opening 31 of the surface conductor layer 26. The points j and k are separated from the point e by about 145 nm and about 210 nm, respectively, and at these points, nitrogen (N) and copper (Cu) are almost not included. A portion of about 120 nm (including points f, g, h, and i) laminated on the surface conductor layer 26 made of electrolytically plated copper corresponds to the bonding layer 50, and the upper portion corresponds to the solder resist layer 30.

接合層50は、表面導体層26(導体パッド27)とソルダーレジスト層30との界面に介在し、両者を接合する機能を有する。特に、図1及び図3に示すように導体パッド27がSMDパッドである場合に仮に接合層50が存在しないとすれば、開口31へはんだバンプSを導入する際に、導体パッド27(表面導体層26)と、それに乗り上げたソルダーレジスト層30との界面が、開口31の積層基材近傍部分31aを起点に剥離し易いと考えられる。一方、本実施形態によれば、SMDパッドである導体パッド27と、それに乗り上げたソルダーレジスト層30とが接合層50を介して接合されているため、導体パッド27とソルダーレジスト層30との剥離が生じ難い。   The bonding layer 50 is interposed at the interface between the surface conductor layer 26 (conductor pad 27) and the solder resist layer 30, and has a function of bonding the two. In particular, if the bonding pad 50 does not exist when the conductor pad 27 is an SMD pad as shown in FIGS. 1 and 3, the conductor pad 27 (surface conductor) is introduced when the solder bump S is introduced into the opening 31. It is considered that the interface between the layer 26) and the solder resist layer 30 riding on the layer 26) is easily peeled off from the vicinity of the laminated base material 31a of the opening 31. On the other hand, according to the present embodiment, the conductor pad 27 that is an SMD pad and the solder resist layer 30 that rides on the conductor pad 27 are joined via the joining layer 50, so that the conductor pad 27 and the solder resist layer 30 are peeled off. Is unlikely to occur.

接合層50は、好ましくは、1つの芳香族環中に窒素を2つ以上有するアゾール化合物と、液状媒体とを含む液状組成物を、電解めっき銅を含む表面導体層26の表面に接触させ、乾燥させることで形成される。前記乾燥を酸化条件、例えば空気雰囲気中で、比較的高温度、例えば20〜130℃、より好ましくは45〜100℃、において行うことが好ましい。この条件での乾燥により、表面導体層26の表面の銅が酸化されて銅(II)イオンとなり、前記アゾール化合物を含む被膜中に拡散すると考えられる。前記アゾール化合物は、窒素原子上の非共有電子対によって銅(II)イオンに配位すると考えられ、1つの銅(II)イオンには複数の窒素原子が配位できると考えられる。しかも、前記アゾール化合物は1つの環に2つ以上の窒素原子を有しており、各窒素原子が銅(II)イオンに配位することができると考えられる。このため、前記アゾール化合物を含む被膜中では、拡散した銅(II)イオンと前記アゾール化合物とが交互に結合して重合体を形成していると考えられる。このような被膜である接合層50は、電解めっき銅を含む表面導体層26と樹脂を含むソルダーレジスト層30との両方に対して親和性を有しており、表面導体層26とソルダーレジスト層30とを接合することができると考えられる。   The bonding layer 50 preferably has a liquid composition containing an azole compound having two or more nitrogen atoms in one aromatic ring and a liquid medium in contact with the surface of the surface conductor layer 26 containing electrolytically plated copper, It is formed by drying. The drying is preferably performed under oxidizing conditions, for example, in an air atmosphere, at a relatively high temperature, for example, 20 to 130 ° C, more preferably 45 to 100 ° C. By drying under this condition, it is considered that copper on the surface of the surface conductor layer 26 is oxidized to copper (II) ions and diffuses into the coating containing the azole compound. The azole compound is considered to coordinate to a copper (II) ion by an unshared electron pair on a nitrogen atom, and a plurality of nitrogen atoms can be coordinated to one copper (II) ion. Moreover, the azole compound has two or more nitrogen atoms in one ring, and it is considered that each nitrogen atom can coordinate to a copper (II) ion. For this reason, in the film containing the azole compound, it is considered that the diffused copper (II) ions and the azole compound are alternately bonded to form a polymer. The bonding layer 50 which is such a coating has affinity for both the surface conductor layer 26 containing electrolytic plated copper and the solder resist layer 30 containing resin, and the surface conductor layer 26 and the solder resist layer. 30 can be joined.

1つの芳香族環中に窒素を2つ以上有するアゾール化合物は、1つの芳香族環中に窒素を2つ以上有するアゾール環を有していればよく環上に置換基を有していてよい。前記アゾール化合物としては、前記アゾール環の部分がジアゾール(1,2−ジアゾール又は1,3−ジアゾール)であるジアゾール化合物、前記アゾール環の部分がトリアゾール(1,2,3−トリアゾール又は1,2,4−トリアゾール)であるトリアゾール化合物、前記アゾール環の部分が1H−テトラゾールであるテトラゾール化合物等が挙げられる。   An azole compound having two or more nitrogen atoms in one aromatic ring may have an azole ring having two or more nitrogen atoms in one aromatic ring, and may have a substituent on the ring. . Examples of the azole compound include a diazole compound in which the azole ring part is diazole (1,2-diazole or 1,3-diazole), and the azole ring part is triazole (1,2,3-triazole or 1,2 , 4-triazole), a tetrazole compound in which the azole ring portion is 1H-tetrazole, and the like.

前記アゾール化合物を含む前記液状組成物の調製に用いる液状媒体としては水又は有機溶媒を用いることができる。
水としてはイオン交換水や蒸留水等の純水が使用できる。
有機溶媒としてはメタノール、エタノール、プロパノール等が挙げられる。
前記液状媒体のうち2種以上の混合物も用いることができる。
As a liquid medium used for the preparation of the liquid composition containing the azole compound, water or an organic solvent can be used.
As the water, pure water such as ion-exchanged water or distilled water can be used.
Examples of the organic solvent include methanol, ethanol, propanol and the like.
A mixture of two or more of the liquid media can also be used.

本実施形態においては、前記液状組成物中における前記アゾール化合物の濃度は、0.001〜10質量%であることが好ましく、0.01〜5質量%であることがより好ましい。前記アゾール化合物の濃度がこの範囲であるとき、表面導体層26とソルダーレジスト層30との接合効果が十分であり、且つ、経済的であると考えられる。   In the present embodiment, the concentration of the azole compound in the liquid composition is preferably 0.001 to 10% by mass, and more preferably 0.01 to 5% by mass. When the concentration of the azole compound is within this range, the bonding effect between the surface conductor layer 26 and the solder resist layer 30 is considered to be sufficient and economical.

前記液状組成物を、表面導体層26の表面に接触させる方法としては、特に制限はなく、浸漬、塗布、噴霧等の手段を用いることができる。
前記液状組成物と表面導体層26の表面とを接触させる時間(処理時間)は特に限定されないが、1秒〜10分間とすることができ、5秒〜3分間とすることがより好ましい。処理時間が前記範囲のときに、表面導体層26の表面に十分な厚さの前記液状組成物の被膜を形成することが容易である。前記液状組成物と表面導体層26の表面とを接触させる際の前記液状組成物の温度については5〜50℃とすることが好ましいが、前記の処理時間との関係において適宜設定することができる。
There is no restriction | limiting in particular as a method of making the said liquid composition contact the surface of the surface conductor layer 26, Means, such as immersion, application | coating, and spraying, can be used.
The time (treatment time) for bringing the liquid composition into contact with the surface of the surface conductor layer 26 is not particularly limited, but may be 1 second to 10 minutes, and more preferably 5 seconds to 3 minutes. When the treatment time is within the above range, it is easy to form a film of the liquid composition having a sufficient thickness on the surface of the surface conductor layer 26. The temperature of the liquid composition at the time of bringing the liquid composition into contact with the surface of the surface conductor layer 26 is preferably 5 to 50 ° C., but can be set as appropriate in relation to the processing time. .

前記液状組成物と表面導体層26の表面とを接触させた後は、水洗してから乾燥してもよいし、水洗せずに乾燥させてもよい。乾燥温度は既述の通りである。
水洗に使用する水としては、イオン交換水や蒸留水等の純水が好ましいが、水洗の方法や時間には特に制限なく、例えば、浸漬や噴霧等の手段によって適宜の時間洗浄すればよい。
After contacting the liquid composition and the surface of the surface conductor layer 26, the liquid composition may be washed with water and dried, or may be dried without washing with water. The drying temperature is as described above.
The water used for washing is preferably pure water such as ion-exchanged water or distilled water, but the washing method and time are not particularly limited, and may be washed for an appropriate time by means such as immersion or spraying.

前記液状組成物と表面導体層26の表面に接触させる前に、前記表面に、酸洗処理、粗化処理、耐熱処理、防錆処理または化成処理からなる群から選択される少なくとも1つの前処理を行ってもよい。   Before bringing the liquid composition into contact with the surface of the surface conductor layer 26, the surface is subjected to at least one pretreatment selected from the group consisting of pickling treatment, roughening treatment, heat treatment, rust prevention treatment or chemical conversion treatment. May be performed.

前記の酸洗処理とは、表面導体層26の表面に付着した油脂成分を除去する為と、銅の表面の酸化皮膜を除去する為に行うものである。この酸洗処理には、塩酸系溶液、硫酸系溶液、硝酸系溶液、硫酸−過酸化水素系溶液、有機酸系溶液、無機酸−有機溶媒系溶液、有機酸−有機溶媒系溶液等の溶液を用いることができる。   The pickling treatment is performed to remove oil and fat components adhering to the surface of the surface conductor layer 26 and to remove the oxide film on the copper surface. For this pickling treatment, solutions such as hydrochloric acid solution, sulfuric acid solution, nitric acid solution, sulfuric acid-hydrogen peroxide solution, organic acid solution, inorganic acid-organic solvent solution, organic acid-organic solvent solution, etc. Can be used.

前記の粗化処理とは、アンカー効果による銅と樹脂の接着性を高めるために行うものであり、銅の表面に凸凹形状が付与され、銅と樹脂材料との密着性を高めることができる。この粗化処理においては、マイクロエッチング法、電解めっき法、無電解めっき法、酸化法(ブラックオキサイド、ブラウンオキサイド)、酸化・還元法、ブラシ研磨法、ジェットスクラブ法等の方法を採用することができる。   The roughening treatment is performed in order to enhance the adhesion between copper and the resin due to the anchor effect. A rough surface is provided on the surface of the copper, and the adhesion between the copper and the resin material can be enhanced. In this roughening treatment, methods such as microetching, electrolytic plating, electroless plating, oxidation (black oxide, brown oxide), oxidation / reduction, brush polishing, jet scrub, etc. may be employed. it can.

前記のマイクロエッチング法においては、例えば、有機酸・第二銅イオン系、硫酸・過酸化水素系、過硫酸塩系、塩化銅系や塩化鉄系の各エッチング剤を使用することができる。
前記の電解めっき法においては、銅の表面に微細な銅粒子を析出させることにより、銅の表面に凸凹を形成させる。
In the microetching method, for example, organic acid / cupric ion type, sulfuric acid / hydrogen peroxide type, persulfate type, copper chloride type or iron chloride type etchants can be used.
In the electrolytic plating method described above, unevenness is formed on the copper surface by precipitating fine copper particles on the copper surface.

前記の耐熱処理は、電解めっき銅を含む表面導体層26の表面に、ニッケル、ニッケル−リン、亜鉛、亜鉛−ニッケル、銅−亜鉛、銅−ニッケル、銅−ニッケル−コバルトまたはニッケル−コバルトから選択される少なくとも1種の被膜を形成する処理である。この被膜の形成は公知の電解めっきによる方法を採用して行うことができるが、電界めっきに限定されるものではなく、蒸着その他の手段を使用しても何ら差し支えない。   The heat-resistant treatment is selected from nickel, nickel-phosphorus, zinc, zinc-nickel, copper-zinc, copper-nickel, copper-nickel-cobalt, or nickel-cobalt on the surface of the surface conductor layer 26 containing electrolytically plated copper. A treatment for forming at least one kind of coating film. This coating can be formed by employing a known method by electrolytic plating, but is not limited to electroplating, and any other means such as vapor deposition may be used.

前記の防錆処理とは、電解めっき銅を含む表面導体層26の表面が酸化腐食することを防止するために行うものであり、銅の表面に、亜鉛または亜鉛合金組成のメッキ被膜や、電解クロメートのメッキ被膜を形成する方法を採用することができる。   The rust prevention treatment is performed to prevent the surface of the surface conductor layer 26 containing electrolytic plating copper from being oxidized and corroded. On the surface of the copper, a plated coating of zinc or a zinc alloy composition, electrolytic A method of forming a chromate plating film can be employed.

前記の化成処理においては、電解めっき銅を含む表面導体層26の表面にスズの不動態被膜を形成する方法や、酸化銅の不動態被膜を形成する方法を採用することができる。   In the chemical conversion treatment, a method of forming a passive film of tin on the surface of the surface conductor layer 26 containing electrolytically plated copper or a method of forming a passive film of copper oxide can be employed.

前記液状組成物を表面導体層26の表面に接触させる前に、銅イオンを含む水溶液を当該表面に接触させてもよい。この銅イオンを含む水溶液は、表面導体層26の表面に形成される接合層50の厚みを均一にさせる機能を有する。銅イオン源としては、水に溶解する銅塩であれば特に限定されず、硫酸銅、硝酸銅、塩化銅、ギ酸銅、酢酸銅等の銅塩を挙げることができる。銅塩を水に可溶化するために、アンモニアや塩酸等を添加してもよい。   Before bringing the liquid composition into contact with the surface of the surface conductor layer 26, an aqueous solution containing copper ions may be brought into contact with the surface. The aqueous solution containing copper ions has a function of making the thickness of the bonding layer 50 formed on the surface of the surface conductor layer 26 uniform. The copper ion source is not particularly limited as long as it is a copper salt that dissolves in water, and examples thereof include copper salts such as copper sulfate, copper nitrate, copper chloride, copper formate, and copper acetate. In order to solubilize the copper salt in water, ammonia or hydrochloric acid may be added.

前記液状組成物を表面導体層26の表面に接触させた後に、酸性水溶液またはアルカリ性水溶液を前記表面に接触させてもよい。この酸性水溶液またはアルカリ性水溶液も、前記の銅イオンを含む水溶液と同様に、表面導体層26の表面に形成される接合層50の厚みを均一にさせる機能を有する。酸性水溶液またはアルカリ性水溶液は、特に限定されないが、酸性水溶液としては、硫酸、硝酸、塩酸等の鉱酸や、ギ酸、酢酸、乳酸、グリコール酸、アミノ酸等の有機酸を含む水溶液等を挙げることができる。アルカリ性水溶液としては、水酸化ナトリウム、水酸化カリウム等のアルカリ金属の水酸化物や、アンモニア、エタノールアミン、モノプロパノールアミン等のアミン類を含む水溶液を挙げることができる。   After the liquid composition is brought into contact with the surface of the surface conductor layer 26, an acidic aqueous solution or an alkaline aqueous solution may be brought into contact with the surface. This acidic aqueous solution or alkaline aqueous solution also has a function of making the thickness of the bonding layer 50 formed on the surface of the surface conductor layer 26 uniform, similarly to the aqueous solution containing copper ions. The acidic aqueous solution or alkaline aqueous solution is not particularly limited, and examples of the acidic aqueous solution include an aqueous solution containing a mineral acid such as sulfuric acid, nitric acid, and hydrochloric acid, and an organic acid such as formic acid, acetic acid, lactic acid, glycolic acid, and amino acid. it can. Examples of the alkaline aqueous solution include aqueous solutions containing alkali metal hydroxides such as sodium hydroxide and potassium hydroxide, and amines such as ammonia, ethanolamine and monopropanolamine.

<プリント配線基板の製造方法>
次に、本実施形態のプリント配線基板1の製造方法の一例を図2A〜Fを参照して説明する。
(1.準備工程(図2A〜2C))
本実施形態では出発材として図2Cに示す積層基材2を用いることができる。積層基材2の詳細は図1を参照して上記で説明した通りである。積層基材2を形成する方法は特に限定されない。
<Method for manufacturing printed wiring board>
Next, an example of the manufacturing method of the printed wiring board 1 of this embodiment is demonstrated with reference to FIG.
(1. Preparation process (FIGS. 2A to 2C))
In this embodiment, the laminated base material 2 shown in FIG. 2C can be used as a starting material. The details of the laminated substrate 2 are as described above with reference to FIG. The method for forming the laminated substrate 2 is not particularly limited.

図2Cに示す積層基材2において、第2導体ビア25及び表面導体層26を形成する方法は特に限定されないが、その一例を図2A及び図2Bを参照して説明する。
図2Aには、図1に示す本実施形態のプリント配線基板1のうち第2絶縁層24まで完成された中間品の表層近傍を示す。第2絶縁層24にはビアホール(孔部)60が形成されている。前記中間品を形成する方法は特に限定されない。
In the laminated base material 2 shown in FIG. 2C, the method for forming the second conductor via 25 and the surface conductor layer 26 is not particularly limited, but an example thereof will be described with reference to FIGS. 2A and 2B.
FIG. 2A shows the vicinity of the surface layer of the intermediate product completed up to the second insulating layer 24 in the printed wiring board 1 of the present embodiment shown in FIG. A via hole (hole) 60 is formed in the second insulating layer 24. The method for forming the intermediate product is not particularly limited.

次に、図2Bに示すように、前記中間品において、第2絶縁層24の表面に、ビアホール(孔部)60内に露出した第2電解めっき層23bの表面とともに、無電解めっき又はスパッタリングにより第3シード層26aを形成する。   Next, as shown in FIG. 2B, in the intermediate product, the surface of the second insulating layer 24 and the surface of the second electrolytic plating layer 23b exposed in the via hole (hole) 60 are electrolessly plated or sputtered. A third seed layer 26a is formed.

次に、図2Cに示すようにして、第2導体ビア25と第3電解めっき層26bとを形成する。具体的には、図示しないが、第3シード層26aの上にレジストを塗布し、所定のパターンのレジスト層を形成する。続いて、レジスト層で被覆されていない部分に銅による第3電解めっき層26bを形成し、レジスト層の除去、および除去により露出した第3シード層26aをエッチング処理で除去する。これにより、ビアホール60内に第2導体ビア25を形成するとともに、第2絶縁層24の表面に、第3シード層26aと第3電解めっき層26bとからなる表面導体層(第3導体層)26を形成することができる(図2C参照)。   Next, as shown in FIG. 2C, the second conductor via 25 and the third electrolytic plating layer 26b are formed. Specifically, although not shown, a resist is applied on the third seed layer 26a to form a resist layer having a predetermined pattern. Subsequently, a third electrolytic plating layer 26b made of copper is formed on a portion not covered with the resist layer, and the resist layer is removed and the third seed layer 26a exposed by the removal is removed by an etching process. Thus, the second conductor via 25 is formed in the via hole 60, and the surface conductor layer (third conductor layer) composed of the third seed layer 26a and the third electrolytic plating layer 26b is formed on the surface of the second insulating layer 24. 26 can be formed (see FIG. 2C).

(2.接合層形成工程(図2D))
次に、図2Dに示すように、表面導体層26の表面に接合層50を形成する。
接合層50の形成方法は既述の通りであり、好ましくは、前記アゾール化合物と、液状媒体とを含む液状組成物を、電解めっき銅を含む表面導体層26の表面に接触させ、乾燥させることで接合層50が形成される。接合層50の形成方法のより具体的な態様は既述の通りである。
(2. Joining layer forming step (FIG. 2D))
Next, as shown in FIG. 2D, the bonding layer 50 is formed on the surface of the surface conductor layer 26.
The method of forming the bonding layer 50 is as described above. Preferably, the liquid composition containing the azole compound and the liquid medium is brought into contact with the surface of the surface conductor layer 26 containing electrolytic plated copper and dried. Thus, the bonding layer 50 is formed. A more specific aspect of the method for forming the bonding layer 50 is as described above.

(3.ソルダーレジスト前駆層形成工程(図2E))
次に、図2Eに示すように、積層基材2における表面導体層26が形成されている表面2aに、硬化することでソルダーレジスト層30を形成することができる樹脂組成物からなるソルダーレジスト前駆層40を形成するソルダーレジスト前駆層形成工程を行う。
(3. Solder resist precursor layer forming step (FIG. 2E))
Next, as shown to FIG. 2E, the soldering resist precursor which consists of a resin composition which can form the soldering resist layer 30 by hardening | curing to the surface 2a in which the surface conductor layer 26 in the laminated base material 2 is formed. A solder resist precursor layer forming step for forming the layer 40 is performed.

ソルダーレジスト前駆層40は図示するのは単層であるが、複数の層が積層された層であってもよい。
ソルダーレジスト層30を形成することができる樹脂組成物としては、既述の、感光性樹脂と光重合開始剤とを含む感光性樹脂組成物が挙げられる。
The solder resist precursor layer 40 is shown as a single layer, but may be a layer in which a plurality of layers are laminated.
Examples of the resin composition that can form the solder resist layer 30 include the above-described photosensitive resin composition containing a photosensitive resin and a photopolymerization initiator.

ソルダーレジスト前駆層形成工程では、図2Eに示すように、積層基材2の表面2aに前記樹脂組成物からなるソルダーレジスト前駆層40を形成する。このとき、前記樹脂組成物を既述のような溶媒を含む流動体とし、該流動体を積層基材2に塗布させて塗膜を形成し、次いで前記塗膜から前記溶媒を揮発により除去(すなわち乾燥)させることでソルダーレジスト前駆層40を形成することができる。また、ソルダーレジスト前駆層形成工程は、別途ドライフィルムとして調製した、前記樹脂組成物からなるソルダーレジスト前駆層40を積層基材2に積層させる工程であってもよい。
本実施形態において、ソルダーレジスト前駆層40の厚さは特に限定されないが、一般的には10〜70μmである。
In the solder resist precursor layer forming step, as shown in FIG. 2E, a solder resist precursor layer 40 made of the resin composition is formed on the surface 2 a of the laminated base material 2. At this time, the resin composition is made into a fluid containing a solvent as described above, the fluid is applied to the laminated substrate 2 to form a coating film, and then the solvent is removed from the coating film by volatilization ( That is, the solder resist precursor layer 40 can be formed by drying. Further, the solder resist precursor layer forming step may be a step of laminating the solder resist precursor layer 40 made of the resin composition separately prepared as a dry film on the laminated base material 2.
In the present embodiment, the thickness of the solder resist precursor layer 40 is not particularly limited, but is generally 10 to 70 μm.

(4.露光工程)
続いて下記の露光工程を行う。露光工程の好ましい実施形態は、ソルダーレジスト前駆層形成工程により形成されたソルダーレジスト前駆層40の、開口31に対応する領域以外の領域に対して光照射して硬化する工程である。露光工程は、典型的には、開口31に対応する領域を選択的に遮蔽する遮光マスクをソルダーレジスト前駆層40の表面に配置した状態で、ソルダーレジスト前駆層40に光照射することで実施可能である。
(4. Exposure process)
Subsequently, the following exposure process is performed. A preferred embodiment of the exposure step is a step in which the region other than the region corresponding to the opening 31 of the solder resist precursor layer 40 formed by the solder resist precursor layer forming step is irradiated and cured. Typically, the exposure process can be performed by irradiating the solder resist precursor layer 40 with light in a state where a light shielding mask that selectively shields a region corresponding to the opening 31 is disposed on the surface of the solder resist precursor layer 40. It is.

露光工程において照射する光の波長、光照度、照射時間等の条件は、ソルダーレジスト前駆層40を構成する樹脂組成物に応じて適宜決定することができる。一般的には照射する光は紫外線である。   Conditions such as the wavelength of light irradiated in the exposure step, light illuminance, and irradiation time can be appropriately determined according to the resin composition constituting the solder resist precursor layer 40. In general, the irradiated light is ultraviolet light.

(5.現像工程(図2F))
露光工程の後に現像工程を行う。現像工程は、露光工程後に現像液を用いて現像して開口31が形成されたソルダーレジスト層30を形成する工程である(図2F参照)。
(5. Development process (FIG. 2F))
A development process is performed after the exposure process. The development process is a process of forming the solder resist layer 30 in which the openings 31 are formed by developing with a developer after the exposure process (see FIG. 2F).

現像液としては、ソルダーレジスト前駆層40のうち未硬化の部分が可溶であり、且つ、ソルダーレジスト前駆層40のうち光硬化された部分が不溶である溶媒を用いることができる。このような溶媒としては、前記流動体を形成する際に使用したのと同様の溶媒が例示できる。   As the developer, a solvent in which an uncured portion of the solder resist precursor layer 40 is soluble and a photocured portion of the solder resist precursor layer 40 is insoluble can be used. Examples of such a solvent include the same solvents as used when forming the fluid.

現像工程で得られたソルダーレジスト層30が、更に光硬化し得るものである場合には、現像工程後に、更に光照射を行い光硬化を完結させる光硬化完結工程が行われることが好ましい。   In the case where the solder resist layer 30 obtained in the development step can be further photocured, it is preferable that after the development step, a photocuring completion step is performed in which light irradiation is further performed to complete the photocuring.

また、現像工程で得られたソルダーレジスト層30が熱硬化性樹脂を含むものである場合には、現像工程後に、ソルダーレジスト層30を熱硬化させる熱硬化工程が行われることが好ましい。   Moreover, when the soldering resist layer 30 obtained by the image development process contains a thermosetting resin, it is preferable after the image development process that the thermosetting process of thermosetting the soldering resist layer 30 is performed.

(6.はんだバンプ形成工程)
更に、開口31内の導体パッド27上に、はんだバンプSを設置するはんだバンプ形成工程を行う。本実施形態では更に、はんだバンプSを設置する前に、接合層50のうち、開口31内に露出した部分をエッチングにより除去することが好ましい。本実施形態では更にまた、接合層50の前記部分を除去することで露出した導体パッド27の表面に、酸化を防止するための表面処理層(図示せず)を設けてからはんだバンプ形成工程を行うことが好ましい。表面処理層の具体例は既述の通りである。
(6. Solder bump formation process)
Further, a solder bump forming process is performed in which a solder bump S is placed on the conductor pad 27 in the opening 31. Further, in the present embodiment, before the solder bump S is installed, it is preferable to remove a portion of the bonding layer 50 exposed in the opening 31 by etching. In the present embodiment, a solder bump forming step is further performed after providing a surface treatment layer (not shown) for preventing oxidation on the surface of the conductor pad 27 exposed by removing the portion of the bonding layer 50. Preferably it is done. Specific examples of the surface treatment layer are as described above.

1:プリント配線基板、2:積層基材、12,23,26:導体層、11,21,24:絶縁層、26:表面導体層、27:導体パッド(SMDパッド)、30:ソルダーレジスト層、31:開口(SMD開口)、50:接合層、S:はんだバンプ 1: printed wiring board, 2: laminated base material, 12, 23, 26: conductor layer, 11, 21, 24: insulating layer, 26: surface conductor layer, 27: conductor pad (SMD pad), 30: solder resist layer , 31: opening (SMD opening), 50: bonding layer, S: solder bump

Claims (2)

導体層と絶縁層とをそれぞれ1層以上含む積層基材と、前記積層基材の表面の少なくとも一方に積層されたソルダーレジスト層とを有し、
前記積層基材は、前記導体層の少なくとも一部として、前記ソルダーレジスト層と接する表面に表面導体層を含む、プリント配線基板であって、
前記表面導体層は電解めっき銅を含み、
前記表面導体層と前記ソルダーレジスト層との間に接合層が介在しており、
前記接合層は、銅と窒素とを含む、厚さ20〜200nmの層である。
A laminated base material including at least one conductor layer and an insulating layer, and a solder resist layer laminated on at least one of the surfaces of the laminated base material,
The laminated substrate is a printed wiring board including a surface conductor layer on a surface in contact with the solder resist layer as at least a part of the conductor layer,
The surface conductor layer includes electroplated copper,
A bonding layer is interposed between the surface conductor layer and the solder resist layer,
The bonding layer is a layer having a thickness of 20 to 200 nm containing copper and nitrogen.
請求項1に記載のプリント配線基板において、
前記表面導体層は、導体パッドを含むパターンを有し、
前記ソルダーレジスト層には開口が設けられており、
前記開口内に前記導体パッドが位置し、
前記導体パッドは、前記ソルダーレジスト層の前記開口の縁辺の下部に食い込むように配置されたSMD(Solder Mask Defined)パッドであり、
前記開口内の前記導体パッド上には、はんだバンプが設けられている。
The printed wiring board according to claim 1,
The surface conductor layer has a pattern including a conductor pad;
An opening is provided in the solder resist layer,
The conductor pad is located in the opening;
The conductor pad is an SMD (Solder Mask Defined) pad arranged so as to bite into the lower part of the edge of the opening of the solder resist layer,
Solder bumps are provided on the conductor pads in the openings.
JP2016081448A 2016-04-14 2016-04-14 Printed wiring board Pending JP2017191893A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016081448A JP2017191893A (en) 2016-04-14 2016-04-14 Printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016081448A JP2017191893A (en) 2016-04-14 2016-04-14 Printed wiring board

Publications (1)

Publication Number Publication Date
JP2017191893A true JP2017191893A (en) 2017-10-19

Family

ID=60086214

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016081448A Pending JP2017191893A (en) 2016-04-14 2016-04-14 Printed wiring board

Country Status (1)

Country Link
JP (1) JP2017191893A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115558910A (en) * 2022-11-03 2023-01-03 重庆海盛鑫铜业有限公司 Portable tinning machine for copper wire processing and use method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115558910A (en) * 2022-11-03 2023-01-03 重庆海盛鑫铜业有限公司 Portable tinning machine for copper wire processing and use method
CN115558910B (en) * 2022-11-03 2024-05-07 重庆海盛鑫铜业有限公司 Portable tinning machine for copper wire processing and use method

Similar Documents

Publication Publication Date Title
KR101268145B1 (en) Method for surface treatment of copper and copper
KR101042483B1 (en) Copper surface treatment method and copper
TW443084B (en) Multi-layer printed circuit board and its fabricating method, composition material of resin used for filling through hole
CN103733739B (en) Circuit board
TW200410622A (en) Multi-layer printed circuit board, its manufacturing method and solder resist composition
JP4973231B2 (en) Copper etching method and wiring board and semiconductor package using this method
US20100126758A1 (en) Multilayer printed wiring board and method for manufacturing multilayer printed wiring board
WO2011027884A1 (en) Substrate for mounting semiconductor chip and method for producing same
KR102105988B1 (en) Method of forming a metal layer on a photosensitive resin
CN102316668A (en) Substrate with fine metal pattern, print circuit board and semiconductor device, and production method of substrate with fine metal pattern, print circuit board and semiconductor device
JP2008109087A (en) Substrate for mounting semiconductor chip, and preprocessing liquid
JP2007109902A (en) Method for manufacturing multilayer printed wiring board, and photosensitive dry film used for same
JP2004363364A (en) Metal surface treatment method, multilayer circuit board manufacturing method, semiconductor chip mounting board manufacturing method, semiconductor package manufacturing method, and semiconductor package
JP2013093359A (en) Semiconductor chip mounting substrate and manufacturing method therefor
CN101772274A (en) Surface electroplating method of circuit substrate
JP2017191894A (en) Printed wiring board and manufacturing method of the same
JP5938948B2 (en) Semiconductor chip mounting substrate and manufacturing method thereof
JP2013089913A (en) Substrate for mounting semiconductor chip and manufacturing method thereof
JP5691527B2 (en) Wiring board surface treatment method and wiring board treated by this surface treatment method
JP5682678B2 (en) Semiconductor chip mounting substrate and manufacturing method thereof
JP2011258597A (en) Base material with gold plated fine metal pattern, printed wiring board and semiconductor device and manufacturing method thereof
JP7753721B2 (en) Printed wiring board manufacturing method and semiconductor package manufacturing method
JP2004327803A (en) Multilayered circuit board, semiconductor chip loading substrate, semiconductor package, and methods of manufacturing them
JP3593351B2 (en) Method for manufacturing multilayer wiring board
JP2002134655A (en) Board for semiconductor package, its manufacturing method, the semiconductor package and its manufacturing method