JP2017194736A5 - - Google Patents

Claims (11)

1. メモリに対する書き込み要求を出力し、
   前記書き込み要求が許可されたことに応じて画像データを前記メモリへ書き込み、
   １つの第１のブロックの書き込み動作が完了する毎に第１のイベントを発行する、
   書き込み手段と、
   前記書き込み手段によって前記メモリに書き込まれた画像データの読み出し要求を出力し、
   前記読み出し要求が許可されたことに応じて前記メモリから前記画像データを読み出し、
   １フレームの画像データが前記書き込み手段により前記メモリに書き込まれている間に、前記メモリに書き込まれた前記１フレームの画像データの読み出し要求を出力し、
   １つの第２のブロックの読み出し動作が完了する毎に第２のイベントを発行する、
   読み出し手段と、
   前記書き込み要求及び前記読み出し要求をそれぞれ許可するか否かを制御する制御手段と
   を有し、
   前記書き込み手段により前記メモリに書き込まれる画像データの１フレームに複数の前記第１のブロックが含まれ、
   前記読み出し手段により前記メモリから読み出される画像データの１フレームに、前記第２のブロックが含まれ、
   前記制御手段は、
   前記第１のイベントに応じて前記１フレームに含まれる前記第２のブロックの水平方向の数に基づく第１の値だけカウント値を増加させる処理を行い、
   前記第２のイベントに応じて前記１フレームに含まれる前記第１のブロックの水平方向の数に基づく第２の値だけカウント値を低減させる処理を行い、
   前記カウント値が第１閾値より大きい場合に前記書き込み要求を許可せず、
   前記カウント値が第２閾値より小さい場合に前記読み出し要求を許可しない、
   ことを特徴とするメモリ制御装置。
2. 前記制御手段は、前記１フレームに含まれる前記第１のブロックの水平方向の数と前記１フレームに含まれる前記第２のブロックの水平方向の数との差に基づいて、前記第２閾値を設定することを特徴とする
   請求項１に記載のメモリ制御装置。
3. 前記制御手段は、
   前記カウント値と前記第１閾値とを比較する第１の比較部と、
   前記カウント値と前記第２閾値とを比較する第２の比較部と、
   前記第１の比較部による比較結果に応じて前記書き込み手段からの書き込み要求をマスクするか否かを制御する第１のマスク部と、
   前記第２の比較部による比較結果に応じて前記読み出し手段からの読み出し要求をマスクするか否かを制御する第２のマスク部と
   を有する
   ことを特徴とする請求項１または２に記載のメモリ制御装置。
4. 前記書き込み手段は、書き込みアドレスが前記第１のブロックの最終アドレスに達したことに応じて前記第１のイベントを発行し、
   前記読み出し手段は、読み出しアドレスが前記第２のブロックの最終アドレスに達したことに応じて前記第２のイベントを発行する
   ことを特徴とする請求項１から３のいずれか１項に記載のメモリ制御装置。
5. 前記制御手段は、前記読み出し手段により１フレームの前記画像データの読み出しが完了したことに応じて、前記カウント値を初期値に設定することを特徴とする請求項１から４のいずれか１項に記載のメモリ制御装置。
6. 前記第１のブロックと前記第２のブロックはそれぞれ１フレームの画像データを分割することにより決定され、
   前記初期値は、前記第１のブロックと前記第２のブロックとの分割の態様に応じて設定されることを特徴とする請求項５に記載のメモリ制御装置。
7. 前記書き込み手段は、１フレームの複数の前記第１のブロックを、第１の所定の順序で前記メモリに書き込み、
   前記読み出し手段は、１フレームの複数の前記第２のブロックを、前記第１の所定の順序に応じた第２の所定の順序で前記メモリから読み出す
   ことを特徴とする請求項１乃至６のいずれか１項に記載のメモリ制御装置。
8. 前記第１のブロックのサイズと前記第２のブロックのサイズとが異なることを特徴とする請求項１から７のいずれか１項に記載のメモリ制御装置。
9. 前記第１のブロックと前記第２のブロックはそれぞれ、最小のアクセス単位、複数の前記最小のアクセス単位を含む行、１フレームを水平方向及び垂直方向に分割することにより決定される分割ブロック、水平方向に隣接する複数の前記分割ブロックを含むブロック行、及び、１フレーム、の何れかであることを特徴とする請求項１から８のいずれか１項に記載のメモリ制御装置。
10. 前記第２閾値は、前記１フレームに含まれる前記第１のブロックの垂直方向の数と前記１フレームに含まれる前記第２のブロックの垂直方向の数との差、前記１フレームに含まれる前記第２のブロックの水平方向の数、および前記１フレームに含まれる前記第１のブロックの水平方向の数を、乗算して得られた値であり、
    前記第１閾値は、前記第２閾値よりも前記第１のブロックの水平方向の分割数、および前記第２のブロックの水平方向の分割数を加算した値に対応する量だけ大きい値である、
    ことを特徴とする請求項１から９のいずれか１項に記載のメモリ制御装置。
    
11. メモリに対する書き込み要求を出力し、前記書き込み要求が許可されたことに応じて画像データを前記メモリに書き込み、１つの第１のブロックの書き込み動作が完了する毎に第１のイベントを発行するステップと、
    前記メモリに書き込まれた画像データの読み出し要求を出力し、前記読み出し要求が許可されたことに応じて前記メモリから前記画像データを読み出し、１フレームの画像データが前記メモリに書き込まれている間に、前記メモリに書き込まれた前記１フレームの画像データの読み出し要求を出力し、１つの第２のブロックの書き込み動作が完了する毎に第２のイベントを発行するステップと、
    前記書き込み要求と前記読み出し要求をそれぞれ許可するか否かを制御するステップと、
    を有し、
    前記メモリに書き込まれる画像データの１フレームには複数の前記第１のブロックが含まれ、
    前記メモリから読み出される画像データの１フレームには、前記第２のブロックが含まれ、
    前記制御するステップは、
    前記第１のイベントに応じて前記１フレームに含まれる前記第２のブロックの水平方向の数に基づく第１の値だけカウント値を増加させる処理を行うステップと、
    前記第２のイベントに応じて前記１フレームに含まれる前記第１のブロックの水平方向の数に基づく第２の値だけカウント値を低減させる処理を行うステップと、
    前記カウント値が第１閾値より大きい場合に前記書き込み要求を許可しないステップと、
    前記カウント値が第２閾値より小さい場合に前記読み出し要求を許可しないステップと、
    を含むことを特徴とするメモリ制御方法。