JP2017199104A - 半導体装置および半導体装置の制御方法 - Google Patents

半導体装置および半導体装置の制御方法 Download PDF

Info

Publication number
JP2017199104A
JP2017199104A JP2016087855A JP2016087855A JP2017199104A JP 2017199104 A JP2017199104 A JP 2017199104A JP 2016087855 A JP2016087855 A JP 2016087855A JP 2016087855 A JP2016087855 A JP 2016087855A JP 2017199104 A JP2017199104 A JP 2017199104A
Authority
JP
Japan
Prior art keywords
periodic signal
failure
periodic
unit
pll
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016087855A
Other languages
English (en)
Inventor
達也 金子
Tatsuya Kaneko
達也 金子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2016087855A priority Critical patent/JP2017199104A/ja
Priority to PCT/JP2017/002879 priority patent/WO2017187686A1/ja
Priority to EP17788976.3A priority patent/EP3451113B1/en
Priority to US16/094,916 priority patent/US10386885B2/en
Publication of JP2017199104A publication Critical patent/JP2017199104A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31727—Clock circuits aspects, e.g. test clock circuit details, timing aspects for signal generation, circuits for testing clocks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3187—Built-in tests
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/19—Monitoring patterns of pulse trains
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

【課題】周期信号に同期して動作する半導体装置において故障の状態を正確に判断する。【解決手段】第１の周期信号生成部は、第１の周期信号を生成する。第２の周期信号生成部は、前記第１の周期信号から第２の周期信号を生成する。第３の周期信号生成部は、第１の周期信号から第３の周期信号を生成する。判定部は、第１および第２の前記周期信号の組と第２および第３の前記周期信号の組と第１および第３の前記周期信号の組とのそれぞれについて組内の一対の周期信号の周波数の比率が略一定であるか否かを判定する。故障個所特定部は、２つの組において比率が略一定でない場合には第１、第２および第３の周期信号生成部のうち２つの組に共通に含まれる周期信号に対応する周期信号生成部を故障個所として特定する。【選択図】図８

Description

本技術は、半導体装置および半導体装置の制御方法に関する。詳しくは、周期信号に同期して動作する半導体装置および半導体装置の制御方法に関する。
近年、自動車に対して、性能や快適性、燃費の良さなどの他、安全性に関する要求が高まっている。この安全性を確保するために、先進運転支援システム（ＡＤＡＳ：Advanced Driver Assistance System）の普及が進められている。このＡＤＡＳでは、レーダーやカメラなどのセンサーで障害物を検知した際に、半導体装置がブレーキを作動させるなどの機能が実現されている。このような車載の半導体装置では、一般に高度な信頼性が要求される。この信頼性を確保するために、半導体装置の故障を動作中に検知する自己診断（BIST：Built-In Self Test)機能が求められる。
例えば、水晶発振器からの基準クロックを逓倍して動作クロックを生成する位相同期回路を監視し、故障を検知する半導体装置が提案されている（例えば、特許文献１参照。）。この半導体装置は、水晶発振器が故障しないことを前提としており、基準クロックに同期して計数された計数値と動作クロックに同期して計数された計数値との比率が逓倍比でない場合に位相同期回路の故障を検知する。
特昭６２−１３６９１６号公報
しかしながら、上述の従来技術では、水晶発振器が故障しないことを前提としているため、水晶発振器に故障が生じた場合に位相同期回路の故障と誤って検知してしまう。この誤検知を避けるために、２つの計数値の比率が逓倍比でない場合に水晶発振器および位相同期回路のいずれかが故障したと判断することもできるが、２つの計数値のみでは、水晶発振器および位相同期回路のどちらが故障したかを特定することはできない。このように、上述の半導体装置では、故障の状態を正確に判断することができないという問題がある。
本技術はこのような状況に鑑みて生み出されたものであり、周期信号に同期して動作する半導体装置において故障の状態を正確に判断することを目的とする。
本技術は、上述の問題点を解消するためになされたものであり、その第１の側面は、第１の周期信号を生成する第１の周期信号生成部と、前記第１の周期信号から第２の周期信号を生成する第２の周期信号生成部と、前記第１の周期信号から第３の周期信号を生成する第３の周期信号生成部と、前記第１および第２の前記周期信号の組と前記第２および第３の前記周期信号の組と前記第１および第３の前記周期信号の組とのそれぞれについて前記組内の一対の周期信号の周波数の比率が略一定であるか否かを判定する判定部と、２つの前記組において前記比率が略一定でない場合には前記第１、第２および第３の周期信号生成部のうち前記２つの組に共通に含まれる周期信号に対応する周期信号生成部を故障個所として特定する故障個所特定部とを具備する半導体装置、および、その制御方法である。これにより、２つの組において一対の周期信号の周波数の比率が略一定でない場合に故障個所が特定されるという作用をもたらす。
また、この第１の側面において、上記特定された故障個所を復帰させる復帰処理を行う復帰処理部をさらに具備してもよい。これにより、故障個所が復帰するという作用をもたらす。
また、この第１の側面において、少なくとも１つの前記組について当該組内の前記比率の設定値を保持するレジスタをさらに具備し、前記第１、第２および第３の周期信号生成部の少なくとも１つは前記設定値に基づいて周期信号を生成し、前記復帰処理は、前記レジスタに前記設定値を再度保持させる再設定処理を含んでもよい。これにより、レジスタに設定値が再度保持されるという作用をもたらす。
また、この第１の側面において、予備周期信号を生成する予備回路をさらに具備し、上記復帰処理は、上記第１、第２および第３の周期信号のうち上記故障個所に対応する周期信号の代わりに上記予備周期信号を上記判定部に出力させる切替え処理を含んでもよい。これにより、故障個所に対応する周期信号の代わりに予備周期信号が出力されるという作用をもたらす。
また、この第１の側面において、前記判定部は、前記第１、第２および第３の周期信号のうち複数の信号と前記予備周期信号との組について前記比率が略一定であるか否かをさらに判定し、前記故障個所特定部は、前記第１、第２および第３の周期信号生成部と前記予備回路とのいずれかを前記故障個所として特定し、前記復帰処理部は、前記予備回路が故障していない場合には前記第１、第２および第３の周期信号のうち前記故障個所に対応する周期信号の代わりに前記予備周期信号を前記判定部に出力させてもよい。これにより、予備回路が故障していない場合には故障個所に対応する周期信号の代わりに予備周期信号が出力されるという作用をもたらす。
また、この第１の側面において、上記復帰処理部は、上記再設定処理の後に上記切替え処理を行ってもよい。これにより、再設定処理の後に切替え処理が行われるという作用をもたらす。
また、この第１の側面において、前記第１の周期信号に同期して第１の計数値を計数する第１のカウンタと、前記第２の周期信号に同期して第２の計数値を計数する第２のカウンタと、前記第３の周期信号に同期して第３の計数値を計数する第３のカウンタとをさらに具備し、前記判定部は、前記第１および第２の計数値の組と前記第２および第３の計数値の組と前記第１および第３の計数値の組のそれぞれについて前記組内の一対の計数値の比率が略一定値であるか否かを判定してもよい。これにより、計数値の比率が略一定値であるか否かが判定されるという作用をもたらす。
また、この第１の側面において、上記第１、第２および第３の周期信号のいずれかに同期して画像データを撮像する撮像部と、上記特定された故障個所を示す情報を上記画像データに重畳する重畳部とをさらに具備してもよい。これにより、故障個所を示す情報が画像データに重畳されるという作用をもたらす。
また、この第１の側面において、上記第１、第２および第３の周期信号生成部の少なくとも１つは、位相同期回路であってもよい。これにより、位相同期回路が故障個所として特定されるという作用をもたらす。
また、この第１の側面において、上記第１、第２および第３の周期信号生成部の少なくとも１つは、分周器であってもよい。これにより、分周器が故障個所として特定されるという作用をもたらす。
また、この第１の側面において、上記第１、第２および第３の周期信号生成部の少なくとも１つは、水晶発振器であってもよい。これにより、水晶発振器が故障個所として特定されるという作用をもたらす。
本技術によれば、周期信号に同期して動作する半導体装置において故障の状態を正確に判断することができるという優れた効果を奏し得る。なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
本技術の第１の実施の形態における車載カメラの一構成例を示すブロック図である。 本技術の第１の実施の形態における車両の上面図の一例である。 本技術の第１の実施の形態における撮像素子の一構成例を示すブロック図である。 本技術の第１の実施の形態における信号処理チップの一構成例を示すブロック図である。 本技術の第１の実施の形態におけるＰＬＬブロックの一構成例を示すブロック図である。 本技術の第１の実施の形態における分周器ブロックの一構成例を示すブロック図である。 本技術の第１の実施の形態における故障検知部の一構成例を示すブロック図である。 本技術の第１の実施の形態におけるＰＬＬ群故障検知部の一構成例を示すブロック図である。 本技術の第１の実施の形態におけるＰＬＬ群故障検知部内の故障個所特定部の動作の一例を示す図である。 本技術の第１の実施の形態における分周器ブロック故障検知部の一構成例を示すブロック図である。 本技術の第１の実施の形態における分周器ブロック故障検知部内の故障個所特定部の動作の一例を示す図である。 本技術の第１の実施の形態における復帰処理部の一構成例を示すブロック図である。 本技術の第１の実施の形態におけるステータス情報のデータ構成の一例を示す図である。 本技術の第１の実施の形態における復帰処理部の動作の一例を示す図である。 本技術の第１の実施の形態における撮像素子が故障した際の車載カメラの動作の一例を示すシーケンス図である。 本技術の第１の実施の形態におけるＰＬＬブロックが故障した際の車載カメラの動作の一例を示すシーケンス図である。 本技術の第１の実施の形態の変形例における分周器ブロックの一構成例を示すブロック図である。 本技術の第１の実施の形態の変形例における分周器ブロック故障検知部の一構成例を示すブロック図である。 本技術の第１の実施の形態の変形例における復帰処理部の動作の一例を示す図である。 本技術の第２の実施の形態における信号処理チップの一構成例を示すブロック図である。 本技術の第２の実施の形態における画像データのデータ構成の一例を示す図である。 本技術の第２の実施の形態におけるステータス情報の格納場所の一例を示す図である。
以下、本技術を実施するための形態（以下、実施の形態と称する）について説明する。説明は以下の順序により行う。
１．第１の実施の形態（３つ以上の判定フラグから故障個所を特定する例）
２．第２の実施の形態（３つ以上の判定フラグから故障個所を特定して故障個所の情報を画像データに重畳する例）
＜１．第１の実施の形態＞
［車載カメラの構成例］
図１は、第１の実施の形態における車載カメラ１００の一構成例を示すブロック図である。この車載カメラ１００は、車両に搭載されるカメラであり、水晶発振器１１０、撮像素子２００、信号処理チップ３００およびバックエンドチップ１２０を備える。なお、車載カメラ１００は、特許請求の範囲に記載の半導体装置の一例である。
水晶発振器１１０は、水晶の圧電効果を利用して一定の周波数の周期信号をクロック信号ＣＬＫXtalとして生成するものである。この水晶発振器１１０は、クロック信号ＣＬＫXtalを撮像素子２００および信号処理チップ３００に信号線１１９を介して供給する。なお、水晶発振器１１０は、特許請求の範囲に記載の第１の周期信号生成部の一例である。
撮像素子２００は、画像データを撮像するものである。この撮像素子２００は、クロック信号ＣＬＫXtalを逓倍比１／ＮIMGで逓倍してクロック信号ＣＬＫIMGを内部で生成する。ここで、ＮIMGは所定の実数であり、信号処理チップ３００により信号線２０８を介して撮像素子２００に供給される。
そして、撮像素子２００は、内部で生成したクロック信号ＣＬＫＩＭＧに同期して画像データを撮像し、クロック信号ＣＬＫIMGおよび画像データを信号処理チップ３００に信号線２０９を介して供給する。
信号処理チップ３００は、クロック信号ＣＬＫXtalに同期して、画像データに対して所定の信号処理を実行するものである。この信号処理チップ３００は、信号処理後の画像データをバックエンドチップ１２０に信号線３０９を介して供給する。また、信号処理チップ３００は、車載カメラ１００の状態を示すステータス情報を生成してバックエンドチップ１２０に信号線３０８を介して供給する。このステータス情報は、車載カメラ１００の故障の有無や故障個所を示すエラーステータスを含む。
バックエンドチップ１２０は、画像データを解析するものである。この解析においては、例えば、歩行者や障害物の有無が判定される。そして、バックエンドチップ１２０は、解析結果をブレーキやハンドルを制御する制御回路（不図示）に送信する。制御回路は、画像データの解析結果に基づいてブレーキ等を制御する。これにより、ＡＤＡＳ機能を実現することができる。また、バックエンドチップ１２０は、車載カメラ１００に故障が生じたことをステータス情報が示す場合に所定のアラーム信号を表示装置（不図示）やスピーカ（不図示）に出力する。表示装置の表示や、スピーカの音声出力により、ドライバーにアラーム信号の内容が通知される。なお、バックエンドチップ１２０は、記録装置に画像データや解析結果を記録してもよいし、通信インターフェースを介して外部に画像データ等を送信してもよい。
なお、水晶発振器１１０、撮像素子２００、信号処理チップ３００およびバックエンドチップ１２０を車載カメラ１００に設けているが、パーソナルコンピュータやスマートフォンなど、車載カメラ１００以外の電子機器に設けてもよい。
図２は、第１の実施の形態における車両の上面図の一例である。車載カメラ１００は、例えば、車両の前方の取り付け位置５００に取付けられる。また、車載カメラ１００と同一の構成のカメラが、車両の側面の取り付け位置５０１や５０３に取付けられる。また、車載カメラ１００と同一の構成のカメラが、車両の上部の取り付け位置５０２や、車両の後方の取り付け位置５０４に取付けられる。なお、これらの取り付け位置の全てにカメラを搭載しているが、これらの一部にのみ搭載してもよい。
［撮像素子の構成例］
図３は、第１の実施の形態における撮像素子２００の一構成例を示すブロック図である。この撮像素子２００は、垂直走査回路２１０、画素アレイ部２２０、タイミング制御回路２３０およびカラムＡＤＣ（Analog-to-Digital Converter）２４０および水平走査回路２５０を備える。また、撮像素子２００は、ＰＬＬ（Phase Locked Loop）ブロック２６０および出力部２７０を備える。このＰＬＬブロック２６０は、ＰＬＬ２６１およびレジスタ２６２を備える。
レジスタ２６２は、信号処理チップ３００からの分周比ＮIMGを保持するものである。ＰＬＬ２６１は、クロック信号ＣＬＫXtalを逓倍するものである。このＰＬＬ２６１は、レジスタ２６２から分周比ＮIMGを読み出し、クロック信号ＣＬＫXtalを逓倍比１／ＮIMGで逓倍してクロック信号ＣＬＫIMGを生成する。逓倍比１／ＮIMGは、１以上の値に設定される。後述する他の逓倍比についても同様である。そして、ＰＬＬ２６１は、クロック信号ＣＬＫIMGをタイミング制御回路２３０および信号処理チップ３００に供給する。なお、ＰＬＬ２６１は、特許請求の範囲に記載の第３の周期信号生成部の一例である。
画素アレイ部２２０には、二次元格子状に複数の画素回路が配列される。所定の方向に配列された画素回路の集合を以下、「行」と称し、その方向に垂直な方向に配列された画素回路の集合を以下、「列」と称する。
タイミング制御回路２３０は、クロック信号ＣＬＫＩＭＧに同期して垂直走査回路２１０、カラムＡＤＣ２４０および水平走査回路２５０を制御するものである。
垂直走査回路２１０は、タイミング制御回路２３０の制御に従って行を選択して駆動するものである。
カラムＡＤＣ２４０には列ごとにＡＤＣが設けられる。ＡＤＣは、対応する列からの画素信号をデジタル信号にＡＤ変換するものである。このＡＤＣは、水平走査回路２５０の制御に従ってＡＤ変換した信号を画素データとして出力部２７０に供給する。
水平走査回路２５０は、タイミング制御回路２３０の制御に従って列を選択し、その選択した列のＡＤＣを駆動するものである。
出力部２７０は、画素データからなる画像データを信号処理チップ３００に出力するものである。
なお、垂直走査回路２１０、画素アレイ部２２０、タイミング制御回路２３０、カラムＡＤＣ２４０、水平走査回路２５０および出力部２７０からなる回路は、特許請求の範囲に記載の撮像部の一例である。
［信号処理チップの構成例］
図４は、第１の実施の形態における信号処理チップ３００の一構成例を示すブロック図である。この信号処理チップ３００は、ＰＬＬブロック３１０、分周器ブロック３２０、故障検知部３３０、信号処理部４００および復帰処理部４１０を備える。
ＰＬＬブロック３１０は、クロック信号ＣＬＫXtalを逓倍するものである。このＰＬＬブロック３１０は、逓倍した信号をクロック信号ＣＬＫPLLとして分周器ブロック３２０に供給する。
分周器ブロック３２０は、クロック信号ＣＬＫPLLを分周するものである。この分周器ブロック３２０は、分周した信号をクロック信号ＣＬＫDIVとして故障検知部３３０および信号処理部４００に供給する。このクロック信号ＣＬＫDIVは、３つのクロック信号を含み、３本の信号線を介して伝送される。図４では、記載の便宜上、この３本の信号線を１本にまとめて記載している。
信号処理部４００は、画像データに対して所定の信号処理を行うものである。この信号処理部４００は、ＣＤＳ（Correlated Double Sampling）処理、ホワイトバランス処理および合成処理などの複数の信号処理を行う。合成処理としては、３次元ノイズリダクションやワイドダイナミックレンジ合成などが実行される。それぞれの信号処理は、クロック信号ＣＬＫIMGやクロック信号ＣＬＫDIVに同期して実行される。信号処理部４００は、信号処理後の画像データをバックエンドチップ１２０に供給する。
故障検知部３３０は、車載カメラ１００において生じた故障を検知するものである。この故障検知部３３０は、所定の検知タイミングにおいて、クロック信号ＣＬＫXtal、ＣＬＫPLL、ＣＬＫDIVおよびＣＬＫIMGに基づいて、監視対象のブロックのそれぞれについて故障を検知する。監視対象のブロックは、例えば、水晶発振器１１０、撮像素子２００、ＰＬＬブロック３１０および分周器ブロック３２０である。故障検知部３３０は、監視対象のブロックごとに、故障の有無を示す故障フラグを生成し、復帰処理部４１０に供給する。
復帰処理部４１０は、故障個所を復帰する処理を行うものである。この復帰処理部４１０の機能は、例えば、ＣＰＵ（Central Processing Unit）がプログラムを実行することにより実現される。また、復帰処理部４１０は、ステータス情報を生成してバックエンドチップ１２０に供給する。
［ＰＬＬブロックの構成例］
図５は、第１の実施の形態におけるＰＬＬブロック３１０の一構成例を示すブロック図である。このＰＬＬブロック３１０は、予備ＰＬＬ３１１、主ＰＬＬ３１２、レジスタ３１３およびセレクタ３１４を備える。
レジスタ３１３は、分周比ＮPLLを保持するものである。この分周比ＮPLLは、所定の実数であり、復帰処理部４１０から供給される。
予備ＰＬＬ３１１は、クロック信号ＣＬＫXtalを逓倍するものである。この予備ＰＬＬ３１１は、レジスタ３１３から分周比ＮPLLを読み出し、クロック信号ＣＬＫXtalを逓倍比１／ＮPLLで逓倍してクロック信号ＣＬＫPLL_Sを生成する。そして、予備ＰＬＬ３１１は、クロック信号ＣＬＫPLL_Sをセレクタ３１４に供給する。なお、予備ＰＬＬ３１１は、特許請求の範囲に記載の予備回路の一例である。
主ＰＬＬ３１２は、クロック信号ＣＬＫXtalを逓倍するものである。この主ＰＬＬ３１２は、レジスタ３１３から分周比ＮPLLを読み出し、クロック信号ＣＬＫXtalを逓倍比１／ＮPLLで逓倍してクロック信号ＣＬＫPLL_Mを生成する。そして、主ＰＬＬ３１２は、クロック信号ＣＬＫPLL_Mをセレクタ３１４に供給する。なお、主ＰＬＬ３１２は、特許請求の範囲に記載の第２の周期信号生成部の一例である。
セレクタ３１４は、クロック信号ＣＬＫPLL_Mとクロック信号ＣＬＫPLL_Sとのいずれかを、復帰処理部４１０からの選択信号ＳＥＬPLLに従って選択するものである。このセレクタ３１４は、選択した信号をクロック信号ＣＬＫPLLとして分周器ブロック３２０に供給する。
［分周器ブロックの構成例］
図６は、第１の実施の形態における分周器ブロック３２０の一構成例を示すブロック図である。この分周器ブロック３２０は、主分周器３２１、３２２および３２３と、予備分周器３２４と、レジスタ３２６と、セレクタ３２５、３２７、３２８および３２９とを備える。
レジスタ３２６は、分周比ＮDIV1、ＮDIV2およびＮDIV3を保持するものである。これらの分周比は、所定の実数であり、復帰処理部４１０から供給される。なお、分周比ＮDIV1、ＮDIV2およびＮDIV3を１つのレジスタ３２６に保持させているが、これらを複数のレジスタに分散して保持させてもよい。
主分周器３２１は、クロック信号ＣＬＫPLLを分周するものである。この主分周器３２１は、レジスタ３２６から分周比ＮDIV1を読み出し、その分周比でクロック信号ＣＬＫPLLを分周してクロック信号ＣＬＫDIV1_Mを生成する。そして、主分周器３２１は、クロック信号ＣＬＫDIV1_Mをセレクタ３２７に供給する。なお、主分周器３２１は、特許請求の範囲に記載の第１の周期信号生成部の一例である。
主分周器３２２は、分周比ＮDIV2により分周する点以外は、主分周器３２１と同様である。この主分周器３２２は、分周した信号をクロック信号ＣＬＫDIV2_Mとしてセレクタ３２８に供給する。なお、主分周器３２２は、特許請求の範囲に記載の第２の周期信号生成部の一例である。
主分周器３２３は、分周比ＮDIV3により分周する点以外は、主分周器３２１と同様である。この主分周器３２３は、分周した信号をクロック信号ＣＬＫDIV3_Mとしてセレクタ３２９に供給する。なお、主分周器３２３は、特許請求の範囲に記載の第３の周期信号生成部の一例である。
予備分周器３２４は、セレクタ３２５からの分周比により分周する点以外は、主分周器３２１と同様である。この予備分周器３２４は、分周した信号をクロック信号ＣＬＫDIV_Sとしてセレクタ３２７、３２８および３２９に供給する。なお、予備分周器３２４は、特許請求の範囲に記載の予備回路の一例である。
セレクタ３２５は、復帰処理部４１０からの選択信号ＳＥＬDIV_Sに従って分周比ＮDIV1、ＮDIV2およびＮDIV3のいずれかを予備分周器３２４に供給するものである。
セレクタ３２７は、復帰処理部４１０からの選択信号ＳＥＬDIV1に従ってクロック信号ＣＬＫDIV1_Mとクロック信号ＣＬＫDIV_Sとのいずれかを選択するものである。このセレクタ３２７は、選択した信号をクロック信号ＣＬＫDIV1として故障検知部３３０および信号処理部４００に出力する。
セレクタ３２８は、復帰処理部４１０からの選択信号ＳＥＬDIV2に従ってクロック信号ＣＬＫDIV2_Mとクロック信号ＣＬＫDIV_Sとのいずれかを選択するものである。このセレクタ３２８は、選択した信号をクロック信号ＣＬＫDIV2として故障検知部３３０等に出力する。
セレクタ３２９は、復帰処理部４１０からの選択信号ＳＥＬDIV3に従ってクロック信号ＣＬＫDIV3_Mとクロック信号ＣＬＫDIV_Sとのいずれかを選択するものである。このセレクタ３２９は、選択した信号をクロック信号ＣＬＫDIV3として故障検知部３３０等に出力する。
［故障検知部の構成例］
図７は、第１の実施の形態における故障検知部３３０の一構成例を示すブロック図である。この故障検知部３３０は、ＰＬＬ群故障検知部３４０および分周器ブロック故障検知部３６０を備える。
ＰＬＬ群故障検知部３４０は、ＰＬＬブロック３１０、撮像素子２００および水晶発振器１１０のそれぞれについて故障を検知するものである。このＰＬＬ群故障検知部３４０は、クロック信号ＣＬＫXtal、ＣＬＫPLLおよびＣＬＫIMGから故障フラグＦ_ＰＬＬ、Ｆ_ＩＭＧおよびＦ_Ｘｔａｌを生成して復帰処理部４１０に供給する。ここで、故障フラグＦ_ＰＬＬは、ＰＬＬブロック３１０の故障の有無を示す。また、故障フラグＦ_ＩＭＧは、撮像素子２００の故障の有無を示し、故障フラグＦ_Ｘｔａｌは、水晶発振器１１０の故障の有無を示す。
分周器ブロック故障検知部３６０は、分周器ブロック３２０内の主分周器３２１、３２２および３２３のそれぞれについて故障を検知するものである。この分周器ブロック故障検知部３６０は、クロック信号ＣＬＫDIV1、ＣＬＫDIV2およびＣＬＫDIV3から故障フラグＦ_ＤＩＶ１、Ｆ_ＤＩＶ２およびＦ_ＤＩＶ３を生成して復帰処理部４１０に供給する。ここで、故障フラグＦ_ＤＩＶ１は、主分周器３２１の故障の有無を示す。また、故障フラグＦ_ＤＩＶ２は、主分周器３２２の故障の有無を示し、故障フラグＦ_ＤＩＶ３は、主分周器３２３の故障の有無を示す。
［ＰＬＬ群故障検知部の構成例］
図８は、第１の実施の形態におけるＰＬＬ群故障検知部３４０の一構成例を示すブロック図である。このＰＬＬ群故障検知部３４０は、カウンタ３４１、３４２および３４３と、比率判定ブロック３４４と、故障個所特定部３５１とを備える。
カウンタ３４１は、水晶発振器１１０からのクロック信号ＣＬＫXtalに同期して計数値ＣＮＴXtalを計数するものである。このカウンタ３４１は、計数値ＣＮＴXtalを比率判定ブロック３４４に供給する。なお、カウンタ３４１は、特許請求の範囲に記載の第１のカウンタの一例である。
カウンタ３４２は、ＰＬＬブロック３１０からのクロック信号ＣＬＫPLLに同期して計数値ＣＮＴPLLを計数するものである。このカウンタ３４２は、計数値ＣＮＴPLLを比率判定ブロック３４４に供給する。なお、カウンタ３４２は、特許請求の範囲に記載の第２のカウンタの一例である。
カウンタ３４３は、撮像素子２００からのクロック信号ＣＬＫIMGに同期して計数値ＣＮＴIMGを計数するものである。このカウンタ３４３は、計数値ＣＮＴIMGを比率判定ブロック３４４に供給する。なお、カウンタ３４３は、特許請求の範囲に記載の第３のカウンタの一例である。
また、カウンタ３４１、３４２および３４３は、復帰処理部４１０により生成されたリセット信号ＲＳＴ１が入力されると、計数値を初期値にする。この初期化のタイミングは、設計者や使用者により任意に設定することができる。例えば、前述の検知イネーブルＥＮ_Ｄ１に連動して、復帰処理部４１０によりリセット信号ＲＳＴ１が生成される。
比率判定ブロック３４４は、計数値ＣＮＴXtalおよびＣＮＴPLLの組と、計数値ＣＮＴPLLおよびＣＮＴIMGの組と、計数値ＣＮＴIMGおよびＣＮＴXtalの組とのそれぞれについて、比率が略一定値であるか否かを判定するものである。この比率判定ブロック３４４は、比率判定部３４５、３４６および３４７を備える。
比率判定部３４５は、所定のタイミング（計数値ＣＮＴXtalが設定値Ｃ１であるタイミングなど）において、計数値ＣＮＴXtalと計数値ＣＮＴPLLとの比率が略一定値であるか否かを判定するものである。
例えば、比率判定部３４５は、ＣＮＴPLL／ＣＮＴXtalが（Ｃ２／Ｃ１）±α１の範囲内であるか（すなわち、略一定値である）か否かを判定する。比率判定部３４５は、判定結果を示す判定フラグＦ_ＰＬＬ・Ｘｔａｌを故障個所特定部３５１に供給する。この判定フラグＦ_ＰＬＬ・Ｘｔａｌは、クロック信号ＣＬＫPLLとクロック信号ＣＬＫXtalとの周波数の比率が略一定値であるか否かを示す。この比率が略一定値でない場合には、水晶発振器１１０またはＰＬＬブロック３１０の停止や、それらの生成する周波数の関係が崩れていることが想定される。このため、水晶発振器１１０およびＰＬＬブロック３１０のいずれかの故障として扱われる。
設定値Ｃ１およびＣ２には、それらの比率がＰＬＬブロック３１０の逓倍比１／ＮPLLとなる値が設定される。例えば、逓倍比１／ＮPLLが「５」である場合、Ｃ２／Ｃ１が「５」となる値が設定される。
比率判定部３４６は、所定のタイミングにおいて、計数値ＣＮＴXtalと計数値ＣＮＴIMGとの比率が略一定値であるか否かを判定するものである。
例えば、比率判定部３４６は、ＣＮＴIMG／ＣＮＴXtalが（Ｃ４／Ｃ３）±α２の範囲内であるかか否かを判定する。比率判定部３４６は、判定結果を示す判定フラグＦ_ＩＭＧ・Ｘｔａｌを故障個所特定部３５１に供給する。この判定フラグＦ_ＩＭＧ・Ｘｔａｌは、クロック信号ＣＬＫIMGとクロック信号ＣＬＫXtalとの周波数の比率が略一定値であるか否かを示す。比率が略一定値でない場合には、水晶発振器１１０および撮像素子２００のいずれかの故障が推測される。
設定値Ｃ３およびＣ４には、それらの比率が撮像素子２００の逓倍比１／ＮIMGとなる値が設定される。
比率判定部３４７は、所定のタイミングにおいて、計数値ＣＮＴPLLと計数値ＣＮＴIMGとの比率が略一定値であるか否かを判定するものである。
例えば、比率判定部３４７は、ＣＮＴPLL／ＣＮＴIMGが（Ｃ６／Ｃ５）±α３の範囲内であるかか否かを判定する。比率判定部３４７は、判定結果を示す判定フラグＦ_ＰＬＬ・ＩＭＧを故障個所特定部３５１に供給する。この判定フラグＦ_ＰＬＬ・ＩＭＧは、クロック信号ＣＬＫPLLとクロック信号ＣＬＫIMGとの周波数の比率が略一定値であるか否かを示す。比率が略一定値でない場合には、ＰＬＬブロック３１０および撮像素子２００のいずれかの故障が推測される。
設定値Ｃ５およびＣ６には、それらの比率が、故障が無い理想的な状態のクロック信号ＣＬＫIMGおよびＣＬＫPLLの周波数の比率となる値が設定される。例えば、理想的な状態のクロック信号ＣＬＫIMGの周波数が１０メガヘルツ（ＭＨｚ）で、クロック信号ＣＬＫPLLの周波数が２０メガヘルツ（ＭＨｚ）である場合、Ｃ６／Ｃ５が「２」となる値が設定される。なお、理想的なクロック信号ＣＬＫIMGおよびＣＬＫPLLの周波数が同一である場合には、Ｃ５およびＣ６のいずれかが比率判定部３４７に共通に設定される。
故障個所特定部３５１は、水晶発振器１１０、ＰＬＬブロック３１０および撮像素子２００のいずれかに故障が生じた際に故障個所を特定するものである。この故障個所特定部３５１には、復帰処理部４１０により生成された検知イネーブルＥＮ_Ｄ１が入力される。この検知イネーブルＥＮ_Ｄ１は、故障個所特定部３５１を動作させるか否かを示す信号である。故障の検知を行うタイミングにおいて検知イネーブルＥＮ_Ｄ１にイネーブルが設定される。
検知イネーブルＥＮ_Ｄ１がイネーブルである場合に故障個所特定部３５１は、３つの判定フラグから故障フラグＦ_ＰＬＬ、Ｆ_ＩＭＧおよびＦ_Ｘｔａｌを生成して復帰処理部４１０に供給する。
図９は、第１の実施の形態におけるＰＬＬ群故障検知部内の故障個所特定部３５１の動作の一例を示す図である。検知イネーブルＥＮ_Ｄ１が「０」（ディセーブル）である場合に故障個所特定部３５１は、故障フラグＦ_ＰＬＬ、Ｆ_ＩＭＧおよびＦ_Ｘｔａｌを全て「０」（故障無し）にする。
また、検知イネーブルＥＮ_Ｄ１が「１」（イネーブル）で、判定フラグが全て「０」である場合に故障個所特定部３５１は、故障フラグＦ_ＰＬＬ、Ｆ_ＩＭＧおよびＦ_Ｘｔａｌを全て「０」（故障無し）にする。
ここで、判定フラグには、監視対象の一対のクロック信号の周波数の比率が略一定である場合に「０」が設定され、そうでない場合に「１」が設定されるものとする。また、水晶発振器１１０、撮像素子２００およびＰＬＬブロック３１０は、同時に２つ以上が故障しないものとする。
検知イネーブルＥＮ_Ｄ１が「１」で、判定フラグＦ_ＰＬＬ・ＸｔａｌおよびＦ_ＰＬＬ・ＩＭＧのみが「１」である場合に故障個所特定部３５１は、故障フラグＦ_ＰＬＬのみを「１」（故障有り）にする。
前述したように判定フラグＦ_ＰＬＬ・Ｘｔａｌが「１」の場合には水晶発振器１１０およびＰＬＬブロック３１０のいずれかの故障が推測される。また、判定フラグＦ_ＰＬＬ・ＩＭＧが「１」の場合にはＰＬＬブロック３１０および撮像素子２００のいずれかの故障が推測される。したがって、故障個所特定部３５１は、それらの判定フラグに共通するＰＬＬブロック３１０において故障が生じていると判断することができる。
また、検知イネーブルＥＮ_Ｄ１が「１」で、判定フラグＦ_ＩＭＧ・ＸｔａｌおよびＦ_ＰＬＬ・ＩＭＧのみが「１」である場合に故障個所特定部３５１は、故障フラグＦ_ＩＭＧのみを「１」（故障有り）にする。検知イネーブルＥＮ_Ｄ１が「１」で、判定フラグＦ_ＰＬＬ・ＸｔａｌおよびＦ_ＩＭＧ・Ｘｔａｌのみが「１」である場合に故障個所特定部３５１は、故障フラグＦ_Ｘｔａｌのみを「１」（故障有り）にする。
このように、監視対象の３つのブロックのうち２つ以上が同時に故障しないと仮定すると、いずれか１つの回路が故障した際に、その故障個所に対応する２つの判定フラグが「１」になり、残りの判定フラグは「０」になる。このため、故障個所特定部３５１は、「１」になった２つの判定フラグの組合せから故障個所を特定することができる。なお、ＰＬＬ群故障検知部３４０は、３つの判定フラグから３つのブロックの中の故障個所を特定しているが、４つ以上の判定フラグから４つ以上のブロックの中の故障個所を特定してもよい。分周器ブロック故障検知部３６０についても同様である。
［分周器ブロック故障検知部の構成例］
図１０は、第１の実施の形態における分周器ブロック故障検知部３６０の一構成例を示すブロック図である。この分周器ブロック故障検知部３６０は、カウンタ３６１、３６２および３６３と、比率判定ブロック３６４および故障個所特定部３６５を備える。
カウンタ３６１は、分周器ブロック３２０からのクロック信号ＣＬＫDIV1に同期して計数値ＣＮＴDIV1を計数するものである。このカウンタ３６１は、計数値ＣＮＴDIV1を比率判定ブロック３６４に供給する。なお、カウンタ３６１は、特許請求の範囲に記載の第１のカウンタの一例である。
カウンタ３６２は、分周器ブロック３２０からのクロック信号ＣＬＫDIV2に同期して計数値ＣＮＴDIV2を計数するものである。このカウンタ３６２は、計数値ＣＮＴDIV2を比率判定ブロック３６４に供給する。なお、カウンタ３６２は、特許請求の範囲に記載の第２のカウンタの一例である。
カウンタ３６３は、分周器ブロック３２０からのクロック信号ＣＬＫDIV3に同期して計数値ＣＮＴDIV3を計数するものである。このカウンタ３６３は、計数値ＣＮＴDIV3を比率判定ブロック３６４に供給する。なお、カウンタ３６３は、特許請求の範囲に記載の第３のカウンタの一例である。
また、カウンタ３６１、３６２および３６３は、復帰処理部４１０により生成されたリセット信号ＲＳＴ２が入力されると、計数値を初期値にする。例えば、前述の検知イネーブルＥＮ_Ｄ２に連動して、復帰処理部４１０によりリセット信号ＲＳＴ２が生成される。
比率判定ブロック３６４は、計数値ＣＮＴDIV1およびＣＮＴDIV2の組と、計数値ＣＮＴDIV2およびＣＮＴDIV3の組と、計数値ＣＮＴDIV1およびＣＮＴDIV3の組とのそれぞれについて、比率が略一定値であるか否かを判定するものである。この比率判定ブロック３６４は、それぞれの判定結果を示す判定フラグＦ_ＤＩＶ１・ＤＩＶ２、Ｆ_ＤＩＶ２・ＤＩＶ３およびＦ_ＤＩＶ１・ＤＩＶ３を故障個所特定部３６５に供給する。
故障個所特定部３６５は、検知イネーブルＥＮ_Ｄ２がイネーブルである場合に３つの判定フラグから故障フラグＦ_ＤＩＶ１、Ｆ_ＤＩＶ２およびＦ_ＤＩＶ３を生成して復帰処理部４１０に供給する。
図１１は、第１の実施の形態における分周器ブロック故障検知部３６０内の故障個所特定部３６５の動作の一例を示す図である。
検知イネーブルＥＮ_Ｄ２が「０」（ディセーブル）である場合に故障個所特定部３６５は、故障フラグＦ_ＤＩＶ１、Ｆ_ＤＩＶ２およびＦ_ＤＩＶ３を全て「０」（故障無し）にする。
また、検知イネーブルＥＮ_Ｄ２が「１」（イネーブル）で、判定フラグが全て「０」である場合に故障個所特定部３５１は、故障フラグＦ_ＤＩＶ１、Ｆ_ＤＩＶ２およびＦ_ＤＩＶ３を全て「０」（故障無し）にする。
検知イネーブルＥＮ_Ｄ２が「１」で、判定フラグＦ_ＤＩＶ１・ＤＩＶ２およびＦ_ＤＩＶ１・ＤＩＶ３のみが「１」である場合に故障個所特定部３５１は、故障フラグＦ_ＤＩＶ１のみを「１」（故障有り）にする。
また、検知イネーブルＥＮ_Ｄ２が「１」で、判定フラグＦ_ＤＩＶ１・ＤＩＶ２およびＦ_ＤＩＶ２・ＤＩＶ３のみが「１」である場合に故障個所特定部３６５は、故障フラグＦ_ＤＩＶ２のみを「１」（故障有り）にする。検知イネーブルＥＮ_Ｄ１が「１」で、判定フラグＦ_ＤＩＶ２・ＤＩＶ３およびＦ_ＤＩＶ１・ＤＩＶ３のみが「１」である場合に故障個所特定部３６５は、故障フラグＦ_ＤＩＶ３のみを「１」（故障有り）にする。
このように、故障個所特定部３６５は、３つの判定フラグから分周器ブロック３２０内の３つの分周器のいずれに故障が生じたかを特定することができる。
図１２は、第１の実施の形態における復帰処理部４１０の一構成例を示すブロック図である。この復帰処理部４１０は、レジスタ再設定部４１１、予備回路切替え制御部４１２およびステータス生成部４１３を備える。
レジスタ再設定部４１１は、監視対象のブロックが故障した場合に、その故障個所のレジスタに設定値を再度保持させるものである。このレジスタ再設定部４１１は、所定のタイミングで検知イネーブルＥＮ_Ｄ１およびＥＮ_Ｄ２をイネーブルにして故障の検知を開始させる。また、故障の検知の開始時には、リセット信号ＲＳＴ１およびＲＳＴ２により、カウンタがリセットされる。また、監視対象のクロック信号が非同期である場合も想定すると、その際には誤差が蓄積していくことが考えられる。このため、検知開始時に加えて、周波数の比率が略一定であるか否かが判定されるたびに、レジスタ再設定部４１１は、カウンタをリセットさせる。
故障の検知は周期的に行われ、その周期ＰDETは、システムに影響が出ないような一定の閾値以内に設定される。例えば、周期ＰDETが、画像データ（フレーム）の撮像の周期内に収まるように設定される。例えば、周期ＰDETは、フレームの撮像周期の１／４程度に設定すれば、その撮像周期内に、故障の検知から復帰までの処理を完了することができる。周期ＰDETに対する閾値は、フレームの周期などに応じて、適宜、変更することができる。
ここで、前述したように撮像素子２００内のレジスタには分周比ＮIMGが保持され、ＰＬＬブロック３１０内のレジスタには分周比ＮPLLが保持されている。また、分周器ブロック３２０内のレジスタには分周比ＮDIV1乃至ＮDIV3が保持されている。ブロックの故障の原因としては、ブロック内の回路の破損や配線の断線の他、ブロック内のレジスタのデータ化けが想定される。データ化けにより故障が生じた際には、そのレジスタに設定値を上書きずれば、故障から復帰する可能性がある。
そこで、レジスタ再設定部４１１は、レジスタが設けられたブロックに対応する故障フラグＦ_ＩＭＧ、Ｆ_ＰＬＬ、Ｆ_ＤＩＶ１、Ｆ_ＤＩＶ２およびＦ_ＤＩＶ３のいずれかが「１」である場合に、対応するレジスタに設定値を上書きする。レジスタ再設定部４１１は、故障フラグＦ_ＩＭＧが「１」の場合に分周比ＮIMGを撮像素子２００に再度保持（上書き）させ、故障フラグＦ_ＰＬＬが「１」の場合に分周比ＮPLLをＰＬＬブロック３１０に再度保持させる。また、故障フラグＦ_ＤＩＶ１、Ｆ_ＤＩＶ２およびＦ_ＤＩＶ３のいずれかが「１」である場合にレジスタ再設定部４１１は、分周比ＮDIV1乃至ＮDIV3のうち、故障個所に係る分周比を分周器ブロック３２０に再度保持させる。
そして、レジスタ再設定部４１１は、レジスタ上書きの後に故障フラグを監視し、故障したブロックが故障から復帰したか否かを判断する。そして復帰した際にレジスタ再設定部４１１は、復帰確認通知Ｒ_ＲＥＧをステータス生成部４１３に供給する。一方、復帰に失敗した際にレジスタ再設定部４１１は、復帰に失敗したブロックを予備回路切替え制御部４１２に通知して切替え制御を開始させる。
予備回路切替え制御部４１２は、レジスタ上書きによる復帰が失敗した際に、故障したブロック内の主回路を予備回路に切り替える制御を行うものである。回路に故障が生じた際にレジスタ上書きを行っても復帰しない場合には、主回路の破損や配線の断線が生じている可能性がある。この場合には、主回路を予備回路に切り替えることにより復帰する可能性がある。
そこで、予備回路切替え制御部４１２は、レジスタ上書きによるＰＬＬブロック３１０の復帰に失敗した際に選択信号ＳＥＬＰＬＬにより主ＰＬＬを予備ＰＬＬに切り替える。また、レジスタ上書きによる分周器ブロック３２０の復帰に失敗した際に予備回路切替え制御部４１２は、選択信号ＳＥＬDIV_SとＳＥＬDIV1乃至ＳＥＬDIV3とにより、故障した主分周器を予備分周器に切り替える。
そして、予備回路切替え制御部４１２は、予備回路への切替え後に故障フラグＦ_ＰＬＬと故障フラグＦ_ＤＩＶ１乃至Ｆ_ＤＩＶ３とを監視して故障から復帰したか否かを判断する。そして、復帰した際に予備回路切替え制御部４１２は、復帰確認通知Ｒ_ＳＥＬをステータス生成部４１３に供給する。
ステータス生成部４１３は、ステータス情報を生成するものである。このステータス情報は、監視対象のブロックのそれぞれのエラーステータスを含む。例えば、エラーステータスは、「正常」、「復帰中」および「故障中」に分類される。「正常」は、ブロックに故障が生じていない状態を示す。「復帰中」は、ブロックに対して復帰処理が実行されている状態を示す。「故障中」は、ブロックに、復帰不可能な故障が生じていることを示す。エラーステータスの初期状態は、「正常」に設定される。
ステータス生成部４１３は、復帰処理が可能なブロックに故障が生じた際に、そのブロックのステータスを「正常」から「復帰中」に遷移させる。そして、ステータス生成部４１３は、復帰処理の成否に応じて、ステータスを「復帰中」から「正常」または「故障中」に遷移させる。
一方、復帰処理が不可能なブロックに故障が生じた際に、ステータス生成部４１３は、そのブロックのステータスを「故障中」に遷移させる。例えば、水晶発振器１１０には、レジスタや予備回路が設けられていないため、復帰処理を行うことができない。このため、水晶発振器１１０に故障が生じた際には、そのステータスは「故障中」となる。
なお、車載カメラ１００では、水晶発振器１１０、撮像素子２００、ＰＬＬブロック３１０および分周器ブロック３２０を監視しているが、クロック信号などの周期信号を生成するブロックであれば、これら以外のブロックを監視してもよい。また、車載カメラ１００は、水晶発振器１１０、撮像素子２００、ＰＬＬブロック３１０および分周器ブロック３２０の全てを監視しているが、これらの一部のみを監視する構成であってもよい。
また、水晶発振器１１０および撮像素子２００には予備回路を設けていないが、これらの少なくとも一方に予備回路を設けてもよい。また、撮像素子２００、ＰＬＬブロック３１０および分周器ブロック３２０にレジスタを設けているが、これらの少なくとも１つにレジスタを設けない構成とすることもできる。また、ＰＬＬブロック３１０および分周器ブロック３２０の両方に予備回路を設けているが、これらの少なくとも一方に予備回路を設けない構成とすることもできる。それぞれのブロックにレジスタのみを設けるか、予備回路のみを設けるか、あるいはレジスタおよび予備回路の両方を設けるかは、そのブロックの重要性や安全性、コストなどを考慮して決定される。
また、復帰処理部４１０は、レジスタおよび予備回路の両方を設けたブロックに対してレジスタの上書きと、予備回路への切替えとの両方を行っているが、レジスタの上書きを行わない構成としてもよい。例えば、復帰処理の完了までの時間を短縮したい場合や、レジスタの信頼性が高く、データ化けが生じる可能性が低い場合であれば、予備回路への切替えのみを行う構成としてもよい。
図１３は、第１の実施の形態におけるステータス情報のデータ構成の一例を示す図である。ステータス情報は、撮像素子２００、ＰＬＬブロック３１０、分周器ブロック３２０内の３つの分周器、および、水晶発振器１１０のそれぞれのブロックのエラーステータスを含む。初期状態においては、全てのエラーステータスは「正常」に設定される。
復帰処理が可能なブロック（例えば、ＰＬＬブロック３１０）で故障が生じた際には、復帰処理部４１０は、レジスタ上書きや、予備回路への切替えを含む復帰処理を行う。復帰処理中は、そのブロックのステータスは「復帰中」に設定される。復帰に失敗したブロックのステータスには、「故障中」が設定される。
水晶発振器１１０に故障が生じた際には、バックエンドチップ１２０は、車載カメラ１００全体の故障としてアラーム信号を出力する。
なお、ステータス情報の構成は、図１３に例示したものに限定されない。復帰処理部４１０は、例えば、ブロックごとに、故障フラグと復帰確認通知とを含むステータス情報を生成してもよい。
図１４は、第１の実施の形態における復帰処理部４１０の動作の一例を示す図である。この動作は、例えば、車載カメラ１００に電源が投入されたときに開始される。復帰処理部４１０は、検知タイミングにおいて故障フラグを参照して、いずれかのブロックに故障があるか否かを判断する（ステップＳ９０１）。
いずれかのブロックに故障がある場合に（ステップＳ９０１：Ｙｅｓ）、復帰処理部４１０は、水晶発振器１１０が故障したか否かを判断する（ステップＳ９０２）。故障個所が水晶発振器１１０でない場合に（ステップＳ９０２：Ｎｏ）、復帰処理部４１０は、そのブロックが復帰中である旨をステータス情報によりバックエンドチップ１２０に通知する（ステップＳ９０３）。そして、復帰処理部４１０は、故障したブロックのレジスタの上書きを行う（ステップＳ９０４）。
レジスタ上書きの後に復帰処理部４１０は、上書きを行ったブロックの故障フラグを監視し、故障の有無を判断する（ステップＳ９０５）。故障がある場合に（ステップＳ９０５：Ｙｅｓ）、復帰処理部４１０は、故障が生じたブロックに予備回路があるか否かを判断する（ステップＳ９０６）。予備回路が有る場合に（ステップＳ９０６：Ｙｅｓ）、復帰処理部４１０は、その予備回路への切替えを行う（ステップＳ９０７）。
予備回路への切替えの後に復帰処理部４１０は、切替えを行ったブロックの故障フラグを監視し、故障の有無を判断する（ステップＳ９０８）。水晶発振器１１０が故障した場合（ステップＳ９０２：Ｙｅｓ）、予備回路が無い場合（ステップＳ９０６：Ｎｏ）、または、切替え後に故障がある場合（ステップＳ９０８：Ｙｅｓ）、復帰処理部４１０は、ブロックが故障中である旨を通知する（ステップＳ９０９）。
一方、上書き後に故障が無い場合（ステップＳ９０５：Ｙｅｓ）、または、切替え後に故障が無い場合（ステップＳ９０８：Ｎｏ）、復帰処理部４１０は、ブロックが正常中である旨を通知する（ステップＳ９１０）。全てのブロックに故障がない場合に（ステップＳ９０１：Ｎｏ）、または、ステップＳ９１０の後に復帰処理部４１０は、ステップＳ９０１以降を繰り返し実行する。
図１５は、第１の実施の形態における撮像素子２００が故障した際の車載カメラ１００の動作の一例を示すシーケンス図である。故障検知部３３０は、撮像素子２００の故障を検知し、故障フラグにより復帰処理部４１０に通知する。復帰処理部４１０は、復帰中をバックエンドチップ１２０に通知するとともに、撮像素子２００に分周比を供給して、レジスタの上書き制御を行う（ステップＳ９０４）。
そして、レジスタの上書き後に故障検知部３３０が撮像素子２００の故障を検知すると、復帰処理部４１０は、撮像素子２００が故障中である旨をバックエンドチップ１２０に通知する（ステップＳ９０９）。
このように、故障したブロックにレジスタがある場合に復帰処理部４１０は、そのレジスタの上書きにより復帰を試みる。
図１６は、第１の実施の形態におけるＰＬＬブロック３１０が故障した際の車載カメラの動作の一例を示すシーケンス図である。初期状態のＰＬＬブロック３１０において、主ＰＬＬが、クロック信号ＣＬＫXtalを逓倍してクロック信号ＣＬＫPLLを生成する（ステップＳ９１１）。
そして、ＰＬＬブロック３１０で故障が生じると、故障検知部３３０は、ＰＬＬブロック３１０の故障を復帰処理部４１０に通知する。復帰処理部４１０は、復帰中をバックエンドチップ１２０に通知するとともに、ＰＬＬブロック３１０に分周比を供給して、レジスタの上書き制御を行う（ステップＳ９０４）。
そして、レジスタの上書き後に故障検知部３３０がＰＬＬブロック３１０の故障を検知すると、復帰処理部４１０は、ＰＬＬブロック３１０に選択信号を供給して予備回路への切替え制御を行う（ステップＳ９０７）。ＰＬＬブロック３１０は、選択信号に従って予備ＰＬＬに切り替える（ステップＳ９１２）。
予備ＰＬＬへの切替え後に故障検知部３３０がＰＬＬブロック３１０の故障を検知すると、復帰処理部４１０は、ＰＬＬブロック３１０が故障中である旨をバックエンドチップ１２０に通知する（ステップＳ９０９）。
上述したように故障したブロックにレジスタおよび予備回路の両方がある場合に復帰処理部４１０は、レジスタの上書きにより復帰を試み、復帰できなければ予備回路への切替えを行う。
このように、本技術の第１の実施の形態によれば、車載カメラ１００は、一対のクロック信号の周波数の比率が略一定であるか否かを示す３つの判定フラグから故障個所を特定するため、クロック信号を生成する回路の故障の状態を正確に判断することができる。
［変形例］
上述の第１の実施の形態では、予備回路への切替え前に予備回路の故障を検知していなかった。ここで、故障を検知するには前述したようにカウンタにより一定期間計数する必要がある。このため、切替え前に予備回路が既に故障していた場合には、切替え後の一定期間後に、その予備回路の故障を検知して復帰処理を終了することとなり、復帰処理の終了までの時間が長くなる問題がある。この第１の実施の形態の変形例の車載カメラ１００は、復帰処理の終了までの時間を短くする点において第１の実施の形態と異なる。
図１７は、第１の実施の形態の変形例における分周器ブロック３２０の一構成例を示すブロック図である。この変形例の分周器ブロック３２０は、予備分周器３２４が、クロック信号ＣＬＫDIV_Sを、セレクタ３２７、３２８および３２９の他、故障検知部３３０にも供給する点において第１の実施の形態と異なる。
図１８は、第１の実施の形態の変形例における分周器ブロック故障検知部３６０の一構成例を示すブロック図である。この変形例の分周器ブロック故障検知部３６０は、比率判定ブロック３６４および故障個所特定部３６５の代わりに、比率判定ブロック３７２および故障個所特定部３７３を備え、カウンタ３７１をさらに備える点において第１の実施の形態と異なる。
カウンタ３７１は、分周器ブロック３２０からのクロック信号ＣＬＫDIV_Sに同期して計数値ＣＮＴDIVSを計数するものである。このカウンタ３７１は、計数値ＣＮＴDIVSを比率判定ブロック３７２に供給する。また、カウンタ３７１は、リセット信号ＲＳＴ２が入力されると、計数値を初期値にする。例えば、前述の検知イネーブルＥＮ_Ｄ２に連動して、復帰処理部４１０によりリセット信号ＲＳＴ２が生成される。
比率判定ブロック３７２は、４つの計数値から判定フラグＦ_ＤＩＶ１・ＤＩＶ２、Ｆ_ＤＩＶ２・ＤＩＶ３およびＦ_ＤＩＶ１・ＤＩＶ３、Ｆ_ＤＩＶ１・ＤＩＶＳおよびＦ_ＤＩＶ１・ＤＩＶＳを生成して故障個所特定部３７３に供給する。ここで、判定フラグＦ_ＤＩＶ１・ＤＩＶＳは、計数値ＣＮＴDIV1と計数値ＣＮＴDIVSとの比率が略一定であるか否かを示し、判定フラグＦ_ＤＩＶ２・ＤＩＶＳは、計数値ＣＮＴDIV2と計数値ＣＮＴDIVSとの比率が略一定であるか否かを示す。なお、比率判定ブロック３７２はＣＮＴDIV1およびＣＮＴDIV2とＣＮＴDIVSとから２つの判定フラグを生成しているが、ＣＮＴDIV1およびＣＮＴDIV2以外の組合せの２つの計数値とＣＮＴDIVSとから２つの判定フラグを生成してもよい。
故障個所特定部３７３は、５つの判定フラグから故障フラグＦ_ＤＩＶ１、Ｆ_ＤＩＶ２、Ｆ_ＤＩＶ３およびＦ_ＤＩＶＳを生成して復帰処理部４１０に供給する。故障フラグＦ_ＤＩＶＳは、予備分周器が故障しているか否かを示す。例えば、判定フラグＦ_ＤＩＶ１・ＤＩＶＳおよびＦ_ＤＩＶ２・ＤＩＶＳが両方とも「１」の場合に故障フラグＦ_ＤＩＶＳに「１」が設定される。
復帰処理部４１０は、予備分周器への切替え前に故障フラグＦ_ＤＩＶＳを参照し、予備回路が故障していなければ、切替えを行う。一方、予備分周器が故障していれば、復帰処理部４１０は、切替えを行わずに、対応する分周器のステータスを「故障中」にして復帰処理を終了する。これにより、切替え前に予備回路が故障していた際に、復帰処理の終了までの時間を短くすることができる。
なお、故障検知部３３０は、ＰＬＬブロック３１０内の予備ＰＬＬが故障しているか否かを検知していないが、分周器ブロック３２０と同様に、予備ＰＬＬについても故障を検知してもよい。
図１９は、第１の実施の形態の変形例における復帰処理部４１０の動作の一例を示す図である。この変形例の復帰処理部４１０の動作は、ステップＳ９１１をさらに実行する点において第１の実施の形態と異なる。
復帰処理部４１０は、故障ブロックに予備回路がある場合に（ステップＳ９０６：Ｙｅｓ）、予備回路が故障中であるか否かを判断する（ステップＳ９１１）。予備回路が故障してない場合に（ステップＳ９１１：Ｎｏ）、復帰処理部４１０は、予備回路への切替えを行う（ステップＳ９０７）。一方、予備回路が故障中の場合に（ステップＳ９０８：Ｙｅｓ）、復帰処理部４１０は、そのブロックが故障中である旨を通知する（ステップＳ９０９）。
このように、本技術の第１の実施の形態の変形例によれば、車載カメラ１００は、予備分周器が故障しているか否かを判断し、故障していなければ切り替えるため、復帰処理の終了までの時間を短くすることができる。
＜２．第２の実施の形態＞
上述の第１の実施の形態では、信号処理チップ３００は画像データとステータス情報とを別々に供給していた。しかし、この構成では、画像データを送信する信号線３０９と別途にステータス情報を送信する信号線３０８を配線する必要があり、配線数が増大する。また、画像データのみを送信する場合と比較して、ステータス情報の分、信号処理チップ３００とバックエンドチップ１２０との間の通信量が増大してしまうおそれがある。この第２の実施の形態の車載カメラ１００は、チップ間の配線数や通信量を削減した点において第１の実施の形態と異なる。
図２０は、第２の実施の形態における信号処理チップ３００の一構成例を示すブロック図である。この第２の実施の形態の信号処理チップ３００は、ステータス重畳部４２０をさらに備える点において第１の実施の形態と異なる。ステータス重畳部４２０は、ステータス情報を画像データに重畳してバックエンドチップ１２０に供給するものである。なお、ステータス重畳部４２０は、特許請求の範囲に記載の重畳部の一例である。
図２１は、第２の実施の形態における画像データのデータ構成の一例を示す図である。ＭＩＰＩ（Mobile Industry Processor Interface alliance）規格において画像データの先頭には例えば、ＳＯＦ（Start of Frame）が配置される。また、画像データの末尾にはＥＯＦ（End of Frame）が配置される。画像データは複数のラインを含む。ラインのそれぞれの先頭にはＰＨ（Packet Header）が配置され、末尾にはＰＦ（Packet Footer）が配置される。また、これらのラインは、有効画像データ出力ラインと、エンベデッドデータ出力ライン（ＦｒａｍｅＩｎｆｏＬｉｎｅ）とに分類される。このＦｒａｍｅＩｎｆｏＬｉｎｅには画像データに関連する各種の情報が格納される。ステータス情報は、例えば、このＦｒａｍｅＩｎｆｏＬｉｎｅに格納される。なお、ステータス情報を格納することができるのであれば、画像データの構成は、同図に例示したものに限定されない。
図２２は、第２の実施の形態におけるステータス情報の格納場所の一例を示す図である。ＦｒａｍｅＩｎｆｏＬｉｎｅにおいて、１番目の画素の位置にデータ数が格納され、２番目の画素の位置にフレームカウントが格納される。そして、３番目の画素の位置にステータス情報が格納される。
このように、本技術の第２の実施の形態によれば、信号処理チップ３００は、画像データにステータス情報を重畳してバックエンドチップ１２０に供給するため、重畳しない場合と比較してチップ間の配線数や通信量を削減することができる。
なお、上述の実施の形態は本技術を具現化するための一例を示したものであり、実施の形態における事項と、特許請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、特許請求の範囲における発明特定事項と、これと同一名称を付した本技術の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本技術は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。
また、上述の実施の形態において説明した処理手順は、これら一連の手順を有する方法として捉えてもよく、また、これら一連の手順をコンピュータに実行させるためのプログラム乃至そのプログラムを記憶する記録媒体として捉えてもよい。この記録媒体として、例えば、ＣＤ（Compact Disc）、ＭＤ（MiniDisc）、ＤＶＤ（Digital Versatile Disc）、メモリカード、ブルーレイディスク（Blu-ray（登録商標）Disc）等を用いることができる。
なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
なお、本技術は以下のような構成もとることができる。
（１）第１の周期信号を生成する第１の周期信号生成部と、
前記第１の周期信号から第２の周期信号を生成する第２の周期信号生成部と、
前記第１の周期信号から第３の周期信号を生成する第３の周期信号生成部と、
前記第１および第２の前記周期信号の組と前記第２および第３の前記周期信号の組と前記第１および第３の前記周期信号の組とのそれぞれについて前記組内の一対の周期信号の周波数の比率が略一定であるか否かを判定する判定部と、
２つの前記組において前記比率が略一定でない場合には前記第１、第２および第３の周期信号生成部のうち前記２つの組に共通に含まれる周期信号に対応する周期信号生成部を故障個所として特定する故障個所特定部と
を具備する半導体装置。
（２）前記特定された故障個所を復帰させる復帰処理を行う復帰処理部をさらに具備する
前記（１）記載の半導体装置。
（３）少なくとも１つの前記組について当該組内の前記比率の設定値を保持するレジスタをさらに具備し、
前記第１、第２および第３の周期信号生成部の少なくとも１つは前記設定値に基づいて周期信号を生成し、
前記復帰処理は、前記レジスタに前記設定値を再度保持させる再設定処理を含む
前記（２）記載の半導体装置。
（４）予備周期信号を生成する予備回路をさらに具備し、
前記復帰処理は、前記第１、第２および第３の周期信号のうち前記故障個所に対応する周期信号の代わりに前記予備周期信号を前記判定部に出力させる切替え処理を含む
前記（３）記載の半導体装置。
（５）前記判定部は、前記第１、第２および第３の周期信号のうち複数の信号と前記予備周期信号との組について前記比率が略一定であるか否かをさらに判定し、
前記故障個所特定部は、前記第１、第２および第３の周期信号生成部と前記予備回路とのいずれかを前記故障個所として特定し、
前記復帰処理部は、前記予備回路が故障していない場合には前記第１、第２および第３の周期信号のうち前記故障個所に対応する周期信号の代わりに前記予備周期信号を前記判定部に出力させる
前記（４）記載の半導体装置。
（６）前記復帰処理部は、前記再設定処理の後に前記切替え処理を行う
前記（４）または（５）に記載の半導体装置。
（７）前記第１の周期信号に同期して第１の計数値を計数する第１のカウンタと、
前記第２の周期信号に同期して第２の計数値を計数する第２のカウンタと、
前記第３の周期信号に同期して第３の計数値を計数する第３のカウンタと
をさらに具備し、
前記判定部は、前記第１および第２の計数値の組と前記第２および第３の計数値の組と前記第１および第３の計数値の組のそれぞれについて前記組内の一対の計数値の比率が略一定値であるか否かを判定する
前記（１）から（６）のいずれかに記載の半導体装置。
（８）前記第１、第２および第３の周期信号のいずれかに同期して画像データを撮像する撮像部と、
前記特定された故障個所を示す情報を前記画像データに重畳する重畳部と
をさらに具備する
前記（１）から（７）のいずれかに記載の半導体装置。
（９）前記第１、第２および第３の周期信号生成部の少なくとも１つは、位相同期回路である
前記（１）から（８）のいずれかに記載の半導体装置。
（１０）前記第１、第２および第３の周期信号生成部の少なくとも１つは、分周器である
前記（１）から（９）のいずれかに記載の半導体装置。
（１１）前記第１、第２および第３の周期信号生成部の少なくとも１つは、水晶発振器である
前記（１）から（１０）のいずれかに記載の半導体装置。
（１２）前記第１および第２の前記周期信号の組と前記第２および第３の前記周期信号の組と前記第１および第３の前記周期信号の組とのそれぞれについて前記組内の一対の周期信号の周波数の比率が略一定であるか否かを判定する判定手順と、
２つの前記組において前記比率が略一定でない場合には前記第１、第２および第３の周期信号生成部のうち前記２つの組に共通に含まれる周期信号に対応する周期信号生成部を故障個所として特定する故障個所特定手順と
を具備する半導体装置の制御方法。
１００ 車載カメラ
１１０ 水晶発振器
１２０ バックエンドチップ
２００ 撮像素子
２１０ 垂直走査回路
２２０ 画素アレイ部
２３０ タイミング制御回路
２４０ カラムＡＤＣ
２５０ 水平走査回路
２６０、３１０ ＰＬＬブロック
２６１ ＰＬＬ
２６２、３１３、３２６ レジスタ
２７０ 出力部
３００ 信号処理チップ
３１１ 予備ＰＬＬ
３１２ 主ＰＬＬ
３１４、３２５、３２７、３２８、３２９ セレクタ
３２０ 分周器ブロック
３２１、３２２、３２３ 主分周器
３２４ 予備分周器
３３０ 故障検知部
３４０ ＰＬＬ群故障検知部
３４１、３４２、３４３、３６１、３６２、３６３、３７１ カウンタ
３４４、３６４、３７２ 比率判定ブロック
３４５、３４６、３４７ 比率判定部
３５１、３６５、３７３ 故障個所特定部
３６０ 分周器ブロック故障検知部
４００ 信号処理部
４１０ 復帰処理部
４１１ レジスタ再設定部
４１２ 予備回路切替え制御部
４１３ ステータス生成部
４２０ ステータス重畳部

Claims (12)

  1. 第１の周期信号を生成する第１の周期信号生成部と、
    前記第１の周期信号から第２の周期信号を生成する第２の周期信号生成部と、
    前記第１の周期信号から第３の周期信号を生成する第３の周期信号生成部と、
    前記第１および第２の前記周期信号の組と前記第２および第３の前記周期信号の組と前記第１および第３の前記周期信号の組とのそれぞれについて前記組内の一対の周期信号の周波数の比率が略一定であるか否かを判定する判定部と、
    ２つの前記組において前記比率が略一定でない場合には前記第１、第２および第３の周期信号生成部のうち前記２つの組に共通に含まれる周期信号に対応する周期信号生成部を故障個所として特定する故障個所特定部と
    を具備する半導体装置。
  2. 前記特定された故障個所を復帰させる復帰処理を行う復帰処理部をさらに具備する
    請求項１記載の半導体装置。
  3. 少なくとも１つの前記組について当該組内の前記比率の設定値を保持するレジスタをさらに具備し、
    前記第１、第２および第３の周期信号生成部の少なくとも１つは前記設定値に基づいて周期信号を生成し、
    前記復帰処理は、前記レジスタに前記設定値を再度保持させる再設定処理を含む
    請求項２記載の半導体装置。
  4. 予備周期信号を生成する予備回路をさらに具備し、
    前記復帰処理は、前記第１、第２および第３の周期信号のうち前記故障個所に対応する周期信号の代わりに前記予備周期信号を前記判定部に出力させる切替え処理を含む
    請求項３記載の半導体装置。
  5. 前記判定部は、前記第１、第２および第３の周期信号のうち複数の信号と前記予備周期信号との組について前記比率が略一定であるか否かをさらに判定し、
    前記故障個所特定部は、前記第１、第２および第３の周期信号生成部と前記予備回路とのいずれかを前記故障個所として特定し、
    前記復帰処理部は、前記予備回路が故障していない場合には前記第１、第２および第３の周期信号のうち前記故障個所に対応する周期信号の代わりに前記予備周期信号を前記判定部に出力させる
    請求項４記載の半導体装置。
  6. 前記復帰処理部は、前記再設定処理の後に前記切替え処理を行う
    請求項４記載の半導体装置。
  7. 前記第１の周期信号に同期して第１の計数値を計数する第１のカウンタと、
    前記第２の周期信号に同期して第２の計数値を計数する第２のカウンタと、
    前記第３の周期信号に同期して第３の計数値を計数する第３のカウンタと
    をさらに具備し、
    前記判定部は、前記第１および第２の計数値の組と前記第２および第３の計数値の組と前記第１および第３の計数値の組のそれぞれについて前記組内の一対の計数値の比率が略一定値であるか否かを判定する
    請求項１記載の半導体装置。
  8. 前記第１、第２および第３の周期信号のいずれかに同期して画像データを撮像する撮像部と、
    前記特定された故障個所を示す情報を前記画像データに重畳する重畳部と
    をさらに具備する
    請求項１記載の半導体装置。
  9. 前記第１、第２および第３の周期信号生成部の少なくとも１つは、位相同期回路である
    請求項１記載の半導体装置。
  10. 前記第１、第２および第３の周期信号生成部の少なくとも１つは、分周器である
    請求項１記載の半導体装置。
  11. 前記第１、第２および第３の周期信号生成部の少なくとも１つは、水晶発振器である
    請求項１記載の半導体装置。
  12. 前記第１および第２の前記周期信号の組と前記第２および第３の前記周期信号の組と前記第１および第３の前記周期信号の組とのそれぞれについて前記組内の一対の周期信号の周波数の比率が略一定であるか否かを判定する判定手順と、
    ２つの前記組において前記比率が略一定でない場合には前記第１、第２および第３の周期信号生成部のうち前記２つの組に共通に含まれる周期信号に対応する周期信号生成部を故障個所として特定する故障個所特定手順と
    を具備する半導体装置の制御方法。
JP2016087855A 2016-04-26 2016-04-26 半導体装置および半導体装置の制御方法 Pending JP2017199104A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016087855A JP2017199104A (ja) 2016-04-26 2016-04-26 半導体装置および半導体装置の制御方法
PCT/JP2017/002879 WO2017187686A1 (ja) 2016-04-26 2017-01-27 半導体装置および半導体装置の制御方法
EP17788976.3A EP3451113B1 (en) 2016-04-26 2017-01-27 Semiconductor device and method for control of semiconductor device
US16/094,916 US10386885B2 (en) 2016-04-26 2017-01-27 Semiconductor device and method of controlling semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016087855A JP2017199104A (ja) 2016-04-26 2016-04-26 半導体装置および半導体装置の制御方法

Publications (1)

Publication Number Publication Date
JP2017199104A true JP2017199104A (ja) 2017-11-02

Family

ID=60160212

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016087855A Pending JP2017199104A (ja) 2016-04-26 2016-04-26 半導体装置および半導体装置の制御方法

Country Status (4)

Country Link
US (1) US10386885B2 (ja)
EP (1) EP3451113B1 (ja)
JP (1) JP2017199104A (ja)
WO (1) WO2017187686A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022176419A1 (ja) * 2021-02-18 2022-08-25 ソニーセミコンダクタソリューションズ株式会社 信号処理装置および信号処理方法、並びにプログラム
WO2023166808A1 (ja) * 2022-03-01 2023-09-07 ローム株式会社 監視回路、半導体集積回路装置、及び車両

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11544160B2 (en) * 2019-06-28 2023-01-03 Intel Corporation IPS SOC PLL monitoring and error reporting
US11327525B1 (en) 2020-12-18 2022-05-10 Qualcomm Incorporated Clock monitoring unit with serial clock routing pipeline
KR20230040756A (ko) * 2021-09-16 2023-03-23 삼성전자주식회사 위상 고정 루프의 모니터링 회로 및 이의 동작 방법
US20220091168A1 (en) * 2021-12-07 2022-03-24 Intel Corporation Clock frequency ratio monitor
US11909407B2 (en) * 2022-06-17 2024-02-20 Samsung Electronics Co., Ltd. Method and system of dynamically controlling reset signal of IQ divider

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62136916A (ja) 1985-12-11 1987-06-19 Hitachi Ltd クロツク計数回路
JPS63306732A (ja) 1987-06-09 1988-12-14 Fujitsu Ltd クロックパルス供給装置
JPH08119553A (ja) * 1994-10-24 1996-05-14 Hitachi Ltd エレベータの制御装置
DE19983213B4 (de) * 1998-05-13 2006-02-09 Mitsubishi Denki K.K. Detektorvorrichtung zum Erfassen abnormaler Takte
JP4854877B2 (ja) * 2001-07-03 2012-01-18 富士通セミコンダクター株式会社 プッシュボタン信号受信装置およびプッシュボタン信号検出方法
US6898725B2 (en) * 2002-03-27 2005-05-24 International Business Machines Corporation Method for adjusting system clocks using dynamic clock ratio detector to detect clock ratio between clock domain of driver and counting receiver clock domain
US20090322311A1 (en) * 2008-06-27 2009-12-31 International Business Machines Corporation Method and Apparatus for On-Chip Testing of High Speed Frequency Dividers
TW201427280A (zh) * 2012-12-28 2014-07-01 Jmicron Technology Corp 訊號辨識方法及訊號辨識裝置
US8937496B1 (en) * 2014-08-20 2015-01-20 Xilinx, Inc. Clock monitor
KR102161821B1 (ko) * 2014-08-26 2020-10-06 삼성전자주식회사 클록 모니터 및 이를 포함하는 시스템 온 칩

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022176419A1 (ja) * 2021-02-18 2022-08-25 ソニーセミコンダクタソリューションズ株式会社 信号処理装置および信号処理方法、並びにプログラム
WO2023166808A1 (ja) * 2022-03-01 2023-09-07 ローム株式会社 監視回路、半導体集積回路装置、及び車両

Also Published As

Publication number Publication date
EP3451113A1 (en) 2019-03-06
EP3451113A4 (en) 2019-06-12
US10386885B2 (en) 2019-08-20
WO2017187686A1 (ja) 2017-11-02
US20190094902A1 (en) 2019-03-28
EP3451113B1 (en) 2022-11-30

Similar Documents

Publication Publication Date Title
JP2017199104A (ja) 半導体装置および半導体装置の制御方法
TWI827642B (zh) 在多片上系統環境中共用感測器的裝置、方法和電腦可讀取媒體
US20060168483A1 (en) On-chip circuitry for bus validation
CN104320308B (zh) 一种服务器异常检测的方法及装置
US9645898B2 (en) Storage control device and control device for detecting abnormality of signal line
KR100727975B1 (ko) 시스템 온 칩의 고장 진단 장치 및 방법과 고장 진단이가능한 시스템 온 칩
US8413036B2 (en) Pseudorandom binary sequence checker with control circuitry for end-of-test check
CN115328668A (zh) 故障处理方法、双核锁步系统、电子设备及介质
US11520653B2 (en) System and method for controlling faults in system-on-chip
EP2988435B1 (en) Semiconductor device and fault detection method thereof
JP6408482B2 (ja) プログラマブルデバイス及びこれを用いた電子システム装置
US10715796B2 (en) Method and device for monitoring an image sensor
JP5413595B2 (ja) 集積回路装置、電子機器
JP2010102565A (ja) 二重化制御装置
JP2006300650A (ja) 集積回路
JP6771443B2 (ja) 演算処理装置およびその方法
CN113253796B (zh) 异步输入信号的同步方法及装置、中央处理器、芯片
US20110113311A1 (en) Apparatus and method for synchronization within systems having modules processing a clock signal at different rates
JP2019057109A5 (ja)
CN112564948A (zh) 一种信息回溯方法、装置、存储介质及电子设备
KR20160043378A (ko) 복수개의 모듈들을 구비하는 차량 기기의 업데이트 장치 및 방법
CN109709587B (zh) 多事件处理方法及其电路
US8539327B2 (en) Semiconductor integrated circuit for testing logic circuit
US20170109307A1 (en) Information processing apparatus, control method for information processing apparatus, and storage medium
JP2013206149A (ja) 半導体集積回路装置及びそれを用いたシステム