JP2017199824A - 半導体パッケージの製造方法 - Google Patents

半導体パッケージの製造方法 Download PDF

Info

Publication number
JP2017199824A
JP2017199824A JP2016090193A JP2016090193A JP2017199824A JP 2017199824 A JP2017199824 A JP 2017199824A JP 2016090193 A JP2016090193 A JP 2016090193A JP 2016090193 A JP2016090193 A JP 2016090193A JP 2017199824 A JP2017199824 A JP 2017199824A
Authority
JP
Japan
Prior art keywords
semiconductor package
manufacturing
layer
opening
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2016090193A
Other languages
English (en)
Other versions
JP2017199824A5 (ja
Inventor
俊幸 稲岡
Toshiyuki Inaoka
俊幸 稲岡
淳広 浦辻
Atsuhiro Uratsuji
淳広 浦辻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Amkor Technology Japan Inc
Original Assignee
J Devices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by J Devices Corp filed Critical J Devices Corp
Priority to JP2016090193A priority Critical patent/JP2017199824A/ja
Priority to US15/481,848 priority patent/US10096564B2/en
Priority to CN201710239394.XA priority patent/CN107342236A/zh
Priority to TW106112542A priority patent/TW201802967A/zh
Priority to KR1020170048961A priority patent/KR20170123241A/ko
Publication of JP2017199824A publication Critical patent/JP2017199824A/ja
Publication of JP2017199824A5 publication Critical patent/JP2017199824A5/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/08—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers by depositing layers on the chip or wafer, e.g. "chip-first" RDLs
    • H10W70/09—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers by depositing layers on the chip or wafer, e.g. "chip-first" RDLs extending onto an encapsulation that laterally surrounds the chip or wafer, e.g. fan-out wafer level package [FOWLP] RDLs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/013—Manufacture or treatment of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P34/00—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices
    • H10P34/40—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation
    • H10P34/42—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation with electromagnetic radiation, e.g. laser annealing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/019—Manufacture or treatment of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00—Marks applied to devices, e.g. for alignment or identification
    • H10W46/301—Marks applied to devices, e.g. for alignment or identification for alignment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/093—Connecting or disconnecting other interconnections thereto or therefrom, e.g. connecting bond wires or bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/099—Connecting interconnections to insulating or insulated package substrates, interposers or redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/019—Manufacture or treatment of bond pads
    • H10W72/01904—Manufacture or treatment of bond pads using temporary auxiliary members, e.g. using sacrificial coatings or handle substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/019—Manufacture or treatment of bond pads
    • H10W72/01951—Changing the shapes of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/0198—Manufacture or treatment batch processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07321—Aligning
    • H10W72/07323—Active alignment, e.g. using optical alignment using marks or sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/353—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics
    • H10W72/354—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics comprising polymers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/9413—Dispositions of bond pads on encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)

Abstract

【課題】半導体装置と配線との良好なコンタクトを得るための半導体パッケージの製造方法を提供すること。【解決手段】半導体パッケージの製造方法は、上面に外部端子を有する半導体装置を基材に配置し、樹脂絶縁層を半導体装置を覆うように形成し、外部端子を露出する開口部を樹脂絶縁層に形成し、開口部を形成した後にプラズマ処理を行い、プラズマ処理の後に薬液処理を行い、開口部において露出された外部端子に接続される導電体を形成する。【選択図】図１

Description

本発明は、半導体パッケージの製造方法に関する。特に、基材上における半導体装置の実装技術に関する。
従来、携帯電話やスマートホン等の電子機器において、支持基板上にＩＣチップ等の半導体装置を搭載する半導体パッケージ構造が知られている（例えば、特許文献１）。このような半導体パッケージは、一般的には、支持基材上に接着層を介してＩＣチップやメモリ等の半導体装置を接着し、その半導体装置を封止体（封止用樹脂材料）で覆って、半導体デバイス保護する構造を採用している。
半導体装置に用いる支持基材としては、プリント基材、セラミックス基材等の様々な基材が用いられている。特に、近年では、金属基材を用いた半導体パッケージの開発が進められている。金属基材上に半導体装置を搭載し、再配線によりファンアウトする半導体パッケージは、電磁シールド性や熱特性に優れるといった利点を有し、信頼性の高い半導体パッケージとして注目されている。また、このような半導体パッケージは、パッケージデザインの自由度が高いという利点も有する。
また、支持基材上に半導体装置を搭載する構造とした場合、大型の支持基材上に複数の半導体装置を搭載することにより、同一プロセスで複数の半導体パッケージを製造することが可能である。この場合、支持基材上に形成された複数の半導体パッケージは、製造プロセスの終了後に個片化され、個々の半導体パッケージが完成する。このように支持基材上に半導体装置を搭載する半導体パッケージ構造は、量産性が高いという利点も有している。
特開２０１０−２７８３３４号公報
上記のように、支持基材として大型の金属基材を用いた量産を考慮した場合、当該金属基材へ半導体装置を配置する際の高いアライメント精度、又は半導体装置と配線との良好なコンタクト、又は歩留まりが高い半導体パッケージの個片化などが課題となっている。
本発明は、そのような課題に鑑みてなされたものであり、半導体装置と配線との良好なコンタクトを得るための半導体パッケージの製造方法を提供することを目的とする。
本発明の一実施形態に係る半導体パッケージの製造方法は、上面に外部端子を有する半導体装置を基材に配置し、樹脂絶縁層を半導体装置を覆うように形成し、外部端子を露出する開口部を樹脂絶縁層に形成し、開口部を形成した後にプラズマ処理を行い、プラズマ処理の後に薬液処理を行い、開口部において露出された外部端子に接続される導電体を形成する。
また、樹脂絶縁層は、フィラーを有してもよい。
また、フィラーは、無機材料を含んでもよい。
また、プラズマ処理は、フッ素及び酸素を含んでもよい。
また、薬液処理は、カリウム及びマンガンを含む酸性の薬液、又はナトリウム及びマンガンを含む酸性の薬液を用いてもよい。
また、薬液処理は、樹脂絶縁層を膨潤させ、樹脂絶縁層をエッチングし、エッチングに用いた薬液を中和してもよい。
また、エッチングは、カリウム及びマンガンを含む酸性の薬液、又はナトリウム及びマンガンを含む酸性の薬液を用いてもよい。
また、開口部の形成は、樹脂絶縁層に対してレーザを照射することで行われてもよい。
また、樹脂絶縁層上に導電層を形成し、レーザによって導電層及び樹脂絶縁層を一括で加工してもよい。
また、導電層の表面を粗面化し、粗面化された導電層がレーザによって加工してもよい。
本発明に係る半導体パッケージの製造方法によると、半導体装置と配線との良好なコンタクトを得るための半導体パッケージの製造方法を提供することができる。
本発明の一実施形態に係る半導体パッケージの断面模式図である。 本発明の一実施形態に係る半導体パッケージの製造方法において、支持基材にアライメントマーカを形成する工程を示す図である。 本発明の一実施形態に係る半導体パッケージの製造方法において、支持基材に接着層を形成する工程を示す図である。 本発明の一実施形態に係る半導体パッケージの製造方法において、支持基材の裏面及び側面を粗化する工程を示す図である。 本発明の一実施形態に係る半導体パッケージの製造方法において、接着層の一部を除去する工程を示す図である。 本発明の一実施形態に係る半導体パッケージの製造方法において、支持基材上に半導体装置を配置する工程を示す図である。 本発明の一実施形態に係る半導体パッケージの製造方法において、樹脂絶縁層を形成する工程を示す図である。 本発明の一実施形態に係る半導体パッケージの製造方法において、樹脂絶縁層上に導電層を形成する工程を示す図である。 本発明の一実施形態に係る半導体パッケージの製造方法において、導電層の表面を粗化する工程を示す図である。 本発明の一実施形態に係る半導体パッケージの製造方法において、樹脂絶縁層に開口部を形成する工程を示す図である。 本発明の一実施形態に係る半導体パッケージの製造方法において、導電層の表面の粗化された領域を除去し、開口底部の残渣を除去する工程を示す図である。 本発明の一実施形態に係る半導体パッケージの製造方法において、無電解めっき法によって導電層を形成する工程を示す図である。 本発明の一実施形態に係る半導体パッケージの製造方法において、感光性フォトレジストを形成する工程を示す図である。 本発明の一実施形態に係る半導体パッケージの製造方法において、フォトリソグラフィによって感光性フォトレジストの一部を除去する工程を示す図である。 本発明の一実施形態に係る半導体パッケージの製造方法において、電解めっき法によって導電層を形成する工程を示す図である。 本発明の一実施形態に係る半導体パッケージの製造方法において、感光性フォトレジストを除去する工程を示す図である。 本発明の一実施形態に係る半導体パッケージの製造方法において、導電層の一部を除去して配線を形成する工程を示す図である。 本発明の一実施形態に係る半導体パッケージの製造方法において、配線を覆う樹脂絶縁層を形成する工程を示す図である。 本発明の一実施形態に係る半導体パッケージの製造方法において、樹脂絶縁層に配線を露出する開口部を形成する工程を示す図である。 本発明の一実施形態に係る半導体パッケージの製造方法において、露出された配線に対応する位置にはんだボールを配置する工程を示す図である。 本発明の一実施形態に係る半導体パッケージの製造方法において、はんだボールをリフロ―する工程を示す図である。 本発明の一実施形態に係る半導体パッケージの製造方法において、樹脂絶縁層に支持基材に達する溝を形成する工程を示す図である。 本発明の一実施形態に係る半導体パッケージの製造方法において、支持基材を切断して半導体パッケージを個片化する工程を示す図である。 本発明の一実施形態に係る半導体パッケージの断面模式図である。 本発明の一実施形態に係る半導体パッケージの製造方法において、支持基材を準備する工程を示す図である。 本発明の一実施形態に係る半導体パッケージの製造方法において、支持基材に接着層を形成する工程を示す図である。 本発明の一実施形態に係る半導体パッケージの製造方法において、支持基材の裏面及び側面を粗化する工程を示す図である。 本発明の一実施形態に係る半導体パッケージの製造方法において、接着層にアライメントマーカを形成する工程を示す図である。 本発明の一実施形態に係る半導体パッケージの製造方法において、支持基材上に半導体装置を配置する工程を示す図である。 本発明の一実施例における樹脂絶縁層の開口部において残渣除去処理前後の電子顕微鏡像を示す図である。
以下、本発明の一実施形態に係る半導体パッケージの構造及びその製造方法について、図面を参照しながら詳細に説明する。なお、以下に示す実施形態は本発明の実施形態の一例であって、本発明はこれらの実施形態に限定して解釈されるものではない。なお、本実施形態で参照する図面において、同一部分または同様な機能を有する部分には同一の符号または類似の符号を付し、その繰り返しの説明は省略する場合がある。また、図面の寸法比率は説明の都合上実際の比率とは異なる場合や、構成の一部が図面から省略される場合がある。また、説明の便宜上、上方又は下方という語句を用いて説明するが、例えば、第１部材と第２部材との上下関係が図示と逆になるように配置されてもよい。また、以下の説明で基板の第１面及び第２面は基板の特定の面を指すものではなく、基板の表面方向又は裏面方向を特定するもので、つまり基板に対する上下方向を特定するための名称である。
〈実施形態１〉
本発明の実施形態１に係る半導体パッケージの概要について、図１を参照しながら詳細に説明する。図１は、本発明の一実施形態に係る半導体パッケージの断面模式図である。
［半導体パッケージ１０の構造］
図１に示すように、半導体パッケージ１０は、支持基材１００、接着層１１０、半導体装置１２０、第１樹脂絶縁層１３０、配線１４０、第２樹脂絶縁層１５０、及びはんだボール１６０を有する。
支持基材１００には、支持基材１００の一部が凹んだ形状のアライメントマーカ１０２が設けられている。接着層１１０は支持基材１００の表面に配置されており、アライメントマーカ１０２を露出するように接着層１１０の一部が開口されている。なお、接着層１１０はアライメントマーカ１０２よりも広い領域で開口されており、アライメントマーカ１０２及びその周辺の支持基材１００の表面を露出している。半導体装置１２０は、接着層１１０上に配置されている。半導体装置１２０の上部には、半導体装置１２０に含まれる電子回路に接続された外部端子１２２が設けられている。ここで、図１では接着層１１０が単層である構造を例示したが、この構造に限定されず、接着層１１０は複数層であってもよい。
第１樹脂絶縁層１３０は半導体装置１２０を覆うように支持基材１００上に配置されている。また、第１樹脂絶縁層１３０には開口部１３２が設けられている。開口部１３２は外部端子１２２に達している。換言すると、開口部１３２は外部端子１２２を露出するように設けられている。
配線１４０は第１導電層１４２及び第２導電層１４４を有する。第１導電層１４２は第１樹脂絶縁層１３０の上面に配置されている。第２導電層１４４は第１導電層１４２上及び開口部１３２内部に配置されており、外部端子１２２に接続されている。図１では、第１導電層１４２は第１樹脂絶縁層１３０の上面のみに配置されており、開口部１３２の内部には全く配置されていない構造を例示したが、この構造に限定されない。例えば、第１導電層１４２の一部が開口部１３２内部に入り込んでいてもよい。第１導電層１４２及び第２導電層１４４の各々は、図１に示すように単層であってもよく、第１導電層１４２及び第２導電層の一方又は両方が複数層であってもよい。
第２樹脂絶縁層１５０は配線１４０を覆うように第１樹脂絶縁層１３０上に配置されている。また、第２樹脂絶縁層１５０には開口部１５２が設けられている。開口部１５２は配線１４０に達している。換言すると、開口部１５２は配線１４０を露出するように設けられている。
はんだボール１６０は開口部１５２内部及び第２樹脂絶縁層１５０の上面に配置されており、配線１４０に接続されている。はんだボール１６０の上面は第２樹脂絶縁層１５０の上面から上方に突出している。はんだボール１６０の突出部は上に凸の湾曲形状を有している。はんだボール１６０の湾曲形状は断面視において円弧であってもよく、放物線であってもよい。
［半導体パッケージ１０の各部材の材質］
図１に示す半導体パッケージ１０に含まれる各部材（各層）の材料について詳細に説明する。
支持基材１００としては、金属基材を用いることができる。金属基材としては、ステンレス（ＳＵＳ）基材、アルミニウム（Ａｌ）基材、チタン（Ｔｉ）基材、銅（Ｃｕ）等の金属材料を用いることができる。また、支持基材１００として、金属基材の他にシリコン基板、炭化シリコン基板、化合物半導体基板などの半導体基材を用いることができる。なお、ＳＵＳ基材は熱膨張率が低く、低価格であるため、支持基材１００としてＳＵＳ基材を用いることが好ましい。
接着層１１０としては、エポキシ系樹脂またはアクリル系樹脂を含む接着剤を用いることができる。
半導体装置１２０としては、中央演算処理装置（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ；ＣＰＵ）、メモリ、微小電気機械システム（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ；ＭＥＭＳ）、電力用半導体素子（パワーデバイス）などを用いることができる。
第１樹脂絶縁層１３０及び第２樹脂絶縁層１５０としては、ポリイミド、エポキシ樹脂、ポリイミド樹脂、ベンゾシクロブテン樹脂、ポリアミド、フェノール樹脂、シリコーン樹脂、フッ素樹脂、液晶ポリマー、ポリアミドイミド、ポリベンゾオキサゾール、シアネート樹脂、アラミド、ポリオレフィン、ポリエステル、ＢＴレジン、ＦＲ−４、ＦＲ−５、ポリアセタール、ポリブチレンテレフタレート、シンジオタクチック・ポリスチレン、ポリフェニレンサルファイド、ポリエーテルエーテルケトン、ポリエーテルニトリル、ポリカーボネート、ポリフェニレンエーテルポリサルホン、ポリエーテルスルホン、ポリアリレート、ポリエーテルイミドなどを用いることができる。なお、エポキシ系樹脂は電気特性および加工特性に優れているため、第１樹脂絶縁層１３０及び第２樹脂絶縁層１５０としてエポキシ系樹脂を用いることが好ましい。
ここで、本実施形態で用いられる第１樹脂絶縁層１３０にはフィラーが含まれている。フィラーとしては、ガラス、タルク、マイカ、シリカ、アルミナ等の無機フィラーが用いられてもよい。また、フィラーとしてフッ素樹脂フィラーなどの有機フィラーが用いられてもよい。ただし、第１樹脂絶縁層１３０が必ずフィラーを含む樹脂であることを限定するものではない。また、本実施形態では、第２樹脂絶縁層１５０はフィラーを含んでいないが、第２樹脂絶縁層１５０にフィラーが含まれていてもよい。
第１導電層１４２及び第２導電層１４４としては、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、ロジウム（Ｒｈ）、スズ（Ｓｎ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、クロム（Ｃｒ）等の金属またはこれらを用いた合金などから選択することができる。第１導電層１４２と第２導電層１４４とは同じ材料を用いてもよく、異なる材料を用いてもよい。
はんだボール１６０としては、例えばＳｎに少量のＡｇ、Ｃｕ、Ｎｉ、ビスマス（Ｂｉ）、又は亜鉛（Ｚｎ）を添加したＳｎ合金で形成された球状の物体を用いることができる。また、はんだボール以外にも一般的な導電性粒子を使用することができる。例えば、導電性粒子として、粒子状の樹脂の周囲に導電性の膜が形成されたものを使用することができる。また、はんだボール以外に、はんだペーストを用いることができる。はんだペーストとしては、Ｓｎ、Ａｇ、Ｃｕ、Ｎｉ、Ｂｉ、リン（Ｐ）、ゲルマニウム（Ｇｅ）、インジウム（Ｉｎ）、アンチモン（Ｓｂ）、コバルト（Ｃｏ）、鉛（Ｐｂ）を用いることができる。
［半導体パッケージ１０の製造方法］
図２乃至図２３を用いて、本発明の実施形態１に係る半導体パッケージ１０の製造方法を説明する。図２乃至図２３において、図１に示す要素と同じ要素には同一の符号を付した。ここで、支持基材１００としてＳＵＳ基材、第１樹脂絶縁層１３０としてエポキシ系樹脂、第１導電層１４２及び第２導電層１４４としてＣｕ、はんだボール１６０として上記Ｓｎ合金を使用して半導体パッケージを作製する製造方法について説明する。
図２は、本発明の一実施形態に係る半導体パッケージの製造方法において、支持基材にアライメントマーカを形成する工程を示す図である。アライメントマーカ１０２は、フォトリソグラフィ及びエッチングによって形成される。アライメントマーカ１０２の位置及び平面形状は目的に応じて適宜決定することができる。アライメントマーカ１０２は、光学顕微鏡等で支持基材１００を上面側から観察したときに、視認できる程度に段差が設けられていればよい。
図３は、本発明の一実施形態に係る半導体パッケージの製造方法において、支持基材に接着層を形成する工程を示す図である。アライメントマーカ１０２が形成された支持基材１００の上面に接着層１１０を形成する。接着層１１０としてシート状の接着層を貼り付ける。なお、接着層１１０として接着層材料が溶解された溶媒を塗布法によって形成してもよい。図３では、アライメントマーカ１０２の凹部が空洞になっているが、アライメントマーカ１０２が形成された領域の接着層１１０は後の工程で除去されるので、この工程において接着層１１０がアライメントマーカ１０２の凹部に埋め込まれていてもよい。
図４は、本発明の一実施形態に係る半導体パッケージの製造方法において、支持基材の裏面及び側面を粗化する工程を示す図である。ここでは、後の工程で無電解めっき法によって形成されるめっき層が剥離することを抑制する目的で、支持基材１００の裏面及び側面を粗化（又は粗面化）する。支持基材１００の粗化は、Ｃｕを含む薬液（エッチャント）を用いることで行うことができる。図４において、粗化領域１０４を点線で示した。
支持基材１００の粗化について、より詳細に説明する。支持基材１００にＳＵＳ基材を用いる場合、ＳＵＳ基材の表面は不導体化されている。ここで、上記のエッチャントに含まれるＣｕイオンはＳＵＳ基材中のＦｅ、Ｃｒ、Ｎｉの少なくとも１つと置換されることでＳＵＳがエッチングされる。しかし、ＳＵＳのエッチングは局所的に進行するため不均一にエッチングされ、エッチング後のＳＵＳ表面の凹凸が大きくなる。つまり、図４に示す状態でエッチャントに浸漬することで、ＳＵＳ基材の裏面及び側面を同一処理で粗化することができる。
なお、ここでは、接着層１１０を貼り付けた後にＳＵＳ基材の粗化を行う製造方法を例示したが、この製造方法に限定されない。例えば、接着層１１０を貼り付ける前、又はアライメントマーカ１０２を形成する前に粗化を行ってもよい。
図５は、本発明の一実施形態に係る半導体パッケージの製造方法において、接着層の一部を除去する工程を示す図である。アライメントマーカ１０２をより精度よく読み取るために、アライメントマーカ１０２の上方の接着層１１０を除去して開口部１１２を形成する。接着層１１０の除去はレーザ照射による昇華又はアブレーションによって行うことができる。又は、フォトリソグラフィ及びエッチングによって形成することもできる。開口部１１２はアライメントマーカ１０２を確実に露出するためにアライメントマーカ１０２よりも広い領域に形成される。つまり、開口部１１２は支持基材１００の表面を露出する。換言すると、平面視において、開口部１１２はアライメントマーカ１０２を囲むように形成される。
図６は、本発明の一実施形態に係る半導体パッケージの製造方法において、支持基材上に半導体装置を配置する工程を示す図である。上記のようにして露出されたアライメントマーカ１０２に基づいて位置合わせを行い、上面に外部端子１２２を有する半導体装置１２０を接着層１１０を介して支持基材１００に配置する。アライメントマーカ１０２の読み取りは、例えば、光学顕微鏡、ＣＣＤカメラ、電子顕微鏡等の方法を行うことができる。この方法によって、高いアライメント精度で半導体装置１２０の実装を実現することができる。
図７は、本発明の一実施形態に係る半導体パッケージの製造方法において、樹脂絶縁層を形成する工程を示す図である。第１樹脂絶縁層１３０は、絶縁性のシート状フィルムの貼り付けによって形成される。具体的には、当該シート状フィルムを半導体装置１２０が実装された支持基材１００に貼り付けた後に、加熱処理によってシート状フィルムを溶融させ、加圧処理によって溶融したシート状フィルムをアライメントマーカ１０２の凹部に埋め込む。この加熱処理および加圧処理によって上記シート状フィルムから、図７に示す第１樹脂絶縁層１３０を得る。ここで、第１樹脂絶縁層１３０の膜厚は、第１樹脂絶縁層１３０が半導体装置１２０を覆うように設定される。つまり、第１樹脂絶縁層１３０の膜厚は半導体装置１２０の厚さよりも厚い。なお、第１樹脂絶縁層１３０は、半導体装置１２０、接着層１１０などによって形成された段差を緩和（平坦化）するため、平坦化膜と呼ばれることもある。
ただし、第１樹脂絶縁層１３０は、半導体装置１２０及び外部端子１２２と配線１４０とが導通することを防ぐことができればよいため、半導体装置１２０及び外部端子１２２と配線１４０とのギャップが十分に確保できていればよい。つまり、第１樹脂絶縁層１３０が半導体装置１２０及び外部端子１２２の少なくとも上面及び側面に配置されていれば、半導体装置１２０が配置されていない領域における第１樹脂絶縁層１３０の膜厚は半導体装置１２０の厚さよりも薄くてもよい。また、図７の説明では、第１樹脂絶縁層１３０をスピンコート法で形成する製造方法を例示したが、この方法に限定されない。例えば、ディップ法、インクジェット法、蒸着法などの多様な方法で第１樹脂絶縁層１３０を形成することができる。
図８は、本発明の一実施形態に係る半導体パッケージの製造方法において、樹脂絶縁層上に導電層を形成する工程を示す図である。第１樹脂絶縁層１３０の上面に導電性を有するシート状のフィルムを貼り付ける。ここで、この導電性フィルムは第１導電層１４２の一部である。ここでは、第１導電層１４２をフィルムの貼り付けによって形成する製造方法を例示したが、この方法に限定されない。例えば、第１導電層１４２は物理蒸着法（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ；ＰＶＤ法）によって形成されてもよい。ＰＶＤ法としては、スパッタリング法、真空蒸着法、電子ビーム蒸着法、めっき法、及び分子線エピタキシー法などを用いることができる。また、導電性を有する樹脂材料が溶解された溶媒を塗布することで第１導電層１４２を形成してもよい。
図９は、本発明の一実施形態に係る半導体パッケージの製造方法において、導電層の表面を粗化する工程を示す図である。図９に示すように、第１樹脂絶縁層１３０上に形成された第１導電層１４２の表面を粗化する。第１導電層１４２表面の粗化は、塩化第二鉄薬液を用いたエッチングによって行うことができる。図９において、粗化領域１４６を点線で示した。
図１０は、本発明の一実施形態に係る半導体パッケージの製造方法において、樹脂絶縁層に開口部を形成する工程を示す図である。図１０に示すように、外部端子１２２に対応する位置において、第１導電層１４２表面の粗化領域１４６に対してレーザを照射することによって外部端子１２２を露出する開口部１３２を形成する。開口部１３２の形成は、第１導電層１４２及び第１樹脂絶縁層１３０に対して一括で行うことができる。開口部１３２を形成するためのレーザとして、ＣＯ2レーザを用いることができる。ＣＯ2レーザは、開口部１３２のサイズに合わせてスポット径およびエネルギー量が調整され、複数回パルス照射される。ここで、第１導電層１４２の表面に粗化領域１４６が形成されていることで、照射されたレーザ光のエネルギーを効率よく第１導電層１４２に吸収させることができる。レーザ光は外部端子１２２の内側に照射される。つまり、レーザ光は外部端子１２２のパターンを外れないように照射される。ただし、半導体装置１２０の一部を加工したい場合は、意図的にレーザ光の一部が外部端子１２２の外側にはみ出すように照射してもよい。
なお、図１０では、開口された第１導電層１４２の側壁と第１樹脂絶縁層１３０の側壁とが連続している構造を例示したが、この構造に限定されない。例えば、レーザ照射によって開口する場合、第１導電層１４２に比べて第１樹脂絶縁層１３０の方が支持基材１００の平面方向（開口径が広がる方向）に大きく後退し、第１導電層１４２の端部が第１樹脂絶縁層１３０の端部よりも開口部１３２の内側方向に突出した構造になってもよい。換言すると、開口部１３２は第１導電層１４２が突出したひさし形状になってもよい。また換言すると、開口部１３２が形成された時点において、第１導電層１４２の一部の下面が開口部１３２の内部に露出されてもよい。その際に、開口部１３２の内側方向に突出した第１導電層１４２が開口部１３２の内部において外部端子１２２の方向に屈曲した形状になってもよい。
図１１は、本発明の一実施形態に係る半導体パッケージの製造方法において、導電層の表面の粗化された領域を除去し、開口底部の残渣を除去する工程を示す図である。まず、開口部１３２を形成した後に第１導電層１４２表面の粗化領域１４６を除去する。粗化領域１４６の除去は、酸処理によって行うことができる。粗化領域１４６の除去に続いて、開口部１３２の底部の残渣（スミア）を除去する。ここで、残渣の除去（デスミア）は２段階の工程で行われる。
ここで、開口部１３２の底部の残渣を除去する方法について詳細に説明する。まず、開口部１３２の底部に対してプラズマ処理を行う。プラズマ処理としては、フッ素（ＣＦ4）ガス及び酸素（Ｏ2）ガスを含むプラズマ処理を用いることができる。プラズマ処理は、主に開口部１３２の形成時に除去しきれなかった第１樹脂絶縁層１３０を除去する。このとき、開口部１３２の形成時に発生した第１樹脂絶縁層１３０の変質層を除去することもできる。例えば、開口部１３２をレーザ照射で形成した場合、レーザのエネルギーによって変質した第１樹脂絶縁層１３０が開口部１３２の底部に残ることがある。ここで、上記のようにプラズマ処理を行うことで、上記の変質層を効率良く除去することができる。
上記のプラズマ処理に続いて、薬液処理を行う。薬液処理としては、少なくとも過マンガン酸ナトリウム又は過マンガン酸カリウムを用いることができる。薬液処理は、上記のプラズマ処理によって除去しきれなかった残渣を除去することができる。例えば、第１樹脂絶縁層１３０に含まれ、上記のプラズマ処理では除去することができなかったフィラーを除去することができる。なお、過マンガン酸ナトリウム又は過マンガン酸カリウムは、残渣をエッチングするための役割を有するエッチング液である。ここで、上記のエッチング液による処理の前に第１樹脂絶縁層１３０を膨潤させる膨潤液を用いることもできる。また、上記のエッチング液による処理の後にエッチング液を中和する中和液を用いることもできる。
膨潤液を用いることで、樹脂環が拡がるため液の濡れ性が高くなる。これによって、エッチングされない領域の発生を抑制することができる。中和液を用いることで、エッチング液を効率よく除去することができるため、意図しないエッチングの進行を抑制することができる。例えば、エッチング液にアルカリ性の薬液を用いた場合、アルカリ性の薬液は水洗では除去しにくいため、意図しないエッチングが進んでしまうことがある。このような場合であっても、エッチング後に中和液を用いれば、意図しないエッチングの進行を抑制することができる。
ここで、膨潤液としては、ジエチレングリコール モノブチルエーテル、エチレングリコールなどの有機溶剤を用いることができる。また、中和液としては、硫酸ヒドロキシルアミンなどの硫酸系の薬液を用いることができる。
例えば第１樹脂絶縁層１３０に無機材料のフィラーを用いた場合、フィラーはプラズマ処理で除去することができず、残渣となる場合がある。このような場合であっても、プラズマ処理の後に薬液処理を行うことで、フィラーに起因する残渣を除去することができる。
図１２は、本発明の一実施形態に係る半導体パッケージの製造方法において、無電解めっき法によって導電層を形成する工程を示す図である。無電解めっき法によって、上記のデスミア工程後に露出された外部端子１２２に接続されるめっき層２００（導電体）を形成する。無電解めっき法は、パラジウム（Ｐｄ）コロイドを樹脂上に吸着させてＣｕを含む薬液中に浸漬させ、ＰｄとＣｕを置換することでＣｕを析出させる方法を用いることができる。ここで、粗化領域１４６を除去してから無電解めっき法によってめっき層２００を形成することで、第１導電層１４２に対するめっき層２００の密着性を向上させることができる。
図１３は、本発明の一実施形態に係る半導体パッケージの製造方法において、感光性フォトレジストを形成する工程を示す図である。図１３に示すように、めっき層２００上に感光性のフォトレジストを形成する。フォトレジストはスピンコート法などの塗布法によって形成される。フォトレジスト形成前に、めっき層２００とフォトレジスト２１０との密着性を向上させる処理（ＨＭＤＳ処理などの疎水化表面処理）をおこなってもよい。フォトレジストは、感光された領域が現像液に対してエッチングされにくくなるネガ型を用いることもでき、逆に感光された領域が現像液によってエッチングされるポジ型を用いることもできる。
図１４は、本発明の一実施形態に係る半導体パッケージの製造方法において、フォトリソグラフィによって感光性フォトレジストの一部を除去する工程を示す図である。図１４に示すように、塗布されたフォトレジストに対して露光及び現像を行うことで、図１に示す配線１４０を形成する領域のフォトレジストを除去して、レジストパターン２２０を形成する。なお、レジストパターン２２０を形成する露光を行う際に、支持基材１００に形成されたアライメントマーカ１０２を用いて位置合わせを行う。
図１５は、本発明の一実施形態に係る半導体パッケージの製造方法において、電解めっき法によって導電層を形成する工程を示す図である。レジストパターン２２０を形成後、無電解めっき法によって形成されためっき層２００に通電して電解めっき法を行い、レジストパターン２２０から露出しているめっき層２００をさらに成長させて厚膜化して第２導電層１４４を形成する。ここで、レジストパターン２２０下の第１導電層１４２及びめっき層２００は、全面をエッチングすることで除去するため、厚膜化された第２導電層１４４も膜減りする。したがって、上記の膜減り量を考慮して厚膜化する第２導電層１４４の量を調整する。
図１６は、本発明の一実施形態に係る半導体パッケージの製造方法において、感光性フォトレジストを除去する工程を示す図である。図１６に示すように、めっき層２００を厚膜化して第２導電層１４４を形成した後に、レジストパターン２２０を構成するフォトレジストを有機溶媒により除去する。なお、フォトレジストの除去には、有機溶媒を用いる代わりに、酸素プラズマによるアッシングを用いることもできる。フォトレジストを除去することで、第２導電層１４４が形成された厚膜領域２３０及びめっき層２００のみが形成された薄膜領域２４０を得ることができる。なお、厚膜領域２３０において、第２導電層１４４はめっき層２００上に電解めっき法によって厚膜化されためっき層が形成されているため、厳密には２層で形成されているが、ここではその２層を区別せずに図示した。
図１７は、本発明の一実施形態に係る半導体パッケージの製造方法において、導電層の一部を除去して配線を形成する工程を示す図である。図１７に示すように、レジストパターン２２０によって覆われ、厚膜化されなかった領域のめっき層２００及び第１導電層１４２を除去（エッチング）することで、各々の配線１４０を電気的に分離する。めっき層２００及び第１導電層１４２のエッチングによって、厚膜領域２３０の第２導電層１４４の表面もエッチングされて薄膜化するため、この薄膜化の影響を考慮して第２導電層１４４の膜厚を設定することが好ましい。この工程におけるエッチングとしては、ウェットエッチングやドライエッチングを使用することができる。なお、図１７では、配線１４０を１層形成する製造方法を例示したが、この方法に限定されず、配線１４０の上方に絶縁層及び導電層を積層させ、複数の配線層が積層された多層配線を形成してもよい。その際に、配線層を形成する度に新たにアライメントマーカを形成し、上層の配線層形成の際の位置合わせに利用してもよい。
図１８は、本発明の一実施形態に係る半導体パッケージの製造方法において、配線を覆う樹脂絶縁層を形成する工程を示す図である。第２樹脂絶縁層１５０は第１樹脂絶縁層１３０と同様に、絶縁性のシート状フィルムを貼り付け、加熱・加圧処理を行うことで形成する。ここで、第２樹脂絶縁層１５０の膜厚は、第２樹脂絶縁層１５０が配線１４０を覆うように設定される。つまり、第２樹脂絶縁層１５０の膜厚は配線１４０の厚さよりも厚い。なお、第２樹脂絶縁層１５０は、配線１４０などによって形成された段差を緩和（平坦化）するため、平坦化膜と呼ばれることもある。
ただし、第２樹脂絶縁層１５０は、配線１４０とはんだボール１６０とが導通することを防ぐことができればよいため、配線１４０とはんだボール１６０とのギャップが十分に確保できていればよい。つまり、第２樹脂絶縁層１５０が配線１４０の少なくとも上面及び側面に配置されていれば、配線１４０が配置されていない領域における第２樹脂絶縁層１５０の膜厚は配線１４０の厚さよりも薄くてもよい。また、図１８の説明では、第２樹脂絶縁層１５０をスピンコート法で形成する製造方法を例示したが、この方法に限定されない。例えば、ディップ法、インクジェット法、蒸着法などの多様な方法で第２樹脂絶縁層１５０を形成することができる。
図１９は、本発明の一実施形態に係る半導体パッケージの製造方法において、樹脂絶縁層に配線を露出する開口部を形成する工程を示す図である。図１９に示すように、第２樹脂絶縁層１５０に配線１４０を露出する開口部１５２を形成する。開口部１５２はフォトリソグラフィ及びエッチングによって形成してもよく、第２樹脂絶縁層１５０として感光性樹脂を用いた場合は露光及び現像によって形成してもよい。ここで、第１樹脂絶縁層１３０の開口部１３２に対して行われたデスミア処理を開口部１５２に対して行ってもよい。ここで、配線１４０と同じ工程で形成したアライメントマーカに基づいて位置合わせすることで、開口部１５２を形成することができる。
図２０は、本発明の一実施形態に係る半導体パッケージの製造方法において、露出された配線に対応する位置にはんだボールを配置する工程を示す図である。図２０に示すように、開口部１５２に対してはんだボール１６０を配置する。なお、図２０では、１つの開口部１５２に対して１つのはんだボール１６０が配置された製造方法を例示したが、この方法に限定されず、１つの開口部１５２に複数のはんだボール１６０が配置されてもよい。また、図２０では、はんだボール１６０を開口部１５２に配置した段階で、はんだボール１６０が配線１４０に接触している製造方法を例示したが、この方法に限定されず、図２０に示す段階においてははんだボール１６０が配線１４０に接触していなくてもよい。ここで、配線１４０と同じ工程で形成したアライメントマーカに基づいて位置合わせすることで、はんだボール１６０を配置することができる。
図２１は、本発明の一実施形態に係る半導体パッケージの製造方法において、はんだボールをリフロ―する工程を示す図である。図２０に示す状態で熱処理を行うことで、はんだボール１６０をリフロ―させる。リフロ―とは固体の対象物の少なくとも一部を液状化させて流動性を持たせることで、対象物を凹部の内部に流し込むことである。はんだボール１６０をリフロ―することで、開口部１５２の内部で露出された配線１４０の上面の全域においてはんだボール１６０と配線１４０とを接触させることができる。
図２２は、本発明の一実施形態に係る半導体パッケージの製造方法において、樹脂絶縁層に支持基材に達する溝を形成する工程を示す図である。ここでは、ダイシングブレード（例えば、ダイヤモンド製の円形回転刃）を用いて接着層１１０、第１樹脂絶縁層１３０、及び第２樹脂絶縁層１５０に切り込み２５０を入れる。切り込み２５０の形成は、ダイシングブレードを高速回転させ、純水で冷却・切削屑の洗い流しを行いながら切断することで行われる。切り込み２５０は接着層１１０、第１樹脂絶縁層１３０、及び第２樹脂絶縁層１５０に形成されるが、支持基材１００に達するようにダイシングし、支持基材１００の上面付近に凹部が形成されてもよい。逆に、接着層１１０の一部、又は接着層１１０及び第１樹脂絶縁層１３０の一部を残すようにダイシングしてもよい。
図２３は、本発明の一実施形態に係る半導体パッケージの製造方法において、支持基材を切断して半導体パッケージを個片化する工程を示す図である。図２３に示すように、支持基材１００の裏面側（半導体装置１２０が配置された側とは逆側）からレーザ照射することで半導体パッケージを個片化する。支持基材１００に照射するレーザとしては、ＣＯ2レーザを用いることができる。ここで、支持基材１００のアライメントマーカ１０２に基づいて位置合わせすることで、レーザ照射を行うことができる。レーザは切り込み２５０よりも狭い領域に対して照射される。
なお、ここでは支持基材１００の裏面側からレーザ照射をおこなう製造方法を例示したが、この方法に限定されず、切り込み２５０を通過させて支持基材１００の表面側からレーザ照射を行ってもよい。また、レーザを照射する領域が切り込み２５０が形成された領域よりも狭い製造方法を例示したが、この方法に限定されない。例えば、レーザを切り込み２５０が形成された領域と同じ領域に照射してもよく、それよりも広い領域に照射してもよい。
ここで、支持基材１００に金属基材を用いた場合、接着層１１０、第１樹脂絶縁層１３０、第２樹脂絶縁層１５０、及び支持基材１００を一括で加工しようとすると、ダイシングブレードの消耗が大きくなり、ダイシングブレードの使用寿命が短くなってしまう。また、金属基材をダイシングブレードで機械的に加工すると、加工端において角の形状が鋭利な「ばり」が発生してしまい、ハンドリングの際に作業者がけがをする危険性がある。しかし、支持基材１００をレーザ加工することで、ダイシングブレードの消耗を避けることができ、支持基材１００の加工端の形状を滑らかにすることができる。したがって、特に支持基材１００として金属基材を用いた場合、上記のように支持基材１００上の構造物をダイシングブレードで加工し、支持基材１００をレーザで加工することが好ましい。
以上のように、実施形態１に係る半導体パッケージの製造方法によると、樹脂絶縁層１３０の開口部１３２の底部に存在する残渣を除去する際にプラズマ処理及び薬液処理の２段階の処理を行うことで、開口部１３２底部の残渣を効率よく除去することができ、その後に形成する配線１４０と外部端子１２２との接触抵抗を低減し、両者の密着性を向上させることができる。
〈実施形態２〉
本発明の実施形態２に係る半導体パッケージの概要について、図２４を参照しながら詳細に説明する。図２４は、本発明の一実施形態に係る半導体パッケージの断面模式図である。
［半導体パッケージ２０の構造］
実施形態２に係る半導体パッケージ２０は、実施形態１の半導体パッケージ１０と類似しているが、アライメントマーカ１１４が接着層１１０に設けられた開口部で実現されている点において、半導体パッケージ１０と相違する。なお、半導体パッケージ２０では、支持基材１００には凹部が形成されていない。ただし、この構造に半導体パッケージ１０と同様に支持基材１００に凹部を設けて、補助的なアライメントマーカを形成してもよい。半導体パッケージ２０のその他の部材については、半導体パッケージ１０と同様であるので、ここでは詳しい説明を省略する。
［半導体パッケージ２０の製造方法］
図２５乃至図２９を用いて、本発明の実施形態２に係る半導体パッケージ２０の製造方法を説明する。図２５乃至図２９において、図２４に示す要素と同じ要素には同一の符号を付した。ここで、半導体パッケージ１０と同様に、支持基材１００としてＳＵＳ基材、第１樹脂絶縁層１３０としてエポキシ系樹脂、第１導電層１４２及び第２導電層１４４としてＣｕ、はんだボール１６０として上記Ｓｎ合金を使用して半導体パッケージを作製する製造方法について説明する。
図２５は、本発明の一実施形態に係る半導体パッケージの製造方法において、支持基材を準備する工程を示す図である。半導体パッケージ２０の製造方法にでは、支持基材１００にアライメントマーカを形成しない。ただし、必要に応じて、図２に示す製造方法と同様にアライメントマーカを形成してもよい。
図２６は、本発明の一実施形態に係る半導体パッケージの製造方法において、支持基材に接着層を形成する工程を示す図である。図２６に示すように、支持基材１００の上面に接着層１１０を形成する。接着層１１０としてシート状の接着層を貼り付ける。なお、接着層１１０として溶媒に溶けた状態の接着層材料を塗布法によって形成してもよい。
図２７は、本発明の一実施形態に係る半導体パッケージの製造方法において、支持基材の裏面及び側面を粗化する工程を示す図である。ここでは、後の工程で無電解めっき法によって形成されるめっき層が剥離することを抑制する目的で、支持基材１００の裏面及び側面を粗化（又は粗面化）する。支持基材１００の粗化は、Ｃｕを含む薬液（エッチャント）を用いることで行うことができる。図２７において、粗化領域１０４を点線で示した。
なお、ここでは、接着層１１０を貼り付けた後にＳＵＳ基材の粗化を行う製造方法を例示したが、この製造方法に限定されない。例えば、接着層１１０を貼り付ける前に粗化を行ってもよい。
図２８は、本発明の一実施形態に係る半導体パッケージの製造方法において、接着層にアライメントマーカを形成する工程を示す図である。アライメントマーカ１１４は、フォトリソグラフィ及びエッチングによって形成される。アライメントマーカ１１４の位置及び平面形状は目的に応じて適宜決定することができる。アライメントマーカ１１４は、光学顕微鏡等で支持基材１００を上面側から観察したときに、視認できる程度に段差が設けられていればよい。つまり、図２８のアライメントマーカ１１４は接着層１１０を開口しているが、アライメントマーカ１１４は接着層１１０に形成された凹部であってもよい。この工程において、アライメントマーカ１１４の他の機能を有する開口部又は凹部を接着層１１０に加工することができる。接着層１１０の除去はレーザ照射による昇華又はアブレーションによって行うことができる。又は、フォトリソグラフィ及びエッチングによって形成することもできる。
図２９は、本発明の一実施形態に係る半導体パッケージの製造方法において、支持基材上に半導体装置を配置する工程を示す図である。上記のようにして接着層に形成されたアライメントマーカ１１４に基づいて位置合わせを行い、上面に外部端子１２２を有する半導体装置１２０を接着層１１０を介して支持基材１００に配置する。アライメントマーカ１１４の読み取りは、例えば、光学顕微鏡、ＣＣＤカメラ、電子顕微鏡等の方法を行うことができる。この方法によって、高いアライメント精度で半導体装置１２０の実装を実現することができる。
以降の工程は図７乃至図２３と同様の製造方法を用いて半導体パッケージ２０を形成することができる。したがって、ここではこれ以降の工程について、説明を省略する。
以下、本発明の実施形態に係る半導体パッケージの製造方法において、実施例を示す電子顕微鏡像（ＳＥＭ像）について説明する。具体的には、図１１に示すように、第１樹脂絶縁層１３０に形成した開口部１３２に対してプラズマ処理を行った後及び薬液処理を行った後の実サンプルのＳＥＭ像について説明する。
図３０は、本発明の一実施例における樹脂絶縁層の開口部において残渣除去処理前後の電子顕微鏡像を示す図である。実施例においては、第１樹脂絶縁層１３０としてエポキシ系樹脂を用いた。また、開口部１３２の形成にＣＯ2レーザ加工機を用いた。開口部１３２底部の残渣除去処理としては、プラズマ処理としてＣＦ4ガス及びＯ2ガスを含むプラズマ処理を行い、薬液処理として、ジエチレングリコール モノブチルエーテル及びエチレングリコール（膨潤液）、過マンガン酸ナトリウム（エッチング液）、及び（硫酸ヒドロキシルアミン）を用いた。
図３０の（ａ）は上記のプラズマ処理後の開口部１３２底部の斜視ＳＥＭ像である。図３０の（ａ）の矢印で示すように、プラズマ処理後は球状のフィラーが開口部１３２の底部に残存している。図３０の（ｂ）は上記のプラズマ処理後に薬液処理を行った後の開口部１３２底部の斜視ＳＥＭ像である。図３０の（ｂ）に示すように、薬液処理後は開口部１３２底部の残渣が除去されている。
以上のように、実施例１によると、開口部１３２形成後のプラズマ処理及び薬液処理の２段階処理によって、開口部１３２底部の残渣を確実に除去することができることが確認された。
なお、本発明は上記実施の形態に限られたものではなく、要旨を逸脱しない範囲で適宜変更することが可能である。
１０、２０：半導体パッケージ
１００：支持基材
１０２、１１４：アライメントマーカ
１０４、１４６：粗化領域
１１０：接着層
１１２：開口部
１２０：半導体装置
１２２：外部端子
１３０：第１樹脂絶縁層
１３２：開口部
１４０：配線
１４２：第１導電層
１４４：第２導電層
１５０：第２樹脂絶縁層
１５２：開口部
１６０：はんだボール
２００：めっき層
２１０：フォトレジスト
２２０：レジストパターン
２３０：厚膜領域
２４０：薄膜領域
２５０：切り込み
また、薬液処理は、カリウム及びマンガンを含むアルカリ性の薬液、又はナトリウム及びマンガンを含むアルカリ性の薬液を用いてもよい。
また、エッチングは、カリウム及びマンガンを含むアルカリ性の薬液、又はナトリウム及びマンガンを含むアルカリ性の薬液を用いてもよい。

Claims (10)

  1. 上面に外部端子を有する半導体装置を基材に配置し、
    樹脂絶縁層を前記半導体装置を覆うように形成し、
    前記外部端子を露出する開口部を前記樹脂絶縁層に形成し、
    前記開口部を形成した後にプラズマ処理を行い、
    前記プラズマ処理の後に薬液処理を行い、
    前記開口部において露出された前記外部端子に接続される導電体を形成することを特徴とする半導体パッケージの製造方法。
  2. 前記樹脂絶縁層は、フィラーを有することを特徴とする請求項１に記載の半導体パッケージの製造方法。
  3. 前記フィラーは、無機材料を含むことを特徴とする請求項２に記載の半導体パッケージの製造方法。
  4. 前記プラズマ処理は、フッ素及び酸素を含む処理であることを特徴とする請求項３に記載の半導体パッケージの製造方法。
  5. 前記薬液処理は、カリウム及びマンガンを含む酸性の薬液、又はナトリウム及びマンガンを含む酸性の薬液を用いることを特徴とする請求項４に記載の半導体パッケージの製造方法。
  6. 前記薬液処理は、
    前記樹脂絶縁層を膨潤させ、
    前記樹脂絶縁層をエッチングし、
    前記エッチングに用いた薬液を中和することを特徴とする請求項３に記載の半導体パッケージの製造方法。
  7. 前記エッチングは、カリウム及びマンガンを含む酸性の薬液、又はナトリウム及びマンガンを含む酸性の薬液を用いることを特徴とする請求項６に記載の半導体パッケージの製造方法。
  8. 前記開口部の形成は、前記樹脂絶縁層に対してレーザを照射することで行われることを特徴とする請求項５乃至７のいずれか一に記載の半導体パッケージの製造方法。
  9. 前記樹脂絶縁層上に導電層を形成し、
    前記レーザによって前記導電層及び前記樹脂絶縁層を一括で加工することを特徴とする請求項８に記載の半導体パッケージの製造方法。
  10. 前記導電層の表面を粗面化し、
    前記粗面化された前記導電層が前記レーザによって加工されることを特徴とする請求項９に記載の半導体パッケージの製造方法。
JP2016090193A 2016-04-28 2016-04-28 半導体パッケージの製造方法 Withdrawn JP2017199824A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2016090193A JP2017199824A (ja) 2016-04-28 2016-04-28 半導体パッケージの製造方法
US15/481,848 US10096564B2 (en) 2016-04-28 2017-04-07 Manufacturing method of semiconductor package
CN201710239394.XA CN107342236A (zh) 2016-04-28 2017-04-13 半导体封装件的制造方法
TW106112542A TW201802967A (zh) 2016-04-28 2017-04-14 半導體封裝件之製造方法
KR1020170048961A KR20170123241A (ko) 2016-04-28 2017-04-17 반도체 패키지의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016090193A JP2017199824A (ja) 2016-04-28 2016-04-28 半導体パッケージの製造方法

Publications (2)

Publication Number Publication Date
JP2017199824A true JP2017199824A (ja) 2017-11-02
JP2017199824A5 JP2017199824A5 (ja) 2018-12-27

Family

ID=60158515

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016090193A Withdrawn JP2017199824A (ja) 2016-04-28 2016-04-28 半導体パッケージの製造方法

Country Status (5)

Country Link
US (1) US10096564B2 (ja)
JP (1) JP2017199824A (ja)
KR (1) KR20170123241A (ja)
CN (1) CN107342236A (ja)
TW (1) TW201802967A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10297561B1 (en) * 2017-12-22 2019-05-21 Micron Technology, Inc. Interconnect structures for preventing solder bridging, and associated systems and methods
CN114407455B (zh) * 2021-12-29 2023-08-18 沈阳和研科技股份有限公司 小颗粒电子封装材料加工用复合夹层结构及其加工方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005159330A (ja) * 2003-11-05 2005-06-16 Hitachi Chem Co Ltd 多層回路基板の製造方法及びこれから得られる多層回路基板、半導体チップ搭載基板並びにこの基板を用いた半導体パッケージ
JP2013251368A (ja) * 2012-05-31 2013-12-12 Hitachi Chemical Co Ltd 半導体装置の製造方法及びそれに用いる熱硬化性樹脂組成物並びにそれにより得られる半導体装置
JP2013254918A (ja) * 2012-06-08 2013-12-19 Shinko Electric Ind Co Ltd 半導体パッケージ及びその製造方法
WO2015151935A1 (ja) * 2014-03-31 2015-10-08 三井金属鉱業株式会社 キャリア箔付銅箔、銅張積層板及びプリント配線板
JP2016035969A (ja) * 2014-08-01 2016-03-17 味の素株式会社 回路基板及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101049389B1 (ko) * 2005-12-16 2011-07-14 이비덴 가부시키가이샤 다층 프린트 배선판 및 그 제조 방법
JP5322531B2 (ja) * 2008-05-27 2013-10-23 新光電気工業株式会社 配線基板の製造方法
JP5419441B2 (ja) * 2008-12-26 2014-02-19 富士フイルム株式会社 多層配線基板の形成方法
JP2010278334A (ja) 2009-05-29 2010-12-09 Elpida Memory Inc 半導体装置
JP2014150091A (ja) * 2013-01-31 2014-08-21 Kyocer Slc Technologies Corp 配線基板およびその製造方法
JP6457206B2 (ja) * 2014-06-19 2019-01-23 株式会社ジェイデバイス 半導体パッケージ及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005159330A (ja) * 2003-11-05 2005-06-16 Hitachi Chem Co Ltd 多層回路基板の製造方法及びこれから得られる多層回路基板、半導体チップ搭載基板並びにこの基板を用いた半導体パッケージ
JP2013251368A (ja) * 2012-05-31 2013-12-12 Hitachi Chemical Co Ltd 半導体装置の製造方法及びそれに用いる熱硬化性樹脂組成物並びにそれにより得られる半導体装置
JP2013254918A (ja) * 2012-06-08 2013-12-19 Shinko Electric Ind Co Ltd 半導体パッケージ及びその製造方法
WO2015151935A1 (ja) * 2014-03-31 2015-10-08 三井金属鉱業株式会社 キャリア箔付銅箔、銅張積層板及びプリント配線板
JP2016035969A (ja) * 2014-08-01 2016-03-17 味の素株式会社 回路基板及びその製造方法

Also Published As

Publication number Publication date
US10096564B2 (en) 2018-10-09
CN107342236A (zh) 2017-11-10
KR20170123241A (ko) 2017-11-07
US20170317045A1 (en) 2017-11-02
TW201802967A (zh) 2018-01-16

Similar Documents

Publication Publication Date Title
JP2017199834A (ja) 半導体パッケージ及び半導体パッケージの製造方法
CN107424980B (zh) 半导体封装件及半导体封装件的制造方法
CN107527825B (zh) 半导体封装件的制造方法
TWI644598B (zh) 電路板結構及其形成方法
US8822837B2 (en) Wiring board, electronic component embedded substrate, method of manufacturing wiring board, and method of manufacturing electronic component embedded substrate
TWI380423B (en) Substrate structure and manufacturing method thereof
JP2018157051A (ja) バンプ付き配線基板の製造方法
JP2017224687A (ja) 半導体パッケージの製造方法
US10729014B2 (en) Method for manufacturing circuit board
US10096564B2 (en) Manufacturing method of semiconductor package
US10813231B2 (en) Method for manufacturing circuit board
KR102667583B1 (ko) 반도체 패키지의 제조 방법 및 그것에 사용되는 점착 시트
JP6819416B2 (ja) 貫通電極基板およびその製造方法
JP2018010931A (ja) 配線基板及びその製造方法
JP2004320048A (ja) 半導体装置の製造方法
JP2007317860A (ja) 半導体装置
TW201340815A (zh) 印刷電路板之製造方法、印刷電路板及半導體裝置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181113

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190805

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190917

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20191105