JP2017201761A - 高周波ノイズ対策回路 - Google Patents

Abstract

【課題】複雑な製造工程を必要としないノイズ対策部品を用いて高周波ノイズの伝導及び反射を抑制することが可能な高周波ノイズ対策回路を提供する。【解決手段】高周波ノイズ対策回路１は、ＩＣ１１が電気的に接続される配線パターン３０，３１及びグランドパターン４０，４１を有する配線基板１０と、直方体形状の本体部２１と一対の外部電極２２，２３とを有するチップ部品２０と、を備え、本体部２１は、フェライトのみで形成され、一対の端面（外部電極２２，２３が設けられる面）間の距離が一対の主面間の距離よりも長くかつ一対の側面間の距離よりも長くなるように設定され、一方の外部電極２２が配線パターン３０，３１に電気的に接続され、他方の外部電極２３がグランドパターン４０，４１に電気的に接続されている。【選択図】 図１

Description

本発明は、高周波ノイズ対策回路に関する。

近年、例えば、スマートフォンに代表される携帯端末などの電子機器では、高性能化、多機能化に伴い、低電圧・大電流による高速駆動化が進んでいる。高速駆動化に伴い、ＩＣなどの電子部品では、スイッチング素子による高速のスイッチングなどにより高周波ノイズが発生する。

ノイズ対策部品としては、例えば、コンデンサ、インダクタが用いられる。非特許文献１には、誘電体層を挟んで上下面に一対の電極が設けられた単層マイクロチップコンデンサが開示されている。この構造のコンデンサの場合、一対の電極間の距離が短くなるので、十分な寄生インダクタンスが得られない。そのため、このコンデンサでは、所望の高い共振周波数が得られず、高周波数帯においてノイズの伝導を十分に抑制することができない。

高周波数帯にも対応したノイズ対策部品として、例えば、特許文献１には、コイル導体パターンが表面に設けられた複数の高透磁率磁性体シートが積層された高透磁率コイル部と、コイル導体パターンが表面に設けられた複数の低透磁率磁性体シートが積層された低透磁率コイル部と、一対の外部電極とを備える積層型インダクタが開示されている。さらに、特許文献１には、この構造の積層型インダクタにおいて、高透磁率コイル部のコイル導体パターンのパターン幅が低透磁率コイル部のコイル導体パターンのパターン幅よりも大きくなるように構成することが開示されている。

特開２００２−２０８５１５号公報

株式会社村田製作所、単層マイクロチップコンデンサ、［ｏｎｌｉｎｅ］、［平成２８年４月２０日検索］、インターネット<URL:http://www.murata.com/ja-jp/products/capacitor/slmc>

しかしながら、特許文献２に開示の積層型インダクタを製造する場合、複数の磁性体シート材料を用いて透磁率の異なるコイル部を形成し、この各コイル部のコイル導体パターンを電気的に接続しなければならないので、製造工程が複雑となる。また、特許文献２に開示の積層型インダクタでは、コイル導体パターン間やコイル導体パターンと外部電極との間で浮遊容量が発生する。特に、この積層型インダクタは、急峻なインピーダンス特性を得るために、高透磁率コイル部のコイル導体パターンのパターン幅を低透磁率コイル部のコイル導体パターンのパターン幅よりも大きくすることで、高透磁率コイル部のコイル導体パターン間の浮遊容量が大きくなるように構成している。この浮遊容量により、ノイズに対する高周波特性が低下するおそれがある。そのため、所望の高周波数帯（例えば、数１０ＧＨｚ以上の周波数帯）のノイズの伝導を抑制することができないおそれがある。

また、インダクタなどのノイズ対策部品を配線パターンに対して直列に設けてノイズ対策を行う場合、ノイズ対策部品でノイズを略全反射させることで、ノイズの伝導を抑制する。しかしながら、この反射されたノイズは、二次的に放射され、周辺の部品に対して悪影響を及ぼす。

本発明は、上記問題点を解消する為になされたものであり、複雑な製造工程を必要としないノイズ対策部品を用いて高周波ノイズの伝導及び反射を抑制することが可能な高周波ノイズ対策回路を提供することを目的とする。

本発明に係る高周波ノイズ対策回路は、集積回路が電気的に接続される配線パターン及びグランドパターンを有する配線基板と、対向する一対の主面と一対の主面に交わる対向する一対の側面と一対の主面かつ一対の側面に交わる対向する一対の端面とからなる直方体形状の本体部と、少なくとも端面に設けられる一対の外部電極と、を有するチップ部品と、を備え、本体部は、フェライトのみで形成され、一対の端面間の距離が一対の主面間の距離よりも長くかつ一対の側面間の距離よりも長くなるように設定され、一対の外部電極のうちの一方の外部電極は、配線パターンに電気的に接続され、一対の外部電極のうちの他方の外部電極は、グランドパターンに電気的に接続されることを特徴とする。

本発明に係る高周波ノイズ対策回路では、配線パターンにチップ部品の一方の外部電極が接続されると共にグランドパターンにチップ部品の他方の外部電極が接続されているので、集積回路が接続された配線パターンとグランドパターンとの間に、一対の外部電極間に発生する浮遊（寄生）容量と本体部（フェライト）の持つ寄生インダクタンスの直列回路が形成される。特に、このチップ部品の一対の端面間（一対の外部電極間）の距離が長いので、容量が小さくなり、この容量とインダクタンスの直列回路の共振周波数が高くなる。これにより、この高い周波数帯において、集積回路から配線パターンを流れてきたノイズがグランドパターンに流れ、配線パターンにおけるノイズの伝導を抑制することができる。また、本発明に係る高周波ノイズ対策回路では、配線パターンに対してチップ部品が並列に設けられているので、配線パターンを流れてきたノイズがチップ部品で反射するのを抑制することができる。また、本発明に係る高周波ノイズ対策回路では、内部電極を有さない本体部に一対の外部電極を設けたチップ部品をノイズ対策部品として用いているので、ノイズ対策部品を製造する際に複雑な製造工程を必要としない。このように、本発明に係る高周波ノイズ対策回路によれば、複雑な製造工程を必要としないノイズ対策部品を用いて高周波ノイズの伝導及び反射を抑制することが可能となり、高周波ノイズを低減することができる。

本発明に係る高周波ノイズ対策回路では、フェライトは、ニッケル、銅及び亜鉛を含むフェライトであることが好ましい。このようなフェライトを用いることで、高い共振周波数を得ることできる。

本発明に係る高周波ノイズ対策回路では、チップ部品は、浮遊容量と寄生インダクタンスからなるＬＣ直列回路の共振周波数が４０ＧＨｚ以上になるように構成されることが好ましい。このようにすることで、所望の高い共振周波数を得ることができ、４０ＧＨ以上の高周波ノイズの伝導を抑制することができる。

本発明によれば、複雑な製造工程を必要としないノイズ対策部品を用いて高周波ノイズの伝導及び反射を抑制することが可能となる。

実施形態に係る高周波ノイズ対策回路の構成を示す平面図である。 図１のＩＩ−ＩＩ線に沿った断面図である。 実施形態に係るチップ部品を示す図であり、（ａ）が平面図であり、（ｂ）が側面図であり、（ｃ）が図（ａ）のＩＩＩ−ＩＩＩ線に沿った断面図である。 実施形態に係る高周波ノイズ対策回路の等価回路を示す図である。 透過特性及び反射特性を測定する際の構成を模式的に示す図である。 配線パターンを伝導するノイズに対する透過特性の一例を示す図である。 配線パターンを伝導するノイズに対する反射特性の一例を示す図である。

以下、図面を参照して本発明の好適な実施形態について詳細に説明する。なお、図中、同一又は相当部分には同一符号を用いることとする。また、各図において、同一要素には同一符号を付して重複する説明を省略する。

図１及び図２を参照して、実施形態に係る高周波ノイズ対策回路１について説明する。図１は、実施形態に係る高周波ノイズ対策回路１の構成を示す平面図である。図２は、図１のＩＩ−ＩＩ線に沿った断面図である。

高周波ノイズ対策回路１は、超高周波数帯のノイズの伝導及び反射を抑制する回路である。本実施形態では、高周波ノイズ対策回路１での対策対象のノイズの周波数帯を４０ＧＨｚ以上の超高周波数帯とする。このような超高周波数帯は、例えば、放送事業（例えば、テレビジョン放送）、電波天文（例えば、気象レーダ）、公共機関の画像伝送、アマチュア無線で用いられており、また、移動体通信のアクセスポイント（例えば、無線ＬＡＮのアクセスポイント）で用いられる予定である。このような超高周波数帯のノイズ対策は、例えば、この超高周波数帯を用いた任意の通信に対する妨害を阻止するために有効である。

高周波ノイズ対策回路１は、配線基板１０に構成される。配線基板１０の実装面１０ａ（例えば、上面又は下面）には、ＩＣ１１（特許請求の範囲に記載の集積回路に相当）、チップ部品２０，２０などの電子部品が表面実装されている。配線基板１０の実装面１０ａには、配線パターン３０，３１及びグランドパターン４０，４１が設けられている。なお、図１、図２には配線基板１０に実装されたＩＣ１１とチップ部品２０のみを示しているが、配線基板１０に実装された他の電子部品については図示を省略している。また、図１、図２には配線基板１０に設けられたパターン３０，３１，４０，４１のみを示しているが、配線基板１０に設けられた他のパターンについては図示を省略している。

ＩＣ１１は、配線基板１０の実装面１０ａに実装されている。ＩＣ１１は、配線パターン３０，３１に電気的に接続されている。また、ＩＣ１１は、グランドパターン４０，４１に電気的に接続されている。ＩＣ１１は、例えば、ＣＰＵ、ベースバンドＩＣ、ＰＭＩＣ（パワーマネージメントＩＣ（電源を作るＩＣ））、メモリである。ＩＣ１１では、例えば、スイッチング素子で高速スイッチングを行うことで、超高周波数帯のノイズを発生する。したがって、ＩＣ１１が接続される配線パターン３０，３１には、ＩＣ１１で発生した超高周波数帯のノイズ（電流）が流れる。なお、ＩＣ１１では、例えば、２本の配線パターン３０，３１を用いた差動伝送によって電気信号を高速伝送する。この電気信号の伝送先としては、例えば、電気信号を光信号に変換する回路である。

チップ部品２０は、配線基板１０の実装面１０ａに実装されている。特に、チップ部品２０は、実装面１０ａにおける配線パターン３０とグランドパターン４０との間及び配線パターン３１とグランドパターン４１との間にそれぞれ電気的に接続されている。チップ部品２０は、高周波ノイズ対策部品である。このチップ部品２０の構造を図３を参照して説明する。図３は、実施形態に係るチップ部品２０を示す図であり、（ａ）が平面図であり、（ｂ）が側面図であり、（ｃ）が図（ａ）のＩＩＩ−ＩＩＩ線に沿った断面図である。

チップ部品２０は、本体部２１と、一対の外部電極２２，２３と、を有している。チップ部品２０は、略直方体形状である。チップ部品２０のサイズ（図３に示すＬ（長さ）×Ｗ（幅）×Ｔ（高さ））は、例えば、１．０ｍｍ×０．５ｍｍ×０．５ｍｍである。

本体部２１は、一対の主面２１ａ，２１ｂと、一対の側面２１ｃ，２１ｄと、一対の端面２１ｅ，２１ｆとからなる直方体形状である。一対の主面２１ａ，２１ｂは、互いに対向している。主面２１ａ，２１ｂは、チップ部品２０が配線基板１０の実装面１０ａに実装された場合に実装面１０ａと略平行になる面である。一対の側面２１ｃ，２１ｄは、互いに対向している。一対の側面２１ｃ，２１ｄは、一対の主面２１ａ，２１ｂ間に配置され、主面２１ａ，２１ｂに直交する。一対の端面２１ｅ，２１ｆは、互いに対向している。一対の端面２１ｅ，２１ｆは、一対の主面２１ａ，２１ｂ間かつ一対の側面２１ｃ，２１ｄ間に配置され、主面２１ａ，２１ｂかつ側面２１ｃ，２１ｄに直交する。

本体部２１は、フェライト材料のみで形成されている。したがって、本体部２１は、内部電極を有さない。フェライトは、酸化鉄を主成分とし、磁性を示すセラミックスであり、磁性体の一種である。本体部２１に用いるフェライトとしては、例えば、ニッケル、銅及び亜鉛を含むフェライトである。

一対の外部電極２２，２３は、本体部２１に設けられている。特に、一方の外部電極２２は、本体部２１の一方の端面２１ｅ全体を覆うように設けられている。他方の外部電極２３は、本体部２１の他方の端面２１ｆ全体を覆うように設けられている。したがって、一対の外部電極２２，２３は、本体部２１を挟んで対向している。外部電極２２，２３は、本体部２１の端面２１ｅ，２１ｆだけでなく、本体部２１の側面２１ｃ，２１ｄの一部及び主面２１ａ，２１ｂの一部まで設けられている。外部電極２２，２３は、例えば、Ｃｕ電極と、Ｃｕ電極を覆うように形成されたメッキ層（例えば、ニッケルメッキ層とこのニッケルメッキ層を覆うスズメッキ層）と、を有している。

特に、チップ部品２０の本体部２１は、一方の端面２１ｅと他方の端面２１ｆとの間の距離が一方の主面２１ａと他方の主面２１ｂとの間の距離よりも長くかつ一方の側面２１ｃと他方の側面２１ｄとの間の距離よりも長くなるように設定されている。これにより、チップ部品２０では、一方の外部電極２２と他方の外部電極２３との間の距離が長くなる。

配線パターン３０，３１は、配線基板１０の実装面１０ａに設けられている。配線パターン３０，３１は、例えば、電源パターン、信号パターンである。配線パターン３０，３１には、ＩＣ１１が電気的に接続されている。グランドパターン４０，４１は、配線基板１０の実装面１０ａに設けられている。グランドパターン４０，４１には、ＩＣ１１が電気的に接続されている。配線パターン３０，３１、グランドパターン４０，４１は、例えば、銅箔などからなるプリント配線パターンである。

配線パターン３０には、チップ部品２０の一方の外部電極２２が電気的に接続されている。グランドパターン４０には、このチップ部品２０の他方の外部電極２３が電気的に接続されている。これにより、チップ部品２０が、ＩＣ１１が接続された配線パターン３０とグランドパターン４０との間に接続（シャント接続）される。

配線パターン３１には、チップ部品２０の一方の外部電極２２が電気的に接続されている。グランドパターン４１には、このチップ部品２０の他方の外部電極２３が電気的に接続されている。これにより、チップ部品２０が、ＩＣが接続された配線パターン３１とグランドパターン４１との間に接続される。

このように各チップ部品２０が接続されることで、配線パターン３０，３１に接続される一方の外部電極２２とグランドパターン４０，４１に接続される他方の外部電極２３との間に浮遊容量（寄生容量）が発生する。また、チップ部品２０の本体部２１（フェライト）は、寄生インダクタンス（浮遊インダクタンス）を持っている。したがって、高周波ノイズ対策回路１では、図４の等価回路で示すように、ＩＣ１１が接続された配線パターン３０とグランドパターン４０との間及び配線パターン３１とグランドパターン４１との間に、容量（Ｃ）とインダクタンス（Ｌ）の直列回路がそれぞれ形成される。

特に、チップ部品２０は、一対の端面２１ｅ，２１ｆ間の距離が一対の側面２１ｃ，２１ｄ間の距離及び一対の主面２１ａ，２１ｂ間の距離に比べて長い。そのため、一対の外部電極２２，２３間の距離が長くなるので、浮遊容量が小さくなる。また、チップ部品２０は、一対の側面２１ｃ，２１ｄ間の距離及び一対の主面２１ａ，２１ｂ間の距離が一対の端面２１ｅ，２１ｆ間の距離に比べて短い。そのため、端面２１ｅ，２１ｆの面積（外部電極２２，２３の面積（大きさ））が小さくなるので、浮遊容量が小さくなる。また、本体部２１（フェライト）が持つ寄生インダクタンスは、微小値である。これらにより、高周波ノイズ対策回路１では、配線パターン３０，３１とグランドパターン４０，４１との間に接続されたチップ部品２０によるＬＣ直列回路の共振点を高周波化することができる。

このＬＣ直列回路（共振回路）の共振周波数は、例えば、４０ＧＨｚ以上の任意の周波数である。この共振周波数は、一対の外部電極２２，２３間の距離（一対の端面２１ｅ，２１ｆ間の距離）、外部電極２２，２３の大きさ、本体部２１に用いるフェライトの種類などによって調整される。例えば、一対の外部電極２２，２３間の距離を長くしたり、外部電極２２，２３の大きさを小さくしたりすることで、浮遊容量が小さくなるので、共振周波数を高くすることができる。したがって、チップ部品２０は、４０ＧＨｚ以上の所望の共振周波数が得られるように、一対の外部電極２２，２３間の距離や外部電極２２，２３の大きさが設定されたり、本体部２１に用いるフェライト材料が選択されている。

この高周波ノイズ対策回路１での作用について説明する。ＩＣ１１で高周波ノイズが発生すると、この高周波ノイズ（電流）が配線パターン３０，３１を流れる。この配線パターン３０，３１とグランドパターン４０，４１との間にチップ部品２０が接続されているので、このチップ部品２０での（浮遊）容量とインダクタンスに応じた超高周波数において共振する。これにより、この共振周波数を中心とする超高周波数帯において、ＩＣ１１から配線パターン３０，３１を流れてきた高周波ノイズがチップ部品２０を介してグランドパターン４０，４１に流れ、配線パターン３０，３１から高周波ノイズが除去される（高周波ノイズがフィルタリングされる）。これにより、配線パターン３０，３１におけるチップ部品２０よりも下流側への高周波ノイズの伝導が抑制される。

また、チップ部品２０は、配線パターン３０，３１に対して並列に設けられている。そのため、従来のノイズ対策回路においてノイズ対策部品が配線パターンに対して直列に設けられる場合に比べて、ＩＣ１１から配線パターン３０，３１を流れてきた高周波ノイズがチップ部品２０で反射され難い。これにより、配線パターン３０，３１を流れてきた高周波ノイズのチップ部品２０での反射が抑制される。

図５〜図７を参照して、上述した構成のチップ部品２０を接続した場合の配線パターンを伝導するノイズに対する周波数特性（透過特性、反射特性）の一例を説明する。図５は、透過特性及び反射特性を測定する際の構成を模式的に示す図である。図６は、配線パターンを伝導するノイズに対する透過特性の一例を示す図である。図７は、配線パターンを伝導するノイズに対する反射特性の一例を示す図である。

図５に示すように、この測定に用いた配線基板１２の実装面１２ａには、配線パターン３２とグランド４２（ランド）が設けられている。この実装面１２ａには、実施形態に係るチップ部品２０が実装されている。チップ部品２０の一方の外部電極２２が配線パターン３２に接続され、他方の外部電極２３がグランド４２に接続されている。この例では、チップ部品２０の本体部２１は、ニッケル、銅及び亜鉛を含むフェライトで形成されている。透過や反射の周波数特性の測定には、ネットワークアナライザ５０を用いた。このネットワークアナライザ５０には、配線パターン３２の一端と他端が接続される。

まず、図６を参照して、配線パターン３２を伝導するノイズに対する透過特性の一例を説明する。図６では、横軸が周波数（ＧＨｚ）であり、縦軸がＳ２１（ｄＢ）である。このＳ２１（透過係数）は、チップ部品２０の上流側から下流側へのノイズ（電流）の透過特性を示し、値が小さいほどノイズが透過し難いことを示す。図６では、実線Ｐで示すグラフがチップ部品２０を接続した場合の透過特性を示している。チップ部品２０を実装した場合、この例では、透過特性Ｐで示すように、４６ＧＨｚで共振が発生している。この共振周波数を中心とした超高周波数帯においてＳ２１が小さくなっており、この超高周波数帯のノイズを透過し難い。

次に、図７を参照して、配線パターン３２を伝導するノイズに対する反射特性の一例を説明する。図７では、横軸が周波数（ＧＨｚ）であり、縦軸がＳ１１（ｄＢ）である。このＳ１１（反射係数）は、チップ部品２０でのノイズ（電流）の反射特性を示し、値が小さいほどノイズが反射し難いことを示す。図７では、実線Ｒ１で示すグラフがチップ部品２０を接続した場合の反射特性を示している。この例では、反射特性Ｒ１で示すように、４０ＧＨｚ以上の周波数帯でもＳ１１が小さくなっており、この超高周波数帯のノイズを反射し難い。

なお、図７には、破線Ｒ２のグラフによりノイズ対策部品（例えば、インダクタ）を配線パターン３２に対して直列に設けた場合の反射特性を示している。この場合、反射特性Ｒ２で示すように、Ｓ１１が大きく（略０ｄＢ）、ノイズ対策部品でノイズを略全反射している。この略全反射によってノイズ対策部品よりも下流側へのノイズの伝導が抑制されるが、ノイズ対策部品で反射されたノイズが二次的に放射されることになる。

この透過特性及び反射特性からも判るように、チップ部品２０を配線パターン３０，３１とグランドパターン４０，４１との間に接続した場合、４０ＧＨｚ以上の超高周波数帯のノイズを透過し難くかつ反射し難い。そのため、超高周波数帯において、配線パターン３０，３１におけるチップ部品２０よりも下流側へのノイズの伝導を抑制することができる。また、配線パターン３０，３１におけるチップ部品２０よりも上流側へのノイズの反射を抑制することができる。これにより、ノイズの二次的な放射が抑制されるので、ノイズがＩＣ１１に戻るのを抑制することができる。

実施形態に係る高周波ノイズ対策回路１によれば、フェライトからなるチップ部品２０を配線パターン３０，３１とグランドパターン４０，４１との間に接続することにより、ＩＣ１１から配線パターン３０，３１を流れる超高周波数帯のノイズの伝導及び反射を抑制することができ、超高周波数帯のノイズを低減することができる。

実施形態に係る高周波ノイズ対策回路１によれば、内部電極を有さない本体部２１に一対の外部電極２２，２３を設けたチップ部品２０をノイズ対策部品として用いているので、このノイズ対策部品（チップ部品２０）を製造する際に複雑な製造工程を必要とせず、ノイズ対策部品を効率良く製造することができる。

実施形態に係る高周波ノイズ対策回路１によれば、チップ部品２０（本体部２１）にニッケル、銅及び亜鉛を含むフェライトを用いることにより、ＬＣ直列回路の高い共振周波数を得ることでき、超高周波数帯のノイズの伝導を抑制することができる。

実施形態に係る高周波ノイズ対策回路１によれば、チップ部品２０において一対の外部電極２２，２３間の距離（一対の端面２１ｅ，２１ｆ間の距離）、外部電極２２，２３の大きさ（面積）、本体部２１に用いるフェライトの種類などで変えることでＬＣ直列回路の共振周波数を調整することにより、所望の高い共振周波数を得ることができ、４０ＧＨｚ以上の所望の超高周波数帯のノイズの伝導を抑制することができる。

以上、本発明の実施の形態について説明したが、本発明は、上記実施形態に限定されるものではなく種々の変形が可能である。例えば、上記実施形態ではニッケル、銅及び亜鉛を含むフェライトを用いてチップ部品２０の本体部２１を形成する例を示したが、マンガン亜鉛系のフェライト、ニッケル亜鉛系のフェライトなどの他のフェライトを用いてもよい。フェライトの種類を変えることで本体部２１の持つインダクタンスなどを調整することができ、ＬＣ直列回路の共振周波数を調整することができる。

上記実施形態ではＩＣ１１の実装面１０ａ（例えば、基板の上面）と同じ面にチップ部品２０を実装する構成としたが、ＩＣ１１の実装面１０ａと異なる面（例えば、基板の下面）にチップ部品２０を実装する場合にも適用できる。また、上記実施形態ではＩＣ１１の実装面１０ａ（基板の表面）に配線パターン３０，３１及びグランドパターン４０，４１が設けられているが、ＩＣ１１の実装面１０ａと異なる基板の内部などに配線パターン３０，３１又は／及びグランドパターン４０，４１が設けられている場合にも適用できる。

上記実施形態ではＩＣ１１が接続される配線パターン３０，３１とグランドパターン４０，４１との間に高周波ノイズ対策部品であるチップ部品２０を１個ずつ設ける構成としたが、チップ部品２０を複数個設けてもよい。

１ 高周波ノイズ対策回路
１０ 配線基板
１０ａ 実装面
１１ ＩＣ（集積回路）
２０ チップ部品
２１ 本体部
２１ａ，２１ｂ 主面
２１ｃ，２１ｄ 側面
２１ｅ，２１ｆ 端面
２２，２３ 外部電極
３０，３１ 配線パターン
４０，４１ グランドパターン

Claims (3)

1. 集積回路が電気的に接続される配線パターン及びグランドパターンを有する配線基板と、
   対向する一対の主面と前記一対の主面に交わる対向する一対の側面と前記一対の主面かつ前記一対の側面に交わる対向する一対の端面とからなる直方体形状の本体部と、少なくとも前記端面に設けられる一対の外部電極と、を有するチップ部品と、
   を備え、
   前記本体部は、フェライトのみで形成され、前記一対の端面間の距離が前記一対の主面間の距離よりも長くかつ前記一対の側面間の距離よりも長くなるように設定され、
   前記一対の外部電極のうちの一方の外部電極は、前記配線パターンに電気的に接続され、
   前記一対の外部電極のうちの他方の外部電極は、前記グランドパターンに電気的に接続されることを特徴とする高周波ノイズ対策回路。
2. 前記フェライトは、ニッケル、銅及び亜鉛を含むフェライトであることを特徴とする請求項１に記載の高周波ノイズ対策回路。
3. 前記チップ部品は、浮遊容量と寄生インダクタンスからなるＬＣ直列回路の共振周波数が４０ＧＨｚ以上になるように構成されることを特徴とする請求項１又は請求項２に記載の高周波ノイズ対策回路。

Images