JP2017204510A - 光電変換装置の製造方法 - Google Patents

光電変換装置の製造方法 Download PDF

Info

Publication number
JP2017204510A
JP2017204510A JP2016094171A JP2016094171A JP2017204510A JP 2017204510 A JP2017204510 A JP 2017204510A JP 2016094171 A JP2016094171 A JP 2016094171A JP 2016094171 A JP2016094171 A JP 2016094171A JP 2017204510 A JP2017204510 A JP 2017204510A
Authority
JP
Japan
Prior art keywords
substrate
photoelectric conversion
semiconductor layer
light receiving
conversion device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016094171A
Other languages
English (en)
Other versions
JP2017204510A5 (ja
Inventor
英司 桑原
Eiji Kuwabara
英司 桑原
信貴 浮ケ谷
Nobutaka Ukigaya
信貴 浮ケ谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2016094171A priority Critical patent/JP2017204510A/ja
Priority to US15/584,748 priority patent/US10559464B2/en
Priority to CN201710327951.3A priority patent/CN107359210B/zh
Publication of JP2017204510A publication Critical patent/JP2017204510A/ja
Publication of JP2017204510A5 publication Critical patent/JP2017204510A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/50—Encapsulations or containers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/018—Manufacture or treatment of image sensors covered by group H10F39/12 of hybrid image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/806—Optical elements or arrangements associated with the image sensors
    • H10F39/8063—Microlenses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/806—Optical elements or arrangements associated with the image sensors
    • H10F39/8067—Reflectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/10—Manufacture or treatment of devices covered by this subclass the devices comprising amorphous semiconductor material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/137—Batch treatment of the devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/139—Manufacture or treatment of devices covered by this subclass using temporary substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/12—Active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3241—Materials thereof being conductive materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/63—Vias, e.g. via plugs
    • H10W70/635—Through-vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/805—Coatings
    • H10F39/8053—Colour filters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/809—Constructional details of image sensors of hybrid image sensors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】 光電変換装置の性能を向上する【解決手段】 光電変換素子が設けられた半導体層を含む第１基板を、第２基板に固定する工程と、第２基板に固定された第１基板を、第１基板に対して第２基板の側とは反対側から薄化する工程と、薄化された第１基板を、半導体素子が設けられた第３基板が第１基板に対して第２基板の側とは反対側に位置するように、第３基板に固定する工程と、第１基板を第３基板に固定する工程の後に、第２基板を除去する工程と、を備える。【選択図】 図１

Description

本発明は、光電変換装置に関する。
光電変換素子が設けられた受光基板と、半導体素子が設けられた回路基板と、を積層した光電変換装置が提案されている。複数の基板を積層することにより、光電変換装置の性能の向上が期待される。
特許文献１には、光電変換素子を有する第１の基板と、周辺回路部を有する第２の基板とを積層した、裏面照射型の固体撮像装置が開示されている。
特開２０１１−１３８８４１号公報
複数の基板を積層すると光電変換装置が厚くなってしまうため、基板を薄くする要求がある。特許文献１ではフォトダイオード形成部材の薄膜化を行っているが、薄膜化によって新たに形成される面が受光面となるため、薄膜化に起因したノイズが生じやすい。そのため、光電変換装置の性能の向上が十分ではないという課題があった。
本発明は、光電変換装置の性能を向上することを目的とする。
上記課題を解決するための手段の一つの観点は、光電変換素子が設けられた半導体層を含む第１基板を、第２基板に固定する工程と、前記第２基板に固定された前記第１基板を、前記第１基板に対して前記第２基板の側とは反対側から薄化する工程と、前記薄化された第１基板を、半導体素子が設けられた第３基板が前記第１基板に対して前記第２基板の側とは反対側に位置するように、前記第３基板に固定する工程と、前記第１基板を前記第３基板に固定する工程の後に、前記第２基板を除去する工程と、を備えることを特徴とする光電変換装置の製造方法である。
本発明によれば、性能を向上した光電変換装置を提供することができる。
光電変換装置の製造方法を説明する模式図。 光電変換装置の製造方法の実施例１を説明する模式図。 光電変換装置の製造方法の実施例１を説明する模式図。 光電変換装置の製造方法の実施例１を説明する模式図。 光電変換装置の製造方法の実施例１を説明する模式図。 光電変換装置の製造方法の変形例を説明する模式図。 光電変換装置の製造方法の実施例２を説明する模式図。 光電変換装置の製造方法の実施例２を説明する模式図。 光電変換装置の製造方法の実施例２を説明する模式図。 光電変換装置の製造方法の実施例３を説明する模式図。 光電変換装置の製造方法の実施例３を説明する模式図。 光電変換装置の製造方法の実施例３を説明する模式図。 光電変換装置の製造方法の実施例４を説明する模式図。 光電変換装置の製造方法の実施例４を説明する模式図。
以下、図面を参照して、本発明を実施するための形態を説明する。なお、以下の説明および図面において、複数の図面に渡って共通の構成については共通の符号を付している。そして、共通する構成を断りなく複数の図面を相互に参照して説明する場合がる。また、共通の符号を付した構成については説明を省略する場合がある。
図１では、光電変換装置の断面模式図を用いて光電変換装置の製造方法を工程順に示している。
図１（ａ）に示す工程Ａでは、光電変換素子ＰＤが設けられた受光基板１０を用意する。受光基板１０には光電変換素子ＰＤ以外に半導体素子ＴＲ１が設けられていてもよい。受光基板１０は光電変換素子ＰＤや半導体素子ＴＲ１の少なくとも一部を含む半導体層１００を有する。工程Ａにおいて半導体層１００は表面Ｆ１と裏面Ｂ１とを有する。受光基板１０における表面Ｆ１は最終的な光電変換装置における半導体層１００の受光面となる。なお、受光基板１０の裏面は半導体層１００の裏面Ｂ１に一致しうるが、受光基板１０の裏面が半導体層１００以外の層で構成されていてもよい。半導体素子ＴＲ１は例えばｎ型のＭＯＳトランジスタである。半導体素子ＴＲ１は光電変換素子ＰＤと共に画素回路を構成しうる。受光基板１０は半導体層１００の上に設けられた第１配線部材１５を含むことができる。第１配線部材１５は、半導体装置で一般的に用いられる配線構造（多層配線構造）の複数の構成要素の少なくともいずれかを含みうる。配線構造（多層配線構造）の複数の構成要素とは、コンタクトプラグ、配線層、ビアプラグ、コンタクトプラグ用や配線層用のエッチングストップ層、層間絶縁層、配線層の拡散防止層、およびパッシベーション層である。受光基板１０は第１配線部材１５を含まなくてもよい。
図１（ｂ）に示す工程Ｂでは、光電変換素子ＰＤが設けられた受光基板１０を支持基板２０に固定する。工程Ｂにおいて、受光基板１０が第１配線部材１５を含む場合には、第１配線部材１５が半導体層１００と支持基板２０との間に位置する。
図１（ｃ）に示す工程Ｃでは、支持基板２０に固定された受光基板１０を、受光基板１０に対して支持基板２０の側とは反対側（裏面Ｂ１側）から薄化する。半導体層１００の薄化とは半導体層１００の厚さを小さくすることである。薄化においては、受光基板１０のうち、受光基板１０の支持基板２０の側とは反対側の面（裏面Ｂ１）を含む部分が除去される。工程Ｃにおける半導体層１００の薄化によって、半導体層１００には新たな裏面Ｂ２が形成される。
図１（ｄ）に示す工程Ｄでは、薄化された受光基板１０を、半導体素子ＴＲ２が設けられた回路基板３０に固定する。この固定は、回路基板３０が受光基板１０に対して支持基板２０の側とは反対側（裏面Ｂ２側）に位置するように行われる。回路基板３０には半導体素子ＴＲ２以外に半導体素子ＴＲ３が設けられていてもよい。回路基板３０は半導体素子ＴＲ２や半導体素子ＴＲ３の少なくとも一部を含む半導体層３００を有する。半導体素子ＴＲ２は例えばｎ型のＭＯＳトランジスタであり、半導体素子ＴＲ３は例えばｐ型のＭＯＳトランジスタである。半導体素子ＴＲ２と半導体素子ＴＲ３は共にアナログ信号処理回路やデジタル信号処理回路、ＡＤ変換回路あるいは駆動回路を構成しうる。回路基板３０には光電変換素子が設けられていてもよい。回路基板３０に設けられた光電変換素子は、受光基板１０を透過した光を受光することができる。
回路基板３０は半導体層３００の上に設けられた第２配線部材３５を含むことができる。第２配線部材３５は、第１配線部材１５と同様に半導体装置で一般的に用いられる配線構造（多層配線構造）における構成要素の少なくともいずれかを含みうる。回路基板３０は第２配線部材３５を含まなくてもよい。図１（ｄ）に示すように、工程Ｄにおいて、回路基板３０が第２配線部材３５を含む場合には、第２配線部材３５が半導体層３００と受光基板１０との間に位置しうる。これに限らず、半導体層３００が第２配線部材３５と受光基板１０との間に位置するように、回路基板３０を配置することもできる。
図１（ｅ）に示す工程Ｅでは、回路基板３０に固定された受光基板１０の上から支持基板２０を除去する。支持基板２０は完全に除去することが好ましいが、支持基板２０の少なくとも一部が除去されればよく、受光に影響を与えない範囲で支持基板２０の一部が受光基板１０の上に残っていてもよい。
図１（ｆ）示す工程Ｆでは、支持基板２０を除去する工程Ｅの後に、受光基板１０に対して回路基板３０の側とは反対側（表面Ｆ１側）に光学部材４０を形成する。光学部材４０はトップレンズ（マイクロレンズ）や層内レンズなどの集光部、カラーフィルタなどの波長選択部、およびコアクラッド構造を有する導光部（導光路、光導波路とも言う）、遮光部の少なくともいずれかを含みうる。
なお、工程Ｂにおいて受光基板１０が第１配線部材１５を含まない場合には、工程Ｅと工程Ｆとの間に、第１配線部材１５に相当する配線部材を形成してもよい。工程Ａで第１配線部材１５の一部を形成し、工程Ｅと工程Ｆとの間に第１配線部材１５の残りの一部を形成してもよい。
この後、受光基板１０と回路基板３０の積層体をダイシングして、複数基板を積層したチップを得ることができる。チップはパッケージングされる。
本実施形態によれば、受光基板１０を薄化することにより回路基板３０を設けても光電変換装置の厚みの増加を抑制できる。
また、本実施形態によれば、支持基板２０とは反対側の面から受光基板１０を薄化し、支持基板２０側の面を受光面として用いることができるため、薄化に伴って生じ得るノイズを低減することができる。
また、本実施形態によれば、支持基板２０を除去することにより、支持基板２０による半導体層１００への入射光の減衰を抑制できる。
また、本実施形態によれば、光学部材４０を支持基板２０の除去後に形成することで、光学部材４０が、支持基板２０の着脱時（工程Ｂ．Ｅ）や受光基板１０の薄化時（工程Ｃ）に損傷することを避けることができる。よって、光学特性に優れた光電変換装置を得ることができる。同様に、第１配線部材１５の少なくとも一部を支持基板２０の除去後に形成すれば、第１配線部材１５の損傷を低減することができる。そのため、電気的特性や信頼性に優れた光電変換装置を得ることができる。このように、受光面上に配されることになる部材の少なくとも一部を、薄化する工程Ｃの前ではなく、支持基板２０を除去する工程Ｅの後に行うことで、受光面上に配される部材に、薄化時や支持基板２０の固定時あるいは除去時に生じるダメージを低減することできる。よって、信頼性の高い光電変換装置を製造することができ、また、歩留まり良く光電変換装置を製造することができる。
受光基板１０と回路基板３０は電気的に相互接続される。この電気的接続は、チップの外でワイヤボンディング接続やフリップチップ接続によって実現することができる。あるいは、受光基板１０と回路基板３０との接続を、チップ内で半導体層１００および／または半導体層３００を貫通する導電部材である貫通電極によって実現することができる。貫通電極の形成には、スルーシリコンビア（ＴＳＶ）技術を用いることができる。
貫通電極の形成は、導電部材の形成と、導電部材による半導体層の貫通の実現の２つに分けて考えることができる。貫通電極の形成の第１例では、工程Ｃの後に、受光基板１０に対して支持基板２０とは反対側から、受光基板１０の半導体層１００に貫通孔を形成する。そして、貫通孔内に導電部材を形成する。これにより、半導体層１００を貫通する導電部材である貫通電極を形成する。その後に、回路基板３０が貫通電極に接続するように工程Ｄを行う。
貫通電極の形成の第２例では、工程Ｅの後に、受光基板１０に対して回路基板３０とは反対側から、受光基板１０の半導体層１００に貫通孔を、形成する。そして、貫通孔内に導電部材を形成する。これにより、半導体層１００を貫通する導電部材である貫通電極を形成する。貫通孔を回路基板３０に達するように形成することで、半導体層１００を貫通する導電部材を回路基板３０に接続できる。
貫通電極の形成の第３例では、工程Ｂの前に、受光基板１０の半導体層１００に孔を形成する。そして、この孔の中に導電部材を形成する。そして、工程Ｃで、受光基板１０に対して支持基板２０側とは反対側に導電部材を露出させる。これにより、半導体層１００を貫通する導電部材である貫通電極を形成する。支持基板２０側とは反対側に露出した導電部材を回路基板３０に接続できる。
ウエハレベルチップサイズパッケージ（ＷＬＣＳＰ）型の光電変換装置を製造することもできる。ＷＬＣＳＰ型の光電変換装置では、受光基板１０と回路基板３０の積層体のダイシング前にガラスウエハなどの透光基板（不図示）に受光基板１０と回路基板３０の積層体を接着する。このとき、透光基板と回路基板３０との間に受光基板１０が位置することになる。そして、透光基板と受光基板１０と回路基板３０とを併せてダイシングする。これにより、透光基板、受光基板、回路基板がこの順で積層された光電変換装置を得ることができる。
また、チップオンボード（ＣＯＢ）型の光電変換装置を製造することもできる。ＣＯＢ型の光電変換装置では、配線基板に受光基板１０と回路基板３０の積層体を接続する。このとき、受光基板１０と配線基板との間に回路基板３０が位置することになる。そして、受光基板１０と回路基板３０と配線基板を併せてダイシングする。これにより、受光基板、回路基板、配線基板がこの順で積層された光電変換装置を得ることができる。もちろん、ＷＬＣＳＰ型とＣＯＢ型を組み合わせて、透光基板、受光基板、回路基板、配線基板がこの順で積層された光電変換装置を得ることもできる。
以上説明した光電変換装置は、カメラに用いられる撮像装置（イメージセンサ）として使用できる。この他、焦点検出（ＡＦ：オートフォーカス）用のセンサや測光（ＡＥ：オートエクスポージャー）用のセンサ、測距用のセンサにも適用できる。
カメラは、撮像装置としての光電変換装置以外に、信号処理装置、記憶装置、表示装置および光学装置の少なくともいずれかを備えることができる。信号処理装置は、例えばＣＰＵやＤＳＰであり、撮像装置から得られた信号を処理する。記憶装置は、例えばＤＲＡＭやフラッシュメモリであり、撮像装置から得られた信号に基づく情報を記憶する。表示装置は、例えば液晶ディスプレイや有機ＥＬディスプレイであり、撮像装置で得られた信号に基づく情報を表示する。光学装置は、例えばレンズやミラー、シャッター、フィルタであり、撮像装置へ光を導く。ここでいうカメラとはスチルカメラやビデオカメラ、監視カメラ等のカメラ専用機器以外に、撮影機能を有する情報端末や撮影機能を有する移動体（車両や飛行体）も包含する。
以下、実施例１〜３を挙げて、詳細に説明する。なお実施例１〜３で重複する事項は説名を省略する。
図２（ａ）〜（ｃ）に示す工程は、図１で説明した工程Ａに相当する。
図２（ａ）に示すように、半導体層１００を有する半導体ウエハを用意する。
図２（ｂ）に示す工程では、半導体層１００の素子部（活性部）を画定する素子分離部１０１を形成する。ここで、素子分離部１０１は酸化シリコン膜等のフィールド絶縁膜によって構成され、ＬＯＣＯＳ、ＳＴＩの何れの方法で形成しても良い。そして、半導体層１００にフォトダイオードである光電変換素子ＰＤやトランジスタである半導体素子ＴＲ１を形成する。半導体素子ＴＲ１は、ＭＯＳ構造を有するゲート１１１、サイドスペーサ１１２、ソース、ドレインの不純物領域１１３を有する。ウェル、ゲート絶縁膜及びＬＤＤ用の不純物領域については図が細かくなる為、敢えて図示していない。フォトダイオードである光電変換素子ＰＤは、電荷蓄積領域であるｎ型の不純物領域１２１と、その周囲のｐ型の不純物領域を含む。さらに、不純物領域１２１と半導体層１００の表面との間にはｐ型の不純物領域１２２が設けられており、これによって、光電変換素子ＰＤは埋め込み型フォトダイオードとなっている。転送ゲート１２３は浮遊拡散領域（フローティングディフュージョン）であるｎ型の不純物領域１２４に電荷（電子）を転送する。
図２（ｃ）に示す工程では、受光基板１０を形成する。受光基板１０は半導体層１００の上に配線部材を有する。配線部材は、層間絶縁層１３０、層間絶縁層１３０を貫通するコンタクトプラグ１３１を含む。配線部材は、さらに、第１配線層１３２、第１配線層１３２上の層間絶縁層１４０、第１配線層１３２と第２配線層１４２の間の第１ビアプラグ１４１、第２配線層１４２を含む。配線部材は、さらに、第２配線層１４２上の層間絶縁層１５０、第２配線層１４２と第３配線層１５２の間の第２ビアプラグ１５１、第３配線層１５２、第３配線層１５２上のパッシベーション膜としての絶縁体膜１６０を含む。このように、受光基板１０には、第３配線層１５２上のパッシベーション膜としての絶縁体膜１６０まで設けられている。以上のようにして受光基板１０が用意される。
図２（ｄ）、（ｅ）に示す工程は、図１で説明した工程Ｂに相当する。図２（ｄ）は、パッシベーション膜としての絶縁体膜１６０まで形成した受光基板１０と支持基板２０の接合前の状態を示している。図２（ｅ）は、受光基板１０と支持基板２０の接合後の状態を示している。受光基板１０と支持基板２０の接合方法は直接接合あるいは各種接着剤を用いた何れの方法でも構わない。支持基板２０はシリコンウエハでもよいし、ガラスウエハでもよいが、熱膨張率の違いによる反りを考慮すると、受光基板１０がシリコンウエハであれば、支持基板２０もシリコンウエハであることが好ましい。
図３（ｆ）は、図１で説明した工程Ｃに相当する。受光基板１０をバックグラインド（ＢＧ）、化学機械研磨（ＣＭＰ）、および／またはウェットエッチングにより受光基板１０を薄化した状態を表わしている。詳細には、受光基板１０の半導体層１００の一部が除去され、半導体層１００が薄くなる。この時、半導体層１００の厚さは薄い方が後の貫通電極用の孔を形成する際のエッチング工程で有利である。一方、半導体層１００が薄過ぎるとフォトダイオード特性に影響がある。薄化後の半導体層１００の厚さは、５μｍ以上であることが好ましく、１０μｍより大きいことがより好ましい。また、薄化後の半導体層１００の厚さは、１００μｍより小さいことが好ましく、５０μｍ以下であることがより好ましい。薄化によって現れる半導体層１００の裏面と受光面となる表面との距離が１０μｍより大きければ、裏面の近傍で生じるノイズの影響を低減できる。
図３（ｇ）〜（ｋ）は、貫通電極を形成する工程を示す。
図３（ｇ）は受光基板１０の薄化後、裏面（研磨面）に絶縁膜１８０を形成する工程を示している。
図３（ｈ）は、半導体層１００に貫通孔１８１を形成する工程を示している。貫通孔１８１は、受光基板１０の裏面にレジストを塗布し、レジストの露光、現像を行なってマスクを形成する。マスクを用いて半導体層１００をドライエッチングすることにより第１配線層１３２の接続電極１３５に達する貫通孔１８１を形成する。なお、貫通孔１８１が接続電極１３５に達するために、半導体層１００のエッチングに続いて、素子分離部１０１のフィールド絶縁膜や層間絶縁層１３０もエッチングする。図３（ｈ）は、貫通孔１８１の形成後に、レジストマスクを除去した状態を示している。
図３（ｉ）は、貫通孔１８１の内面および半導体層１００の裏面上に絶縁膜１８２を形成した状態を示している。
図４（ｊ）は、絶縁膜１８２のうち、貫通孔１８１の底（接続電極１３５上）に位置する部分を、異方性エッチングにより除去した状態を示している。なお、絶縁膜１８２のうち、半導体層１００の裏面上に位置する部分も除去される。これらの工程は、後に貫通孔１８１に埋め込む導電部材と半導体層１００との絶縁及び、接続電極１３５との導通を実現する為に行なわれる。
図４（ｋ）は、貫通孔１８１の中に導電部材１８３を埋め込む工程を示している。導電部材１８３は、銅シード層および銅メッキ層の形成により導電材料を形成し、ＣＭＰにより貫通孔１８１外の余分な導電材料を除去することにより形成できる。
図４（ｌ）、図５（ｍ）は、図１で説明した工程Ｄに相当する。続く図４（ｌ）では受光基板１０と、別途用意した回路基板３０の接合前の状態を示している。回路基板３０は半導体層３００を含む。半導体層３００にはトランジスタである半導体素子ＴＲ２、ＴＲ３、ＴＲ４をはじめとして、抵抗素子、容量素子などの各種の半導体素子が形成されている。回路基板３０には半導体集積回路として画素回路以外の回路である周辺回路が設けられている。周辺回路は、画素回路を駆動する駆動回路や画素回路からのアナログ信号を処理するアナログ信号処理回路や、アナログ信号をデジタル信号に変換するＡＤ変換回路、デジタル信号を処理するデジタル信号処理回路を含みうる。半導体素子ＴＲ２、ＴＲ３、ＴＲ４はＭＯＳ構造を有するゲート３１１、サイドスペーサ３１２、ソース、ドレインの不純物領域３１３、３１４、３１５を有する。半導体素子ＴＲ３はｎ型のウェル３１０に配されている。なお、ゲート絶縁膜は図示を省略している。半導体素子ＴＲ２、ＴＲ３、ＴＲ４はＬＤＤ用の不純物領域やＨＡＬＯ用の不純物領域を設けることができるが、図示を省略している。また、半導体素子ＴＲ２、ＴＲ３、ＴＲ４のゲート、ソース、ドレインにはサリサイドプロセスにより、コバルトシリサイドやニッケルシリサイドを包含するシリサイド層が設けることができるが、これも図示を省略している。
半導体層３００の上には配線部材が形成されている。配線部材は、コンタクトプラグ３３１、第１配線層３３２、ビアプラグ３４１、第２配線層３４２、ビアプラグ３５１、第３配線層３５２含む。また、これらの配線層間には、層間絶縁層３３０、３４０、３５０が配されている。配線部材には、ダマシン構造を有する銅配線を用いることができる。パッシベーション膜としての絶縁体膜３６０も設けられている。最上層の配線層である第３配線層３５２に含まれる接続電極３５５が露出した状態にある。
図５（ｍ）は、パッシベーション膜としての絶縁体膜３６０まで形成した回路基板３０と受光基板１０の受光基板１０と支持基板２０の接合後の状態を示している。受光基板１０と回路基板３０の接合方法は直接接合あるいは各種接着剤を用いた何れの方法でも構わない。受光基板１０の裏面と、回路基板３０の表面を接合（貼り合わせる）する事により、受光基板０１の第１配線層１３２の接続電極と回路基板３０の接続電極３５５が導電部材１８３を通して導通する。
図５（ｎ）は、図１で説明した工程Ｅに相当する。支持基板２０を受光基板１０から除去する。支持基板２０除去方法は剥離でも、機械研磨、機械化学研磨、ウェットエッチング、剥離の何れの方法でも構わない。
図５（ｏ）は、図１で説明した工程Ｆに相当する。カラーフィルタ１９１、マイクロレンズ１９２を形成し、さらに絶縁体膜１６０もパッド開口１９３を形成する。その後、ウエハをダイシングしてチップを得て、必要に応じてパッケージングを行う。
これにより、受光基板１０と回路基板３０を積層した、表面照射型（ＦＳＩ）の光電変換装置が完成する。
実施例１では貫通電極が回路基板３０の接続電極３５５から第１配線層１３２までとなるので、エッチング対象が、絶縁膜１８０、半導体層１００、素子分離部１０１フィールド絶縁膜、層間絶縁層１３０と、少なくて済む。このことは貫通孔１８１を良好に形成する上で有利である。
実施例１では第１配線層１３２に含まれる接続電極１３５に導電部材１８３を接続したが、貫通孔１８１の加工が可能であれば、どの配線層に含まれる接続電極と接続しても構わない。
図６（ａ）は実施例１の第１変形例を示している。第１変形例では導電部材１８３が第２配線層１４２に含まれる接続電極１４５に接続されている。
図６（ｂ）は実施例１の第２変形例を示している。第２変形例では導電部材１８３が第３配線層１５２に含まれる接続電極１５５に接続されている。
図７（ａ）に示す工程は、図１で説明した工程Ａに相当する。受光基板１０には、ビアプラグ１５１と絶縁体膜１６０までが形成されている。実施例１とは第３配線層１５２が形成されていない点が相違する。
図７（ｂ）に示す工程は、図１で説明した工程Ｂに相当する。受光基板１０に支持基板２０を貼り合わせ、相互に固定する。
図７（ｃ）に示す工程は、図１で説明した工程Ｃに相当する。受光基板１０を機械研磨（ＭＰ）、化学機械研磨（ＣＭＰ）、あるいはウェットエッチングにより薄化する。
図７（ｄ）に示す工程は、図１で説明した工程Ｄに相当する。実施例２においては、回路基板３０の接続電極３５５は絶縁膜３８０で覆われている。絶縁膜３８０は受光基板１０と回路基板３０との接合の前に回路基板３０に設けられている。なお、本例では実施例１における絶縁膜１８０に相当する絶縁膜を省略して、絶縁膜３８０と半導体層１００が接するようにしている。半導体層１００の上に絶縁膜１８０を設けて、絶縁膜１８０と絶縁膜３８０とが直接接合するあるいは、接着剤を介して接合するようにしてもよい。
図８（ｅ）に示す工程は、図１で説明した工程Ｅに相当する。支持基板２０は受光基板１０の上から除去されている。
図８（ｆ）〜図９（ｈ）に示す工程は、貫通電極を形成する工程である。
図８（ｆ）に示す工程では、受光基板１０に対して回路基板３０とは反対側から、半導体層１００を貫通する貫通孔３８１を形成する。
貫通孔３８１は、受光基板１０の裏面にレジストを塗布し、レジストの露光、現像を行なってマスクを形成する。マスクを用いて半導体層１００をドライエッチングすることにより第３配線層３５２の接続電極３５５に達する貫通孔３８１を形成する。なお、半導体層１００のエッチングの前に、絶縁体膜１６０、層間絶縁層１５０、１４０、１３０および素子分離部１０１のフィールド絶縁膜もエッチングする。また、貫通孔３８１が接続電極３５５に達するために、半導体層１００のエッチングの後に、絶縁膜３８０もエッチングする。
また、絶縁体膜１６０には凹部３８３を形成する。凹部は絶縁体膜１６０のエッチングによって形成できる。凹部３８３と貫通孔３８１はどちらを先に形成してもかまわない。さらに、貫通孔３８１および凹部３８３の内面に絶縁膜３８２を形成する。
図８（ｇ）に示す工程では、絶縁膜３８２のうち、貫通孔３８１の底（接続電極３５５上）に位置する部分と、ビアプラグ１５１上に位置する部分とを、異方性エッチングにより除去した状態を示している。なお、絶縁膜３８２のうち、絶縁体膜１６０に位置する部分も除去される。これらの工程は、後に貫通孔３８１に埋め込む導電部材と半導体層１００との絶縁と、ビアプラグ１５１や接続電極３５５との導通を実現する為に行なわれる。
図９（ｈ）は、貫通孔３８１の中に導電部材３８３を埋め込む工程を示している。導電部材３８３は、銅シード層および銅メッキ層の形成により導電材料を形成し、ＣＭＰにより貫通孔１８１外の余分な導電材料を除去することにより形成できる。
図９（ｉ）は、パッド電極３８５、カラーフィルタ１９１、マイクロレンズ１９２、パッド開口１９３を形成する工程を示している。
実施例２では、貫通孔３８１の形成を受光基板１０の表面側で行なえるので、実施例１よりも重ね合わせ精度を高く出来る。
図１０（ａ）〜（ｇ）に示す工程は、図１で説明した工程Ａに相当する。
図１０（ａ）は、半導体層１００を有する半導体ウエハとして、ＳＯＩウエハを用いていることを示している。ＳＯＩウエハは、半導体層１００を支持する基体１２０と、半導体層１００と基体１２０との間に配された絶縁体層１１０と、を含む。
図１０（ｂ）に示すように、各種半導体素子が形成された半導体層１００の上に、層間絶縁層１３０を形成する。
図１０（ｃ）に示すように、層間絶縁層１３０を貫通して半導体素子に接続されたコンタクトプラグ１３１を形成する。
図１０（ｄ）は、半導体層１００に孔２８１を形成する工程を示している。絶縁体膜１６０の上にレジストを塗布し、レジストの露光、現像を行なってマスクを形成する。マスクを用いて半導体層１００をドライエッチングすることにより、半導体層１００に孔２８１を形成する。本例において、孔２８１は半導体層１００および絶縁体層１１０を貫通して基体１２０に達しているが、孔２８１を絶縁体層１１０内で止めてもよいし、半導体層１００内で止めてもよい。なお、孔２８１が半導体層１００に達するために、半導体層１００のエッチングの前に、層間絶縁層１３０や素子分離部１０１のフィールド絶縁膜もエッチングする。図１０（ｃ）は、孔２８１の形成後に、レジストマスクを除去した状態を示している。なお、孔２８１とコンタクトプラグ１３１の形成はどちらが先でもよく、エッチングレートの違いを利用して同時に形成してもよい。
図１０（ｅ）は孔２８１内に絶縁膜２８２を形成した状態を示している。
図１０（ｆ）は孔２８１内にタングステン（Ｗ）を含む導電部材２８３を埋め込んだ工程を示している。
図１０（ｇ）は、層間絶縁層１３０の上に、導電部材２８３およびコンタクトプラグ１３１を覆う様に保護膜２４０を形成する工程を示している。
図１１（ｈ）に示す工程は、図１で説明した工程Ｂに相当する。受光基板１０に支持基板２０を貼り合わせ、相互に固定する。
図１１（ｉ）に示す工程は、図１で説明した工程Ｃに相当する。受光基板１０を機械研磨（ＭＰ）、化学機械研磨（ＣＭＰ）、あるいはウェットエッチングにより薄化する。本例では、受光基板１０に対して支持基板２０の側とは反対側に、孔２８１内の導電部材２８３を露出させる。受光基板１０の薄化において除去されるべき部分は、孔２８１の深さに応じて設定される。孔２８１が絶縁体層１１０を貫通していれば、基体１２０を除去すれば導電部材２８３を露出できる。孔２８１が絶縁体層１１０を貫通していれば、基体１２０を除去すれば導電部材２８３を露出できる。孔２８１が絶縁体層１１０内にとどまっていれば、基体１２０および絶縁体層１１０の少なくとも一部を除去すれば導電部材２８３を露出できる。孔２８１が半導体層１００を貫通していなければ、絶縁体層１１０を除去し、さらに半導体層１００の一部を除去する必要がある。絶縁体層１１０を残しておく方が半導体層１００に生じるダメージを低減できる。
図１１（ｊ）では受光基板００１と回路基板３０とを接合する工程を示している。回路基板３０には各種トランジスタ、抵抗、容量、配線が形成されており、最上層の配線層３５２に含まれる接続電極３５５が露出した状態にある。受光基板００１と回路基板３０とを接合することで、受光基板１０側の導電部材２８３と回路基板３０の電極３５５が導通する。
図１１（ｋ）に示す工程は、図１で説明した工程Ｅに相当する。支持基板２０を受光基板１０上から除去する。除去方法は剥離でも、ＢＧ、ＣＭＰ、ウェットエッチング何れの方法でも構わない。
図１１（ｌ）に示す工程では、保護膜２４０を除去する。
図１２（ｍ）に示す工程では、層間絶縁層１３０の上に、第１配線層１３２、層間絶縁層１４０、ビアプラグ１４１、第２配線層１４２、層間絶縁層１５０、ビアプラグ１５１、絶縁体膜１６０を形成する。なお、図１１（ｌ）に示す工程で保護膜２４０を除去せずに、保護膜２４０を層間絶縁層として利用してもよい。
図１２（ｎ）に示す工程では、図１で説明した工程Ｆに相当する。受光基板１０の上に、カラーフィルタ１９１、マイクロレンズ１９２を形成する。
実施例３では、配線層を形成する前に、支持基板２０の接合と受光基板１０の薄化、および支持基板２０の除去を行なっている。これにより、カラーフィルタ１９１やマイクロレンズ１９２だけでなく、配線層へのダメージを抑制する事が出来る。また、銅配線を用いた場合、配線層と絶縁層あるいは配線層と拡散防止層の界面で剥がれを抑制できる。
図１３（ａ）に示す工程は、図１で説明した工程Ａに相当する。配線層１３２、１４２はダマシン構造を有する、銅配線である。第１配線層１３２はシングルダマシン構造、第２配線層１４２はデュアルダマシン構造を有する。また、第１配線層１３２と層間絶縁層１５０の間には拡散防止層１３３が配されており、第２配線層１４２と層間絶縁層１５０の間には拡散防止層１４３が配されている。拡散防止層１４３の上には絶縁層１６１が配されている。
図１３（ｂ）に示す工程は、図１で説明した工程Ｂに相当する。受光基板１０の絶縁層１６１上に支持基板２０が接合される。
図１３（ｃ）に示す工程は、図１で説明した工程Ｃに相当する。受光基板１０の半導体層１００が薄化される。
図１３（ｄ）に示す工程は、実施例１における貫通電極を形成する工程に相当する。半導体層１００を貫通する導電部材２８３が形成される。
図１３（ｅ）に示す工程は、図１で説明した工程Ｄに相当する。受光基板１０に回路基板３０が接合される。
図１４（ｆ）に示す工程は、図１で説明した工程Ｅに相当する。支持基板２０が受光基板１０の上から除去される。
図１４（ｇ）、（ｈ）に示す工程は、図１で説明した工程Ｆに相当する。
図１４（ｇ）に示す工程では、導光部１７０を形成する。まず、光電変換素子ＰＤ上に開口を有するマスクを用いて、層間絶縁層１６１、１５０、１４０、１３０および拡散防止層１４３、１３３をエッチングする。これによって、開口部１７５を形成する。開口部１７５を形成する際に、図１３（ａ）に示す工程で層間絶縁層１３０の下に配された絶縁層１２９がエッチングストップ層として機能する。さらに、開口部１７５の中に窒化シリコンや樹脂などの透光材料を埋め込むことにより、導光部１７０が形成される。開口部１７５の外に位置する透光材料は必要に応じて除去される。
図１４（ｇ）に示す工程では、導光部１７０を覆って層間絶縁層１６２が形成される。さらに層間絶縁層１６２、１６１にビアプラグ１５１を形成し、ビアプラグ１５１の上にパッド電極１５２を形成する。パッド電極１５２を覆うようにパッシベーション膜としての絶縁体膜１６０を形成する。絶縁体膜１６０をエッチバック法等を用いて集光部１６１を有するように加工することができる。集光部１６１は層内レンズとして機能する。集光部１６１を形成する上で好適な絶縁体膜１６０は窒化シリコン膜でありうる。絶縁体膜１６０の上に樹脂からなる平坦化膜１６３を形成する。平坦化膜１６３の上にカラーフィルタ１９１、マイクロレンズ１９２を形成する。導光部１７０や集光部１６１、平坦化膜１６３、カラーフィルタ１９１、マイクロレンズ１９２は図１で説明した光学部材４０に相当する。また、ビアプラグ１５１やパッド電極１５２、層間絶縁層１６２は、支持基板２０の除去後に形成された配線部材５０である。
本実施形態は、導光部１７０を設けているために、半導体層１００の受光面上に複数の配線層があっても、迷光等を抑制でき、また、光利用効率を向上できる。
さらに、導光部１７０を、支持基板２０の除去後に形成しているため、薄化時のダメージや支持基板２０の除去時に生じ得るダメージが導光部１７０に与える影響を低減できる。
なお、本実施例では、実施例１のようにして配線層を薄化間に形成したが、実施例２のように、支持基板２０の除去後に、複数の配線層や層間絶縁層を形成することもできる。また、貫通電極の形成は実施例２と同様でもよいし、実施例３と同様でもよい。
以上説明した実施形態に関しては、本明細書に明確な記載がなくとも、添付の図面や技術常識から把握できる事項も本開示の一部を構成する。また、本発明は、本開示の技術思想の範囲を逸脱しない限り、適宜な変更が可能である。
１０ 受光基板
ＰＤ 光電変換素子
２０ 支持基板
３０ 回路基板
ＴＲ２、ＴＲ３ 半導体素子

Claims (13)

  1. 光電変換素子が設けられた半導体層を含む第１基板を、第２基板に固定する工程と、
    前記第２基板に固定された前記第１基板を、前記第１基板に対して前記第２基板の側とは反対側から薄化する工程と、
    前記薄化された第１基板を、半導体素子が設けられた第３基板が前記第１基板に対して前記第２基板の側とは反対側に位置するように、前記第３基板に固定する工程と、
    前記第１基板を前記第３基板に固定する工程の後に、前記第２基板を除去する工程と、を備えることを特徴とする光電変換装置の製造方法。
  2. 前記第２基板を除去する工程の後に、前記第１基板に対して前記第３基板の側とは反対側に集光部および波長選択部の少なくともいずれかを形成する工程を更に備える、請求項１に記載の光電変換装置の製造方法。
  3. 前記第２基板に固定する工程において、前記第１基板にはトランジスタが設けられている、請求項１または２に記載の光電変換装置の製造方法。
  4. 前記第２基板に固定する工程において、前記第１基板には配線部材が設けられている、請求項１乃至３のいずれか１項に記載の光電変換装置の製造方法。
  5. 前記第２基板を除去する工程の後に、前記第１基板に対して前記第３基板の側とは反対側に配線部材を形成する工程を更に備える、請求項１乃至４のいずれか１項に記載の光電変換装置の製造方法。
  6. 前記第２基板に固定する工程において前記第１基板はコンタクトプラグを含み、前記第２基板を除去する工程の後に、前記第１基板に対して前記第３基板の側とは反対側に複数の配線層を形成する工程を更に備える、請求項１乃至３のいずれか１項に記載の光電変換装置の製造方法。
  7. 前記第２基板を除去する工程の後に、前記第１基板に対して前記第３基板の側とは反対側に導光部を形成する工程を更に備える、請求項１乃至６のいずれか１項に記載の光電変換装置の製造方法。
  8. 前記半導体層を貫通する導電部材を形成する工程を更に備える、請求項１乃至７のいずれか１項に記載の光電変換装置の製造方法。
  9. 前記第３基板に固定する工程の前に、前記導電部材を形成する、請求項８に記載の光電変換装置の製造方法。
  10. 前記第３基板に固定する工程の後に、前記導電部材を形成する、請求項８に記載の光電変換装置の製造方法。
  11. 前記第２基板に固定する工程において、前記第１基板は前記半導体層と、前記半導体層に設けられた孔の中に配された導電部材と、を含み、前記薄化する工程では、前記第１基板に対して前記第２基板の側とは反対側に前記導電部材を露出させる、請求項１乃至７のいずれか１項に記載の光電変換装置の製造方法。
  12. 前記第２基板に固定する工程において、前記第１基板は、前記半導体層に対して前記第２基板の側とは反対側に位置する基体と、前記半導体層と前記基体との間に配された絶縁体層と、を含み、前記薄化する工程では、少なくとも前記基体の一部を除去する、請求項１乃至１１のいずれか１項に記載の光電変換装置の製造方法。
  13. 前記薄化する工程の後において、前記第１基板の前記半導体層の厚さが１０μｍより大きく１００μｍより小さい、請求項１乃至１２のいずれか１項に記載の光電変換装置の製造方法。
JP2016094171A 2016-05-09 2016-05-09 光電変換装置の製造方法 Pending JP2017204510A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016094171A JP2017204510A (ja) 2016-05-09 2016-05-09 光電変換装置の製造方法
US15/584,748 US10559464B2 (en) 2016-05-09 2017-05-02 Method for manufacturing photoelectric conversion device
CN201710327951.3A CN107359210B (zh) 2016-05-09 2017-05-04 用于制造光电转换设备的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016094171A JP2017204510A (ja) 2016-05-09 2016-05-09 光電変換装置の製造方法

Publications (2)

Publication Number Publication Date
JP2017204510A true JP2017204510A (ja) 2017-11-16
JP2017204510A5 JP2017204510A5 (ja) 2019-06-06

Family

ID=60243642

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016094171A Pending JP2017204510A (ja) 2016-05-09 2016-05-09 光電変換装置の製造方法

Country Status (3)

Country Link
US (1) US10559464B2 (ja)
JP (1) JP2017204510A (ja)
CN (1) CN107359210B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020109841A (ja) * 2018-12-28 2020-07-16 清華大学Ｔｓｉｎｇｈｕａ Ｕｎｉｖｅｒｓｉｔｙ 裏面照射型光電デバイスの裏面処理プロセス
JP2021512507A (ja) * 2018-06-22 2021-05-13 中芯集成電路（寧波）有限公司 光電検出器及びその製造方法、イメージセンサ
US11764245B2 (en) 2018-06-22 2023-09-19 Ningbo Semiconductor International Corporation Fabrication method of photodetector and imaging sensor

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10566287B1 (en) 2018-02-02 2020-02-18 Inphi Corporation Light engine based on silicon photonics TSV interposer
CN112424908B (zh) * 2018-07-25 2025-06-13 株式会社尼康 接合方法以及接合装置
KR102551483B1 (ko) * 2018-08-14 2023-07-04 삼성전자주식회사 이미지 센서 및 그 제조 방법
US11165509B1 (en) 2020-06-05 2021-11-02 Marvell Asia Pte, Ltd. Method for co-packaging light engine chiplets on switch substrate
US12563912B2 (en) * 2021-04-13 2026-02-24 Canon Kabushiki Kaisha Light-emitting element, light-emitting device, photoelectric conversion device, and electronic device
CN115542478B (zh) * 2022-11-25 2023-04-07 之江实验室 一种基于光电芯片双面工艺的三维封装结构及封装方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1117107A (ja) * 1997-06-27 1999-01-22 Sony Corp 三次元回路素子およびその製造方法
JP2005142221A (ja) * 2003-11-04 2005-06-02 Sony Corp 固体撮像素子及びその製造方法
JP2005259828A (ja) * 2004-03-10 2005-09-22 Sony Corp 固体撮像素子及びその製造方法
WO2006019156A1 (ja) * 2004-08-20 2006-02-23 Zycube Co., Ltd. 三次元積層構造を持つ半導体装置の製造方法
JP2009055007A (ja) * 2007-08-24 2009-03-12 Honda Motor Co Ltd 半導体装置
US20110042807A1 (en) * 2009-08-19 2011-02-24 Chien-Hung Liu Chip package and fabrication method thereof
JP2011204915A (ja) * 2010-03-25 2011-10-13 Sony Corp 半導体装置、半導体装置の製造方法、半導体装置の設計方法、及び電子機器
US20130264688A1 (en) * 2012-04-06 2013-10-10 Omnivision Technologies, Inc. Method and apparatus providing integrated circuit system with interconnected stacked device wafers
JP2013251391A (ja) * 2012-05-31 2013-12-12 Canon Inc 半導体装置の製造方法
JP2015135938A (ja) * 2013-12-19 2015-07-27 ソニー株式会社 半導体装置、半導体装置の製造方法、及び電子機器
US20150279816A1 (en) * 2014-03-28 2015-10-01 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding Structure for Stacked Semiconductor Devices
JP2016025255A (ja) * 2014-07-22 2016-02-08 株式会社東芝 半導体装置とその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7232605B2 (en) * 2003-07-17 2007-06-19 Board Of Trustees Of Michigan State University Hybrid natural-fiber composites with cellular skeletal structures
JP4691939B2 (ja) 2004-09-27 2011-06-01 ソニー株式会社 裏面照射型固体撮像素子の製造方法
JP4816602B2 (ja) 2007-09-10 2011-11-16 ソニー株式会社 固体撮像素子の製造方法
JP4858367B2 (ja) 2007-09-10 2012-01-18 ソニー株式会社 固体撮像素子の製造方法
JP4816603B2 (ja) 2007-09-10 2011-11-16 ソニー株式会社 固体撮像素子の製造方法
JP5489705B2 (ja) 2009-12-26 2014-05-14 キヤノン株式会社 固体撮像装置および撮像システム
US8395919B2 (en) * 2010-07-29 2013-03-12 General Electric Company Photovoltaic inverter system and method of starting same at high open-circuit voltage
JP5218502B2 (ja) 2010-08-30 2013-06-26 ソニー株式会社 固体撮像装置の製造方法
CN103545275B (zh) 2012-07-12 2016-02-17 中芯国际集成电路制造(上海)有限公司 硅通孔封装结构及形成方法
US8878325B2 (en) 2012-07-31 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Elevated photodiode with a stacked scheme
US9525001B2 (en) * 2014-12-30 2016-12-20 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10177187B2 (en) * 2015-05-28 2019-01-08 Taiwan Semiconductor Manufacturing Company Ltd. Implant damage free image sensor and method of the same
US9620548B1 (en) * 2015-10-30 2017-04-11 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor with wide contact

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1117107A (ja) * 1997-06-27 1999-01-22 Sony Corp 三次元回路素子およびその製造方法
JP2005142221A (ja) * 2003-11-04 2005-06-02 Sony Corp 固体撮像素子及びその製造方法
JP2005259828A (ja) * 2004-03-10 2005-09-22 Sony Corp 固体撮像素子及びその製造方法
WO2006019156A1 (ja) * 2004-08-20 2006-02-23 Zycube Co., Ltd. 三次元積層構造を持つ半導体装置の製造方法
JP2009055007A (ja) * 2007-08-24 2009-03-12 Honda Motor Co Ltd 半導体装置
US20110042807A1 (en) * 2009-08-19 2011-02-24 Chien-Hung Liu Chip package and fabrication method thereof
JP2011204915A (ja) * 2010-03-25 2011-10-13 Sony Corp 半導体装置、半導体装置の製造方法、半導体装置の設計方法、及び電子機器
US20130264688A1 (en) * 2012-04-06 2013-10-10 Omnivision Technologies, Inc. Method and apparatus providing integrated circuit system with interconnected stacked device wafers
JP2013251391A (ja) * 2012-05-31 2013-12-12 Canon Inc 半導体装置の製造方法
JP2015135938A (ja) * 2013-12-19 2015-07-27 ソニー株式会社 半導体装置、半導体装置の製造方法、及び電子機器
US20150279816A1 (en) * 2014-03-28 2015-10-01 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding Structure for Stacked Semiconductor Devices
JP2016025255A (ja) * 2014-07-22 2016-02-08 株式会社東芝 半導体装置とその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021512507A (ja) * 2018-06-22 2021-05-13 中芯集成電路（寧波）有限公司 光電検出器及びその製造方法、イメージセンサ
JP7055902B2 (ja) 2018-06-22 2022-04-18 中芯集成電路（寧波）有限公司 光電検出器及びその製造方法、イメージセンサ
US11764245B2 (en) 2018-06-22 2023-09-19 Ningbo Semiconductor International Corporation Fabrication method of photodetector and imaging sensor
JP2020109841A (ja) * 2018-12-28 2020-07-16 清華大学Ｔｓｉｎｇｈｕａ Ｕｎｉｖｅｒｓｉｔｙ 裏面照射型光電デバイスの裏面処理プロセス

Also Published As

Publication number Publication date
US10559464B2 (en) 2020-02-11
CN107359210A (zh) 2017-11-17
US20170323787A1 (en) 2017-11-09
CN107359210B (zh) 2020-03-10

Similar Documents

Publication Publication Date Title
US11942501B2 (en) Solid-state image pickup apparatus and image pickup system
CN107359210B (zh) 用于制造光电转换设备的方法
US9263488B2 (en) Semiconductor device, manufacturing method of semiconductor device, semiconductor wafer, and electronic equipment
TWI407558B (zh) 半導體裝置及其製造方法
KR101032182B1 (ko) 반도체 패키지 및 카메라 모듈
CN102157537B (zh) 固体摄像器件及其制造方法、电子装置和半导体器件
JP5843475B2 (ja) 固体撮像装置および固体撮像装置の製造方法
TWI566338B (zh) 成像裝置，成像系統及製造雙面相機組件之方法
JP5553693B2 (ja) 固体撮像装置及び撮像システム
KR101672557B1 (ko) 반도체 장치, 반도체 장치의 제조 방법, 반도체 장치의 설계 방법, 및 전자 기기
US20120008934A1 (en) Camera module and method of manufacturing the same
US11276723B2 (en) Semiconductor device, apparatus, and method for producing semiconductor device
JP6140965B2 (ja) 半導体装置およびその製造方法
JP2020057812A (ja) 半導体装置、及び、電子機器
KR20100028623A (ko) 기판을 통해 연장하는 컨택트 플러그를 갖는 이미저 및 이미저 제조 방법
JP2023055816A (ja) 固体撮像装置および固体撮像装置の製造方法
US9312292B2 (en) Back side illumination image sensor and manufacturing method thereof
TW201803100A (zh) 半導體裝置及其製造方法
CN105185801B (zh) 固态图像拾取装置和图像拾取系统
JP6385515B2 (ja) 半導体装置およびその製造方法
JP2009158957A (ja) イメージセンサーの製造方法
JP2020053701A (ja) 半導体デバイスの製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190425

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190425

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200331

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20201110