JP2017204570A - 半導体装置 - Google Patents

Abstract

【課題】はんだとの接合強度を向上しつつ、半導体基板の反りを抑制できる半導体装置を提供すること。【解決手段】半導体装置１０は、表面１２ａ及び裏面１２ｂを有し、素子が形成された半導体基板１２と、表面に形成された表面電極２０と、表面において、表面電極の周りに形成された保護膜２２と、裏面に形成された裏面電極３０を備えており、表面電極及び裏面電極が互いに電位が異なる部材にそれぞれはんだ付けされた状態で、表面電極と裏面電極との間に電流が流れる。表面電極は、Ｎｉを主成分とする第１薄膜２０ｂを有し、裏面電極は、第１薄膜と構成材料が同じで膜厚も同じ第２薄膜３０ｂを有している。Ｚ方向に直交する方向において、第２薄膜の面積が、第１薄膜の面積以上、半導体基板の面積未満となっている。【選択図】図３

Description

この明細書における開示は、はんだ付けされる電極が半導体基板の表面及び裏面にそれぞれ形成された半導体装置に関する。

特許文献１に開示されているように、はんだ付けされる電極が半導体基板の表面及び裏面にそれぞれ形成された半導体装置が知られている。特許文献１では、半導体基板に、素子としてＩＧＢＴが形成されている。また、はんだ付けされる表面電極としてエミッタ電極、裏面電極としてコレクタ電極が形成されている。

特開２０１３−９８２２８号公報

通常、表面電極及び裏面電極は、はんだとの接合強度向上などのため、Ｎｉを主成分とする薄膜をそれぞれ有している。従来の半導体装置では、表面側の薄膜と裏面側の薄膜とで、膜厚が異なる。また、面積も異なっている。詳しくは、裏面側の薄膜の膜厚が表面側の薄膜よりも薄く、且つ、裏面側の薄膜の面積が半導体基板の面積と略一致している。

このような半導体装置では、半導体基板の反りが問題となっている。特に近年の薄厚化にともない、反りが問題となっている。

本開示はこのような課題に鑑みてなされたものであり、はんだとの接合強度を向上しつつ、半導体基板の反りを抑制できる半導体装置を提供することを目的とする。

本開示は、上記目的を達成するために以下の技術的手段を採用する。なお、括弧内の符号は、ひとつの態様として後述する実施形態に記載の具体的手段との対応関係を示すものであって、技術的範囲を限定するものではない。

本開示のひとつは、表面（１２ａ）及び該表面と板厚方向に反対の裏面（１２ｂ）を有し、素子が形成された半導体基板（１２）と、表面に形成された表面電極（２０）と、表面において、表面電極の周りに形成された保護膜（２２）と、裏面に形成された裏面電極（３０）と、を備え、表面電極及び裏面電極が互いに電位が異なる部材にそれぞれはんだ付けされた状態で、表面電極と裏面電極との間に電流が流れる半導体装置であって、表面電極は、Ｎｉを主成分とする第１薄膜（２０ｂ）を有し、裏面電極は、第１薄膜と構成材料が同じで膜厚も同じ第２薄膜（３０ｂ）を有し、板厚方向に直交する方向において、第２薄膜の面積が、第１薄膜の面積以上、半導体基板の面積未満とされている。

第１薄膜及び第２薄膜は構成材料は、ともにＮｉを主成分としている。このため、表面電極及び裏面電極のそれぞれとはんだとの接合強度を向上することができる。

第１薄膜及び第２薄膜は構成材料が同じであり、互いに同じ膜厚とされ、且つ、第２薄膜の面積が、第１薄膜の面積以上、半導体基板の面積未満となっている。これにより、従来に較べて、裏面側に配置されたＮｉを主成分とする薄膜の内部応力を、表面側に配置されたＮｉを主成分とする薄膜の内部応力に近づけることができる。したがって、半導体基板の反りを抑制することができる。

第１実施形態に係る半導体装置を表面側から見た平面図である。 半導体装置を裏面側から見た平面図である。 図１のIII-III線に沿う断面図である。 半導体装置が適用された半導体モジュールの概略構成を示す断面図である。 第２実施形態に係る半導体装置を裏面側から見た平面図である。 第３実施形態に係る半導体装置を裏面側から見た平面図である。 第４実施形態に係る半導体装置を裏面側から見た平面図である。 第５実施形態に係る半導体装置を裏面側から見た平面図である。 第６実施形態に係る半導体装置を裏面側から見た平面図である。

図面を参照しながら、複数の実施形態を説明する。複数の実施形態において、機能的に及び／又は構造的に対応する部分には同一の参照符号を付与する。以下において、半導体基板の板厚方向をＺ方向と示す。Ｚ方向に直交し、且つ、複数のパッドの並び方向をＸ方向と示す。Ｚ方向及びＸ方向の両方向に直交する方向をＹ方向と示す。特に断りのない限り、ＸＹ平面に沿う形状を平面形状とする。

（第１実施形態）
図１〜図３に基づき、半導体装置の概略構成について説明する。図２では、第２薄膜３０ｂとの位置関係を明確にするために、表面１２ａ側に位置する第１薄膜２０ｂ及び第３薄膜２４ｂについても破線で示している。

半導体装置１０は、半導体基板１２、第１薄膜２０ｂを含む表面電極２０、表面電極２０の周りに形成された保護膜２２、及び第２薄膜３０ｂを含む裏面電極３０を備えている。さらに、本実施形態の半導体装置１０は、第３薄膜２４ｂを含むパッド２４を備えている。

半導体基板１２は、Ｓｉ（シリコン）やＳｉＣ（シリコンカーバイド）など、周知の半導体材料からなる。半導体基板１２には、板厚方向であるＺ方向に電流が流れる素子、所謂縦型素子が形成されている。縦型素子としては、ＭＯＳＦＥＴ、ＩＧＢＴ、ダイオードなどが知られている。本実施形態では、Ｓｉを構成材料とする半導体基板１２に、ｎチャネル型のＩＧＢＴと、ＩＧＢＴに逆並列に接続されたＦＷＤ（転流ダイオード）が形成されている。すなわち、半導体基板１２に、ＲＣ−ＩＧＢＴが形成されている。なお、ＩＧＢＴとＦＷＤを互いに異なる半導体基板に形成することもできる。

半導体基板１２は、平面略矩形状をなしている。半導体基板１２は、Ｚ方向において、表面１２ａと、表面１２ａと反対の裏面１２ｂを有している。表面１２ａ側の表層において、アクティブ領域（メイン領域）には、ＩＧＢＴのエミッタ領域、トレンチゲート、ＦＷＤのアノード領域などが形成されている。アクティブ領域を取り囲む周囲領域には、ガードリングなどの耐圧構造部が形成されている。裏面１２ｂ側の表層には、ＩＧＢＴのコレクタ領域及びＦＷＤのカソード領域が形成されている。

半導体基板１２の表面１２ａには、表面電極２０、保護膜２２、及びパッド２４が形成されている。表面電極２０は、アクティブ領域に対応して形成されている。表面電極２０は、エミッタ領域及びアノード領域と電気的に接続された電極である。このため、表面電極２０は、エミッタ電極とも称される。表面電極２０は、エミッタ電極として機能するだけでなく、ＦＷＤのアノード電極としても機能する。表面電極２０は、裏面電極３０との間に電流が流れるため、主電極とも称される。表面電極２０は、平面略矩形状の半導体基板１２において、Ｙ方向における一端側に形成されている。

表面電極２０は、下地電極２０ａと、第１薄膜２０ｂを有している。下地電極２０ａは、Ａｌ（アルミニウム）を主成分とする材料を用いて形成されている。本実施形態では、下地電極２０ａが、ＡｌＳｉを材料とし、スパッタにより形成されている。下地電極２０ａの厚みは、たとえば５μｍとなっている。

下地電極２０ａ上には、はんだとの接合強度向上、はんだに対する濡れ性向上などを目的として、金属薄膜が形成されている。この金属薄膜は、第１薄膜２０ｂを含んでいる。第１薄膜２０ｂは、Ｎｉ（ニッケル）を主成分とする材料を用いて形成されている。Ｎｉを用いると、たとえば、はんだとの接合強度を向上することができる。下地電極２０ａ上に、第１薄膜２０ｂに加えて他の金属薄膜が形成されてもよい。すなわち、多層構造の金属薄膜を採用することもできる。

本実施形態では、第１薄膜２０ｂとして、めっき膜を採用している。詳しくは、主成分であるＮｉに加えて、Ｐ（リン）を含む無電解Ｎｉめっき膜を採用している。第１薄膜２０ｂの厚みｔ１は、たとえば５μｍとなっている。また、はんだとの濡れ性向上のため、第１薄膜２０ｂ上には、Ａｕを主成分とするめっき膜が形成されている。便宜上、Ａｕめっき膜の図示を省略している。

本実施形態では、下地電極２０ａ及び第１薄膜２０ｂが、複数に分割されている。下地電極２０ａは、平面略矩形状をＸ方向に２分割、Ｙ方向に３分割した６分割構造となっている。第１薄膜２０ｂも、下地電極２０ａに対応して６分割構造となっている。表面電極２０において、はんだ付けされる表面の外形輪郭は、平面略矩形状となっている。複数に分割された表面電極２０間には、たとえば図示しないゲート配線や温度センサが形成されている。

保護膜２２は、表面１２ａにおいて、表面電極２０の周りに形成されている。下地電極２０ａの上面における保護膜２２の開口部に、上記した第１薄膜２０ｂが形成されている。保護膜２２としては、ポリイミド、レジストなどを用いることができる。保護膜２２により、表面電極２０が複数に分割されている。保護膜２２は、表面電極２０を複数に分割し、且つ、表面電極２０とパッド２４とを電気的に分離するように、パターニングされている。ゲート配線、温度センサ、温度センサと対応するパッド２４をつなぐ配線などが、保護膜２２によって被覆されている。保護膜２２の厚みは、下地電極２０ａの無い部分で、たとえば１０μｍとなっている。

パッド２４は、信号用の電極である。半導体装置１０は、５つのパッド２４を有している。パッド２４は、表面１２ａにおいて、表面電極２０とは別の位置に形成されている。パッド２４は、表面電極２０と電気的に分離されている。パッド２４は、Ｙ方向において、表面電極２０の形成領域とは反対側の端部に形成されている。

詳しくは、５つのパッド２４として、ゲート電極用、表面電極２０（エミッタ電極）の電位を検出するケルビンエミッタ用、電流センス用、半導体基板１２の温度を検出する温度センサ（感温ダイオード）のアノード電位用、同じくカソード電位用を有している。本実施形態では、Ｘ方向において、一端側から、カソード電位用、アノード電位用、ゲート電極用、電流センス用、ケルビンエミッタ用の順に形成されている。すなわち、５つのパッド２４は、平面略矩形状の半導体基板１２において、Ｙ方向の一端側にまとめって形成されるとともに、Ｘ方向に並んで形成されている。

パッド２４も、表面電極２０同様の構造をなしている。パッド２４は、下地電極２４ａと、下地電極２４ａ上に形成された第３薄膜２４ｂを有している。下地電極２４ａは、下地電極２０ａと同じ構成となっている。下地電極２４ａは、下地電極２０ａと同一工程で形成されている。詳しくは、下地電極２４ａが、ＡｌＳｉを材料とし、スパッタにより形成されている。下地電極２４ａの厚みは、下地電極２０ａとほぼ同じ厚み（たとえば５μｍ）となっている。

下地電極２４ａ上にも金属薄膜が形成されている。この金属薄膜は、第３薄膜２４ｂを含んでいる。第３薄膜２４ｂは、第１薄膜２０ｂと同じ構成となっている。第３薄膜２４ｂは、第１薄膜２０ｂと同一工程で形成されている。第３薄膜２４ｂも、Ｎｉを主成分とする材料を用いて形成されている。詳しくは、第３薄膜２４ｂとして、主成分であるＮｉに加えて、Ｐを含む無電解Ｎｉめっき膜を採用している。第３薄膜２４ｂの厚みｔ３は、第１薄膜２０ｂとほぼ同じ厚み（たとえば５μｍ）となっている。はんだとの濡れ性向上のため、第３薄膜２４ｂ上にも、Ａｕを主成分とするめっき膜が形成されている。このＡｕめっき膜についても、便宜上、図示を省略している。

半導体基板１２の裏面１２ｂには、裏面電極３０及び保護膜３２が形成されている。裏面電極３０は、コレクタ領域及びカソード領域と電気的に接続された電極である。このため、裏面電極３０は、コレクタ電極とも称される。裏面電極３０は、コレクタ電極として機能するだけでなく、ＦＷＤのカソード電極も兼ねている。また、表面電極２０との間に電流が流れるため、主電極とも称される。

裏面電極３０は、下地電極３０ａと、第２薄膜３０ｂを有している。下地電極３０ａも、Ａｌを主成分とする材料を用いて形成されている。本実施形態では、下地電極３０ａが、ＡｌＳｉを材料とし、スパッタにより形成されている。下地電極３０ａは、図３に示すように、裏面１２ｂのほぼ全面に形成されている。下地電極３０ａの厚みは、たとえば５μｍとなっている。

下地電極３０ａ上にも金属薄膜が形成されている。この金属薄膜は、第２薄膜３０ｂを含んでいる。第２薄膜３０ｂは、第１薄膜２０ｂと同じ構成となっている。第２薄膜３０ｂは、第１薄膜２０ｂと同一工程で形成されている。第２薄膜３０ｂも、Ｎｉを主成分とする材料を用いて形成されている。詳しくは、第２薄膜３０ｂとして、主成分であるＮｉに加えて、Ｐを含む無電解Ｎｉめっき膜を採用している。第２薄膜３０ｂの厚みｔ２は、第１薄膜２０ｂとほぼ同じ厚み（たとえば５μｍ）となっている。はんだとの濡れ性向上のため、第２薄膜３０ｂ上には、Ａｕを主成分とするめっき膜が形成されている。このＡｕめっき膜についても、便宜上、図示を省略している。

本実施形態では、第２薄膜３０ｂが、複数に分割されている。詳しくは、Ｚ方向からの投影視において、第１薄膜２０ｂと一致するように、第２薄膜３０ｂが分割されている。第２薄膜３０ｂは、第１薄膜２０ｂに対応して６分割構造となっている。第１薄膜２０ｂと第２薄膜３０ｂは、同一パターンとなっている。

保護膜３２は、裏面１２ｂにおいて、第２薄膜３０ｂを含む金属薄膜の周りに形成されている。下地電極３０ａの上面における保護膜３２の開口部に、上記した第２薄膜３０ｂが形成されている。保護膜３２としては、ポリイミド、レジストなどを用いることができる。保護膜３２により、第２薄膜３０ｂが複数に分割されている。保護膜３２は、第２薄膜３０ｂを複数に分割するように、パターニングされている。

次に、図４に基づき、半導体装置１０を備える半導体モジュールについて説明する。図４では、便宜上、表面電極２０、保護膜２２，３２、パッド２４、及び裏面電極３０を省略している。

半導体モジュール４０は、上記した半導体装置１０、封止樹脂体４２、ターミナル４６、信号端子５０、ヒートシンク５４，６０、及び主端子５６，６２を備えている。このような半導体モジュール４０は、たとえばハイブリッド車や電気自動車の主機インバータに用いられる。

半導体モジュール４０は、半導体装置１０を１つ備えている。半導体モジュール４０は、三相インバータを構成する６つのアームのうちの１つを構成する。このような半導体モジュール４０は、パッケージ内に１つのアームを備えるため、１ｉｎ１パッケージとも称される。

封止樹脂体４２は、たとえばエポキシ系樹脂からなる。封止樹脂体４２は、平面略矩形状をなしている。封止樹脂体４２は、Ｚ方向に直交する表面４２ａ、表面４２ａと反対の裏面４２ｂ、及び側面を有している。表面４２ａが、半導体基板１２の表面１２ａ側の面、裏面４２ｂが裏面１２ｂ側の面となっている。表面４２ａ及び裏面４２ｂは、たとえば平坦面となっている。封止樹脂体４２は、半導体装置１０を封止している。

半導体装置１０の表面電極２０には、はんだ４４を介してターミナル４６が接続されている。ターミナル４６は、半導体装置１０（半導体基板１２）とヒートシンク５４との間に介在している。ターミナル４６は、半導体装置１０とヒートシンク５４との熱伝導、電気伝導経路の途中に位置するため、熱伝導性及び電気伝導性を確保すべく、金属材料（たとえばＣｕ）を用いて形成されている。ターミナル４６は、表面電極２０に対応して設けられており、略直方体状をなしている。

半導体装置１０のパッド２４には、ボンディングワイヤ４８を介して、信号端子５０が電気的に接続されている。信号端子５０は、Ｙ方向に延設されており、封止樹脂体４２の側面のひとつから外部に突出している。これにより、信号端子５０は、外部機器との電気的な接続が可能となっている。

ターミナル４６における半導体装置１０と反対側の面には、はんだ５２を介してヒートシンク５４が接続されている。ヒートシンク５４は、半導体装置１０、詳しくは半導体基板１２の生じた熱を、半導体モジュール４０の外部に放熱する放熱機能と、半導体装置１０の表面電極２０と主端子５６とを電気的に中継する機能とを果たす。ヒートシンク５４は、ターミナル４６同様、熱伝導性及び電気伝導性に優れる金属材料（たとえばＣｕ）を用いて形成されている。

ヒートシンク５４におけるターミナル４６と反対の面は、封止樹脂体４２の表面４２ａから露出された放熱面５４ａとなっている。本実施形態では、表面４２ａ及び放熱面５４ａがともに切削面となっている。ヒートシンク５４ごと封止樹脂体４２を切削することで、表面４２ａと放熱面５４ａが略面一となっている。ターミナル４６との対向面、該対向面と放熱面５４ａをつなぐ側面は、封止樹脂体４２によって被覆されている。

ヒートシンク５４には、主端子５６が連なっている。この主端子５６は、ターミナル４６及びヒートシンク５４を介して、半導体装置１０の表面電極２０と電気的に接続されている。主端子５６は、ヒートシンク５４から、Ｙ方向であって信号端子５０とは反対側に延設されている。主端子５６は、封止樹脂体４２の側面のうち、信号端子５０が突出する面と反対の面から外部に突出している。これにより、主端子５６は、外部機器との電気的な接続が可能となっている。主端子５６は、リードフレームの一部として、ヒートシンク５４と一体的に形成されてもよいし、別部材の主端子５６がヒートシンク５４に接続されてもよい。

半導体装置１０の裏面電極３０には、はんだ５８を介してヒートシンク６０が接続されている。ヒートシンク６０は、ヒートシンク５４同様、半導体基板１２の生じた熱を、半導体モジュール４０の外部に放熱する放熱機能と、半導体装置１０の表面電極２０と主端子６２とを電気的に中継する機能とを果たす。ヒートシンク６０も、熱伝導性及び電気伝導性に優れる金属材料（たとえばＣｕ）を用いて形成されている。

ヒートシンク６０における半導体装置１０と反対の面は、封止樹脂体４２の裏面４２ｂから露出された放熱面６０ａとなっている。本実施形態では、裏面４２ｂ及び放熱面６０ａがともに切削面となっている。ヒートシンク６０ごと封止樹脂体４２を切削することで、裏面４２ｂと放熱面６０ａが略面一となっている。半導体装置１０との対向面、該対向面と放熱面６０ａをつなぐ側面は、封止樹脂体４２によって被覆されている。

ヒートシンク６０には、主端子６２が連なっている。この主端子６２は、ヒートシンク６０を介して、半導体装置１０の裏面電極３０と電気的に接続されている。主端子６２は、ヒートシンク６０から、Ｙ方向であって主端子５６と同じ側に延設されている。主端子６２は、封止樹脂体４２の側面のうち、主端子５６と同じ側面から外部に突出している。これにより、主端子６２は、外部機器との電気的な接続が可能となっている。主端子６２は、リードフレームの一部として、ヒートシンク６０と一体的に形成されてもよいし、別部材の主端子６２がヒートシンク６０に接続されてもよい。主端子５６，６２は、Ｘ方向に並んで配置されている。なお、信号端子５０についても、リードフレームの一部として、ヒートシンク６０と一体的に形成されてもよいし、別部材の主端子６２がヒートシンク６０に接続されてもよい。

このように構成される半導体モジュール４０では、半導体装置１０、はんだ４４，５２，５８、ターミナル４６、ボンディングワイヤ４８、信号端子５０の一部、ヒートシンク５４の一部、主端子５６の一部、ヒートシンク６０の一部、及び主端子６２の一部が、封止樹脂体４２にて封止されている。

次に、半導体モジュール４０の製造方法の一例について説明する。

先ず、半導体モジュール４０を構成する各要素を準備する。すなわち、半導体装置１０、ターミナル４６、信号端子５０、主端子５６が連なるヒートシンク５４、主端子６２が連なるヒートシンク６０をそれぞれ準備する。半導体装置１０については、同一のめっき工程で、第１薄膜２０ｂ、第２薄膜３０ｂ、及び第３薄膜２４ｂを同時に形成する。

次いで、ヒートシンク６０の対向面上に、はんだ５８を介して、半導体装置１０を配置する。裏面電極３０がヒートシンク６０と対向するように、半導体装置１０を配置する。次に、たとえば予め両面にはんだ４４，５２が迎えはんだとして配置されたターミナル４６を、はんだ４４が半導体装置１０側となるように配置する。はんだ５２については、半導体モジュール４０における高さばらつきを吸収可能な量を配置しておく。

そして、この積層状態で、はんだ４４，５２，５８をリフロー（１ｓｔリフロー）させることにより、はんだ５８を介して、半導体装置１０の裏面電極３０とヒートシンク６０を接続する。また、はんだ４４を介して、半導体装置１０の表面電極２０とターミナル４６を接続する。はんだ５２については、接続対象であるヒートシンク５４がまだないので、表面張力により、ヒートシンク５４との対向面の中心を頂点として盛り上がった形状となる。

次いで、半導体装置１０のパッド２４と信号端子５０を、ボンディングワイヤ４８により接続する。以上により、半導体装置１０、ターミナル４６、信号端子５０、及びヒートシンク６０が一体化されてなる接続体が得られる。

次いで、はんだ５２を介して、上記した接続体とヒートシンク５４を接続する。詳しくは、ターミナル４６との対向面が上になるようにしてヒートシンク５４を図示しない台座上に配置する。そして、ターミナル４６がヒートシンク５４に対向するように、接続体をヒートシンク５４上に配置し、はんだ５２をリフロー（２ｎｄリフロー）させる。この２ｎｄリフローでは、ヒートシンク６０側から荷重を加えることで、半導体モジュール４０の高さが所定の高さとなるようにする。詳しくは、図示しないスペーサを、ヒートシンク６０と台座との間に配置し、スペーサを、ヒートシンク６０と台座の両方に接触させる。このようにして、半導体モジュール４０の高さが所定の高さとなるようにする。

次いで、トランスファモールド法により封止樹脂体４２の成形を行う。本実施形態では、ヒートシンク５４，６０が完全に被覆されるように、封止樹脂体４２を成形する。そして、成形した封止樹脂体４２をヒートシンク５４，６０の一部ごと切削することにより、ヒートシンク５４，６０の放熱面５４ａ，６０ａを露出させる。

なお、ヒートシンク５４，６０の放熱面５４ａ，６０ａを成形金型のキャビティ壁面に押し当て、密着させた状態で、封止樹脂体４２を成形してもよい。この場合、封止樹脂体４２を成形した時点で、放熱面５４ａ，６０ａが封止樹脂体４２から露出される。このため、成形後の切削が不要となる。

そして、リードフレームの不要部分を除去することで、半導体モジュール４０を得ることができる。

次に、本実施形態に係る半導体装置１０の効果について説明する。

従来の構成では、第１薄膜がＮｉを主成分とするめっき膜、第２薄膜がＮｉを主成分とするスパッタ膜となっている。この構成では、スパッタ工程のスループット、ウエハ搬送時の反り量、高温環境下でのはんだ食われ量などの制約により、第２薄膜の膜厚を第１薄膜の膜厚を近づけることが困難である。よって、第２薄膜が第１薄膜よりも薄くなる。また、第２薄膜が、裏面全面に形成されている。すなわち、第２薄膜の面積が半導体基板の面積と略一致している。一方、第１薄膜はアクティブ領域に対応して形成されている。結果、半導体基板に反り、詳しくは裏面側に凸の反りが生じていた。

本発明者は、半導体基板の反りを抑制するために、鋭意検討を行った。先ず発明者は、第１薄膜及び第２薄膜を同じ方法で形成し、膜厚をほぼ同じとした。詳しくは、同一工程で、第１薄膜及び第２薄膜として、Ｎｉを主成分とするめっき膜を同時に形成し、第１薄膜と第２薄膜の膜厚をほぼ同じにした。しかしながら、この場合も、半導体基板に反り、詳しくは表面側に凸の反りが生じた。

上記したように、半導体基板に反りが生じると、はんだ中にボイドが生じやすくなる。また、はんだ厚が局所的に薄くなる。

そこで、本発明者は、半導体基板の反りを抑制するために、表面側の薄膜の内部応力と裏面側の薄膜の内部応力を近づけるようにした。Ｎｉは、ＡｌやＡｕに較べてヤング率が大きく、表裏の内部応力の差により、半導体基板１２の反りの原因となる。薄膜の内部応力は、公知のＳｔｏｎｅｙの式により算出することができる。内部応力は、薄膜の膜厚に反比例する。本実施形態では、Ｎｉを主成分とする第１薄膜２０ｂ及び第２薄膜３０ｂがほぼ同じ膜厚となっている。したがって、膜厚を異とする従来構成に較べて、第１薄膜２０ｂの内部応力と第２薄膜３０ｂの内部応力とを近づけることができる。

また、薄膜の内部応力は、反りの曲率半径に反比例する。面積が小さいほど、曲率半径は小さくなる。本実施形態では、第２薄膜３０ｂの面積が、第１薄膜２０ｂの面積以上、半導体基板１２の面積未満となっている。詳しくは、第２薄膜３０ｂの面積が、第１薄膜２０ｂの面積とほぼ一致している。これにより、第２薄膜が裏面全面に形成された従来構成に較べて、第１薄膜２０ｂの内部応力と第２薄膜３０ｂの内部応力とを近づけることができる。

本実施形態では、第１薄膜２０ｂ及び第２薄膜３０ｂをほぼ同じ膜厚としつつ、第２薄膜３０ｂの面積を、第１薄膜２０ｂの面積以上、半導体基板１２の面積未満とするため、裏面１２ｂ側におけるＮｉを主成分とする薄膜の内部応力を、表面１２ａ側におけるＮｉを主成分とする薄膜の内部応力に近づけることができる。したがって、半導体基板１２の反りを抑制することができる。

また、本実施形態では、第１薄膜２０ｂが、Ｎｉを主成分としている。このため、表面電極２０とはんだ４４との接合強度を向上することができる。同様に、第２薄膜３０ｂが、Ｎｉを主成分としている。このため、裏面電極３０とはんだ５８との接合強度を向上することができる。

特に本実施形態では、第１薄膜２０ｂ及び第２薄膜３０ｂとして、めっき膜を採用している。このような第１薄膜２０ｂ及び第２薄膜３０ｂは、同一工程（同じ製造方法）で形成することができる。したがって、膜質が同じであり、同じ膜厚としやすい。これにより、裏面１２ｂ側におけるＮｉを主成分とする薄膜の内部応力を、表面１２ａ側におけるＮｉを主成分とする薄膜の内部応力に、さらに近づけることができる。すなわち、半導体基板１２の反りを、より効果的に抑制することができる。なお、製造方法としては、めっきに限定されない。それ以外にも、たとえばスパッタを採用することもできる。スループットを考慮すると、めっきが好ましい。

また、本実施形態では、第１薄膜２０ｂと第２薄膜３０ｂが同一パターンとなっている。すなわち、第２薄膜３０ｂがアクティブ領域に対応して形成されており、アクティブ領域を取り囲む周囲領域（耐圧構造部）には、第２薄膜３０ｂが形成されていない。したがって、半導体基板１２に形成されたＩＧＢＴにおいて、裏面電極３０から周囲領域へのキャリア注入を抑制することができる。これにより、アクティブ領域と周囲領域との境界付近における電流密度を低減し、ラッチアップ破壊や局所的なゲート酸化膜へのストレスを抑制することもできる。

（第２実施形態）
本実施形態は、先行実施形態を参照できる。このため、先行実施形態に示した半導体装置１０及び半導体モジュール４０と共通する部分についての説明は省略する。

第１実施形態では、第２薄膜３０ｂが、第１薄膜２０ｂと同じパターンの６分割構造とされる例を示した。これに対し、本実施形態では、図５に示すように、Ｚ方向からの投影視において、第１薄膜２０ｂ及び第３薄膜２４ｂと完全に重なるように、第２薄膜３０ｂが、第１薄膜２０ｂ及び第３薄膜２４ｂと同一パターンとなっている。図５は、図２に対応している。第２薄膜３０ｂは、表面電極２０の第１薄膜２０ｂに重なる６分割構造の部分に加えて、パッド２４の第３薄膜２４ｂに重なる５つの島状部分を有している。

このように、本実施形態では、Ｚ方向に直交する方向において、第２薄膜３０ｂの面積が、第１薄膜２０ｂの面積及び第３薄膜２４ｂの面積の和とほぼ等しくなっている。すなわち、裏面１２ｂ側においてＮｉを主成分とする薄膜の面積が、表面１２ａ側においてＮｉを主成分とする薄膜の面積とほぼ等しくなっている。これによれば、パッド２４を備える構成において、裏面１２ｂ側におけるＮｉを主成分とする薄膜の内部応力を、表面１２ａ側におけるＮｉを主成分とする薄膜の内部応力とほぼ等しくすることができる。すなわち、半導体基板１２の反りを、より効果的に抑制することができる。

また、本実施形態では、Ｚ方向からの投影視において、第３薄膜２４ｂと裏面１２ｂにおいて重なる位置に、第２薄膜３０ｂが形成されている。このため、ボンディングワイヤ４８を接続する際、パッド２４の裏面部分が、はんだ５８を介してヒートシンク６０に支持される。したがって、ワイヤボンディング時に半導体基板１２に作用する応力を低減することもできる。

（第３実施形態）
本実施形態は、先行実施形態を参照できる。このため、先行実施形態に示した半導体装置１０及び半導体モジュール４０と共通する部分についての説明は省略する。

第２実施形態では、第３薄膜２４ｂ（パッド２４）ごとに、第２薄膜３０ｂが形成される例を示した。これに対し、本実施形態では、図６に示すように、複数の第３薄膜２４ｂを内包するように、第２薄膜３０ｂが形成されている。図６は、図２に対応している。第２薄膜３０ｂは、Ｘ方向に２分割、Ｙ方向に３分割の６分割構造をなしている。以下において、Ｙ方向に３分割された第２薄膜３０ｂのうち、パッド２４側を１列目、中間を２列目、パッド２４と反対の端部側を３列目と示す。

２列目の第２薄膜３０ｂは、Ｚ方向からの投影視において、同じくＹ方向において２列目に位置する第１薄膜２０ｂと重なっている。１列目の第２薄膜３０ｂは、同じくＹ方向において１列目に位置する第１薄膜２０ｂの全てと重なりつつ、第３薄膜２４ｂを内包するようにＹ方向に延設されている。一方、３列目の第２薄膜３０ｂは、同じくＹ方向において３列目に位置する第１薄膜２０ｂの一部と重なっている。これにより、第２薄膜３０ｂの面積が、第１薄膜２０ｂの面積及び第３薄膜２４ｂの面積の和と、ほぼ等しくなっている。

上記構成によれば、パッド２４を備える構成において、裏面１２ｂ側におけるＮｉを主成分とする薄膜の内部応力を、表面１２ａ側におけるＮｉを主成分とする薄膜の内部応力とほぼ等しくすることができる。また、ワイヤボンディング時に半導体基板１２に作用する応力を低減することもできる。

（第４実施形態）
本実施形態は、先行実施形態を参照できる。このため、先行実施形態に示した半導体装置１０及び半導体モジュール４０と共通する部分についての説明は省略する。

本実施形態では、図７に示すように、第２薄膜３０ｂが複数に分割されず、ベタ配置となっている。第２薄膜３０ｂは、Ｚ方向からの投影視において、第１薄膜２０ｂの中心２０ｃ、を内包するように形成されている。第２薄膜３０ｂは、平面略矩形状をなしており、１列目及び２列目の第１薄膜２０ｂの全て、３列目の第１薄膜２０ｂの一部、及び第３薄膜２４ｂの全てと重なるように形成されている。

上記したように、表面電極２０、すなわち第１薄膜２０ｂは、半導体基板１２のアクティブ領域に対応して形成されている。アクティブ領域の中心、すなわち中心２０ｃで半導体基板１２の温度は最も高くなる。これに対し、本実施形態では、Ｚ方向からの投影視において、第１薄膜２０ｂの中心２０ｃと裏面１２ｂにおいて重なる位置に、第２薄膜３０ｂが形成されている。高温となる中心２０ｃの裏面部分に第２薄膜３０ｂが形成されている。第２薄膜３０ｂには、上記したようにはんだ５８が接続される。したがって、放熱性を向上することができる。

なお、図７に示す例でも、第２薄膜３０ｂの面積が、第１薄膜２０ｂの面積及び第３薄膜２４ｂの面積の和とほぼ等しくなっている。これにより、半導体基板１２の反りを、より効果的に抑制することができる。

（第５実施形態）
本実施形態は、先行実施形態を参照できる。このため、先行実施形態に示した半導体装置１０及び半導体モジュール４０と共通する部分についての説明は省略する。

本実施形態では、図８に示すように、第２薄膜３０ｂが、第１薄膜２０ｂに対応するベタ配置部分と、第３薄膜２４ｂに対応する５つの島状部分を有している。ベタ配置部分は、平面略矩形状をなしている。ベタ配置部分の中心３０ｃは、Ｚ方向からの投影視において第１薄膜２０ｂの中心２０ｃと略一致している。

図８でも、第２薄膜３０ｂの面積が、第１薄膜２０ｂの面積及び第３薄膜２４ｂの面積の和とほぼ等しくなっている。これにより、半導体基板１２の反りを、より効果的に抑制することができる。

また、Ｚ方向からの投影視において、第３薄膜２４ｂと裏面１２ｂにおいて重なる位置に、第２薄膜３０ｂが形成されている。このため、ワイヤボンディング時に半導体基板１２に作用する応力を低減することもできる。

また、Ｚ方向からの投影視において、第１薄膜２０ｂの中心２０ｃと裏面１２ｂにおいて重なる位置に、第２薄膜３０ｂが形成されている。したがって、放熱性を向上することができる。特に本実施形態では、第２薄膜３０ｂ全体をベタ配置とするのではなく、第３薄膜２４ｂと重なる部分は、第３薄膜２４ｂに対応して島状配置としている。したがって、第１薄膜２０ｂの大部分と重なるように、第２薄膜３０ｂのベタ配置部分を形成することができる。これにより、放熱性をより向上することができる。

（第６実施形態）
本実施形態は、先行実施形態を参照できる。このため、先行実施形態に示した半導体装置１０及び半導体モジュール４０と共通する部分についての説明は省略する。

図９に示すように、本実施形態では、第５実施形態（図８参照）から、第２薄膜３０ｂのうち、第３薄膜２４ｂと重なる部分を無くした構成となっている。第２薄膜３０ｂは、第１薄膜２０ｂに対応するベタ配置部分を有している。ベタ配置部分は平面略矩形状をなしており、６つに分割された第１薄膜２０ｂの全てを内包している。また、ベタ配置部分の中心３０ｃが、Ｚ方向からの投影視において第１薄膜２０ｂの中心２０ｃと略一致している。第２薄膜３０ｂの面積は、第１薄膜２０ｂの面積よりも大きく、半導体基板１２の面積よりも小さいものとなっている。

本実施形態でも、第２薄膜３０ｂの面積が、第１薄膜２０ｂの面積以上、半導体基板１２の面積未満となっている。したがって、半導体基板１２の反りを抑制することができる。

また、Ｚ方向からの投影視において、第１薄膜２０ｂの中心２０ｃと裏面１２ｂにおいて重なる位置に、第２薄膜３０ｂが形成されている。したがって、放熱性を向上することができる。

この明細書の開示は、例示された実施形態に制限されない。開示は、例示された実施形態と、それらに基づく当業者による変形態様を包含する。たとえば、開示は、実施形態において示された要素の組み合わせに限定されない。開示は、多様な組み合わせによって実施可能である。開示される技術的範囲は、実施形態の記載に限定されない。開示されるいくつかの技術的範囲は、特許請求の範囲の記載によって示され、さらに特許請求の範囲の記載と均等の意味及び範囲内でのすべての変更を含むものと解されるべきである。

上記実施形態では、半導体装置１０が、半導体基板１２を１つ備える１ｉｎ１パッケージに適用される例を示したが、これに限定されるものではない。半導体基板１２を２つ備え、一相分の上下アームを構成する２ｉｎ１パッケージ、６つの半導体基板１２を備え、三相分の上下アームを構成する６ｉｎ１パッケージなどにも適用できる。

半導体モジュール４０が封止樹脂体４２を備える例を示したが、封止樹脂体４２を備えない構成にも適用できる。

各ヒートシンク５４，６０の放熱面５４ａ，６０ａが、封止樹脂体４２から露出される例を示したが、封止樹脂体４２から露出されない構成にも適用できる。

半導体モジュール４０が、ターミナル４６を備える例を示したがこれに限定されない。ターミナル４６を備えず、ヒートシンク５４が、はんだを介して半導体装置１０の表面電極２０に接続される構成を採用することもできる。

表面電極２０として、６分割構造の例を示した。しかしながら、分割数、配置については、特に限定されないまた、第１薄膜２０ｂとともに下地電極２０ａも分割される例を示したが、これに限定されない。たとえばゲート配線等の制約がない場合、下地電極２０ａを、アクティブ領域に対応するベタ配置としてもよい。下地電極２０ａがベタ配置の場合、第１薄膜２０ｂについては、ベタ配置としてもよいし、上記したように分割構造としてもよい。

第２薄膜３０ｂが、複数の第３薄膜２４ｂ（パッド２４）の全てを内包するベタ部分と、分割された第１薄膜２０ｂの全てを内包するベタ部分を有する構成としてもよい。

第３薄膜２４ｂと重なるように、第２薄膜３０ｂが形成される構成において、第２薄膜３０ｂの面積を、第１薄膜２０ｂの面積及び第３薄膜２４ｂの面積の和と異なるものとしてもよい。

少なくとも、第１薄膜２０ｂ及び第２薄膜３０ｂがほぼ同じ膜厚であり、且つ、第２薄膜３０ｂの面積が、第１薄膜２０ｂの面積以上、半導体基板１２の面積未満であればよい。

パッド２４を備えない半導体装置１０（たとえばダイオード）にも適用できる。

１０…半導体装置、１２…半導体基板、１２ａ…表面、１２ｂ…裏面、２０…表面電極、２０ａ…下地電極、２０ｂ…第１薄膜、２０ｃ…中心、２２…保護膜、２４…パッド、２４ａ…下地電極、２４ｂ…第３薄膜、３０…裏面電極、３０ａ…下地電極、３０ｂ…第２薄膜、３０ｃ…中心、３２…保護膜、４０…半導体モジュール、４２…封止樹脂体、４２ａ…表面、４２ｂ…裏面、４４，５２，５８…はんだ、４６…ターミナル、４８…ボンディングワイヤ、５０…信号端子、５４，６０…ヒートシンク、５４ａ，６０ａ…放熱面、５６，６２…主端子

Claims (7)

1. 表面（１２ａ）及び該表面と板厚方向に反対の裏面（１２ｂ）を有し、素子が形成された半導体基板（１２）と、
   前記表面に形成された表面電極（２０）と、
   前記表面において、前記表面電極の周りに形成された保護膜（２２）と、
   前記裏面に形成された裏面電極（３０）と、を備え、
   前記表面電極及び前記裏面電極が互いに電位が異なる部材にそれぞれはんだ付けされた状態で、前記表面電極と前記裏面電極との間に電流が流れる半導体装置であって、
   前記表面電極は、Ｎｉを主成分とする第１薄膜（２０ｂ）を有し、
   前記裏面電極は、前記第１薄膜と構成材料が同じで膜厚も同じ第２薄膜（３０ｂ）を有し、
   前記板厚方向に直交する方向において、前記第２薄膜の面積が、前記第１薄膜の面積以上、前記半導体基板の面積未満とされている半導体装置。
2. 前記第１薄膜及び前記第２薄膜は、めっき膜である請求項１に記載の半導体装置。
3. 前記表面において、前記表面電極とは別の位置に形成されたパッド（２４）をさらに備え、
   前記パッドは、前記第１薄膜と構成材料が同じで膜厚も同じ第３薄膜（２４ｂ）を有する請求項１又は請求項２に記載の半導体装置。
4. 前記板厚方向に直交する方向において、前記第２薄膜の面積が、前記第１薄膜の面積及び前記第３薄膜の面積の和と等しくされている請求項３に記載の半導体装置。
5. 前記パッドは、ボンディングワイヤが接続されるものであり、
   前記板厚方向からの投影視において、前記第３薄膜と前記裏面において重なる位置に、前記第２薄膜が形成されている請求項３又は請求項４に記載の半導体装置。
6. 前記板厚方向からの投影視において、前記第１薄膜の中心と前記裏面において重なる位置に、前記第２薄膜が形成されている請求項３〜５いずれか１項に記載の半導体装置。
7. 前記第２薄膜は、前記板厚方向からの投影視において、前記第１薄膜及び前記第３薄膜と完全に重なるように、前記第１薄膜及び前記第３薄膜と同一パターンとされている請求項４に記載の半導体装置。

Images