JP2017228758A - ビアホールキャパシター構造を有する回路基板及びその製造方法 - Google Patents

ビアホールキャパシター構造を有する回路基板及びその製造方法 Download PDF

Info

Publication number
JP2017228758A
JP2017228758A JP2017001733A JP2017001733A JP2017228758A JP 2017228758 A JP2017228758 A JP 2017228758A JP 2017001733 A JP2017001733 A JP 2017001733A JP 2017001733 A JP2017001733 A JP 2017001733A JP 2017228758 A JP2017228758 A JP 2017228758A
Authority
JP
Japan
Prior art keywords
electrode
circuit board
thin film
capacitor
film capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017001733A
Other languages
English (en)
Inventor
文聰 李
Wen Cong Li
文聰 李
開傑 謝
Kai Chieh Hsieh
開傑 謝
亦興 翁
I Hsing WENG
亦興 翁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chunghwa Precision Test Technology Co Ltd
Original Assignee
Chunghwa Precision Test Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chunghwa Precision Test Technology Co Ltd filed Critical Chunghwa Precision Test Technology Co Ltd
Publication of JP2017228758A publication Critical patent/JP2017228758A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistors, capacitors or inductors
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistors, capacitors or inductors incorporating printed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors (thin- or thick-film circuits; capacitors without a potential-jump or surface barrier specially adapted for integrated circuits, details thereof, multistep manufacturing processes therefor)
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC]
    • H05K1/185—Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC] associated with components encapsulated in the insulating substrate of the PCBs; associated with components incorporated in internal layers of multilayer circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047—Drilling of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

【課題】キャパシターの面積と体積を減少するキャパシター構造によって、伝送ルートの長さを減少し、伝送の品質を改善する。【解決手段】回路基板は、ベース２０と、該ベース２０上に設けられ、少なくとも１つのビアホール２１を有する堆積層２０’と、当該少なくとも１つのビアホール２１のそれぞれに設けられ、それぞれが本体部２８、第２の端部２６及び第１の端部２７を有し、当該第２の端部２６と当該第１の端部２７が当該本体部２８の対向する両端面に位置する少なくとも１つの薄膜キャパシター２２と、当該少なくとも１つの薄膜キャパシター２２それぞれの当該第２の端部２６に電気的に接続される少なくとも１つの第２の電極２３と、当該少なくとも１つの薄膜キャパシター２２それぞれの第１の端部２７に電気的に接続される少なくとも１つの第１の電極２４とを含む。【選択図】図２

Description

本発明は、キャパシター構造を有する回路基板に関し、特に、ビアホールキャパシター構造を有する回路基板及びその製造方法に関する。
普通のプリント回路基板(ＰＣＢ)上に適用されるキャパシターの形態は、いずれも一定の大きさの面積又は体積を提供しなければならなく、図１に示すように、従来のプリント回路基板におけるキャパシター構造の模式図であり、第２の電極１０と、第１の電極１１と、錫ペースト１３と、実体キャパシター１４とを含み、実体キャパシターの体積の影響により、ＰＣＢ表面部品の配置及び溶接の空間を考慮しなければならず、その伝送ルートの長さを伸ばす必要が多くなり、当該信号の帰りのルートが長くなりすぎるため、一定の抵抗やインダクタンスが生じ、間接的に伝送の品質に影響することになる。
よって、キャパシターの面積と体積を減少するキャパシター構造を提案して、伝送ルートの長さを減少し、伝送の品質を改善する必要がある。
本発明は、小さい面積と体積のキャパシター構造を提供して、信号伝送ルートの長さを短くし、伝送の品質を改善することを目的とする。
本発明の一実施例は、ベースと、当該ベース上に設けられ、少なくとも１つのビアホールを有する堆積層と、当該少なくとも１つのビアホールのそれぞれに設けられ、それぞれが本体部、第２の端部及び第１の端部を有し、当該第２の端部と当該第１の端部が当該本体部の対向する両端面に位置する少なくとも１つの薄膜キャパシターと、当該少なくとも１つの薄膜キャパシターそれぞれの第１の端部に電気的に接続される少なくとも１つの第１の電極と、当該少なくとも１つの薄膜キャパシターそれぞれの当該第２の端部に電気的に接続される少なくとも１つの第２の電極とを含み、信号は、当該第１の電極と当該少なくとも１つの薄膜キャパシターの当該本体部を順に介して当該第２の電極に達して、当該第１の電極、当該本体部及び当該第２の電極のコリニヤルートが当該信号を伝送するようにするビアホールキャパシター構造を有する回路基板を開示している。
本発明の当該実施例によれば、当該回路基板は、コア(ｃｏｒｅ)基板の製造工程により製造される。
本発明の当該実施例によれば、当該回路基板は、ビルドアップ製造工程により製造される。
本発明の当該実施例によれば、当該第２の電極は電源電極であり、当該第１の電極は接地電極である。
本発明の当該実施例によれば、当該第１の端部の表面は、当該少なくとも１つの第１の電極それぞれの表面に完全に電気的に接続され、当該第２の端部の表面は、当該少なくとも１つの第２の電極それぞれの表面に完全に電気的に接続される。
本発明の当該実施例によれば、当該第１の電極、当該本体部及び当該第２の電極は、当該コリニヤルートに沿ってアライメント状態に形成される。
本発明の当該実施例によれば、当該少なくとも１つのビアホールの形成方法は、ドリリングマシン、レーザー、プラズマ及びリソグラフィー製造工程からなる群から選ばれる。
本発明の当該実施例によれば、当該少なくとも１つの薄膜キャパシターの形成方法は、スパッタリング法、蒸着法や原子層堆積法、プリント及びディスペンシング方法からなる群から選ばれる。
本発明の一実施例は、ビアホールキャパシター構造を有する回路基板の製造方法において、当該回路基板における基板上に少なくとも１つの第１の電極を設けるステップと、堆積層を当該第１の電極上にカバーさせるステップと、当該堆積層に少なくとも１つのビアホールを作るステップと、少なくとも１つの薄膜キャパシターを少なくとも１つのビアホールに設けるステップであって、当該少なくとも１つの薄膜キャパシターのそれぞれが当該少なくとも１つのビアホールのそれぞれに設けられ、当該少なくとも１つの薄膜キャパシターのそれぞれには、本体部、第２の端部及び第１の端部が設けられ、その中、当該第２の端部と当該第１の端部が当該本体部の対向する両端面に位置し、当該少なくとも１つの第１の電極のそれぞれは、当該少なくとも１つの薄膜キャパシターそれぞれの当該第１の端部に電気的に接続されるステップと、当該少なくとも１つの薄膜キャパシターそれぞれの当該第２の端部に電気的に接続される少なくとも１つの第２の電極を、当該少なくとも１つの薄膜キャパシター上にメッキするステップと、を含むビアホールキャパシター構造を有する回路基板の製造方法を開示している。
本発明に使用されるキャパシター構造は、実体キャパシターの採用したディスポジション及び溶接の方法と異なり、本発明は、キャパシタンスのニーズに応じて誘電率を変化できる堆積薄膜キャパシターの製造工程を採用して、より容易に製造工程の品質を制御し、口径を調整しキャパシター材料の誘電率を選択することによって、スルーホールの厚みを調整し、ビアホールで並列した第２と第１の電極を利用して、並列する薄膜キャパシターを形成し、薄膜キャパシター/ビアホールの数を制御することによって所定のキャパシタンスに達し、且つ、回路レイアウトにおいて直接にキャパシターの配線を行うことができ、素子の体積も増加しない。また、信号伝送ルートが短くなったため、電源の割り当てを助けることができ、伝送ルートにおける電流変動の影響を低減し、電源の統合性(Ｐｏｗｅｒ Ｉｎｔｅｇｒａｔｉｏｎ)の改善に寄与する。
従来のプリント回路基板におけるキャパシター構造の断面図である。 本発明の一実施例によるプリント回路基板におけるキャパシター構造の分解模式図である。 図２のプリント回路基板におけるキャパシター構造の完成品の断面図である。 本発明の別の実施例によるプリント回路基板におけるキャパシター構造の断面図である。 本発明の一実施例によるプリント回路基板におけるキャパシター構造の製造流れ図である。
以下、本発明の目的、技術案及び長所をより明瞭にするために、本発明の実施の形態について、図面を参照しながらさらに詳しく記述する。
本発明の目的は、小さい面積と体積のキャパシター構造を提案することであり、当該構造の並列によりキャパシタンスを制御し、異なる周波数点のキャパシタンスのニーズに応じることができると共に、当該構造は信号伝送ルートの長さを短くすることができ、伝送の品質を改善する。
本発明の一実施例は、ビアホールキャパシター構造を有する回路基板を開示し、図２を参照すると、図２は本発明の一実施例によるプリント回路基板におけるキャパシター構造の分解模式図であり、ビアホールキャパシター構造を有する当該回路基板は、例えば絶縁構造から構成されるベース２０と、例えば絶縁構造から構成され、当該ベース２０上に設けられる、少なくとも１つのビアホール２１を有する堆積層２０'と、当該少なくとも１つのビアホール２１のそれぞれの中に設けられ、本体部２８、第２の端部２６及び第１の端部２７を設け、当該第２の端部２６と当該第１の端部２７は当該本体部２８の対向する両端面に位置する少なくとも１つの薄膜キャパシター２２と、少なくとも１つの第１の電極２４であって、当該少なくとも１つの薄膜キャパシター２２の第１の端部２７がそれぞれ電気的に接続され、前記薄膜キャパシター２２に用いられる材料は、中、高誘電率の材料に属することができ、且つ、化学成分は金属や非金属元素を含み、二元又は多元素の組成(例えば、チタン酸バリウム(ＢａＴｉＯ３)、酸化チタン(ＴｉＯ２)...等)であってもよく、選んだ誘電材料が漏電しやすいものであると、電極と誘電材料との間にチタン(Ｔｉ)、窒化チタン(ＴｉＮ)...等のような隔離層を増加することができる少なくとも１つの第１の電極２４と、当該少なくとも１つの薄膜キャパシター２２それぞれの当該第２の端部２６が電気的に接続される少なくとも１つの第２の電極２３とを含む。信号Ｓは、当該第１の電極２４と当該少なくとも１つの薄膜キャパシター２２の当該本体部２８を順に介して当該第２の電極２３に達して、当該第１の電極２４、当該本体部２８及び当該第２の電極２３のコリニヤルートＬ(図において点線で示すように)が当該信号Ｓを伝送するようにする。その中、前記第２の電極２３と第１の電極２４は金属材料であるが、例えば、銅(Ｃｕ)、アルミニウム(Ａｌ)、コバルト・ニッケル合金(ＮｉＣｏ)...等のような合金であってもよい。その中、当該第２の電極２３は電源電極であり、当該第１の電極２４は接地電極である。当該第１の端部２７の表面は、当該少なくとも１つの第１の電極２４それぞれの表面に完全に電気的に接続され、当該第２の端部２６の表面は、当該少なくとも１つの第２の電極２３それぞれの表面に完全に電気的に接続される。また、当該第１の電極２４、当該本体部２８及び当該第２の電極２３は、当該コリニヤルートＬに沿ってアライメント状態(図において点線で示すように)に形成される。
ここで、回路基板構造は、ビルドアップ(Ｂｕｉｌｄ ｕｐ)製造工程により製造されるビルドアップ構造である。本実施例において、ビアホールの数は２つであるが、これは例に過ぎず、本発明を限定するためのものではない。キャパシター構造は、一般に、図１におけるキャパシター１４のように、堆積層２０'上に放置されるが、本案では、回路基板において、堆積層２０'でビアホール２１を掘り、ビアホールそれぞれの中に第２の電極２３と第１の電極２４を直接に入れてキャパシターを形成し、ビアホール２１それぞれにおける第２の電極２３と第１の電極２４の並列配列により、前記少なくとも１つのビアホール２１に形成された少なくとも１つの薄膜キャパシター２２は互いに並列したキャパシターであり、そうすると、薄膜キャパシター２２がビアホール２１に形成されるため、一定の誘電率の下で、ビアホール２１の厚み、ビアホール２１の面積、及び異なるビアホール２１の数を調整することによって、形成されたトータルキャパシタンスを決定でき、薄膜キャパシター２２は、直接にビアホール２１中に形成され、回路基板上に一般なキャパシターを用いることに比べて、占用する体積を低減し、また形成された薄膜キャパシター２２はビアホール２１中に位置し、直接に信号のコリニヤルートＬ上にあり、一般の実体キャパシターに比べて、図１におけるキャパシター１４のように、ルートＬ'(図おいて点線の部分で示すように)を減少し、さらに信号伝送ルートの長さを減少し、ウエハー端又はＩＣ端にもっと近接している。
好ましくは、当該少なくとも１つのビアホール２１の形成方法は、ドリリングマシン、レーザー、プラズマ及びリソグラフィー製造工程からなる群から選ばれる。当該ドリリングマシンは、例えば機械的ドリリングにより当該少なくとも１つのビアホール２１を形成する。
好ましくは、当該少なくとも１つの薄膜キャパシター２２の形成方法は、スパッタリング法、蒸着法や原子層堆積法、プリント及びディスペンシング方法からなる群から選ばれる。
図３、図４を参照すると、図３は、図２のプリント回路基板におけるキャパシター構造の完成品の断面図であり、図４は、本発明の別の実施例によるプリント回路基板におけるキャパシター構造の断面図であり、図４において当該堆積層２０'はコア(ｃｏｒｅ)基板の製造工程により製造される。
本発明の一実施例は、ビアホールキャパシター構造を有する回路基板の製造方法を開示し、図５を参照すると、図５は、本発明の一実施例によるプリント回路基板におけるキャパシター構造の製造流れ図であり、以下のステップを含んでいる。
Ｓ５００：当該回路基板における基板上に少なくとも１つの第１の電極を設け、
Ｓ５０１：堆積層を当該第１の電極上にカバーさせ、
Ｓ５０２：当該堆積層に少なくとも１つのビアホールを作り、
Ｓ５０３：少なくとも１つの薄膜キャパシターを少なくとも１つのビアホールに設け、
Ｓ５０４：少なくとも１つの第２の電極を当該少なくとも１つの薄膜キャパシター上にメッキする。
ステップＳ５０３において、当該少なくとも１つの薄膜キャパシターのそれぞれは当該少なくとも１つのビアホールに設けられ、当該少なくとも１つの薄膜キャパシターそれぞれには、本体部、第２の端部及び第１の端部が設けられ、その中、当該第２の端部と当該第１の端部が当該本体部の対向する両端面に位置し、当該少なくとも１つの第１の電極は、当該少なくとも１つの薄膜キャパシターそれぞれの当該第１の端部に電気的に接続される。ステップＳ５０４において、当該少なくとも１つの第２の電極のそれぞれは、当該少なくとも１つの薄膜キャパシターそれぞれの当該第２の端部に電気的に接続される。前記少なくとも１つのビアホールに形成された少なくとも１つの薄膜キャパシターは互いに並列したキャパシターであり、そうすると、異なるビアホールの数により形成されたトータルキャパシタンスを決定できる。その中、前記薄膜キャパシターに用いられる材料は、中、高誘電率の材料に属することができ、且つ、化学成分は金属や非金属元素を含み、二元又は多元素の組成(例えば、チタン酸バリウム(ＢａＴｉＯ３)、酸化チタン(ＴｉＯ２)...等)であってもよく、選んだ誘電材料で漏電が発生すると、電極と誘電材件との間にチタン(Ｔｉ)、窒化チタン(ＴｉＮ)...等のような隔離層を増加することができる。前記第１の電極は金属材料であり、例えば、銅(Ｃｕ)、アルミニウム(Ａｌ)、コバルト・ニッケル合金(ＮｉＣｏ)....等の合金であってもよい。
本発明に使用されるキャパシター構造は、実体キャパシターの採用した構造及び溶接の方法と異なり、本発明は、キャパシタンスのニーズに応じて誘電率を変化できる堆積薄膜キャパシターの製造工程を採用して、より容易に製造工程の品質を制御し、口径を調整しキャパシター材料の誘電率を選択することによって、スルーホールの厚みを調整し、ビアホールで並列した第２と第１の電極を利用して、並列する薄膜キャパシターを形成し、薄膜キャパシター/ビアホールの数を制御することによって所定のキャパシタンスに達し、且つ、回路レイアウトにおいて直接にキャパシターの配線を行うことができ、素子の体積も増加しない。また、信号伝送ルートが短くなったため、電源の割り当てを助けることができ、伝送ルートにおける電流変動の影響を低減し、電源の統合性(Ｐｏｗｅｒ Ｉｎｔｅｇｒｉｔy)の改善に寄与する。
以上は、本発明の好ましい実施例に過ぎず、本発明を限定するためのものではない。なお、本発明の要旨及び原則の範囲におけるいかなる修正、均等な取り替え、改進等は、いずれも本発明の保護範囲内に含まれることは言うまでもない。
１０、２３ 第２の電極
１１、２４ 第１の電極
１３ 錫ペースト
１４ 実体キャパシター
２０ ベース
２０' 堆積層
２１ ビアホール
２２ 薄膜キャパシター
２６ 第２の端部
２７ 第１の端部
２８ 本体部
５００〜５０４ ステップ
Ｌ コリニヤルート
Ｌ' ルート
Ｓ 信号

Claims (13)

  1. ベースと、
    前記ベース上に設けられ、少なくとも１つのビアホールを有する堆積層と、
    前記少なくとも１つのビアホールのそれぞれに設けられ、それぞれが本体部、第２の端部及び第１の端部を有し、前記第２の端部と前記第１の端部が前記本体部の対向する両端面に位置する少なくとも１つの薄膜キャパシターと、
    前記少なくとも１つの薄膜キャパシターそれぞれの前記第２の端部に電気的に接続される少なくとも１つの第２の電極と、
    前記少なくとも１つの薄膜キャパシターそれぞれの前記第１の端部に電気的に接続される少なくとも１つの第１の電極と、を含み、
    信号は、前記第１の電極と前記少なくとも１つの薄膜キャパシターの前記本体部を順に介して前記第２の電極に達して、前記第１の電極、前記本体部及び前記第２の電極のコリニヤルートが前記信号を伝送するようにするビアホールキャパシター構造を有する回路基板。
  2. 前記回路基板は、コア(ｃｏｒｅ)基板の製造工程により製造される請求項１に記載のビアホールキャパシター構造を有する回路基板。
  3. 前記回路基板は、ビルドアップ製造工程により製造される請求項１に記載のビアホールキャパシター構造を有する回路基板。
  4. 前記第２の電極は電源電極であり、前記第１の電極は接地電極である請求項１に記載のビアホールキャパシター構造を有する回路基板。
  5. 前記第１の端部の表面は、前記少なくとも１つの第１の電極それぞれの表面に完全に電気的に接続され、前記第２の端部の表面は、前記少なくとも１つの第２の電極それぞれの表面に完全に電気的に接続される請求項１に記載のビアホールキャパシター構造を有する回路基板。
  6. 前記第１の電極、前記本体部及び前記第２の電極は、前記コリニヤルートに沿ってアライメント状態に形成される請求項１に記載のビアホールキャパシター構造を有する回路基板。
  7. 前記少なくとも１つのビアホールの形成方法は、ドリリングマシン、レーザー、プラズマ及びリソグラフィー製造工程からなる群から選ばれる請求項１に記載のビアホールキャパシター構造を有する回路基板。
  8. 前記少なくとも１つの薄膜キャパシターの形成方法は、スパッタリング法、蒸着法や原子層堆積法、プリント及びディスペンシング方法からなる群から選ばれる請求項１に記載のビアホールキャパシター構造を有する回路基板。
  9. ビアホールキャパシター構造を有する回路基板の製造方法において、
    前記回路基板における基板上に少なくとも１つの第１の電極を設けるステップと、
    堆積層を前記第１の電極上にカバーさせるステップと、
    前記堆積層に少なくとも１つのビアホールを作るステップと、
    少なくとも１つの薄膜キャパシターを少なくとも１つのビアホールに設けるステップであって、前記少なくとも１つの薄膜キャパシターのそれぞれが前記少なくとも１つのビアホールのそれぞれに設けられ、前記少なくとも１つの薄膜キャパシターのそれぞれには本体部、第２の端部及び第１の端部が設けられ、その中、前記第２の端部と前記第１の端部が前記本体部の対向する両端面に位置し、前記少なくとも１つの第１の電極のそれぞれは、前記少なくとも１つの薄膜キャパシターそれぞれの前記第１の端部に電気的に接続されるステップと、
    前記少なくとも１つの薄膜キャパシターそれぞれの前記第２の端部に電気的に接続される少なくとも１つの第２の電極を、前記少なくとも１つの薄膜キャパシター上にメッキするステップと、を含むビアホールキャパシター構造を有する回路基板の製造方法。
  10. 前記回路基板は、コア(ｃｏｒｅ)基板の製造工程により製造される請求項９に記載の製造方法。
  11. 前記回路基板は、ビルドアップ製造工程により製造される請求項９に記載の製造方法。
  12. 前記少なくとも１つのビアホールの形成方法は、ドリリングマシン、レーザー、プラズマ及びリソグラフィー製造工程からなる群から選ばれる請求項９に記載の製造方法。
  13. 前記少なくとも１つの薄膜キャパシターの形成方法は、スパッタリング法、蒸着法や原子層堆積法、プリント及びディスペンシング方法からなる群から選ばれる請求項９に記載の製造方法。
JP2017001733A 2016-06-21 2017-01-10 ビアホールキャパシター構造を有する回路基板及びその製造方法 Pending JP2017228758A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW105119464 2016-06-21
TW105119464A TWI656815B (zh) 2016-06-21 2016-06-21 具有過孔電容結構的電路板及其製造方法

Publications (1)

Publication Number Publication Date
JP2017228758A true JP2017228758A (ja) 2017-12-28

Family

ID=60660037

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017001733A Pending JP2017228758A (ja) 2016-06-21 2017-01-10 ビアホールキャパシター構造を有する回路基板及びその製造方法

Country Status (5)

Country Link
US (1) US20170367183A1 (ja)
JP (1) JP2017228758A (ja)
KR (1) KR20170143419A (ja)
CN (1) CN107529273A (ja)
TW (1) TWI656815B (ja)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51147763A (en) * 1975-06-14 1976-12-18 Fujitsu Ltd Method of making resistors and capacitors
JPS62178570U (ja) * 1986-04-30 1987-11-12
JPH04299889A (ja) * 1990-12-17 1992-10-23 Hughes Aircraft Co キャパシタ装置
JPH09116247A (ja) * 1995-10-16 1997-05-02 Oki Purintetsudo Circuit Kk コンデンサー内蔵ビルドアップ型プリント配線基板の製造方法及びそのプリント配線基板並びにこの基板へのコンデンサーの実装構造
JP2003504895A (ja) * 1999-07-15 2003-02-04 インターナショナル・ビジネス・マシーンズ・コーポレーション 一体化受動部品を含む回路およびその製造方法
JP2003152340A (ja) * 2001-11-12 2003-05-23 Shinko Electric Ind Co Ltd 多層配線基板の製造方法
US20040259317A1 (en) * 2003-06-19 2004-12-23 Advanced Semiconductor Engineering Inc. Process for manufacturing a substrate with embedded capacitor
JP2007013051A (ja) * 2005-07-04 2007-01-18 Shinko Electric Ind Co Ltd 基板及びその製造方法
JP2007273893A (ja) * 2006-03-31 2007-10-18 Fujitsu Ltd 回路基板および電子装置、その製造方法
US20090084591A1 (en) * 2007-09-28 2009-04-02 Samsung Electro-Mechanics Co., Ltd. Cavity capacitor fabrication method and printed circuit board having embedded cavity capacitor

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6395996B1 (en) * 2000-05-16 2002-05-28 Silicon Integrated Systems Corporation Multi-layered substrate with a built-in capacitor design
US20060013305A1 (en) * 2004-07-14 2006-01-19 Sharp Laboratories Of America, Inc. Temporal scalable coding using AVC coding tools
KR100867038B1 (ko) * 2005-03-02 2008-11-04 삼성전기주식회사 커패시터 내장형 인쇄회로기판 및 그 제조방법
US8334537B2 (en) * 2007-07-06 2012-12-18 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
JP2015149337A (ja) * 2014-02-05 2015-08-20 株式会社村田製作所 多層基板およびその製造方法
TWM530475U (zh) * 2016-06-21 2016-10-11 中華精測科技股份有限公司 具有過孔電容結構的電路板

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51147763A (en) * 1975-06-14 1976-12-18 Fujitsu Ltd Method of making resistors and capacitors
JPS62178570U (ja) * 1986-04-30 1987-11-12
JPH04299889A (ja) * 1990-12-17 1992-10-23 Hughes Aircraft Co キャパシタ装置
JPH09116247A (ja) * 1995-10-16 1997-05-02 Oki Purintetsudo Circuit Kk コンデンサー内蔵ビルドアップ型プリント配線基板の製造方法及びそのプリント配線基板並びにこの基板へのコンデンサーの実装構造
JP2003504895A (ja) * 1999-07-15 2003-02-04 インターナショナル・ビジネス・マシーンズ・コーポレーション 一体化受動部品を含む回路およびその製造方法
JP2003152340A (ja) * 2001-11-12 2003-05-23 Shinko Electric Ind Co Ltd 多層配線基板の製造方法
US20040259317A1 (en) * 2003-06-19 2004-12-23 Advanced Semiconductor Engineering Inc. Process for manufacturing a substrate with embedded capacitor
JP2007013051A (ja) * 2005-07-04 2007-01-18 Shinko Electric Ind Co Ltd 基板及びその製造方法
JP2007273893A (ja) * 2006-03-31 2007-10-18 Fujitsu Ltd 回路基板および電子装置、その製造方法
US20090084591A1 (en) * 2007-09-28 2009-04-02 Samsung Electro-Mechanics Co., Ltd. Cavity capacitor fabrication method and printed circuit board having embedded cavity capacitor

Also Published As

Publication number Publication date
CN107529273A (zh) 2017-12-29
KR20170143419A (ko) 2017-12-29
TW201801581A (zh) 2018-01-01
TWI656815B (zh) 2019-04-11
US20170367183A1 (en) 2017-12-21

Similar Documents

Publication Publication Date Title
US10418167B2 (en) Inductor component
US20160099100A1 (en) Chip component and manufacturing method thereof
US8593247B2 (en) Chip-type coil component
KR102565701B1 (ko) 코일 부품
CN105321655A (zh) 片式电子器件和用于安装片式电子器件的板
CN101247699B (zh) 电路板、内埋在电路板内的可调式电阻及其制造方法
JP2018006411A (ja) 積層コイル部品
WO2008129704A1 (ja) 多層プリント配線板及びその製造方法
CN115942650A (zh) 包括厚壁通孔的印刷电路板及其制造方法
JP2007234903A (ja) 積層コンデンサ及びその製造方法
US9185809B2 (en) Method for producing an electrical multi-layer component and electrical multi-layer component
JP2016051718A (ja) 多層配線基板
JP4905537B2 (ja) アンテナ装置
US7573721B2 (en) Embedded passive device structure and manufacturing method thereof
US12424374B2 (en) Inductor component and electronic component
CN206332916U (zh) 具有过孔电容结构的电路板
TWI656815B (zh) 具有過孔電容結構的電路板及其製造方法
US7102874B2 (en) Capacitive apparatus and manufacturing method for a built-in capacitor with a non-symmetrical electrode
TW201842829A (zh) 具有過孔電容結構的電路板
KR20200048213A (ko) 인덕터
US20090021887A1 (en) Multi-layer capacitor and wiring board having a built-in capacitor
KR20220101590A (ko) 인덕터
JP2006108445A (ja) 多層プリント配線板
JP4616016B2 (ja) 回路配線基板の製造方法
US6555914B1 (en) Integrated circuit package via

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171010

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171122

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180529