JP2017501559A - 電子部品を載せた担体の位置決め方法、及びそのような方法で製作された電子部品 - Google Patents
電子部品を載せた担体の位置決め方法、及びそのような方法で製作された電子部品 Download PDFInfo
- Publication number
- JP2017501559A JP2017501559A JP2016520604A JP2016520604A JP2017501559A JP 2017501559 A JP2017501559 A JP 2017501559A JP 2016520604 A JP2016520604 A JP 2016520604A JP 2016520604 A JP2016520604 A JP 2016520604A JP 2017501559 A JP2017501559 A JP 2017501559A
- Authority
- JP
- Japan
- Prior art keywords
- carrier
- solder
- solder mask
- processing
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
- H10P74/23—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by multiple measurements, corrections, marking or sorting processes
- H10P74/232—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by multiple measurements, corrections, marking or sorting processes comprising connection or disconnection of parts of a device in response to a measurement
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P54/00—Cutting or separating of wafers, substrates or parts of devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
- H10P74/27—Structural arrangements therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W46/00—Marks applied to devices, e.g. for alignment or identification
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
- H10W70/093—Connecting or disconnecting other interconnections thereto or therefrom, e.g. connecting bond wires or bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W46/00—Marks applied to devices, e.g. for alignment or identification
- H10W46/101—Marks applied to devices, e.g. for alignment or identification characterised by the type of information, e.g. logos or symbols
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W46/00—Marks applied to devices, e.g. for alignment or identification
- H10W46/301—Marks applied to devices, e.g. for alignment or identification for alignment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W46/00—Marks applied to devices, e.g. for alignment or identification
- H10W46/501—Marks applied to devices, e.g. for alignment or identification for use before dicing
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W46/00—Marks applied to devices, e.g. for alignment or identification
- H10W46/601—Marks applied to devices, e.g. for alignment or identification for use after dicing
- H10W46/607—Located on parts of packages, e.g. on encapsulations or on package substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/019—Manufacture or treatment of bond pads
- H10W72/01908—Manufacture or treatment of bond pads using permanent auxiliary members, e.g. using alignment marks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/877—Bump connectors and die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
Abstract
【選択図】図2B
Description
本発明の洞察の一つは、また、ソルダマスク位置は、ソルダマスク化基板の電子部品(または電子部品グループ)の正確で完全な分離にとっても重要であり得ることである。本発明による単離または分離は、電子部品の製造処理のより早期の段階で得られた正確な情報を、電子部品処理のより後期の段階(ステップ)に対して使用できるよう最適化されてもよい。従来技術においては、ソルダマスク・シフトを計算することによって取得した正確な位置情報は、ワイヤボンディングのために使用されるのみであった。その処理に関しては、ソルダマスク位置と、ワイヤが結合すべき部位との間に直接リンクがあるためである。しかし、本発明は、処理の初期に得られた位置情報が、通常は失われ、再び生成しなければならない以降の製造ステップに対してもソルダマスク・シフトの正確な位置情報を使用する。
今、本発明においては、関連製造ステップ間において製品ハンドリングに比正確度を維持することを要求せず、製造工程のより早期の段階におけるソルダマスク・シフト情報が、再び以降の処理ステップで利用される。たとえ分離ステップ前の電子部品の位置が、部分的に、あるいは完全に失われた(したがって、再び、少なくとも部分的に生成しなければならない)としても、依然として、ソルダマスク・シフトの生成情報は、分離処理の精度を向上させるよう使用されてもよい。早期のワイヤボンディング・ステップに比べ、基点からの精度に関連する要求が少ない後期の製造段階で高精度なソルダマスク・シフト・データを使用することが、本発明の明察である。一連の製造ステップの処理において、製品方向の方位詳細情報が失われたとしても、今は、担体上のソルダマスクの高詳細方位情報が、以降の製造ステップにおいて再利用される。したがって、ソルダマスク位置の使用は、より正確な単離または分離につながる。実際には、半導体製品の単離または分離精度において、±25μmの偏差が検出される。これは、±15μm未満、±10μm未満、あるいは更に±5μm未満の偏差へ、実質的に制限できる。
本発明の洞察の一つは、また、ソルダマスク位置は、ソルダマスク化基板の電子部品(または電子部品グループ)の正確で完全な分離にとっても重要であり得ることである。本発明による単離または分離は、電子部品の製造処理のより早期の段階で得られた正確な情報を、電子部品処理のより後期の段階(ステップ)に対して使用できるよう最適化されてもよい。従来技術においては、ソルダマスク・シフトを計算することによって取得した正確な位置情報は、ワイヤボンディングのために使用されるのみであった。その処理に関しては、ソルダマスク位置と、ワイヤが結合すべき部位との間に直接リンクがあるためである。しかし、本発明は、処理の初期に得られた位置情報が、通常は失われ、再び生成しなければならない以降の製造ステップに対してもソルダマスク・シフトの正確な位置情報を使用する。
今、本発明においては、関連製造ステップ間において製品ハンドリングに比正確度を維持することを要求せず、製造工程のより早期の段階におけるソルダマスク・シフト情報が、再び以降の処理ステップで利用される。たとえ分離ステップ前の電子部品の位置が、部分的に、あるいは完全に失われた(したがって、再び、少なくとも部分的に生成しなければならない)としても、依然として、ソルダマスク・シフトの生成情報は、分離処理の精度を向上させるよう使用されてもよい。早期のワイヤボンディング・ステップに比べ、基点からの精度に関連する要求が少ない後期の製造段階で高精度なソルダマスク・シフト・データを使用することが、本発明の明察である。一連の製造ステップの処理において、製品の方位詳細情報が失われたとしても、今は、担体上のソルダマスクの高詳細方位情報が、以降の製造ステップにおいて再利用される。したがって、ソルダマスク位置の使用は、より正確な単離または分離につながる。実際には、半導体製品の単離または分離精度において、±25μmの偏差が検出される。これは、±15μm未満、±10μm未満、あるいは更に±5μm未満の偏差へ、実質的に制限できる。
Claims (11)
- 電子部品を載せたソルダマスク化担体の処理方法であって、
A)少なくとも一つの担体関連基準を検出する、
B)前記少なくとも一つの検出担体関連基準を前記担体の位置へ処理する、
C)少なくとも一つのソルダマスク依存基準を検出する、
D)前記少なくとも一つの検出ソルダマスク依存基準を前記担体上の前記ソルダマスクの位置へ処理する、及び
E)前記担体上の前記ソルダマスクの少なくとも前記位置に応じて、電子部品を載せた前記ソルダマスク化担体を処理する方法ステップからなり、
ステップE)による電子部品を載せた前記ソルダマスク化担体の処理が、ソルダマスク化電子部品の分離からなることを特徴とする、前記方法。 - 前記ソルダマスク化電子部品の分離が、電子部品を載せた前記ソルダマスク化担体の鋸引きからなることを特徴とする、請求項1に記載の方法。
- 処理ステップA)及びC)が、単一検出ステップに組み合わされることを特徴とする、請求項1または2に記載の方法。
- 前記ソルダマスクが、処理ステップA)〜E)が行われる前に前記担体へ適用されることを特徴とする、請求項1から3のいずれかに記載の方法。
- 機能基板部品が、担体関連基準として検出されることを特徴とする、請求項1から4のいずれかに記載の方法。
- 前記方法が、さらに、前記ソルダマスク化担体へ接点を付着させる方法ステップからなることを特徴とする、請求項1から5のいずれかに記載の方法。
- ステップE)による電子部品を載せた前記ソルダマスク化担体の処理が、前記電子部品の少なくとも部分的な電子的単離を伴うことを特徴とする、請求項1から6のいずれかに記載の方法。
- ステップE)による電子部品を載せた前記ソルダマスク化担体の処理が、ステップD)による前記担体上の前記ソルダマスクの処理位置に応じて誘導されることを特徴とする、請求項1から7のいずれかに記載の方法。
- ステップE)による電子部品を載せた前記ソルダマスク化担体の処理における以降の操作において、新しい担体及び/またはソルダマスク依存基準が検出されることを特徴とする、請求項1から8のいずれかに記載の方法。
- 少なくとも一つのソルダマスク依存基準の検出中、前記ソルダマスク化担体が、同軸光で照明されることを特徴とする、請求項1から9のいずれかに記載の方法。
- 請求項1から10のいずれかの方法で製作された電子部品。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL2011575 | 2013-10-08 | ||
| NL2011575A NL2011575C2 (en) | 2013-10-08 | 2013-10-08 | Method for positioning a carrier with electronic components and electronic component produced with such method. |
| PCT/NL2014/050702 WO2015053628A1 (en) | 2013-10-08 | 2014-10-08 | Method for positioning a carrier with electronic components and electronic component produced with such method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017501559A true JP2017501559A (ja) | 2017-01-12 |
| JP6697381B2 JP6697381B2 (ja) | 2020-05-20 |
Family
ID=50001214
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016520604A Active JP6697381B2 (ja) | 2013-10-08 | 2014-10-08 | 電子部品を載せた担体の位置決め方法、及びそのような方法で製作された電子部品 |
Country Status (12)
| Country | Link |
|---|---|
| US (1) | US10217679B2 (ja) |
| JP (1) | JP6697381B2 (ja) |
| KR (1) | KR102302345B1 (ja) |
| CN (1) | CN105580122B (ja) |
| DE (1) | DE112014004627B4 (ja) |
| MX (1) | MX354806B (ja) |
| MY (1) | MY186603A (ja) |
| NL (1) | NL2011575C2 (ja) |
| PH (1) | PH12016500469B1 (ja) |
| SG (1) | SG11201601577TA (ja) |
| TW (1) | TWI660437B (ja) |
| WO (1) | WO2015053628A1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9781362B1 (en) * | 2016-03-22 | 2017-10-03 | Omnivision Technologies, Inc. | Flare-reducing imaging system and associated image sensor |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1140907A (ja) * | 1997-07-17 | 1999-02-12 | Fuji Photo Film Co Ltd | プリント配線板及び部品取り付け方法 |
| JP2001124520A (ja) * | 1999-08-21 | 2001-05-11 | Robert Bosch Gmbh | 光学的に認識可能なマーカを備えた構造エレメント |
| US20020058396A1 (en) * | 2000-08-31 | 2002-05-16 | Jay Roberts | Use of a reference fiducial on a semiconductor package to monitor and control a singulation method |
| JP2005032910A (ja) * | 2003-07-10 | 2005-02-03 | Renesas Technology Corp | 半導体装置の製造方法およびそれに用いられる半導体製造装置 |
| US20060128040A1 (en) * | 2004-12-14 | 2006-06-15 | Siliconware Precision Industries Co., Ltd. | Bond positioning method for wire-bonding process and substrate for the bond positioning method |
| JP2006261478A (ja) * | 2005-03-18 | 2006-09-28 | Ricoh Co Ltd | プリント配線基板およびその製造方法と実装方法ならびにプログラム |
| JP2009004453A (ja) * | 2007-06-19 | 2009-01-08 | Fuji Mach Mfg Co Ltd | 部品実装システム、半田印刷装置、部品実装装置及び部品実装方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2790416B2 (ja) * | 1993-08-26 | 1998-08-27 | 沖電気工業株式会社 | アライメントマーク配置方法 |
| US6003753A (en) * | 1997-07-14 | 1999-12-21 | Motorola, Inc. | Air-blow solder ball loading system for micro ball grid arrays |
| IE970628A1 (en) * | 1997-08-26 | 1999-03-10 | Analog Res And Dev Ltd | A method for preparing masks for use in the manufacture of a semi-conductor IC wafer, and a combination of masks |
| US6671397B1 (en) * | 1998-12-23 | 2003-12-30 | M.V. Research Limited | Measurement system having a camera with a lens and a separate sensor |
| WO2001063991A1 (en) * | 2000-02-25 | 2001-08-30 | Ibiden Co., Ltd. | Multilayer printed wiring board and method for producing multilayer printed wiring board |
| US6668449B2 (en) * | 2001-06-25 | 2003-12-30 | Micron Technology, Inc. | Method of making a semiconductor device having an opening in a solder mask |
| KR100546698B1 (ko) * | 2003-07-04 | 2006-01-26 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지의 서브스트레이트 |
| US8799845B2 (en) | 2010-02-16 | 2014-08-05 | Deca Technologies Inc. | Adaptive patterning for panelized packaging |
| TWI440156B (zh) * | 2011-11-03 | 2014-06-01 | 力成科技股份有限公司 | 基板設有多功能定位標記之半導體封裝構造 |
-
2013
- 2013-10-08 NL NL2011575A patent/NL2011575C2/en active
-
2014
- 2014-10-08 US US15/027,712 patent/US10217679B2/en active Active
- 2014-10-08 JP JP2016520604A patent/JP6697381B2/ja active Active
- 2014-10-08 MX MX2016004403A patent/MX354806B/es active IP Right Grant
- 2014-10-08 TW TW103135114A patent/TWI660437B/zh active
- 2014-10-08 CN CN201480053040.0A patent/CN105580122B/zh active Active
- 2014-10-08 KR KR1020167006537A patent/KR102302345B1/ko active Active
- 2014-10-08 SG SG11201601577TA patent/SG11201601577TA/en unknown
- 2014-10-08 MY MYPI2016700575A patent/MY186603A/en unknown
- 2014-10-08 WO PCT/NL2014/050702 patent/WO2015053628A1/en not_active Ceased
- 2014-10-08 DE DE112014004627.2T patent/DE112014004627B4/de active Active
-
2016
- 2016-03-10 PH PH12016500469A patent/PH12016500469B1/en unknown
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1140907A (ja) * | 1997-07-17 | 1999-02-12 | Fuji Photo Film Co Ltd | プリント配線板及び部品取り付け方法 |
| JP2001124520A (ja) * | 1999-08-21 | 2001-05-11 | Robert Bosch Gmbh | 光学的に認識可能なマーカを備えた構造エレメント |
| US20020058396A1 (en) * | 2000-08-31 | 2002-05-16 | Jay Roberts | Use of a reference fiducial on a semiconductor package to monitor and control a singulation method |
| JP2005032910A (ja) * | 2003-07-10 | 2005-02-03 | Renesas Technology Corp | 半導体装置の製造方法およびそれに用いられる半導体製造装置 |
| US20060128040A1 (en) * | 2004-12-14 | 2006-06-15 | Siliconware Precision Industries Co., Ltd. | Bond positioning method for wire-bonding process and substrate for the bond positioning method |
| JP2006261478A (ja) * | 2005-03-18 | 2006-09-28 | Ricoh Co Ltd | プリント配線基板およびその製造方法と実装方法ならびにプログラム |
| JP2009004453A (ja) * | 2007-06-19 | 2009-01-08 | Fuji Mach Mfg Co Ltd | 部品実装システム、半田印刷装置、部品実装装置及び部品実装方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI660437B (zh) | 2019-05-21 |
| CN105580122A (zh) | 2016-05-11 |
| NL2011575C2 (en) | 2015-04-09 |
| DE112014004627B4 (de) | 2021-08-19 |
| US10217679B2 (en) | 2019-02-26 |
| MY186603A (en) | 2021-07-30 |
| US20160240445A1 (en) | 2016-08-18 |
| SG11201601577TA (en) | 2016-04-28 |
| DE112014004627T5 (de) | 2016-07-14 |
| KR20160067091A (ko) | 2016-06-13 |
| KR102302345B1 (ko) | 2021-09-17 |
| PH12016500469B1 (en) | 2021-09-03 |
| CN105580122B (zh) | 2019-12-06 |
| WO2015053628A1 (en) | 2015-04-16 |
| PH12016500469A1 (en) | 2016-05-16 |
| MX354806B (es) | 2018-03-22 |
| TW201517188A (zh) | 2015-05-01 |
| MX2016004403A (es) | 2016-07-05 |
| JP6697381B2 (ja) | 2020-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6174487B2 (ja) | ワークピース上にパターンを生成するための方法および装置 | |
| US8299446B2 (en) | Sub-field enhanced global alignment | |
| US20240379617A1 (en) | Shift control method in manufacture of semiconductor device | |
| US7960837B2 (en) | Semiconductor package | |
| JP2010021485A (ja) | 半導体装置の製造方法 | |
| JP6697381B2 (ja) | 電子部品を載せた担体の位置決め方法、及びそのような方法で製作された電子部品 | |
| JP5362404B2 (ja) | 半導体集積回路装置の製造方法 | |
| US10727112B2 (en) | Rewiring method for semiconductor | |
| US20100117084A1 (en) | Method for sorting and acquiring semiconductor element, method for producing semiconductor device, and semiconductor device | |
| CN103050490B (zh) | 划片槽框架自动设计方法 | |
| US20050001299A1 (en) | Substrate for semiconductor package wire bonding method using thereof | |
| JP2014062828A (ja) | パターンマッチング方法および半導体装置の製造方法 | |
| EP2012575B1 (en) | Method for placing at least one component provided with connection points on a substrate, as well as such a device | |
| JP5896752B2 (ja) | 半導体パッケージ及びその製造方法 | |
| TWI910997B (zh) | 製造半導體裝置之方法和半導體製造裝置 | |
| JP5592526B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP5308464B2 (ja) | 半導体装置の製造方法 | |
| JP5647312B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP5444382B2 (ja) | 樹脂封止型半導体装置 | |
| JP2014132682A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP2015097297A (ja) | 樹脂封止型半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160411 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171003 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181025 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181106 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20190122 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190304 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20190820 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191217 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200127 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20200129 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200331 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200424 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6697381 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |